JP2011155294A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011155294A
JP2011155294A JP2011082495A JP2011082495A JP2011155294A JP 2011155294 A JP2011155294 A JP 2011155294A JP 2011082495 A JP2011082495 A JP 2011082495A JP 2011082495 A JP2011082495 A JP 2011082495A JP 2011155294 A JP2011155294 A JP 2011155294A
Authority
JP
Japan
Prior art keywords
laser
alignment mark
scribe line
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011082495A
Other languages
English (en)
Inventor
Takeshi Kida
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011082495A priority Critical patent/JP2011155294A/ja
Publication of JP2011155294A publication Critical patent/JP2011155294A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】チッピング防止のために、スクライブラインにレーザを照射して層間絶縁膜の除去を行っても、後のダイシング時に、ダイシングブレードのアライメントが可能な半導体装置の製造方法を提供する。
【解決手段】スクライブライン3とスクライブライン上に形成されたアライメントマーク411、412とを有する半導体ウエハ1を用意する工程と、半導体ウエハ1のスクライブライン3にレーザを照射する工程とを有し、レーザを照射する工程において、少なくとも一つのアライメントマーク411、412が残存するようにレーザ照射を行う。
【選択図】図5

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウエハから個々の半導体チップをダイシングにより分割する方法に関する。
従来、半導体チップを製造するにあたり、半導体ウエハ1上に複数の半導体チップ2を形成し(図1)、その後、半導体チップ2が形成された領域に挟まれたスクライブライン3に沿って、ダイシングブレードと呼ばれる刃物を用いて個々の半導体チップ2に分割する(図4)ことが行われている。この分割は、一般にダイシングと呼ばれている。
ダイシングを行う際に、ダイシングブレードがスクライブライン3上を正しくなぞる必要がある。そこで、図2に示すように、スクライブライン上にアライメントマーク41を設けておき、このアライメントマーク41を目印としてダイシングブレードの位置合わせを行っている。アライメントマーク41が金属膜で形成されている場合、半導体ウエハ1上に形成されている種々の膜と金属のアライメントマーク41との反射率の違いにより、アライメントマーク41の位置を認識することができるのである。このような技術は、例えば、特開平1−304721号公報に開示されている。また、アライメントマークは、不純物拡散層により形成される場合もある。この場合は、不純物濃度の違いによる反射率の差により、アライメントマーク41の位置を認識する。
また、スクライブライン3上には、TEG(Test Element Group)42も形成されることがある。このような技術は、例えば、特開2002−176140号公報に開示されている。本願において、アライメントマーク41とTEG42とを併せて、アクセサリパターン4と総称する。
一方、近年、半導体チップは小型化が著しい。半導体チップが小型化すると、一枚の半導体ウエハから得られる半導体チップの数が増加する。このとき、スクライブラインの幅をそのままにしておくと、半導体ウエハ上でスクライブラインの占める面積の割合が増加してしまう。そこで、一枚の半導体ウエハから得られる半導体チップの数をさらに増加させるため、スクライブラインの幅を可能な限り狭くするようになっている。
しかし、スクライブラインの幅を狭くすると、ダイシング時のチッピングにより、半導体チップにダメージが発生してしまう。特に、半導体ウエハ上に形成される層間絶縁膜は半導体ウエハ自体に比べて脆いため、スクライブライン上で発生した層間絶縁膜のチッピングが、半導体チップ領域の層間絶縁膜にまで達してしまう可能性が高い。
そこで、図3に示すように、ダイシングブレードによる切断を行う前にスクライブライン3にレーザを照射し、スクライブライン3上の層間絶縁膜を、予め除去しておく技術が開発されている。この技術は、例えば、特開2003−320466号公報に開示されている。この技術を用いると、ダイシングブレードによる切断を行う際には、スクライブライン上に層間絶縁膜が存在しないので、スクライブライン上で層間絶縁膜のチッピングが生じることは無い。当然、その影響が、半導体チップが形成された領域に及ぶこともない。
特開平1−304721号公報 特開2002−176140号公報 特開2003−320466号公報
本願発明者は、上記従来技術には以下の課題があることを発見した。
スクライブラインにレーザを照射して層間絶縁膜を除去する際に、層間絶縁膜上に形成されたアライメントマークも除去されてしまう。すると、後のダイシングの際に用いるためのアライメントマークが存在せず、ダイシングブレードを正確な位置に合わせることができない。
本発明の半導体装置の製造方法は、スクライブラインと当該スクライブライン上に形成されたアライメントマークとを有する半導体ウエハを用意する工程と、当該半導体ウエハのスクライブラインにレーザを照射する工程とを有し、レーザを照射する工程において、少なくとも一つのアライメントマークが残存するようにレーザ照射を行うことを特徴としている。
この特徴により、本発明の半導体装置の製造方法においては、レーザ照射後においても、半導体ウエハ上にアライメントマークが存在する。従って、このアライメントマークを用いてダイシングブレードを正確な位置に合わせることができ、高精度なダイシングを行うことができる。
本発明の半導体装置の製造方法によれば、レーザ照射後に半導体ウエハ上に残存したアライメントマークを用いることにより、ダイシングブレードを正確な位置に合わせることができ、高精度なダイシングを行うことができる。
従来の半導体ウエハ 図1の一部を拡大した図 従来のダイシング方法におけるレーザ照射方法を示す図 図3の半導体ウエハをダイシングした後の状態を示す図 本発明の半導体装置の製造方法におけるレーザ照射方法を示す図 本発明の半導体装置の製造方法において残存したアライメントマーク付近の断面図 本発明の半導体装置の製造方法におけるレーザ照射方法のその他の例を示す図。 本発明の半導体装置の製造方法において、アライメントマークを残存させる場所の好適な例を説明するための図。
本発明を実施するための最良の形態について以下に説明する。
まず始めに、図2に示すような、スクライブライン3とアライメントマーク41とを有する半導体ウエハ1を用意する。半導体ウエハ1上には、複数の半導体チップ2が形成されており、各々の半導体チップ2は、スクライブライン(Scribe Line)3を挟んで隣接している。別の見方をすれば、半導体ウエハ1が、スクライブライン3により、複数のチップ領域2に区分されている。スクライブライン3とは、半導体ウエハ1を個々の半導体チップ2に分割する際に切断用ブレードや切断用レーザによって切断される領域のことである。また、図2中には示していないが、半導体ウエハ1自体の上には、多層配線層を構成する層間絶縁膜が形成されている。そして、アライメントマーク41は層間絶縁膜上に形成されている。
次に、図5に示すように、半導体ウエハ1上の層間絶縁膜を除去するために、スクライブライン3に沿ったレーザ照射領域7にレーザを照射する。レーザの照射は、レーザ発振器(図示せず)をスクライブライン3上に沿って走査することにより行う。レーザ発振器の位置合わせは、アライメントマーク41を用いて行う。
本実施例においては、レーザ発振器がアライメントマーク41上に来た時に、レーザ照射を停止することにより、アライメントマークを残存させている。この際、レーザ発振自体を停止しても良いし、シャッター等を用いてレーザ光を遮断してもよい。いずれにしても、レーザ光がアライメントマーク41に当たらないようして、アライメントマーク41を残存させる。
図5においては、2個のアライメントマーク411,412が残存している例を示した。但し、高精度なアライメントが可能であれば、少なくとも一つのアライメントマークが残存していれば良い。
図6にアライメントマーク41が残存している部分の断面図を示す。図6(b)、(c)、(d)は、それぞれ図6(a)のA−A'断面、B−B'断面、C−C'断面である。レーザを照射した部分では、図6(c)中に点線で示したように、層間絶縁膜6が除去され、その上に形成されていたTEG42も除去されている。一方、レーザを照射しなかった部分では、層間絶縁膜6が除去されず、その上に形成されたアライメントマーク41が残存している。
次に、残存しているアライメントマーク41を用いてダイシングブレードの位置合わせを行うことにより、半導体ウエハ1を個々の半導体チップ2にダイシングする。
ダイシングの際には、残存しているアライメントマーク41も除去されてしまう。従って、各々のスクライブライン3がダイシングにより切断される順番を考慮して、残存させるアライメントマークの位置や数を適切に選択することが望ましい。好ましくは、半導体ウエハ1の中心に対して点対称となる位置に配置された一組のアライメントマークを残存させることである。さらに好ましくは、最も離れている一組のアライメントマークを残存させることである。例えば図8に示すように、半導体ウエハ1の中心Iに対して、PとP'の位置にある一組を残存させることである。または、すべてのアライメントマークを残存させてもよい。
上記実施の形態においては、アライメントマークを残存させるために、レーザ発振器が残存させるべきアライメントマーク上に来た時にレーザの照射を停止させている。しかし、レーザ発振を停止するとレーザ発振の安定性を損なう場合がある。また、シャッター機構を設けると装置が複雑になる。
そこで、レーザ発振器が残存させるべきアライメントマーク上に来た時に、レーザ光の強度もしくはパワーを、アライメントマークが除去されない程度に低下させることもできる。この方法によれば、レーザ発振の安定性を著しく損なうことはなく、装置の複雑化を招くこともない。レーザ光の強度を低下させることは、集光用レンズの位置を光軸方向にわずかに動かして焦点位置をずらすことにより、容易に行うことができる。レーザ光のパワーを低下させることは、レーザ媒体を励起する強度を低下させることで容易に行うことができる。例えば、半導体レーザ励起YAGレーザの場合であれば、励起用の半導体レーザの出力を低下させればよい。
また、図6に示すように、2本のスクライブライン3が交差する位置に形成されたアライメントマーク411を残存させてもよいが、この場合は、レーザ照射の停止動作、またはレーザ光の強度もしくはパワーの低下動作を2度行う必要がある。スクライブライン3が交差していない場所に形成したアライメントマーク412を残存させる方が、レーザ照射の停止動作、またはレーザ光の強度もしくはパワーの低下動作が一度で済むので好ましい。
また、図7に示すように、1本のスクライブラインに対して、2か所にレーザを照射する場合もある。この場合も同様に、それぞれの走査時に、レーザ照射の停止動作、またはレーザ光の強度もしくはパワーの低下動作を行い、一部のアライメントマークを残存させる。
尚、本発明は上記実施の形態に限定されるものではなく、発明の思想から外れることなく修正や変更を加えることができる。
1 半導体ウエハ
2 半導体チップ
3 スクライブライン
4 アクセサリパターン
41,411,412 アライメントマーク
42 TEG
5 電極パッド
6 層間絶縁膜
7 レーザ照射領域
I 半導体ウエハの中心
P,P' アライメントマークを残存させる場所

Claims (5)

  1. スクライブラインと前記スクライブライン上に形成されたアライメントマークとを有する半導体ウエハを用意する工程と、
    前記スクライブラインにレーザを照射する工程と、
    を有し、
    前記レーザを照射する工程において、少なくとも一つのアライメントマークが残存するようにレーザを照射すること、
    を特徴とする半導体装置の製造方法。
  2. 前記レーザを照射する工程において、少なくとも一つの前記アライメントマークにレーザを照射しないことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記レーザを照射する工程において、少なくとも一つの前記アライメントマークにレーザが照射される際にレーザの強度を低下させることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記レーザを照射する工程において、少なくとも一つの前記アライメントマークにレーザが照射される際にレーザのパワーを低下させることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記レーザ照射を行った後、前記アライメントマークにより位置合わせを行うことによりダイシングを行う工程をさらに含むことを特徴とする請求項1ないし請求項4に記載の半導体装置の製造方法。
JP2011082495A 2011-04-04 2011-04-04 半導体装置の製造方法 Pending JP2011155294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082495A JP2011155294A (ja) 2011-04-04 2011-04-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082495A JP2011155294A (ja) 2011-04-04 2011-04-04 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004255131A Division JP4741822B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011155294A true JP2011155294A (ja) 2011-08-11

Family

ID=44540993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082495A Pending JP2011155294A (ja) 2011-04-04 2011-04-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011155294A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172741A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 半導体装置
JPH01304721A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 標識を有する半導体基板
JP2002158159A (ja) * 2000-11-20 2002-05-31 Seiko Epson Corp 半導体装置の製造方法及びレチクル及び半導体ウェハ
JP2003320466A (ja) * 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP2004221286A (ja) * 2003-01-14 2004-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172741A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 半導体装置
JPH01304721A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 標識を有する半導体基板
JP2002158159A (ja) * 2000-11-20 2002-05-31 Seiko Epson Corp 半導体装置の製造方法及びレチクル及び半導体ウェハ
JP2003320466A (ja) * 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP2004221286A (ja) * 2003-01-14 2004-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4741822B2 (ja) 半導体装置の製造方法
US8809120B2 (en) Method of dicing a wafer
KR101239299B1 (ko) 낮은-k 유전 물질을 포함하는 소재의 레이저 처리
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
TWI447964B (zh) LED wafer manufacturing method
US20060009008A1 (en) Method for the laser processing of a wafer
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
KR20110138225A (ko) 유리 기판 위에 칩 스케일 패키지를 레이저 싱귤레이션하는 방법
US20050101108A1 (en) Semiconductor wafer dividing method
JP2009010105A (ja) ウェーハのレーザ加工方法
JP2005209719A (ja) 半導体ウエーハの加工方法
CN104169040A (zh) 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割
JP2006190779A (ja) ウエーハの分割方法
JP2004221286A (ja) 半導体装置及びその製造方法
JP2005074485A (ja) レーザ加工装置、加工マスク、レーザ加工方法、半導体装置の製造方法及び半導体装置
JP2007317935A (ja) 半導体基板、基板割断方法、および素子チップ製造方法
TWI657540B (zh) 具有晶圓級底部塡料之晶圓的隱形切割
JP2006150385A (ja) レーザ割断方法
JP2011181909A (ja) 半導体チップ製造方法
JP2010016361A (ja) 半導体チップの製造方法および半導体装置
TW525240B (en) Ultraviolet laser ablative patterning of microstructures in semiconductors
US8470500B2 (en) Reflective extreme ultraviolet mask
JP5361916B2 (ja) レーザスクライブ方法
JP2009216844A (ja) 縮小投影露光装置用レチクルおよびそれを用いた露光方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604