JP2011151892A - 電源制御回路および電源制御方法 - Google Patents

Abstract

【課題】電源が安定する時間を短くすることが可能な電源制御回路および電源制御方法を提供することである。
【解決手段】本発明にかかる電源制御回路１０は、電源遮断領域１６への電源の供給を制御する電源スイッチＳＷ１と、電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流２１とを比較するセンスアンプ１１と、リファレンス電流２１の電流値を設定するリファレンス電流設定回路１２と、センスアンプ１１での比較結果に基づき電源スイッチＳＷ１を制御する電源スイッチ制御回路１３と、を有する。
【選択図】図１

Description

本発明は電源制御回路および電源制御方法に関し、特に電力消費量を低減することが可能な電源制御回路および電源制御方法に関する。

近年、半導体集積回路の低消費電力化の要求により、半導体集積回路に対してより効率的に電源を供給することが可能な電源制御回路が求められている。特許文献１には、オーバーシュートおよびアンダーシュートを抑えつつ、目標値に迅速に到達することが可能なスイッチング電源に関する技術が開示されている。

図６は特許文献１にかかるスイッチング電源を説明するためのブロック図である。図６に示すスイッチング電源１００は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換するＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ１００は、負荷１０７に出力電圧Ｖｏｕｔを印可する。ＤＣ／ＤＣコンバータ１００は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によりスイッチング素子をオンオフして出力電圧Ｖｏｕｔを決定する。入力電圧Ｖｉｎは、予め設定された値（例えば、５Ｖ）を有している。出力電圧Ｖｏｕｔに関しては、負荷１０７に応じて所定の目標値が設定される。負荷１０７は、例えば、ＣＰＵ、ＰＬＤまたはＤＳＰである。

ＤＣ／ＤＣコンバータ１００は、出力制御回路１０１、スイッチング素子１０２および１０３、インダクタ１０４、ならびにコンデンサ１０５を有する。出力制御回路１０１は、ＤＣ／ＤＣコンバータ１００の出力に接続されるとともに、スイッチング素子１０２および１０３に接続されている。出力制御回路１０１は、一つの集積回路（ＩＣ）チップであってもよい。スイッチング素子１０２および１０３は、互いに直列に接続されている。スイッチング素子１０２の一端には、入力電圧Ｖｉｎが印可される。スイッチング素子１０３の一端は接地されている。インダクタ１０４は、スイッチング素子１０２および１０３の間に接続されている。インダクタ１０４およびコンデンサ１０５は、互いに直列に接続されており、平滑回路１０６を構成している。

出力制御回路１０１は、出力電圧Ｖｏｕｔが目標値となるようにスイッチングパルス信号を生成し、スイッチング素子１０２および１０３のオンオフを制御する。特許文献１にかかる技術では、スイッチング素子１０２および１０３は、電界効果トランジスタ（ＦＥＴ）であり、スイッチングパルスは、ＦＥＴ用のゲートパルスである。スイッチング素子１０２および１０３は、出力制御回路１０１からハイのスイッチングパルスを受け取るとオン状態になり、ローのスイッチングパルスを受け取るとオフ状態になる。スイッチングパルスに応答したスイッチング素子１０２および１０３のスイッチング動作によって、入力電圧Ｖｉｎと等しい振幅を有するパルス状の電圧が平滑回路１０６に印可される。平滑回路１０６は、そのパルス電圧を平均化する。この平均化された電圧が、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔである。

出力制御回路１０１は、Ａ／Ｄコンバータ１１０、減算器１１１、スイッチングパルス制御器１１２、ＦＥＴ駆動回路１１３、設定値メモリ１１４、リファレンス算出回路１１５、およびリファレンスメモリ１１６を含んでいる。Ａ／Ｄコンバータ１１０の入力は、ＤＣ／ＤＣコンバータ１００の出力に接続されている。Ａ／Ｄコンバータ１１０の出力は、減算器１１１およびリファレンス算出回路１１５の入力に接続されている。減算器１１１の出力は、スイッチングパルス制御器１１２の入力に接続されている。スイッチングパルス制御器１１２の出力は、ＦＥＴ駆動回路１１３の入力に接続されている。設定値メモリ１１４には、ＤＣ／ＤＣコンバータ１００の外部に配置される外部設定装置１０８が接続されている。設定値メモリ１１４には、リファレンス算出回路１１５も接続されている。リファレンス算出回路１１５は、リファレンスメモリ１１６にも接続されている。リファレンスメモリ１１６は、減算器１１１の入力にも接続されている。

Ａ／Ｄコンバータ１１０には、ＤＣ／ＤＣコンバータ１００のアナログ出力電圧Ｖｏｕｔが入力される。Ａ／Ｄコンバータ１１０は、このアナログ出力電圧Ｖｏｕｔをデジタル化して減算器１１１およびリファレンス算出回路１１５へ送出する。リファレンス算出回路１１５は、内部カウンタを含んでいる。リファレンス算出回路１１５は、出力電圧Ｖｏｕｔと種々の設定値とを用いてリファレンス電圧値Ｖｒｅｆを算出する。設定値メモリ１１４は、これらの設定値を格納する記憶装置である。

設定値メモリ１１４には、出力電圧の目標値Ｖｔ、頂点設定値Ｖｄ、傾きデータａ１、ａ２、ｂ１およびｂ２が記憶される。出力制御回路１０１は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔをこの目標値Ｖｔに安定化させる。目標値Ｖｔは、外部設定装置１０８によって指定される。外部設定装置１０８は、たとえば、負荷１０７そのものでもよいし、負荷１０７に接続されたスイッチング素子であってもよい。頂点設定値Ｖｄは、折れ線状に変化するリファレンス値Ｖｒｅｆの頂点、すなわち折れ曲がり位置を指定する電圧値である。傾きデータａ１、ａ２、ｂ１およびｂ２は、リファレンス値Ｖｒｅｆの変化の傾きを指定するデータである。

リファレンス算出回路１１５は、算出したリファレンス値Ｖｒｅｆをリファレンスメモリ１１６へ送出する。リファレンスメモリ１１６は、リファレンス値Ｖｒｅｆを格納する記憶装置である。減算器１１１は、リファレンスメモリ１１６からＶｒｅｆを受け取り、Ｖｒｅｆ−Ｖｏｕｔの減算を実行する。この減算により得られた差分値は、スイッチングパルス制御器１１２に送られる。スイッチングパルス制御器１１２は、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるように、スイッチングパルスの時比率（デューティ）Ｄを算出する。具体的には、スイッチングパルス制御器１１２は、Ｖｒｅｆ−Ｖｏｕｔの減算により得られた差分値に伝達関数Ｇ（ｚ）を乗じて、時比率Ｄを算出する。

算出された時比率ＤはＦＥＴ駆動回路１１３へ送られる。ＦＥＴ駆動回路１１３は、時比率Ｄのスイッチングパルス、すなわちゲートパルスを生成し、ＦＥＴ（スイッチング素子）１０２および１０３へ送出する。ＦＥＴ１０２および１０３には、相互に反転したゲートパルスが入力される。このため、ＦＥＴ１０２および１０３は、交互にオンオフを繰り返す。具体的には、ＦＥＴ１０２がオン状態のときはＦＥＴ１０３がオフ状態となり、ＦＥＴ１０２がオフ状態のときはＦＥＴ１０３がオン状態となる。このようなスイッチング動作により、入力電圧Ｖｉｎはパルス電圧に変換される。

平滑回路１０６は、このパルス電圧を平均化して直流の出力電圧Ｖｏｕｔを生成する。出力制御回路１０１は、生成された出力電圧Ｖｏｕｔに基づいて時比率を算出し、再びスイッチングパルスを生成する。このようなフィードバック制御により、出力電圧Ｖｏｕｔが目標値に制御される。

図７は、リファレンス算出回路１１５によって算出されるリファレンス値Ｖｒｅｆの時間変化を示している。図７の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更されるものとする。ここで、Ｖ１＜Ｖ２である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧Ｖｏｕｔが目標値Ｖ１に安定化されている。

目標値ＶｔがＶ１からＶ２に変更されると、出力制御回路１０１は、リファレンス値ＶｒｅｆをＶ１からＶ２に徐々に近づける。これに応じて時比率が変更され、出力電圧ＶｏｕｔがＶ１からＶ２に徐々に近づく。このとき、出力制御回路１０１は、Ｖｒｅｆを一定の傾きで線形変化させるのではなく、図７に示されるように、二つの異なる傾き（つまり、傾きａ１と傾きａ２）で２段階に分けて変化させる。

つまり、特許文献１にかかるスイッチング電源は、リファレンス値Ｖｒｅｆを算出するステップと、このリファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるように、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差分に応じた時比率Ｄを算出するステップと、この時比率Ｄを有するスイッチングパルスを生成するステップと、このスイッチングパルスに応答してスイッチング電源の入力電圧Ｖｉｎをスイッチングするステップとを備えている。リファレンス値Ｖｒｅｆを算出するステップは、出力電圧Ｖｏｕｔの目標値が変更されたとき、リファレンス値Ｖｒｅｆを変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化させている。

また、特許文献２にはＭＯＳ型メモリセルのセル電流と、基準電流を基にして作成した判定用閾値電流とを比較することによりセンス動作を行なうセンスアンプを備えた不揮発性半導体メモリに関する技術が開示されている。センスアンプの判定用閾値電流の値は複数のスイッチを切替えることで可変としている。

特許第３７０８０８８号公報 特開２０００−２６８５９３号公報

半導体集積回路（電源遮断領域）の高機能化と大規模化に伴い半導体集積回路の容量が増加したため、電源供給時に半導体集積回路の容量を充電する必要がある。特許文献１にかかるスイッチング電源１００は、電源を供給する際にＡ／Ｄコンバータ１１０を使用し、供給される電源電圧の変化を感知しながらスイッチング素子１０２、１０３を制御して出力電圧Ｖｏｕｔを目標電圧に制御している。

しかしながら、特許文献１にかかるスイッチング電源１００ではＡ／Ｄコンバータ１１０を用いているため、アナログ出力電圧Ｖｏｕｔをデジタル化するのに時間がかかる。このため、半導体集積回路へ電源を供給した際に半導体集積回路の容量の充電に時間がかかり、電源が安定する時間を短くすることができないという問題がある。

本発明にかかる電源制御回路は、電源遮断領域への電源の供給を制御する電源スイッチと、前記電源遮断領域に流れる電流に対応した電流とリファレンス電流とを比較するセンスアンプと、前記リファレンス電流の電流値を設定するリファレンス電流設定回路と、前記センスアンプでの比較結果に基づき前記電源スイッチを制御する電源スイッチ制御回路と、を有する。

本発明にかかる電源制御回路では、電源遮断領域の電位を上昇させる際にセンスアンプを用いて電源遮断領域に流れる電流に対応した電流とリファレンス電流とを比較し、この比較結果に基づいて電源遮断領域への電源供給を制御する電源スイッチを制御している。これにより、電源遮断領域の充電に必要な時間を短くすることができ、電源が安定する時間を短くすることができる。

本発明にかかる電源制御方法は、リファレンス電流の電流値を設定し、電源遮断領域への電源の供給を開始し、前記電源遮断領域に流れる電流に対応した電流と前記リファレンス電流とを比較し、前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも大きい場合は前記電源遮断領域への電源の供給を停止する。

本発明にかかる電源制御方法では、電源遮断領域の電位を上昇させる際に、電源遮断領域に流れる電流に対応した電流とリファレンス電流とを比較し、この比較結果に基づいて電源遮断領域への電源供給を制御している。これにより、電源遮断領域の充電に必要な時間を短くすることができ、電源が安定する時間を短くすることができる。

本発明により、電源が安定する時間を短くすることが可能な電源制御回路および電源制御方法を提供することができる。

実施の形態にかかる電源制御回路を示すブロック図である。 実施の形態にかかる電源制御回路のセンスアンプの一例を示す回路図である。 実施の形態にかかる電源制御回路の動作を説明するためのタイミングチャートである。 実施の形態にかかる電源制御回路の動作を説明するためのフローチャートである。 本発明の効果を説明するための図である。 特許文献１にかかるスイッチング電源を説明するためのブロック図である。 特許文献１にかかるスイッチング電源の動作を説明するための図である。

以下、図面を参照して本発明の実施の形態について説明する。図１は本実施の形態にかかる電源制御回路１０を説明するためのブロック図である。本実施の形態にかかる電源制御回路１０は、電源遮断領域（負荷部）１６への電源供給を制御する電源スイッチＳＷ１と、電源スイッチＳＷ１を制御する電源スイッチ制御回路１３と、電源遮断領域１６へ供給される電流に対応した電流２２とリファレンス電流２１とを比較するセンスアンプ１１と、リファレンス電流の電流値を設定するためのリファレンス電流設定回路１２と、を備える。ここで、電源制御回路１０は常時通電領域であり、電源遮断領域１６と共に半導体集積回路を構成することができる。

電源スイッチＳＷ１は電源Ｖｄｄと電源遮断領域１６との間に設けられ、電源遮断領域１６への電源供給を制御する機能を有する。電源スイッチＳＷ１には、例えばＭＯＳＦＥＴを用いることができる。電源スイッチＳＷ１は、電源スイッチ制御回路１３から出力される電源スイッチ制御信号３１に基づきオン状態・オフ状態が制御される。

センスアンプ１１は、リファレンス電流２１と、電源Ｖｄｄから電源遮断領域１６に供給される電流に対応した電流２２とを比較し、この比較結果に基づくセンスアンプの判定信号２４を電源スイッチ制御回路１３とリファレンス電流設定回路１２の抵抗切替制御回路１５に出力する。また、センスアンプ１１には、センスアンプの動作／停止（センスアンプの電流を遮断）を設定するセンスアンプ動作設定信号２３が供給される。

例えば、センスアンプ１１は図２に示す回路で構成することができる。図２に示す回路は、ＰＭＯＳトランジスタＰ１１（第１のＰＭＯＳトランジスタ）、ＰＭＯＳトランジスタＰ１２（第２のＰＭＯＳトランジスタ）、ＮＭＯＳトランジスタＮ１１（第１のＮＭＯＳトランジスタ）、ＮＭＯＳトランジスタＮ１２（第２のＮＭＯＳトランジスタ）、ＮＭＯＳトランジスタＮ１３、を備える。ＰＭＯＳトランジスタＰ１１、Ｐ１２のソースには電源Ｖｄｄが供給される。ＰＭＯＳトランジスタＰ１１、Ｐ１２はカレントミラー回路を構成する。ＰＭＯＳトランジスタＰ１１のドレインはＮＭＯＳトランジスタＮ１１のドレインと接続されており、またＰＭＯＳトランジスタＰ１２のドレインはＮＭＯＳトランジスタＮ１２のドレインと接続されている。

また、ＮＭＯＳトランジスタＮ１１のソースとＮＭＯＳトランジスタＮ１２のソースは、ＮＭＯＳトランジスタＮ１３のドレインと接続されている。ＮＭＯＳトランジスタＮ１３のソースは接地電位ＧＮＤと接続されている。また、ＰＭＯＳトランジスタＰ１２のドレインとＮＭＯＳトランジスタＮ１２のドレインとが接続されるノードからは、センスアンプの判定信号２４が出力される。また、ＮＭＯＳトランジスタＮ１１のゲートは電源遮断領域１６に流れる電流に対応した電流２２が供給されるノードと接続され、ＮＭＯＳトランジスタＮ１２のゲートはリファレンス電流２１が供給されるノードと接続されている。また、ＮＭＯＳトランジスタＮ１３のゲートにはセンスアンプ動作設定信号２３が供給される。また、ＮＭＯＳトランジスタＮ１２のソースはリファレンス電流設定回路１２と接続されるノード２５と接続されている。

図２に示す回路では、リファレンス電流２１が電源遮断領域１６に流れる電流に対応した電流２２よりも大きい場合は、センスアンプの判定信号２４としてローレベルの信号が出力される。一方、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流２１よりも大きい場合は、センスアンプの判定信号２４としてハイレベルの信号が出力される。

リファレンス電流設定回路１２は、センスアンプ１１から出力された判定信号２４に基づきセンスアンプ１１に流れるリファレンス電流を設定するための回路である。リファレンス電流２１は、電源Ｖｄｄからセンスアンプ１１、リファレンス電流設定回路１２を経由して、接地電位ＧＮＤへ流れる。例えば、リファレンス電流設定回路１２は、複数の抵抗Ｒ１、Ｒ２、Ｒ３と、ノード２５と抵抗Ｒ３の一方との間に設けられたスイッチＳＷ２と、ノード２５と抵抗Ｒ３の他方との間に設けられたスイッチＳＷ３と、ノード２５と抵抗Ｒ１の一方との間に設けられたスイッチＳＷ４と、スイッチＳＷ２、ＳＷ３、ＳＷ４のオン状態・オフ状態を切替える抵抗切替制御回路１５と、で構成することができる。スイッチＳＷ２、ＳＷ３、ＳＷ４には、例えばＭＯＳＦＥＴを用いることができる。抵抗切替制御回路１５からは、スイッチＳＷ２のオン状態・オフ状態を制御するスイッチＳＷ２制御信号３２、スイッチＳＷ３のオン状態・オフ状態を制御するスイッチＳＷ３制御信号３３、スイッチＳＷ４のオン状態・オフ状態を制御するスイッチＳＷ４制御信号３４が出力される。

このとき、スイッチＳＷ２をオン、スイッチＳＷ３およびスイッチＳＷ４をオフとすることで、センスアンプ１１と接地電位ＧＮＤとの間の抵抗をＲ１＋Ｒ２＋Ｒ３とすることができる。また、スイッチＳＷ２をオフ、スイッチＳＷ３をオン、スイッチＳＷ４をオフとすることで、センスアンプ１１と接地電位ＧＮＤとの間の抵抗をＲ１＋Ｒ２とすることができる。また、スイッチＳＷ２およびスイッチＳＷ３をオフ、スイッチＳＷ４をオンとすることで、センスアンプ１１と接地電位ＧＮＤとの間の抵抗をＲ１とすることができる。

このとき、例えば抵抗Ｒ１、Ｒ２、Ｒ３をＲ３＞Ｒ２＞Ｒ１の関係とすることで、Ｒ３＋Ｒ２＋Ｒ１をＶｄｄ＊１／２付近を制御する抵抗値、Ｒ２＋Ｒ１をＶｄｄ＊３／４付近を制御する抵抗値、Ｒ１をＶｄｄ付近を制御する抵抗値とすることができる。
また、リファレンス電流を設定する抵抗は、上記で説明したＶｄｄ＊１／２付近を制御する抵抗値、Ｖｄｄ＊３／４付近を制御する抵抗値、Ｖｄｄ付近を制御する抵抗値以外としてもよく、設計前のシミュレーションでインダクタンス成分によるリンギングを低減する値に設定することができる。

なお、リファレンス電流設定回路１２は、センスアンプ１１から出力された判定信号２４に基づきセンスアンプ１１に流れるリファレンス電流を設定することができる回路であれば、上記構成以外の回路を用いてもよい。

電源スイッチ制御回路１３は、センスアンプ１１から出力された判定信号２４に基づき、電源スイッチＳＷ１のオン状態・オフ状態を制御するための電源スイッチ制御信号３１を生成し、この電源スイッチ制御信号３１を電源スイッチＳＷ１に出力する回路である。

なお、電源遮断領域（負荷部）１６の容量が十分大きい場合は、電源を電源遮断領域１６に供給している途中で電源スイッチＳＷ１をオフ状態にしても電源遮断領域１６の電圧は急激に低下しない。しかし、電源遮断領域（負荷部）１６の容量が小さい場合は、電源を電源遮断領域１６に供給している途中で電源スイッチＳＷ１をオフ状態にすると、電源遮断領域１６の電圧は急激に低下する。この場合は電源遮断領域１６への電源供給の制御が困難となる場合もある。よって、電源遮断領域（負荷部）１６の容量が小さい場合は、例えば補助充電部１４を設けてもよい。このように補助充電部１４を設けることで、上記問題を解決することができる。

次に、図３を用いて本実施の形態にかかる電源制御回路の動作について説明する。
初期状態では電源スイッチＳＷ１がオフ状態、センスアンプ１１が停止状態となっている。そして、ｔ１のタイミングでセンスアンプ１１を動作状態とする。このとき、電源スイッチＳＷ１はオフ状態である。また、このときリファレンス電流設定回路１２のスイッチＳＷ２がオン状態、スイッチＳＷ３およびＳＷ４がオフ状態であるため、リファレンス電流設定回路１２の抵抗値はＲ１＋Ｒ２＋Ｒ３、つまりＶｄｄ＊１／２付近を制御する抵抗値となる。この場合、リファレンス電流設定回路１２で設定された抵抗値に対応するリファレンス電流として、ｉ１が設定される。そして、ｔ１のタイミングでリファレンス電流が流れはじめる。

ｔ２のタイミングで電源スイッチＳＷ１をオン状態とし、電源Ｖｄｄと電源遮断領域１６とを接続する。これにより、電源遮断領域１６の電位と電源遮断領域１６に流れる電流量が上昇しはじめる。ｔ２のタイミング以降も電源スイッチＳＷ１がオン状態であるので、電源遮断領域１６への充電が継続される。電源遮断領域１６の充電中、センスアンプ１１は電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流ｉ１（２１）とを比較する。

次に、ｔ３のタイミングについて説明する。電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きくなると、センスアンプ１１は電源スイッチ制御回路１３に対して、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きくなったという判定信号２４を出力する。電源スイッチ制御回路１３は、この判定信号２４を入力すると、電源スイッチＳＷ１をオフ状態とする電源スイッチ制御信号３１を電源スイッチＳＷ１に出力する。これにより、電源スイッチＳＷ１はオフ状態となる。

なお、図３では、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きくなるタイミングと、電源スイッチＳＷ１がオフとなるタイミングとの間に若干タイムラグがある。これはセンスアンプ１１で電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きくなったことを検出した後、電源スイッチＳＷ１をオフ状態とするまでにかかる時間に起因するものである。

ｔ３のタイミング以降、リファレンス電流設定回路１２のスイッチＳＷ２をオフ状態、スイッチＳＷ３をオン状態、スイッチＳＷ４をオフ状態とし、リファレンス電流設定回路１２の抵抗値をＲ１＋Ｒ２、つまりＶｄｄ＊３／４付近を制御する抵抗値とする。この場合、リファレンス電流設定回路１２で設定された抵抗値に対応するリファレンス電流として、ｉ２が設定される。そして、リファレンス電流設定回路１２の抵抗値の設定後、リファレンス電流が増加しはじめる。また、ｔ３のタイミング以降、電源スイッチＳＷ１がオフ状態となるので電源遮断領域１６の電位と電源遮断領域１６に流れる電流の増加は止まる。

そして、ｔ４のタイミングで再び電源スイッチＳＷ１をオン状態とし、電源Ｖｄｄと電源遮断領域１６とを接続する。これにより、電源遮断領域１６の電位と電源遮断領域１６に流れる電流量が上昇しはじめる。ｔ４のタイミング以降も電源スイッチＳＷ１がオン状態であるので、電源遮断領域１６への充電が継続される。この場合も、電源遮断領域１６の充電中、センスアンプ１１は電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流ｉ２（２１）とを比較する。

次に、ｔ５のタイミングについて説明する。電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ２（２１）よりも大きくなると、センスアンプ１１は電源スイッチ制御回路１３に対して、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ２（２１）よりも大きくなったという判定信号２４を出力する。電源スイッチ制御回路１３は、この判定信号２４を入力すると、電源スイッチＳＷ１をオフ状態とする電源スイッチ制御信号３１を電源スイッチＳＷ１に出力する。これにより、電源スイッチＳＷ１はオフ状態となる。

ｔ５のタイミング以降、リファレンス電流設定回路１２のスイッチＳＷ２をオフ状態、スイッチＳＷ３をオフ状態、スイッチＳＷ４をオン状態とし、リファレンス電流設定回路１２の抵抗値をＲ１、つまりＶｄｄ付近を制御する抵抗値とする。この場合、リファレンス電流設定回路１２で設定された抵抗値に対応するリファレンス電流として、ｉ３が設定される。そして、リファレンス電流設定回路１２の抵抗値の設定後、リファレンス電流が増加しはじめる。また、ｔ５のタイミング以降、電源スイッチＳＷ１がオフ状態となるので電源遮断領域１６の電位と電源遮断領域１６に流れる電流の増加は止まる。

そして、ｔ６のタイミングで再び電源スイッチＳＷ１をオン状態とし、電源Ｖｄｄと電源遮断領域１６とを接続する。これにより、電源遮断領域１６の電位と電源遮断領域１６に流れる電流量が上昇しはじめる。ｔ６のタイミング以降も電源スイッチＳＷ１がオン状態であるので、電源遮断領域１６への充電が継続される。この場合も、電源遮断領域１６の充電中、センスアンプ１１は電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流ｉ３（２１）とを比較する。そして、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ３（２１）と同一となった時、電源遮断領域１６の電源スイッチＳＷ１をオン状態に固定する。また、ｔ７のタイミングでセンスアンプ１１を停止し、電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流２１を遮断する。

本実施の形態にかかる電源制御回路１０では、リファレンス電流は３段階（ｉ１、ｉ２、ｉ３）で設定しているが、２段階、又は４段階以上であってもよい。このとき、リファレンス電流を設定するための抵抗値の設定範囲は、０（Ｖ）に対応する抵抗値からＶｄｄに対応する抵抗値までの範囲とすることができる。

次に、図４を用いて本実施の形態にかかる電源制御回路１０の制御の流れについて説明する。まず、センスアンプ動作設定信号２３を動作状態とし、センスアンプ１１を動作させる（ステップＳ１０）。次に、リファレンス電流設定回路１２の抵抗切替制御回路１５を用いて、リファレンス電流に対応する抵抗値を設定する（ステップＳ１１）。この場合は、リファレンス電流をｉ１に設定するために、スイッチＳＷ２をオン状態、スイッチＳＷ３およびＳＷ４をオフ状態にする。このとき、リファレンス電流設定回路１２の抵抗値はＲ１＋Ｒ２＋Ｒ３に設定される。

次に、電源スイッチＳＷ１をオン状態とし、電源Ｖｄｄと電源遮断領域１６とを接続する（ステップＳ１２）。次に、リファレンス電流設定回路１２の抵抗値がＲ１であるか判断する（ステップＳ１３）。この場合、リファレンス電流設定回路１２の抵抗値はＲ１＋Ｒ２＋Ｒ３に設定されているので、電源遮断領域１６を充電する（ステップＳ１４）。次に、電源遮断領域１６の充電中、センスアンプ１１は電源遮断領域１６に流れる電流に対応した電流２２とリファレンス電流ｉ１（２１）とを比較し、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きいか判断する（ステップＳ１５）。ステップＳ１４とステップＳ１５は、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きいと判断されるまで繰り返される。

ステップＳ１５において、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きいと判断されると、センスアンプ１１は電源スイッチ制御回路１３に対して、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流ｉ１（２１）よりも大きくなったという判定信号２４を出力する。電源スイッチ制御回路１３は、この判定信号２４を入力すると、電源スイッチＳＷ１をオフ状態とする電源スイッチ制御信号３１を電源スイッチＳＷ１に出力する。これにより、電源スイッチＳＷ１はオフ状態となる（ステップＳ１６）。

次に、リファレンス電流を変更するために、リファレンス電流設定回路１２の抵抗切替制御回路１５を用いて、リファレンス電流設定回路１２の抵抗値を変更する（ステップＳ１７）。この場合は、リファレンス電流をｉ２に設定するために、スイッチＳＷ２をオフ状態、スイッチＳＷ３をオン状態、スイッチＳＷ４をオフ状態とする。このとき、リファレンス電流設定回路１２の抵抗値はＲ１＋Ｒ２に設定される。

以降、ステップＳ１２からステップＳ１７まで上記で説明した動作を繰り返す。そして、リファレンス電流設定回路１２がリファレンス電流をｉ３に設定した場合、つまりリファレンス電流設定回路１２が抵抗値をＲ１に設定した場合、ステップＳ１３において抵抗値Ｒ＝Ｒ１と判断されて、センスアンプ１１の動作が停止される（ステップＳ１８）。このとき、電源遮断領域１６の電位はＶｄｄ付近となるため電源スイッチＳＷ１はオン状態に固定される。

次に、図５を用いて本発明の効果について説明する。図５は電源遮断領域（負荷部）の電位を電源安定の許容範囲Ｖｄｄ±１０％に制御するために要する時間を説明するための図である。図５では、Ａ：本発明にかかる電源制御回路１０を用いた場合、Ｂ：制御なしの場合、Ｃ：背景技術（特許文献１）にかかるスイッチング電源を用いた場合、の３つの場合を示している。

まず、Ｃ：背景技術（特許文献１）にかかるスイッチング電源を用いた場合は、背景技術で説明したように、図６の出力制御回路１０１は、Ｖｒｅｆを二つの異なる傾きで２段階に分けて変化させる。このとき、電源安定の許容範囲Ｖｄｄ±１０％に到達するのに要する時間はＴｂである。背景技術にかかるスイッチング電源では、電源を供給する際にＡ／Ｄコンバータ１１０を使用し、電源電圧の変化を感知しながらスイッチング素子１０２、１０３を制御して出力電圧Ｖｏｕｔを目標電圧に制御している。
また、Ｂ：制御なしの場合は、制御目標であるＶｄｄを中心に電源遮断領域の電位が振幅する。この振幅は、電源遮断領域の充電時の突入電流に起因するものである。

これに対して、Ａ：本発明にかかる電源制御回路１０を用いた場合は、センスアンプ１１を用いて電源遮断領域１６に流れる電流量を検知し、電源遮断領域１６への電源供給を制御する電源スイッチＳＷ１をオン／オフさせて電源遮断領域１６の電圧を目標電圧Ｖｄｄに近づけている。このため、本発明にかかる電源制御回路１０を用いた場合は、Ｃ：背景技術（特許文献１）にかかるスイッチング電源を用いた場合（Ｔｂ）よりも短い時間（Ｔａ）で、電源遮断領域１６の電圧を電源安定の許容範囲Ｖｄｄ±１０％に到達させることができる。

本実施の形態にかかる電源制御回路１０では、電源遮断領域１６の電位を上昇させる際に、センスアンプ１１を用いて、リファレンス電流２１と、電源遮断領域１６に流れる電流に対応した電流２２とを比較し、この比較結果に基づいて電源遮断領域１６への電源供給を制御する電源スイッチＳＷ１を制御している。つまり、電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流２１よりも多い場合は、電源遮断領域１６への電源供給が停止されるように、逆に電源遮断領域１６に流れる電流に対応した電流２２がリファレンス電流２１よりも少ない場合は、電源遮断領域１６へ電源が供給されるように、電源スイッチＳＷ１を制御している。これにより、電源遮断領域１６を充電する際に発生する突入電流による電位の振幅を小さくすることができ、電源遮断領域１６の充電に必要な時間を短くすることができる。

特に、本実施の形態にかかる電源制御回路１０では、電流の検知にセンスアンプ１１を用いているため、背景技術（特許文献１）のようにＡ／Ｄコンバータを用いた場合と比較して処理の効率が高い。例えば背景技術にかかるＡ／Ｄコンバータの変換時間は数μｓｅｃオーダーであるが、本実施の形態にかかる発明で使用するセンスアンプの反応時間は数１０ｎｓｅｃオーダーである。

また、本実施の形態にかかる電源制御回路１０では、電源遮断領域１６の充電に必要な電源安定時間を短くすることができるので、任意の回路動作時間を短くすることができる。このため、電源制御回路１０で消費される電力を削減することができる。

以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。

１０ 電源制御回路
１１ センスアンプ
１２ リファレンス電流設定回路
１３ 電源スイッチ制御回路
１４ 補助充電部
１５ 抵抗切替制御回路
１６ 電源遮断領域（負荷部）
２１ リファレンス電流
２２ 電源遮断領域に供給される電流に対応した電流
２３ センスアンプ動作設定信号
２４ センスアンプの判定信号
２５ ノード
３１ 電源スイッチ制御信号
３２ スイッチＳＷ２制御信号
３３ スイッチＳＷ３制御信号
３４ スイッチＳＷ４制御信号

Claims (10)

1. 電源遮断領域への電源の供給を制御する電源スイッチと、
   前記電源遮断領域に流れる電流に対応した電流とリファレンス電流とを比較するセンスアンプと、
   前記リファレンス電流の電流値を設定するリファレンス電流設定回路と、
   前記センスアンプでの比較結果に基づき前記電源スイッチを制御する電源スイッチ制御回路と、
   を有する電源制御回路。
2. 前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも小さい場合、前記電源スイッチ制御回路は前記電源スイッチをオン状態とする、請求項１に記載の電源制御回路。
3. 前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも大きい場合、前記電源スイッチ制御回路は前記電源スイッチをオフ状態とする、請求項１または２に記載の電源制御回路。
4. 前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも大きい場合、前記リファレンス電流設定回路は前記リファレンス電流の電流値を増加させる、請求項１乃至３のいずれか一項に記載の電源制御回路。
5. 前記センスアンプは複数のＭＯＳトランジスタを含み構成される、請求項１乃至４のいずれか一項に記載の電源制御回路。
6. 前記センスアンプは、
   カレントミラー回路を構成する第１及び第２のＰＭＯＳトランジスタと、
   ドレインが前記第１のＰＭＯＳトランジスタのソースと接続され、ゲートが前記電源遮断領域に流れる電流に対応した電流が供給されるノードと接続された第１のＮＭＯＳトランジスタと、
   ドレインが前記第２のＰＭＯＳトランジスタのソースと接続され、ゲートが前記リファレンス電流が流れるノードと接続された第２のＮＭＯＳトランジスタと、
   を備える、請求項５に記載の電源制御回路。
7. 前記リファレンス電流設定回路は複数の抵抗と当該複数の抵抗の接続を制御する複数のスイッチとを備え、前記リファレンス電流設定回路の抵抗値を切替えることで前記リファレンス電流の電流値を設定する、請求項１乃至６のいずれか一項に記載の電源制御回路。
8. 前記リファレンス電流設定回路は、第１の抵抗と、当該第１の抵抗よりも抵抗値が大きい第２の抵抗と、当該第２の抵抗よりも抵抗値が大きい第３の抵抗とを備え、
   前記電源遮断領域への電源供給を開始した第１のタイミングでは、前記リファレンス電流設定回路の抵抗値を前記第１乃至第３の抵抗の抵抗値を加算した抵抗値とすることで第１のリファレンス電流の電流値を設定し、
   前記電源遮断領域に流れる電流に対応した電流が前記第１のリファレンス電流よりも大きくなった第２のタイミングにおいて、前記リファレンス電流設定回路の抵抗値を前記第１および第２の抵抗の抵抗値を加算した抵抗値とすることで第２のリファレンス電流の電流値を設定し、
   前記電源遮断領域に流れる電流に対応した電流が前記第２のリファレンス電流よりも大きくなった第３のタイミングにおいて、前記リファレンス電流設定回路の抵抗値を前記第１の抵抗の抵抗値とすることで第３のリファレンス電流の電流値を設定する、
   請求項７に記載の電源制御回路。
9. リファレンス電流の電流値を設定し、
   電源遮断領域への電源の供給を開始し、
   前記電源遮断領域に流れる電流に対応した電流と前記リファレンス電流とを比較し、
   前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも大きい場合は前記電源遮断領域への電源の供給を停止する、電源制御方法。
10. 前記電源遮断領域に流れる電流に対応した電流が前記リファレンス電流よりも大きい場合は、前記リファレンス電流の電流値を増加させる、請求項９に記載の電源制御方法。

Images