JP2011151216A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011151216A JP2011151216A JP2010011393A JP2010011393A JP2011151216A JP 2011151216 A JP2011151216 A JP 2011151216A JP 2010011393 A JP2010011393 A JP 2010011393A JP 2010011393 A JP2010011393 A JP 2010011393A JP 2011151216 A JP2011151216 A JP 2011151216A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- manufacturing
- gas
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】配線間のリーク電流が発生することを抑制し、配線間容量の増大を抑制する。
【解決手段】半導体装置100の製造方法は、絶縁膜2にダマシン配線を形成する工程(A)を含む半導体装置100の製造方法であって、基板1上に形成された絶縁膜2の表面にプラズマ処理を行い、絶縁膜2中の水分を脱離する工程(B)と、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜2をシリル化する工程(C)と、を含む。
【選択図】図2
【解決手段】半導体装置100の製造方法は、絶縁膜2にダマシン配線を形成する工程(A)を含む半導体装置100の製造方法であって、基板1上に形成された絶縁膜2の表面にプラズマ処理を行い、絶縁膜2中の水分を脱離する工程(B)と、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜2をシリル化する工程(C)と、を含む。
【選択図】図2
Description
本発明は、ダマシン配線を有する半導体装置の製造方法に関する。
半導体装置の製造で用いられるダマシン法では、基板上の絶縁膜に、配線形成用の配線溝及びビアホールを形成し、洗浄した後、スパッタ法によりバリア金属膜と銅の膜をこの順に堆積させている。その後、配線溝及びビアホール内に導電性材料を埋設し、絶縁膜上のバリア金属、銅、及び導電性材料を化学的機械的研磨(CMP)法で選択的に除去して、ダマシン配線を形成している。
このようなダマシン法では、配線溝及びビアホールの形成と、その後の洗浄処理により、絶縁膜が吸湿しやすい状態になる。そのため絶縁膜内の水分によって、絶縁膜の絶縁性が低下して配線間のリーク電流が発生しやすくなる場合や、絶縁膜の誘電率が上昇して配線容量が大きくなる場合があった。
そこで、層間絶縁膜の低誘電率化を図る技術として、特許文献1に記載のものがある。特許文献1には、溝やビアホールを形成する際の多孔質誘電体膜へのガスの吸着を防止するために、レーザービームを照射して多孔質誘電体膜を部分的に凝縮させ、金属配線と多孔質誘電体膜との間に保護膜(凝縮膜)を形成する技術が開示されている。
しかしながら、特許文献1に開示された技術は、保護膜により多孔質誘電体膜へのガスの吸着を防止するものである。このため、溝やビアホールの形成時及びその後の洗浄時において吸着した水分を脱離することや、多孔質誘電体膜がもともと内部に含んでいた水分を低減することはできなかった。
本発明によれば、絶縁膜にダマシン配線を形成する工程(A)を含む半導体装置の製造方法であって、基板上に形成された前記絶縁膜の表面にプラズマ処理を行い、前記絶縁膜中の水分を脱離する工程(B)と、シリル化ガスを含む雰囲気中でアニール処理を行い、前記絶縁膜をシリル化する工程(C)と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板上に形成した絶縁膜の表面にプラズマ処理を行って、絶縁膜中の水分を脱離(工程(B))してから、シリル化ガスを含む雰囲気中でアニール処理を行い、絶縁膜をシリル化(工程(C))して吸湿しにくくしている。すなわち、シリル化する前に、絶縁膜中の水分を脱離しているため、絶縁膜の水分をより低減できる。そして、水分が低減された状態の絶縁膜にダマシン配線が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
本発明によれば、配線間のリーク電流が発生することを抑制でき、配線間容量の増大を抑制できる半導体装置の製造方法が実現される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1実施形態)
図1及び2は、第1実施形態に係る半導体装置の製造方法を示す工程断面図である。図3は、第1実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。
図1及び2は、第1実施形態に係る半導体装置の製造方法を示す工程断面図である。図3は、第1実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。
図2(c)に示すように、半導体装置100は、半導体基板1と、半導体基板1上に形成された層間絶縁膜2と、層間絶縁膜2に形成された銅ダマシン配線7と、層間絶縁膜2と銅ダマシン配線7の間に形成されたバリアメタル膜5を備えている。図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
次に、半導体装置100の製造方法について説明する。
まず、図1(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。層間絶縁膜2としては、特に限定されないが、多孔質絶縁膜、より具体的には体積空孔率が30%以上のSiOCH膜が用いられる。このような多孔質絶縁膜は、例えば、半導体基板1上にシロキサンオリゴマーと界面活性剤とを混合した薬液を塗布して、加熱、乾燥して形成することができる。
まず、図1(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。層間絶縁膜2としては、特に限定されないが、多孔質絶縁膜、より具体的には体積空孔率が30%以上のSiOCH膜が用いられる。このような多孔質絶縁膜は、例えば、半導体基板1上にシロキサンオリゴマーと界面活性剤とを混合した薬液を塗布して、加熱、乾燥して形成することができる。
なお、多孔質絶縁膜の体積空孔率は、リガク社製、SWXDシリーズX線回折装置を用いて、X線小角散乱角をあらかじめ空孔率が分かっている膜の散乱角と比較する方法で得ることができる。
次に、図1(b)に示すように、層間絶縁膜2に配線パターンと同一のパターンを有する配線用溝3を形成する(図3、工程(a))。
次に、図1(c)に示すように、層間絶縁膜2の表面にプラズマ処理4を行い、層間絶縁膜2中の水分を脱離する(図3、工程(B))。
プラズマ処理4は、例えば、窒素、ヘリウム、及び水素から選択された少なくとも1種以上を含むプラズマガスが用いられる。特に、窒素、ヘリウム、及び水素をすべて組み合わせたプラズマガスが好ましい。この場合、窒素プラズマエネルギーとヘリウムプラズマエネルギーにより、層間絶縁膜2中の空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)に化学的に固着した水分を脱離させることができる。また、水素ガスとシリル化ガスにより、水分が脱離した後の層間絶縁膜2中の欠陥を補修することができると考えられる。
また、プラズマ処理4は、電子密度が5×1012cm−3以上が好ましい。これにより、層間絶縁膜2の脱水が促進できる。
次に、シリル化ガスを含む雰囲気中でアニール処理を行い、層間絶縁膜2をシリル化する(図3、工程(C))。
シリル化ガスは、例えば、ヘキサメチルジシラザン、テトラメチルシクロテトラシロキサン、及びトリメチルシリルジメチルアミンから選択されたガス、または選択されたガスと希ガスとの混合ガスが用いられる。ヘキサメチルジシラザン、テトラメチルシクロテトラシロキサン、及びトリメチルシリルジメチルアミンは、単体の蒸気であることがより好ましい。また、シリル化ガスの分圧は、1Torr(約133Pa)以上が好ましく、3Torr以上、10Torr以下がより好ましい。これにより、層間絶縁膜2のシリル化をさらに促進できる。
またさらに、アニール処理は、半導体基板1の温度を300℃以上400℃以下にすることが好ましい。これにより、層間絶縁膜2を構成する有機化合物の官能基をシリル化しやすくなる。なお、図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
次に、配線用溝3が形成された層間絶縁膜2を洗浄する(図3、工程(b))。洗浄は、例えば、中性の洗浄剤を用いて行われる。
次に、層間絶縁膜2及び配線用溝3上に、スパッタ法を用いてバリアメタル膜5を堆積する(図2(a))。続けて、めっき法を用いて、配線用溝3内に銅6を埋設する(図2(b))。
次に、CMP法により、バリアメタル膜5及び銅6を選択的に除去して、銅ダマシン配線7を形成する。これにより、図2(c)に示すような半導体装置100が得られる。
次に、第1実施形態の作用及び効果について説明する。
本実施形態において、半導体基板1上に形成した層間絶縁膜2の表面にプラズマ処理4を行って、層間絶縁膜2中の水分を脱離(工程(B))してから、シリル化ガスを含む雰囲気中でアニール処理を行い、層間絶縁膜2をシリル化(工程(C))して吸湿しにくくしている。すなわち、シリル化する前に層間絶縁膜2中の水分を脱離しているため、層間絶縁膜2中の水分をより低減できる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
本実施形態において、半導体基板1上に形成した層間絶縁膜2の表面にプラズマ処理4を行って、層間絶縁膜2中の水分を脱離(工程(B))してから、シリル化ガスを含む雰囲気中でアニール処理を行い、層間絶縁膜2をシリル化(工程(C))して吸湿しにくくしている。すなわち、シリル化する前に層間絶縁膜2中の水分を脱離しているため、層間絶縁膜2中の水分をより低減できる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
また、層間絶縁膜2は、配線用溝3の形成により吸湿しやすい状態になる。この理由としては、層間絶縁膜2が微細な空孔を有し、空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)は水素で覆われているため、配線用溝3の形成に用いられるガスプラズマエネルギーによって、この空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)の水素が活性化され、空孔に水分が固着しやすくなると考えられる。この場合でも本実施形態における半導体装置の製造方法では、上記のように、工程(B)及び工程(C)により、層間絶縁膜2中の水分をより低減できる。
(第2実施形態)
図4及び5は、第2実施形態に係る半導体装置の製造方法を示す工程断面図である。図6は、第2実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。第1実施形態では、工程(a)の後かつ工程(b)の前に、工程(B)及び工程(C)を行う例について説明したが、第2実施形態では、工程(a)の前に、工程(B)及び工程(C)を行う例について説明する。他の工程は、第1実施形態と同様であるので、詳細な説明は省略する。また、半導体装置200の構成は、半導体装置100と同様である。
図4及び5は、第2実施形態に係る半導体装置の製造方法を示す工程断面図である。図6は、第2実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。第1実施形態では、工程(a)の後かつ工程(b)の前に、工程(B)及び工程(C)を行う例について説明したが、第2実施形態では、工程(a)の前に、工程(B)及び工程(C)を行う例について説明する。他の工程は、第1実施形態と同様であるので、詳細な説明は省略する。また、半導体装置200の構成は、半導体装置100と同様である。
半導体装置200の製造方法について説明する。
まず、図4(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。なお、図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
まず、図4(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。なお、図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
次に、図4(b)に示すように、層間絶縁膜2の表面にプラズマ処理4を行い、層間絶縁膜2中の水分を脱離する(図6、工程(B))。続けて、シリル化ガスを含む雰囲気中でアニール処理を行い、層間絶縁膜2をシリル化する(図6、工程(C))。
次に、図4(c)に示すように、層間絶縁膜2に配線パターンと同一のパターンを有する配線用溝3を形成する(図6、工程(a))。
次に、配線用溝3が形成された層間絶縁膜2を洗浄する(図6、工程(b))。
次に、層間絶縁膜2及び配線用溝3上に、スパッタ法を用いてバリアメタル膜5を堆積し(図5(a))、めっき法を用いて配線用溝3内に銅6を埋設する(図5(b))。
次に、CMP法により、バリアメタル膜5及び銅6を選択的に除去して、銅ダマシン配線7を形成する。これにより、図5(c)に示すような半導体装置200が得られる。
次に、第2実施形態の作用及び効果について説明する。
層間絶縁膜2は、配線用溝3の形成と、その後の洗浄により、吸湿しやすい状態になる。特に、層間絶縁膜2として多孔質絶縁膜を用いた場合、多孔質絶縁膜が吸湿しやすいため、脱水時間を要してしまう。そこで、第2実施形態では、配線用溝3の形成する工程(工程(a))の前に工程(B)及び工程(C)を行っているため、層間絶縁膜2の吸湿を抑制でき層間絶縁膜2の脱水時間を短縮できる。また、第2実施形態においても、工程(B)及び工程(C)により、その後の配線用溝3の形成及び洗浄によっても、シリル化する前に層間絶縁膜2中の水分を脱離しているため、層間絶縁膜2中の水分をより低減できる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
層間絶縁膜2は、配線用溝3の形成と、その後の洗浄により、吸湿しやすい状態になる。特に、層間絶縁膜2として多孔質絶縁膜を用いた場合、多孔質絶縁膜が吸湿しやすいため、脱水時間を要してしまう。そこで、第2実施形態では、配線用溝3の形成する工程(工程(a))の前に工程(B)及び工程(C)を行っているため、層間絶縁膜2の吸湿を抑制でき層間絶縁膜2の脱水時間を短縮できる。また、第2実施形態においても、工程(B)及び工程(C)により、その後の配線用溝3の形成及び洗浄によっても、シリル化する前に層間絶縁膜2中の水分を脱離しているため、層間絶縁膜2中の水分をより低減できる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
(第3実施形態)
図7及び8は、第3実施形態に係る半導体装置の製造方法を示す工程断面図である。図9は、第3実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。第1実施形態では、工程(a)の後かつ工程(b)の前に、工程(B)及び工程(C)を行う例について説明したが、第3実施形態では、工程(b)の後に、工程(B)及び工程(C)を行う例について説明する。他の工程は、第1実施形態と同様であるので、詳細な説明は省略する。また、半導体装置300の構成は、半導体装置100と同様である。
図7及び8は、第3実施形態に係る半導体装置の製造方法を示す工程断面図である。図9は、第3実施形態に係る半導体装置の製造方法の工程を説明するためのフロー図である。第1実施形態では、工程(a)の後かつ工程(b)の前に、工程(B)及び工程(C)を行う例について説明したが、第3実施形態では、工程(b)の後に、工程(B)及び工程(C)を行う例について説明する。他の工程は、第1実施形態と同様であるので、詳細な説明は省略する。また、半導体装置300の構成は、半導体装置100と同様である。
半導体装置300の製造方法について説明する。
まず、図7(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。なお、図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
まず、図7(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。なお、図では省略しているが、半導体基板1上にはトランジスタ等の素子が形成され、さらにその上に層間膜や素子間をつなぐ配線層が形成されていてもよい。
次に、図7(b)に示すように、層間絶縁膜2に配線パターンと同一のパターンを有する配線用溝3を形成する(図9、工程(a))。
次に、配線用溝3が形成された層間絶縁膜2を洗浄する(図9、工程(b))。
次に、図7(c)に示すように、層間絶縁膜2の表面にプラズマ処理4を行い、層間絶縁膜2中の水分を脱離する(図9、工程(B))。続けて、シリル化ガスを含む雰囲気中でアニール処理を行い、層間絶縁膜2をシリル化する(図9、工程(C))。
次に、層間絶縁膜2及び配線用溝3上に、スパッタ法を用いてバリアメタル膜5を堆積し(図8(a))、めっき法を用いて配線用溝3内に銅6を埋設する(図8(b))。
次に、CMP法により、バリアメタル膜5及び銅6を選択的に除去して、銅ダマシン配線7を形成する。これにより、図8(c)に示すような半導体装置300が得られる。
次に、第3実施形態の作用及び効果について説明する。
層間絶縁膜2は、配線用溝3の形成と、その後の洗浄により、吸湿しやすい状態になる。この理由としては、層間絶縁膜2が微細な空孔を有し、空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)は水素で覆われているため、配線用溝3の形成に用いられるガスプラズマエネルギーによって、この空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)の水素が活性化され、後の洗浄によって侵入した水分と反応してイオン化し、空孔に水分が固着すると考えられる。これに対し、第3実施形態では、層間絶縁膜2を洗浄する工程(工程(b))の後に、工程(B)及び工程(C)を行っているため、洗浄によって吸着した水分を脱離することができる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
層間絶縁膜2は、配線用溝3の形成と、その後の洗浄により、吸湿しやすい状態になる。この理由としては、層間絶縁膜2が微細な空孔を有し、空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)は水素で覆われているため、配線用溝3の形成に用いられるガスプラズマエネルギーによって、この空孔と接する層間絶縁膜2内面(空孔を取り囲んで露出している層間絶縁膜2の面)の水素が活性化され、後の洗浄によって侵入した水分と反応してイオン化し、空孔に水分が固着すると考えられる。これに対し、第3実施形態では、層間絶縁膜2を洗浄する工程(工程(b))の後に、工程(B)及び工程(C)を行っているため、洗浄によって吸着した水分を脱離することができる。そして、水分が低減された状態の層間絶縁膜2に銅ダマシン配線7が形成されるため、配線間のリーク電流の発生を抑制でき、また配線間容量の増大を抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、上記実施形態では、工程(B)及び工程(C)を一回ずつ行う例について説明したが、工程(B)及び工程(C)の回数は特に限られず、工程(a)の前、工程(a)と工程(b)の間、工程(b)の後、行ってもよい。
以下実施例により本発明を具体的に説明するが、本発明はこれに限定されるものではない。
(実施例1)
まず、基板上に形成された絶縁膜内に溝パターンを形成した。
次に、プラズマ処理を以下のようにして行った。まず、基板を真空チャンバー内の200℃に加熱したヒーターステージに置いた。ターボポンプにて真空引きし、真空チャンバー内の圧力を0.1Pa以下にした。窒素ガスを毎分100cc、ヘリウムガスを毎分100cc、水素ガスを毎分2cc導入し、排気口の開度を調整し圧力を10Paとした。このときの基板温度は約150℃であった。次に、ヘリコンプラズマソースを用いて1kwの高周波電力と磁場を投入し、導入したガスをプラズマ化した。プラズマに3分間さらしたのち、一旦真空引きし、ヒーターステージの温度を400℃に上げた。
続けて、アニール処理を以下のようにして行った。まず、ヘキサメチルジシラザンが入った容器との接続部分を開け、ヘキサメチルジシラザン蒸気を真空チャンバー内に導入した。排気口の開度を調整し圧力を10Torrとした。このとき基板温度は350℃と計測された。ヘキサメチルジシラザン蒸気に60分間さらしたのちガスの導入を止め、真空引きした後、基板を窒素雰囲気で除冷した。
次に、基板を中性の洗浄剤で洗浄し、スパッタ法によりバリア金属と銅の薄膜を堆積した。次に、めっき法により銅を埋設した。次に、絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝パターンに銅がバリア金属に包まれた状態の配線を形成した。
絶縁膜の体積空孔率は45%であった。
なお、上記プラズマ処理で用いた窒素ガス、ヘリウムガス及び水素ガスの替わりに、窒素ガスのみを用いて同様の条件でプラズマ処理をしたときのイオン密度を、静電プローブを用いて測定したところ、1×1012個/cm3と計測された。
まず、基板上に形成された絶縁膜内に溝パターンを形成した。
次に、プラズマ処理を以下のようにして行った。まず、基板を真空チャンバー内の200℃に加熱したヒーターステージに置いた。ターボポンプにて真空引きし、真空チャンバー内の圧力を0.1Pa以下にした。窒素ガスを毎分100cc、ヘリウムガスを毎分100cc、水素ガスを毎分2cc導入し、排気口の開度を調整し圧力を10Paとした。このときの基板温度は約150℃であった。次に、ヘリコンプラズマソースを用いて1kwの高周波電力と磁場を投入し、導入したガスをプラズマ化した。プラズマに3分間さらしたのち、一旦真空引きし、ヒーターステージの温度を400℃に上げた。
続けて、アニール処理を以下のようにして行った。まず、ヘキサメチルジシラザンが入った容器との接続部分を開け、ヘキサメチルジシラザン蒸気を真空チャンバー内に導入した。排気口の開度を調整し圧力を10Torrとした。このとき基板温度は350℃と計測された。ヘキサメチルジシラザン蒸気に60分間さらしたのちガスの導入を止め、真空引きした後、基板を窒素雰囲気で除冷した。
次に、基板を中性の洗浄剤で洗浄し、スパッタ法によりバリア金属と銅の薄膜を堆積した。次に、めっき法により銅を埋設した。次に、絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝パターンに銅がバリア金属に包まれた状態の配線を形成した。
絶縁膜の体積空孔率は45%であった。
なお、上記プラズマ処理で用いた窒素ガス、ヘリウムガス及び水素ガスの替わりに、窒素ガスのみを用いて同様の条件でプラズマ処理をしたときのイオン密度を、静電プローブを用いて測定したところ、1×1012個/cm3と計測された。
(比較例1)
上記プラズマ処理、及びアニール処理を行わなかった以外は、実施例1と同様にした。
上記プラズマ処理、及びアニール処理を行わなかった以外は、実施例1と同様にした。
実施例1及び比較例1で得られた絶縁膜の赤外吸収スペクトルを測定した結果を、図10に示した。図10中、(A)は実施例1、(B)は比較例1についての測定結果である。赤外吸収スペクトルは、波数3500/cm付近の幅広いピークが大きいほど吸湿していることを表している。図10に示すように、実施例1の波数3500/cm付近の幅広いピークは、比較例1よりも著しく小さくなっていた。これにより、実施例1では、絶縁膜中に取り込まれた水分を脱水し、再吸湿を防ぐ効果があることが明らかになった。
(実施例2)
基板上に、シロキサンオリゴマーと界面活性剤を混合した薬液を塗布し150℃のホットプレート上で加熱し、溶剤を気化させ、絶縁膜を形成した。次に、基板を真空チャンバー内の400度に加熱したヒーターステージに置いた。ターボポンプにて真空引きし、圧力を0.1Pa以下にした。窒素ガスを毎分200cc、排気口の開度を調整し圧力を10Paとした。このときの基板温度は約350℃であった。
次に、プラズマ処理を以下のようにして行った。まず、ヘリコンプラズマソースを用いて1kwの高周波電力と磁場を投入しガスをプラズマ化した。プラズマに3分間さらしたのち、一旦真空引きした。
続けて、アニール処理を以下のようにして行った。まず、ヘキサメチルジシラザンが入った容器の接続を開け、ヘキサメチルジシラザン蒸気をチャンバー内に導入した、排気口の開度を調整し圧力を10Torrとした。ヘキサメチルジシラザン蒸気に60分間さらしたのちガスの導入を止め、真空引きした後、基板を窒素雰囲気で除冷した。
次に、絶縁膜の溝パターン(ホール)加工した後、洗浄を行い、スパッタ法によりバリア金属と銅の薄膜を堆積した。次にめっき法により銅を埋設した。次に、絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝パターンに銅がバリア金属に包まれた状態の配線を形成した。
絶縁膜の体積空孔率は45%であった。
なお、上記プラズマ処理で用いた窒素ガス、ヘリウムガス及び水素ガスの替わりに、窒素ガスのみを用いて同様の条件でプラズマ処理をしたときのイオン密度を、静電プローブを用いて測定したところ、1×1012個/cm3と計測された。
基板上に、シロキサンオリゴマーと界面活性剤を混合した薬液を塗布し150℃のホットプレート上で加熱し、溶剤を気化させ、絶縁膜を形成した。次に、基板を真空チャンバー内の400度に加熱したヒーターステージに置いた。ターボポンプにて真空引きし、圧力を0.1Pa以下にした。窒素ガスを毎分200cc、排気口の開度を調整し圧力を10Paとした。このときの基板温度は約350℃であった。
次に、プラズマ処理を以下のようにして行った。まず、ヘリコンプラズマソースを用いて1kwの高周波電力と磁場を投入しガスをプラズマ化した。プラズマに3分間さらしたのち、一旦真空引きした。
続けて、アニール処理を以下のようにして行った。まず、ヘキサメチルジシラザンが入った容器の接続を開け、ヘキサメチルジシラザン蒸気をチャンバー内に導入した、排気口の開度を調整し圧力を10Torrとした。ヘキサメチルジシラザン蒸気に60分間さらしたのちガスの導入を止め、真空引きした後、基板を窒素雰囲気で除冷した。
次に、絶縁膜の溝パターン(ホール)加工した後、洗浄を行い、スパッタ法によりバリア金属と銅の薄膜を堆積した。次にめっき法により銅を埋設した。次に、絶縁膜上部の金属を化学的機械的研磨(CMP)法によって除去することにより、溝パターンに銅がバリア金属に包まれた状態の配線を形成した。
絶縁膜の体積空孔率は45%であった。
なお、上記プラズマ処理で用いた窒素ガス、ヘリウムガス及び水素ガスの替わりに、窒素ガスのみを用いて同様の条件でプラズマ処理をしたときのイオン密度を、静電プローブを用いて測定したところ、1×1012個/cm3と計測された。
通常、多孔質絶縁膜は、多孔性であり誘電率が極めて小さい。そのため、細孔表面積に多く大量の水分が吸着しやすく、脱水のためには一時間以上の長時間のアニール処理が必要である。また、アニール処理後時間経過と共に吸湿が増えてしまう。これに対し、実施例2で得られた絶縁膜は、窒素プラズマエネルギーとヘリウムプラズマエネルギーにより絶縁膜中の内部に化学的に固着した水分を脱離させ、空孔を適度に収縮させる効果があった。また、水素ガスとヘキサメチルジシラザンは水分が脱離した後の絶縁膜中の欠陥を補修する役目があると予想された。その結果、実施例2で得られた絶縁膜は、短時間で脱水が可能であり、処理後の吸湿もほとんど見られなかった。
1 半導体基板
2 層間絶縁膜
3 配線用溝
4 プラズマ処理
5 バリアメタル膜
6 銅
7 銅ダマシン配線
100 半導体装置
200 半導体装置
300 半導体装置
2 層間絶縁膜
3 配線用溝
4 プラズマ処理
5 バリアメタル膜
6 銅
7 銅ダマシン配線
100 半導体装置
200 半導体装置
300 半導体装置
Claims (10)
- 絶縁膜にダマシン配線を形成する工程(A)を含む半導体装置の製造方法であって、
基板上に形成された前記絶縁膜の表面にプラズマ処理を行い、前記絶縁膜中の水分を脱離する工程(B)と、
シリル化ガスを含む雰囲気中でアニール処理を行い、前記絶縁膜をシリル化する工程(C)と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記工程(C)において、前記シリル化ガスは、ヘキサメチルジシラザン、テトラメチルシクロテトラシロキサン、及びトリメチルシリルジメチルアミンから選択されたガス、または前記選択されたガスと希ガスとの混合ガスであることを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記工程(B)において、前記プラズマ処理は、窒素、ヘリウム、及び水素から選択された少なくとも1種以上を含むプラズマガスを用いることを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記絶縁膜は、体積空孔率が30%以上のSiOCH膜であることを特徴とする半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記工程(C)において、前記アニール処理は、前記基板の温度を300℃以上400℃以下にすることを特徴とする半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記工程(A)は、
前記絶縁膜に配線用溝を形成する工程(a)と、
前記配線用溝が形成された前記絶縁膜を洗浄する工程(b)と、
を含み、
前記工程(B)及び前記工程(C)は、前記工程(a)の後かつ前記工程(b)の前に行われることを特徴とする半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記工程(A)は、
前記絶縁膜に配線用溝を形成する工程(a)と、
前記配線用溝が形成された前記絶縁膜を洗浄する工程(b)と、
を含み、
前記工程(B)及び前記工程(C)は、前記工程(a)の前に行われることを特徴とする半導体装置の製造方法。 - 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
前記工程(A)は、
前記絶縁膜に配線用溝を形成する工程(a)と、
前記配線用溝が形成された前記絶縁膜を洗浄する工程(b)と、
を含み、
前記工程(B)及び前記工程(C)は、前記工程(b)の後に行われることを特徴とする半導体装置の製造方法。 - 請求項1乃至8いずれかに記載の半導体装置の製造方法において、
前記工程(B)において、前記プラズマ処理は、電子密度が5×1012cm−3以上であるプラズマガスを用いることを特徴とする半導体装置の製造方法。 - 請求項1乃至9いずれかに記載の半導体装置の製造方法において、
前記工程(C)において、前記シリル化ガスの分圧を1Torr以上とすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011393A JP2011151216A (ja) | 2010-01-21 | 2010-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011393A JP2011151216A (ja) | 2010-01-21 | 2010-01-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011151216A true JP2011151216A (ja) | 2011-08-04 |
Family
ID=44537933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010011393A Pending JP2011151216A (ja) | 2010-01-21 | 2010-01-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011151216A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079885A (ja) * | 2013-10-17 | 2015-04-23 | 東京エレクトロン株式会社 | 金属配線層形成方法、金属配線層形成装置および記憶媒体 |
-
2010
- 2010-01-21 JP JP2010011393A patent/JP2011151216A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079885A (ja) * | 2013-10-17 | 2015-04-23 | 東京エレクトロン株式会社 | 金属配線層形成方法、金属配線層形成装置および記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
US7083991B2 (en) | Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments | |
KR101046256B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
US7541200B1 (en) | Treatment of low k films with a silylating agent for damage repair | |
JP2009016672A (ja) | 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。 | |
JP2008218959A (ja) | エッチング方法および記憶媒体 | |
WO2015026445A1 (en) | Variable frequency microwave (vfm) processes and applications in semiconductor thin film fabrications | |
US8288252B2 (en) | Method for recovering damaged components in lower region of low dielectric insulating film | |
KR20070057057A (ko) | 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체 | |
TWI240366B (en) | Method of manufacturing semiconductor device | |
JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
JP2008198659A (ja) | プラズマエッチング方法 | |
JP4578507B2 (ja) | 半導体装置の製造方法、半導体製造装置及び記憶媒体 | |
TW200805493A (en) | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium | |
JP5544893B2 (ja) | 基板処理方法及び記憶媒体 | |
JP5272336B2 (ja) | 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置 | |
TW559860B (en) | Method for manufacturing semiconductor device | |
JP2011151216A (ja) | 半導体装置の製造方法 | |
KR101179111B1 (ko) | 에칭 방법 및 기억 매체 | |
JP2006073612A (ja) | レジスト除去方法 | |
Cheng et al. | Effect of H2/He plasma treatment on porous low dielectric constant materials | |
US20080000875A1 (en) | Aluminum incorporation in porous dielectric for improved mechanical properties of patterned dielectric | |
JP5530744B2 (ja) | 絶縁膜のダメージ回復方法及びダメージが回復された絶縁膜 | |
JP2002270570A (ja) | 半導体装置の製造方法および半導体製造装置 | |
KR20110122185A (ko) | 반도체장치의 제조방법 |