JP2011146897A - 通信システム - Google Patents

Abstract

【課題】子装置の増設性を向上させ、通信の効率性や高速性を向上させることができる通信システムを提供する。
【解決手段】親装置１は、コネクタ１３を介して接続された子装置２に対して、通信回路１１を介してアドレスを通知するアドレス通知手段２１を備える。一方、子装置２は、上流側コネクタ３５を介して直上流に接続された親装置１から通知されたアドレスを記憶するアドレス記憶手段４１と、アドレス記憶手段４１に記憶したアドレスに基づき、上流側コネクタ３５を介して親装置１との間で通信を行う通信回路３１とを備える。
【選択図】図３

Description

本発明は、通信システムに関し、特に、親装置と複数の子装置とを備え、親装置と複数の子装置との間で通信を行う通信システムに関する。

従来より、親装置と複数の子装置とを備え、親装置を最上流装置としその下流装置として複数の子装置を接続ケーブルにより直列接続して、親装置と複数の子装置との間で単一伝送路を介して通信を行う通信システムが知られている。

この通信システムでは、親装置から子装置、この子装置から次段の子装置へと接続ケーブルにより直列接続している。そのため、配線コストを低減させることができ、経済的である。また、各装置にはアドレス（番地）が割り当てられており、親装置は、子装置のアドレスを指定することで、当該子装置と単一伝送路を介して通信することができる。

従来の通信システムでは、子装置にアドレス設定用スイッチを設け、通信システムを設置するときに、設置者がアドレス設定用スイッチを調整して各子装置に異なるアドレスを割り当てるようにしていた。

しかし、アドレス設定用スイッチを用いたアドレスの設定方法では、作業性や保守性などの点で問題があった。特に、子装置が多い場合には、その設定作業が煩雑になり、人為的設定ミスを誘発することにもなっていた。また、子装置の増設の際には、現在設置している子装置のアドレスと異なるアドレスを把握し、それらのアドレスとは異なるアドレスを増設する子装置に割り当てる必要があり、煩雑であった。

そこで、特許文献１には、番地ビットを含むフレームデータを伝送し、子装置側で番地ビットを制御することで親装置からの接続順に子装置の自動番地割り当てを行うことができる通信システムが提案されている。

特開平８−１８５６２号公報

しかし、上記特許文献１に記載の通信システムでは、フレームデータを用いた時分割多重方式で親装置と子装置との間の通信を行うため、子装置の数が多くなるとフレーム当たりの時間が長くなってしまう。そのため、子装置の増設数が制限されていた。

また、親装置が一つの子装置からだけ情報を取得すればよい場合でも、フレームデータでの通信を行う必要があり、通信の効率性や高速性に制限がかかっていた。

本発明は、上述したような課題に鑑みてなされたものであり、子装置の増設性を向上させ、通信の効率性や高速性を向上させることができる通信システムを提供することを目的とする。

本発明においては上記課題を解決するために以下の手段を講じた。

（１）通信システムにおいて、親装置と少なくとも１台の子装置とを備え、前記親装置を最上流装置としその下流装置として前記子装置を接続し、前記親装置と前記少なくとも１台の子装置との間で通信を行う通信システムにおいて、前記親装置は、前記子装置と接続され、前記子装置のアドレスに基づき、前記子装置との間で通信を行う第１通信回路と、前記子装置に対して、前記第１通信回路を介してアドレスを通知する第１アドレス通知手段と、を備え、前記子装置は、前記親装置と接続され、前記親装置から通知されたアドレスを記憶するアドレス記憶手段と、前記アドレス記憶手段に記憶したアドレスに基づき、前記親装置との間で通信を行う第２通信回路と、を備えることとした。

（２）上記（１）の通信システムにおいて、前記親装置は、前記第１通信回路に前記子装置が接続されたとき、当該子装置における通信を許可する子装置通信許可手段を備えたことを特徴とする。

（３）上記（１）又は（２）の通信システムにおいて、前記子装置は、その直下流に他の子装置が接続されていないとき、前記親装置に対して、その非接続の情報を前記第２通信回路を介して前記親装置へ通知する通信制御手段を備え、
前記親装置は、前記第１通信回路を介して前記非接続の情報を受信した後に、前記第１通信回路を介して前記子装置との間で通信を行う通信制御手段を備えたことを特徴とする。

（４）上記（１）乃至（３）の通信システムにおいて、前記子装置は、その直上流に接続された前記親装置又は他の子装置から通知されたアドレスを記憶するアドレス記憶手段と、その直下流に他の子装置が接続されたときに、前記アドレス記憶手段に記憶したアドレスに基づいて、前記直下流の子装置のアドレスを生成し、当該直下流の子装置に対して、前記第２通信回路を介して前記生成したアドレスを通知する第２アドレス通知手段と、を備えたことを特徴とする。

（５）上記（４）の通信システムにおいて、前記子装置は、その直下流に他の子装置が接続されたとき、当該直下流の子装置における通信を許可する増設子装置通信許可手段を備えたことを特徴とする。

（６）上記（１）乃至（５）の通信システムにおいて、前記子装置は、終端インピーダンス素子と、その直下流の装置として他の子装置が接続されていないときに、前記終端インピーダンス素子により前記第２通信回路を終端する終端制御手段と、を備えたことを特徴とする。

（７）上記（６）の通信システムにおいて、前記終端インピーダンス素子は、終端抵抗であることを特徴とする。

本発明によれば、子装置の増設性を向上させ、通信の効率性や高速性を向上させることができる通信システムを提供することができる。

本発明の一実施形態に係る通信システムの概略構成図である。 本発明の一実施形態に係る通信システムにおけるデータフォーマットを示す図である。 本発明の一実施形態に係る通信システムの機能構成図である。 図１に示す親装置の構成図である。 図１に示す親装置の設定モードにおける動作を説明する図である。 図１に示す親装置の運転モードにおける動作を説明する図である。 図１に示す子装置の構成図である。 図１に示す子装置の設定モードにおける動作を説明する図である。 図１に示す子装置の設定モードにおける動作を説明する図である。 図１に示す子装置の運転モードにおける動作を説明する図である。

以下、図面を用いて本発明の実施形態について詳細に説明する。

［１．通信システムの概要］
まず、本実施形態に係る通信システムの概略構成について説明する。

図１に示すように、本実施形態に係る通信システムＳは、親装置１と複数の子装置２ａ，２ｂ，２ｃとを備えている。ここでは、説明の便宜上、子装置の数を３台として説明するが、子装置の数は、使用される用途や環境に合わせて増設することが可能である。なお、以下においては、複数の子装置２ａ，２ｂ，２ｃのうち任意又は全ての子装置を子装置２として説明することがある。

親装置１は、接続ケーブルＧを介して子装置２ａ，２ｂ，２ｃとの間で通信を行う。子装置２ａ，２ｂ，２ｃは、被測定装置４ａ，４ｂ，４ｃの電力状態、温度状態、湿度状態を検出する機能を有しており、親装置１は、各被測定装置４ａ，４ｂ，４ｃの電力状態、温度状態、湿度状態の情報（以下、「環境情報」という。）を子装置２ａ，２ｂ，２ｃから取得する。このように取得された環境情報は、親装置１からコンピュータ装置３へ出力され、コンピュータ装置３により処理される。例えば、コンピュータ装置３は、各被測定装置４ａ，４ｂ，４ｃの電力状態、温度状態、湿度状態を監視し、異常があれば異常報知などを行う。親装置１にこのようなコンピュータ装置３の機能を持たせるようにしてもよい。なお、以下においては、複数の被測定装置４ａ，４ｂ，４ｃのうち任意又は全ての被測定装置を被測定装置４として説明することがある。

通信システムＳは、図１に示すように、親装置１を最上流装置としその下流装置として複数の子装置２ａ，２ｂ，２ｃを直列接続している。同図に示す例では、子装置２ｃが最下流装置となる。このように接続された状態で、親装置１は、接続ケーブルＧを介して各子装置２と調歩同期方式で半二重通信を行い、各子装置２から被測定装置４の環境情報を取得する。なお、本実施形態では、ＥＩＡ−４８５規格に準拠した通信システムとしている。

通信システムＳは、例えばデータセンタで用いられる。この場合、データセンタ内のサーバが被測定装置４となり、サーバの状態の監視が行われる。この通信システムＳは、例えばコンビニエンスストアで用いられる。この場合、コンビニエンスストア内の冷蔵庫が被測定装置４となり、冷蔵庫の状態が監視される。なお、１つのサーバや冷蔵庫の複数箇所に子装置２を設置してもよい。また、通信システムＳは、これらの適用例に限られず、種々の場所や装置に適用することができる。

また、親装置１と子装置２との間の通信に用いるデータフォーマットは、図２に示すように、送信先のアドレスと送信元のアドレスが格納されるアドレス部５ａと要求内容や応答内容などの情報が格納されるデータ部５ｂとを含む。例えば、親装置１から子装置２ａへ被測定装置４ａの温度状態の検出を要求するとき、親装置１からは、要求信号が接続ケーブルＧに送信される。この要求信号は、アドレス部５ａに送信先のアドレスとして子装置２ａのアドレスが格納され、送信元のアドレスとして親装置１のアドレスが格納され、データ部５ｂに温度状態の検出要求を示す情報が格納された信号である。子装置２ａは、親装置１からの要求信号に応じて、被測定装置４ａの温度状態の検出を行い、その結果を含む応答信号を接続ケーブルＧに送信する。この応答信号は、アドレス部５ａに送信先のアドレスとして親装置１のアドレスが格納され、送信元のアドレスとして子装置２ａのアドレスが格納され、被測定装置４ａの温度状態の情報がデータ部５ｂに格納された信号である。これにより、親装置１は子装置２ａから被測定装置の温度状態を把握することができる。

本実施形態の通信システムＳは、設定モードと運転モードの２つのモードで動作する。設定モードは、直列接続されている各子装置２のアドレスを設定するモードである。運転モードは、設定モードで設定されたアドレスに基づいて、親装置１が各子装置２に要求信号を送信し、この要求信号に対して親装置１が子装置２から応答信号を受信するモードである。通信システムＳは、まず、設定モードで動作して各子装置２のアドレスを設定した後に、運転モードで動作する。また、運転モード中に、異常が検出されると設定モードに戻り、その後再び運転モードで動作する。

次に、図３に親装置１及び子装置２の機能構成を示す。なお、ここでは親装置１と子装置２との間の通信のために必要な構成のみを説明し、コンピュータ装置３の構成及び被測定装置４の状態検出の構成は説明を省略するものとする。

まず、親装置１の機能構成について説明する。図３に示すように、親装置１は、制御部１０、通信回路１１（第１通信回路の一例）、終端抵抗１２、コネクタ１３（第１コネクタの一例）などを有している。コネクタ１３は、一対の通信線Ｌ１，Ｌ２及び制御線Ｌ３，Ｌ４などから構成される接続ケーブルＧを介して子装置２ａに接続される。

通信線Ｌ１，Ｌ２は、コネクタ１３を介して通信回路１１に接続されると共に、終端抵抗１２により終端される。通信回路１１は、コネクタ１３を介して通信を行う通信インターフェイスであり、例えば、制御部１０からの制御によって通信線Ｌ１，Ｌ２への要求信号を送信し、通信線Ｌ１，Ｌ２から送信される応答信号や最後尾信号を受信して制御部１０へ出力する。

制御線Ｌ３，Ｌ４は、コネクタ１３を介して制御部１０に接続されている。制御線Ｌ３は、子装置２に接続された通信線Ｌ１，Ｌ２（接続ケーブルＧ）がコネクタ１３に接続されていることを示す接続信号の伝送に用いられる。また、制御線Ｌ４は、親装置１に接続されている子装置２を通信可能な状態とするか否かを制御する状態制御信号（許可信号又は禁止信号）の伝送に用いられる。なお、図示していないが、接続ケーブルＧには、電源線やグランド線などが含まれており、コネクタ１３には、グランド線を接続する端子や電源線を接続する端子なども有している。

制御部１０には、アドレス通知手段２１（第１アドレス通知手段の一例）、通信制御手段２２、子装置検出手段２３、子装置通信許可手段２４などが含まれる。

アドレス通知手段２１は、通信線Ｌ１，Ｌ２によりコネクタ１３を介して接続された子装置２に対して、通信回路１１を介してアドレスを通知する。このアドレスは、コネクタ１３を介して接続された子装置２に割り当てられるアドレスである。なお、アドレスの生成方法については後述する。

通信制御手段２２は、最下流の子装置２ｃから非接続の情報である最後尾信号を受信したとき、運転モードに移行する。この運転モードは、親装置１が、通信線Ｌ１，Ｌ２を介して接続された子装置２から被測定装置４の環境情報を取得する動作モードである。環境情報を子装置２から取得するために、通信制御手段２２は、要求信号を通信回路１１を介して通信線Ｌ１，Ｌ２に送信する。この要求信号に対して子装置２から通信回路１１を介して応答信号を取得する。環境情報は、この応答信号に含まれている。取得した被測定装置４の環境情報は、コンピュータ装置３（図１参照）に出力され、コンピュータ装置３で処理される。

子装置検出手段２３は、制御線Ｌ３からの接続信号に基づいて、子装置２に接続された通信線Ｌ１，Ｌ２がコネクタ１３に接続されたことを検出する。また、子装置通信許可手段２４は、コネクタ１３を介して子装置２が接続されたとき、この子装置２を通信可能な状態とするための許可信号を制御線Ｌ４に出力し、この子装置２の通信を許可する。

次に、子装置２の機能構成について説明する。図３に示すように、子装置２は、制御部３０、通信回路３１（第２通信回路の一例）、終端抵抗３２、接続通知手段３３、終端制御手段３４、上流側コネクタ３５（第２コネクタの一例）、下流側コネクタ３６（第３コネクタの一例）などを有している。上流側コネクタ３５は、接続ケーブルＧを介して直上流の装置として親装置１又は他の子装置２（以下、「上流装置」とも呼ぶ。）に接続され、下流側コネクタ３６は接続ケーブルＧを介して直下流の装置として他の子装置２（以下、「下流装置」とも呼ぶ。）に接続される。

接続ケーブルＧを構成する通信線Ｌ１，Ｌ２は、上流側コネクタ３５及び下流側コネクタ３６を介して通信回路３１に接続される。子装置２の下流側に下流側コネクタ３６を介して他の子装置２が接続されていない場合には、通信線Ｌ１，Ｌ２は、終端抵抗３２により終端される。通信回路３１は、例えば、制御部３０からの制御によって上流側コネクタ３５に接続される通信線Ｌ１，Ｌ２へ応答信号を送信し、また、この通信線Ｌ１，Ｌ２から送信される要求信号を受信して制御部１０へ出力する。

接続通知手段３３は、上流側コネクタ３５を介して上流装置に接続されたときに、接続信号を上流側コネクタ３５を介して制御線Ｌ３に出力する。終端制御手段３４は、終端抵抗３２による終端を行うか否かを制御する。終端制御手段３４は、下流側コネクタ３６を介して接続信号が入力されない場合に、終端抵抗３２により通信回路３１を終端するように制御する。

また、制御部３０には、アドレス記憶手段４１、アドレス通知手段４２（第２アドレス通知手段の一例）、通信制御手段４３、増設子装置検出手段４４、増設子装置通信許可手段４５などが含まれる。

アドレス記憶手段４１は、上流装置から上流側コネクタ３５を介して通知されるアドレスを記憶する。このアドレスは、通信制御手段４３が親装置１との間で通信回路３１を介して通信を行うための装置識別情報である。アドレス通知手段４２は、通信線Ｌ１，Ｌ２より下流側コネクタ３６を介して接続された下流装置に対して、通信回路３１を介してアドレスを通知する。このアドレスは、下流装置である子装置２に割り当てられるアドレスであり、アドレス記憶手段４１に基づいてアドレス通知手段４２が生成するものである。なお、アドレス通知手段４２は、上流装置及び自装置とは異なるアドレスを割り当てるようにしている。

通信制御手段４３は、アドレス記憶手段４１に記憶したアドレスに基づき、上流側コネクタ３５に接続されている通信線Ｌ１，Ｌ２に送信された親装置１からの要求信号を受信する。すなわち、通信制御手段４３は、アドレス記憶手段４１に記憶した自装置のアドレスと一致するアドレスがアドレス部５ａに含まれている要求信号を自装置宛の要求信号であると判定して受信する。要求信号を受信すると、通信制御手段４３は、要求信号に応じた応答信号を、通信回路３１を介して通信線Ｌ１，Ｌ２に送信する。通信制御手段４３は、アドレス記憶手段４１に記憶した自装置のアドレスを送信元アドレスとしてアドレス部５ａに格納し、要求信号による要求に応じた応答をデータ部５ｂに格納した応答信号を通信回路３１を介して通信線Ｌ１，Ｌ２に送信する。

増設子装置検出手段４４は、下流側コネクタ３６に接続されている制御線Ｌ３から入力される接続信号に基づいて、下流側コネクタ３６に接続ケーブルＧを介して下流側に子装置２が接続されたことを検出する。また、増設子装置通信許可手段４５は、下流側コネクタ３６を介して子装置２が接続されたとき、この子装置２を通信可能な状態とするための許可信号を下流側コネクタ３６に接続されている制御線Ｌ４に出力し、この子装置２の通信を許可する。また、下流側コネクタ３６を介して下流装置が接続されていない場合、増設子装置検出手段４４は、通信回路３１を介して通信線Ｌ１，Ｌ２へ非接続の情報である最後尾信号を送信する。

次に、設定モードでの動作を説明する。親装置１や子装置２は、電源がオン状態となったときや図示しないリセットスイッチが操作されたときなどに、設定モードでの動作を開始する。なお、子装置２は上流装置から通信が許可されるまでは、通信線Ｌ１，Ｌ２へ信号の出力は行われない。

まず、親装置１の子装置検出手段２３が、接続ケーブルＧを介してコネクタ１３に子装置２ａが接続されているか否かを判定する。子装置２ａが接続されているときには、子装置通信許可手段２４が通信回路１１を介して子装置２ａに対して許可信号を送信し、子装置２ａの通信を許可する。これにより、子装置２ａは、通信回路３１を介して通信可能な状態となる。そして、アドレス通知手段２１がコネクタ１３に接続されている子装置２ａへ当該子装置２ａのアドレスを通信回路１１を介して通知する。子装置２ａは、親装置１から通知される自装置のアドレスをアドレス記憶手段４１に記憶する。これにより子装置２ａのアドレス設定が終了する。この子装置２ａのアドレスは、親装置１のアドレスとは異なるアドレスである。

次に、子装置２ａにおける増設子装置検出手段４４が、接続ケーブルＧを介して下流側コネクタ３６に下流の子装置２ｂが接続されているか否かを判定し、子装置２ｂが接続されているときには、増設子装置通信許可手段４５が子装置２ｂの通信を許可する。これにより、子装置２ｂは、通信回路３１を介して通信可能な状態となる。そして、子装置２ａのアドレス通知手段４２が下流側コネクタ３６に接続されている子装置２ｂへ当該子装置２ｂのアドレスを通信回路３１を介して通知する。子装置２ｂは、上流の子装置２ａから通知される自装置のアドレスをアドレス記憶手段４１に記憶する。これにより子装置２ｂのアドレス設定が終了する。この子装置２ｂのアドレスは、親装置１や子装置２ａのアドレスとは異なるアドレスである。その後、同様に、子装置２ｃは子装置２ｂから通知される自装置のアドレスをアドレス記憶手段４１に記憶する。

次に、子装置２ｃにおける増設子装置検出手段４４が、接続ケーブルＧを介して下流側コネクタ３６に下流の子装置２が接続されているか否かを判定する。図３に示す例では、下流に子装置２が接続されていないため、子装置２ｃの通信制御手段４３は、非接続の情報である最後尾信号を通信回路３１を介して送信する。親装置１は、通信回路１１を介して最後尾信号を受信すると、子装置２のアドレス設定が終了したと判定して、設定モードを終了し、運転モードに移行する。

このように通信システムＳでは、子装置２のアドレス設定を自動的に行い、しかも、アドレス設定が終了すると自動的に運転モードに移行する。従って、通信システムＳの設定者は、煩雑な操作や設定が不要となり、子装置２の増設性を向上させることができる。

また、接続ケーブルＧを介して下流側コネクタ３６に下流の子装置２が接続されていないとき、子装置２ｃの終端制御手段３４は、終端抵抗３２により通信回路３１を終端する。これにより、スイッチを設定することなく、終端設定を行うことができる。従って、通信システムＳの設定者は、煩雑な操作や設定が不要となり、子装置２の増設性を向上させることができる。

また、環境情報を送受信する場合には、通信の高速性より省配線、低消費電力等経済性を優先することが望まれる。そのため、本実施形態の通信システムＳでは、上記特許文献１に記載されている同期クロック、同期検出が必須となるクロック同期通信ではなく、調歩同期方式で通信を行うようにしている。これにより、ハードウェア構成を簡易にすることができ、例えば、シングルチップＣＰＵのみで子装置２を実現させることも可能となる。また、クロック同期通信の場合には、クロック線が必要となるため、信号の遅延を抑制するために、接続ケーブルＧをシールドする等の対策が必要であり、構成が複雑になる。一方、本実施形態の通信システムＳでは、クロック線が不要であるため、このような問題を回避することができる。

また、運転モードにおいては、親装置１は、通信が必要となる子装置２に対してのみ要求信号を送信すればよいため、フレームデータを用いた時分割多重方式に比べ、通信の効率性や高速性を向上させることができる。

なお、子装置２のアドレスは、上述したように、子装置２のそれぞれに異なるアドレスが割り当てられるように制御される。たとえば、子装置２のアドレス通知手段４２は、自装置のアドレス記憶手段４１に記憶されているアドレスに所定数（たとえば、「１」）を加算することにより、子装置２のそれぞれに異なるアドレスを割り当てることができる。また、アドレス通知手段４２は、上流装置のすべてのアドレスも下流装置に通知するようにしてもよく、この場合、アドレス通知手段４２は、上流装置から通知された上流装置及び自装置のアドレスと一致しないアドレスを下流装置へ通知する。

［２．親装置１の具体的構成及び動作の一例］
次に、親装置１の具体的構成及びその動作の一例について説明する。なお、図示していないが、接続ケーブルＧには、電源線やグランド線などが含まれており、後述するコネクタ１３には、グランド線を接続する端子や電源線を接続する端子なども設けられている。

図４に示すように、親装置１は、制御部１０、通信回路１１、終端抵抗１２、コネクタ１３、ｎｐｎトランジスタ１５、プルダウン抵抗１６，１７などから構成される。なお、親装置１には、図示しない通信インターフェイスを備えており、この通信インターフェイスを介して制御部１０はコンピュータ装置３と通信を行う。

制御部１０は、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、受信ポート５４、送信ポート５５、出力ポート５６，５８，５９、入力ポート５７などから構成され、これらは通信用バス６０に接続されている。ＣＰＵ５１がＲＯＭ５２に記憶されているプログラムを実行することにより動作し、制御部１０として、親装置１を構成する各部を動作させ、ＲＡＭ５３をワーキングメモリとして使用して、親装置１が備える各種機能を実行する。すなわち、制御部１０は、上述したアドレス通知手段２１、通信制御手段２２、子装置検出手段２３等として機能する。また、制御部１０は、ｎｐｎトランジスタ１５及びプルダウン抵抗１６と共に、子装置通信許可手段２４として機能する。また、ＲＯＭ５２には、親装置１のアドレスと、コネクタ１３に接続される子装置２のアドレスとを記憶する記憶領域を有しており、この記憶領域はアドレス記憶手段として機能する。ここでは、ＲＯＭ５２に記憶される親装置１のアドレスを「０」とし、子装置２のアドレスを「１」とする。

通信回路１１は、差動アンプ６１，６２から構成されている。差動アンプ６１は、送信ポート５５から出力された信号を増幅して、通信線Ｌ１，Ｌ２に出力する送信手段として機能する。出力ポート５６は差動アンプ６１に接続されている。差動アンプ６１は、出力ポート５６からＯＮ信号が出力されたとき、送信ポート５５から出力された信号を増幅して通信線Ｌ１，Ｌ２に出力し、出力ポート５６からＯＦＦ信号が出力されたとき、出力をハイインピーダンスにして通信線Ｌ１，Ｌ２に影響を及ぼさないようにしている。一方、差動アンプ６２は、子装置２から通信線Ｌ１，Ｌ２に出力された各種の信号を増幅して受信ポート５４へ出力する受信手段として機能する。ＣＰＵ５１は、要求信号などを送信するときには、要求信号などを生成するためのデータを送信ポート５５に入力し、出力ポート５６からＯＮ信号を出力させる。また、ＣＰＵ５１は、受信ポート５４から出力されるデータを取得する。なお、ＣＰＵ５１は、受信ポート５４からの出力を取得する必要がないときには、出力ポート５９にＯＦＦ信号を出力して、受信ポート５４への信号の入力を禁止するようにしている。なお、受信ポート５４は、シリアル信号をパラレル信号に変換する機能を有しており、送信ポート５５は、パラレル信号をシリアル信号に変換する機能を有している。

入力ポート５７は、コネクタ１３を介して制御線Ｌ３に接続されており、子装置２が接続されていない場合にはプルダウン抵抗１７を介してＬｏｗレベルの電圧が入力される。また、子装置２が接続されている場合には制御線Ｌ３にＨｉｇｈレベルの接続信号が入力される。ＣＰＵ５１は、子装置検出手段２３として、入力ポート５７に入力される電圧レベルに応じて、子装置２が接続されているか否かを検出する。

出力ポート５８は、ｎｐｎトランジスタ１５のゲートに接続されており、ｎｐｎトランジスタ１５のＯＮ／ＯＦＦを制御する。ｎｐｎトランジスタ１５のコレクタは、コネクタ１３を介して制御線Ｌ４に接続されており、状態制御信号が出力される。本実施形態では、状態制御信号として、許可信号と禁止信号とがある。ＣＰＵ５１は、コネクタ１３を介して子装置２が接続されたとき、出力ポート５８を制御して、この子装置２を通信可能な状態とするための許可信号を制御線Ｌ４に出力する。出力ポート５８からＨｉｇｈレベルの信号が出力されたとき、制御線Ｌ４へ許可信号が出力され、制御線Ｌ４はＬｏｗレベルの電圧となる。一方、出力ポート５８からＬｏｗレベルの信号が出力されたとき、ｎｐｎトランジスタ１５がＯＦＦとなってｎｐｎトランジスタ１５が制御線Ｌ４に影響を及ぼさないオープン状態となり、これが禁止信号となる。ｎｐｎトランジスタ１５がオープン状態であって、コネクタ１３に子装置２が接続されているときには、後述のように子装置２にプルアップ抵抗９８があるため、制御線Ｌ４はＨｉｇｈレベルの電圧となる。

次に、設定モードにおける親装置１の動作について、図５を参照しつつ具体的に説明する。
まず、親装置１は、自装置の初期化を行う（ステップＳ１１）。例えば、ＣＰＵ５１は、ＲＡＭ５３の初期化等を行う。なお、初期化が終了するまで、出力ポート５８の出力は、ハイインピーダンス又はＬｏｗレベルになるように構成されている。自装置の初期化が終了すると、制御部１０は、設定モードに移行し、出力ポート５８から出力される信号をＬｏｗレベルとし、ｎｐｎトランジスタ１５をＯＦＦ状態にする。これにより、子装置２がコネクタ１３に接続されている場合であっても、子装置２は通信禁止の状態となる（ステップＳ１２）。また、ＣＰＵ５１は、図示しないタイマでの計時を開始する。また、親装置１の電源がＯＦＦ状態のときや初期化動作のとき（ＣＰＵ５１が動作プログラムを実行する前）においても、出力ポート５８は、Ｌｏｗレベルの電圧を出力するか、又はハイインピーダンス状態となるように構成されている。

次いで、制御部１０は、子装置検出手段２３として、子装置２がコネクタ１３に接続されているか否かを判定（ステップＳ１３）。具体的には、ＣＰＵ５１は、入力ポート５７にＨｉｇｈレベルの接続信号が入力されている場合に、子装置２が接続されていると判定し、それ以外の場合に、子装置２が接続されていないと判定する。子装置２が接続されていないと判定すると（ステップＳ１３：ＮＯ）、制御部１０は、ステップＳ１３で待機する。

一方、子装置２が接続されていると判定すると（ステップＳ１３：ＹＥＳ）、制御部１０は、ｎｐｎトランジスタ１５やプルダウン抵抗１６と共に子装置通信許可手段２４として、子装置の通信を許可する（ステップＳ１４）。具体的には、ＣＰＵ５１は、出力ポート５８からＨｉｇｈレベルの電圧を出力して、制御線Ｌ４にＬｏｗレベルの許可信号を出力する。

次いで、制御部１０は、第１アドレス通知手段として、アドレス通知信号を子装置２に送信する（ステップＳ１５）。具体的には、ＣＰＵ５１は、まず、親装置１のアドレスとコネクタ１３に接続される子装置２のアドレスとをＲＯＭ５２から読み出す。そして、ＣＰＵ５１は、親装置１のアドレスを送信元のアドレスとして、子装置２のアドレス「１」を送信先のアドレスとしてアドレス部５ａに格納し、アドレス通知を示す情報をデータ部５ｂに格納したアドレス通知用データを生成する。ＣＰＵ５１は、このアドレス通知用データを、送信ポート５５に入力し、通信回路１１を介してアドレス通知信号として通信線Ｌ１，Ｌ２に出力する。

その後、制御部１０は、規定時間内に最後尾信号を受信したか否かを判定する（ステップＳ１６）。具体的には、ＣＰＵ５１は、予めＲＯＭ５２に記憶されている規定時間の情報をＲＯＭ５２から読み出し、さらに、図示しない前記タイマから計時情報を取得して、設定モードに移行して規定時間経過しているか否かを判定する。ＣＰＵ５１は、設定モードに移行して規定時間経過するまでに、子装置２から通信線Ｌ１，Ｌ２に送信された最後尾信号を受信ポート５４を介して取得したときに、規定時間内に最後尾信号を受信したと判定する。制御部１０は、規定時間内に最後尾信号を受信しなかったときは（ステップＳ１６：ＮＯ）、ステップＳ１２に戻り処理を繰り返す。一方、最後尾信号を受信したと判定したときは（ステップＳ１６：ＹＥＳ）、制御部１０は、運転モードに移行する。すなわち、制御部１０は、最下流装置となる子装置２を検出した後に、各子装置２との間で通信を行って、各子装置２から環境情報の取得を開始する。

最後尾信号は、子装置２から送信されるものであり、また、送信先のアドレスはこの子装置２にアドレスを通知した子装置２のときがあるが、制御部１０は最後尾信号の送信先のアドレスに関係なく、最後尾信号を受信するものとする。具体的には、ＣＰＵ５１は、受信ポート５４を介して取得した信号のデータ部５ｂに最後尾信号である旨を示す情報が含まれているとき、取得した信号が最後尾信号であると判定する。

また、最後尾信号には、送信元の子装置２のアドレスがアドレス部５ａに含まれており、ＣＰＵ５１は、この情報に基づいて、接続されている子装置２の数、及び、各子装置２のアドレスを認識することができる。例えば、各子装置２に「１」から順にアドレスを割り当てる場合、最後尾信号に送信元のアドレスとして「３」が含まれている場合には、３台の子装置２が接続され、各子装置２のアドレスが、上流側から順に「１」，「２」，「３」となる。

次に、運転モードにおける親装置１の動作について、図６を参照しつつ具体的に説明する。
まず、制御部１０は、子装置２から環境情報を取得する契機となったか否かを判定する（ステップＳ２１）。具体的には、ＲＡＭ５３に各子装置２から環境情報を取得する契機の情報が記憶されており、ＣＰＵ５１はＲＡＭ５３に記憶された情報に基づいて、子装置２から環境情報を取得する契機となったか否かを判定する。この処理において、制御部１０は、子装置２から環境情報を取得する契機となるまで待ち（ステップＳ２１：ＮＯ）、子装置２から環境情報を取得する契機となったと判定すると（ステップＳ２１：ＹＥＳ）、処理をステップＳ２２に移行する。

ステップＳ２２において、制御部１０は、通信制御手段２２として、取得契機となった子装置２に対して要求信号を通信回路１１を介して通信線Ｌ１，Ｌ２へ送信する（ステップＳ２２）。具体的には、ＣＰＵ５１は、送信先のアドレスとして取得契機となった子装置２のアドレスとし、送信元のアドレスとして親装置１のアドレスとしてアドレス部５ａを構成し、データ部５ｂには環境情報の要求を示す情報を格納した要求信号用データを生成する。ＣＰＵ５１は、要求信号用データを、送信ポート５５に入力し、通信回路１１を介して要求信号として通信線Ｌ１，Ｌ２に出力する。この要求信号に対応する応答信号を受信すると、制御部１０は、受信した応答信号に含まれる環境情報をコンピュータ装置３に送信する（ステップＳ２３）。具体的には、ＣＰＵ５１は、ステップＳ２２で要求信号を送信した子装置２から通信線Ｌ１，Ｌ２に送信された応答信号を受信ポート５４を介して取得したときに、この応答信号のデータ部５ｂに含まれる環境情報を図示しない通信インターフェイスを介してコンピュータ装置３へ送信する。ＣＰＵ５１は、応答信号のアドレス部５ａに含まれる子装置２のアドレスも環境情報と同様にコンピュータ装置３へ送信する。

次いで、制御部１０は、通信異常を検出したか否かを判定する（ステップＳ２４）。ここでは、親装置１のコネクタ１３に接続されている子装置２からの応答がなかった回数が所定回数に達したときに、制御部１０は、通信異常を検出するものとする。通信異常を検出しなかったときは（ステップＳ２４：ＮＯ）、制御部１０はステップＳ２１に戻り処理を繰り返す。一方、通信異常を検出したときは（ステップＳ２４：ＹＥＳ）、制御部１０は設定モードのステップＳ１２に戻り、処理を行う。このように子装置２との通信が行えないような場合などには、運転モードから設定モードに移行して、各子装置２を再起動してアドレスの再設定を行う。

［３．子装置２の具体的構成及び動作の一例］
次に、子装置２の具体的構成及びその動作の一例について説明する。なお、図示していないが、接続ケーブルＧには、電源線やグランド線などが含まれており、後述する上流側コネクタ３５や下流側コネクタ３６には、グランド線を接続する端子や電源線を接続する端子なども設けられている。

図７に示すように、子装置２は、制御部３０、通信回路３１、終端抵抗３２、接続通知手段３３、終端制御手段３４、出力回路３７などから構成される。なお、被測定装置４から環境情報を取得するために、温度センサ、湿度センサ、電力計などを備えているが同図では省略している。

制御部３０は、ＣＰＵ７１、ＲＯＭ７２、ＲＡＭ７３、出力ポート７４，７５，７８、入力ポート７９、受信ポート７６、送信ポート７７とから構成され、通信用バス８２により互いに接続されている。ＣＰＵ７１がＲＯＭ７２に記憶されているプログラムを実行することにより動作し、制御部３０として、子装置２を構成する各部を動作させ、子装置２が備える各種機能を実行する。すなわち、制御部３０は、アドレス通知手段４２と、通信制御手段４３、増設子装置検出手段４４等として機能する。また、ＲＡＭ７３には、自装置のアドレスを記憶する記憶領域を有しており、アドレス記憶手段４１として機能する。また、ＲＡＭ７３には、運転モード移行時の接続状態（下流側コネクタ３６に他の子装置２が接続されているか否か、すなわち、自装置が最下流装置か否か）を記憶するための記憶領域が確保されている。なお、受信ポート７６は、シリアル信号をパラレル信号に変換する機能を有しており、送信ポート７７は、パラレル信号をシリアル信号に変換する機能を有している。

通信回路３１は、差動アンプ８５，８６から構成されている。差動アンプ８５は、送信ポート７７から出力された信号を増幅して、通信線Ｌ１，Ｌ２に出力する送信手段として機能する。出力ポート７５は差動アンプ８５に接続されている。差動アンプ８５は、出力ポート７５からＯＮ信号が出力されたとき、送信ポート７７から出力された信号を増幅して通信線Ｌ１，Ｌ２に出力し、出力ポート７５からＯＦＦ信号が出力されたとき、出力をハイインピーダンスにして通信線Ｌ１，Ｌ２に影響を及ぼさないようにしている。一方、差動アンプ８６は、親装置１や他の子装置２から通信線Ｌ１，Ｌ２に出力された各種の信号を増幅して受信ポート７６へ出力する受信手段として機能する。ＣＰＵ７１は、要求信号などを送信するときには、その信号を生成するためのデータを送信ポート７７に入力し、出力ポート７５からＯＮ信号を出力させる。また、ＣＰＵ７１は、受信ポート７６から出力されるデータを取得する。なお、ＣＰＵ７１は、受信ポート７６からの出力を取得する必要がないときには、出力ポート７４にＯＦＦ信号を出力して、受信ポート７６への信号の入力を禁止するようにしている。

終端制御手段３４は、フォトＭＯＳリレー９０、プルアップ抵抗９１，９３、プルダウン抵抗９５、ｎｐｎトランジス９２，９４によって構成されている。この終端制御手段３４は、下流側コネクタ３６に子装置２が接続されないとき、フォトＭＯＳリレー９０がＯＮとなって、終端抵抗３２が通信線Ｌ１，Ｌ２間に終端抵抗３２が接続され、通信回路３１が終端される。すなわち、下流側コネクタ３６に子装置２が接続されないとき、制御線Ｌ３にＨｉｇｈレベルの接続信号が入力されない。そのため、ｎｐｎトランジスタ９４のベースがＬｏｗレベルとなり、ｎｐｎトランジスタ９４がＯＦＦとなり、ｎｐｎトランジスタ９２のベースがプルアップ抵抗９３によりＨｉｇｈレベルとなって、ｎｐｎトランジスタ９２がＯＮとなる。その結果、フォトＭＯＳリレー９０に制御電流が流れて、フォトＭＯＳリレー９０がＯＮとなる。フォトＭＯＳリレー９０がＯＮとなると、終端抵抗３２が通信線Ｌ１，Ｌ２間に終端抵抗３２が接続され、通信回路３１が終端される。

出力ポート７８は、ｎｐｎトランジスタ９７及びプルダウン抵抗９６を有する出力回路３７と共に、増設子装置通信許可手段４５として機能する。出力ポート７８の出力がＨｉｇｈレベルの電圧となったとき、ｎｐｎトランジスタ９７がＯＮとなって、制御線Ｌ４がＬｏｗレベルとなる。これにより、増設子装置通信許可手段４５として、下流に接続された子装置２を通信可能な状態とするためのＬｏｗレベルの許可信号が制御線Ｌ４に出力される。

ＣＰＵ７１のリセット端子ＲＳＴは、上流側コネクタ３５を介して制御線Ｌ４に接続されている。上流に子装置２が接続されていない場合にはプルアップ抵抗９８により、Ｈｉｇｈレベルの禁止信号がリセット端子ＲＳＴに入力されて、ＣＰＵ７１は動作を停止してリセット状態となる。また、上流に子装置２が接続されている場合であっても、上流側コネクタ３５を介してＬｏｗレベルの許可信号がリセット端子ＲＳＴに入力されておらず、Ｈｉｇｈレベルの禁止信号がリセット端子ＲＳＴに入力されていれば、ＣＰＵ７１はリセット状態となる。一方、上流側コネクタ３５を介してＬｏｗレベルの許可信号がリセット端子ＲＳＴに入力されると、ＣＰＵ７１はリセット状態を解除して動作を開始する。

子装置２では、制御線Ｌ３は、上流側コネクタ３５を介して電源電圧Ｖａに接続される。これにより、上流装置へＨｉｇｈレベルの接続信号が出力される。

次に、設定モードにおける子装置２の動作について、図８及び図９を参照しつつ具体的に説明する。
子装置２の終端制御手段３４は、下流側コネクタ３６に他の子装置２が接続されているか否かを検出する（ステップＳ３１）。具体的には、終端制御手段３４は、下流側コネクタ３６において制御線Ｌ３にＨｉｇｈレベルの接続信号が入力されている場合に、ｎｐｎトランジスタ９４がＯＮとなり、ｎｐｎトランジスタ９２のベースがＬｏｗレベルの電圧となることで、下流側コネクタ３６への子装置２の接続を検出する。

終端制御手段３４は、下流側コネクタ３６への子装置２の接続を検出しないとき（ステップＳ３１：ＮＯ）、処理をステップＳ３３に移行する。このとき、ｎｐｎトランジスタ９４がＯＦＦであり、ｎｐｎトランジスタ９２のベースがＨｉｇｈレベルの電圧となって、通信線Ｌ１，Ｌ２間に終端抵抗３２が接続された状態となる。一方、下流側コネクタ３６への子装置２の接続を検出すると、終端制御手段３４は、終端抵抗３２を切断する（ステップＳ３２）。具体的には、制御線Ｌ３の電圧がＨｉｇｈレベルとなるため、ｎｐｎトランジスタ９２のベースがＬｏｗレベルの電圧となり、フォトＭＯＳリレー９０がＯＦＦとなって、通信線Ｌ１，Ｌ２間に終端抵抗３２が接続されない。

次いで、子装置２は、下流側の子装置２の通信を禁止する（ステップＳ３３）。具体的には、このとき、リセット端子ＲＳＴには禁止信号が入力されているためＣＰＵ７１は動作していないが、出力ポート７８からの出力はＬｏｗレベルの電圧又はハイインピーダンス状態となって禁止信号が出力される。そのため、ｎｐｎトランジスタ９７はＯＦＦとなり、下流側コネクタ３６の制御線Ｌ４にはＬｏｗレベルの電圧にならない。これにより、下流側コネクタ３６に接続された下流側の子装置２では、上流側コネクタ３５の制御線Ｌ４の電圧がＨｉｇｈレベルとなって、下流側の子装置２のＣＰＵの動作が停止して、下流側の子装置２の通信が禁止される。

次いで、子装置２は、上流側コネクタ３５に接続された親装置１又は子装置２から、通信が許可されるための許可信号を制御線Ｌ４を介して受信したか否かを検出する（ステップＳ３４）。具体的には、ＣＰＵ７１のリセット端子ＲＳＴにＬｏｗレベルの電圧が入力されたときに、許可信号が入力されたことを検出する。リセット端子ＲＳＴに許可信号が入力されるとＣＰＵ７１が起動する。許可信号を検出していないときは（ステップＳ３４：ＮＯ）、許可信号を受信するまでステップＳ３４で待機する。一方、許可信号を検出したときは（ステップＳ３４：ＹＥＳ）、制御部３０は、自装置の初期化を行う（ステップＳ３５）。例えば、ＣＰＵ７１は、ＲＡＭ７３の初期化等を行う。また、ＣＰＵ７１は、図示しないタイマでの計時を開始する

その後、子装置２の制御部３０は、上流側コネクタ３５に接続された親装置１又は子装置２からアドレス通知信号を受信するまで待機する（ステップＳ３６）。なお、この時点では、制御部３０は自装置のアドレスを有していないため、通信線Ｌ１，Ｌ２上の信号が自身宛てのデータであるか否かを判別することができない。そのため、制御部３０は、送信先のアドレスに関係なく、データ部５ｂにアドレス通知を示す情報があるときに自装置へのアドレス通知信号であると認識するように構成されている。

アドレス通知信号を受信すると、制御部３０は、受信したアドレス通知信号のアドレス部５ａに含まれる自装置のアドレスをＲＡＭ７３に設定する（ステップＳ３７）。

次いで、制御部３０は、増設子装置検出手段４４として、下流側コネクタ３６に子装置２（下流側の子装置２）が接続されているか否かを判定する（ステップＳ３８）。具体的には、ＣＰＵ７１は、入力ポート７９に入力されている電圧がＬｏｗレベルとなっている場合に、下流側に子装置２が接続されていると判定する。下流側に子装置２が接続されていないと判定すると（ステップＳ３８：ＮＯ）、制御部３０は、通信制御手段４３として、アドレス通知信号に含まれる送信元のアドレスに対し、最後尾信号を送信する（ステップＳ３９）。具体的には、ＣＰＵ７１は、ＲＡＭ７３に記憶したアドレスを送信元のアドレスとし、アドレス通知信号に含まれる送信元のアドレスを送信先のアドレスとしてアドレス部５ａに格納し、最後尾を示す情報をデータ部５ｂに格納した最後尾信号用データを生成する。ＣＰＵ７１は、この最後尾信号用データを、送信ポート７７に入力し、通信回路３１を介して最後尾信号として通信線Ｌ１，Ｌ２に出力する。

一方、下流に子装置２が接続されていると判定すると（ステップＳ３８：ＹＥＳ）、制御部３０は、通信制御手段４３として、アドレス通知信号に含まれる送信元のアドレスに対し、完了信号を送信する（ステップＳ４０）。具体的には、ＣＰＵ７１は、ＲＡＭ７３に記憶したアドレスを送信元のアドレスとし、アドレス通知信号に含まれる送信元のアドレス（上流側コネクタ３５に接続された親装置１又は子装置２のアドレス）を送信先のアドレスとしてアドレス部５ａに格納し、非最後尾を示す情報をデータ部５ｂに格納した完了信号用データを生成する。ＣＰＵ７１は、この完了信号用データを、送信ポート７７に入力し、通信回路３１を介して完了信号として通信線Ｌ１，Ｌ２に出力する。

次いで、制御部３０は、増設子装置通信許可手段４５として、下流の子装置の通信を許可する（ステップＳ４１）。具体的には、ＣＰＵ７１は、出力ポート７８からＨｉｇｈレベルの電圧を出力して、ｎｐｎトランジスタ９７を介してＬｏｗレベルの許可信号を制御線Ｌ４に出力する。

次いで、制御部３０は、アドレス通知手段４２として、ＲＡＭ７３に記憶した自装置のアドレスに基づいて、下流側の子装置２のアドレスを生成し、生成したアドレスを含むアドレス通知信号を、下流側の子装置２に送信する（ステップＳ４２）。具体的には、ＣＰＵ７１は、自装置のアドレスをＲＡＭ７３から読み出す。そして、ＣＰＵ７１は、自装置のアドレスに「１」を加算して下流側の子装置２のアドレスを生成する。すなわち、「自装置のアドレス＋１」を下流の子装置２のアドレスとして生成する。ＣＰＵ７１は、自装置のアドレスを送信元のアドレスとし、下流側の子装置２のアドレスを送信先のアドレスとしてアドレス部５ａに格納し、アドレス通知を示す情報をデータ部５ｂに格納したアドレス通知用データを生成する。ＣＰＵ７１は、このアドレス通知用データを、送信ポート７７に入力し、通信回路３１を介してアドレス通知信号として通信線Ｌ１，Ｌ２に出力する。

その後、制御部３０は、規定時間内に応答があったか否かを判定する（ステップＳ４３）。ここでは、ＣＰＵ７１は、アドレス通知信号を送信した下流側の子装置２から、最後尾信号又は完了信号を受信ポート７６を介して取得したときに応答があったと判定する。また、ＣＰＵ７１は、予めＲＯＭ７２に記憶されている規定時間の情報をＲＯＭ７２から読み出し、図示しないタイマから計時情報を取得して、設定モードに移行して規定時間経過しているか否かを判定する。規定時間内に応答がなかったときは（ステップＳ４３：ＮＯ）、制御部３０は、ステップＳ４４に移行し、リトライが規定回数を超過したか否かを判定する。すなわち、ＣＰＵ７１は、ステップＳ４２によりアドレス通知信号を通信回路３１を介して送信した回数がＲＯＭ７２に記憶した規定回数を超過したか否かを判定する。

規定回数を超過していないと判定すると（ステップＳ４４：ＮＯ）、制御部３０は、リトライ回数をインクリメントし、その後、下流側の子装置２の通信を禁止し（ステップＳ４５）、ステップＳ４１に戻り処理を繰り返す。なお、制御部３０は、下流側の子装置２の通信を禁止するとき、出力ポート７８からＬｏｗレベルの電圧を出力して、ｎｐｎトランジスタ９７をＯＦＦにする。一方、規定回数を超過したと判定すると（ステップＳ４４：ＹＥＳ）、制御部３０は自装置の制御動作を停止して自装置を停止する（ステップＳ４６）。制御部３０の制御動作が停止したとき、出力ポート７８の出力はＬｏｗレベルの電圧又はハイインピーダンス状態となる。これにより、ｎｐｎトランジスタ９７はＯＦＦ状態となり、下流側コネクタ３６に接続された子装置２の動作が停止することになる。

一方、ステップＳ４３において、規定時間内に応答があったと判定したときは（ステップＳ４３：ＹＥＳ）、制御部３０は、運転モードに移行する。また、このとき、ＣＰＵ７１は、自装置が最下流装置であるか否かの情報を、ＲＡＭ７３に記憶する。

次に、運転モードにおける子装置２の動作について、図１０を参照しつつ具体的に説明する。
子装置２の制御部３０は、通信制御手段として、親装置１からの要求信号を受信したか否かを判定する（ステップＳ５１）。具体的には、ＣＰＵ７１は、親装置１からの自装置宛の要求信号を受信ポート７６を介して取得したときに要求信号を受信したと判定する。なお、自装置宛の要求信号か否かは、要求信号のアドレス部５ａの送信先のアドレスがＲＡＭ７３に記憶した自装置のアドレスと一致するか否かにより判定される。この処理において、要求信号を受信していないと判定すると（ステップＳ５１：ＮＯ）、制御部３０は、処理をステップＳ５４に移行する。一方、要求信号を受信したと判定すると（ステップＳ５１：ＹＥＳ）、制御部３０は、子装置２に接続されている被測定装置４から環境情報を取得する（ステップＳ５２）。すなわち、ＣＰＵ７１は、図示しない温度センサや湿度センサから被測定装置４の温度や湿度などの環境情報を取得する。その後、制御部３０は、取得した環境情報に基づいて応答信号を生成し、親装置１に送信する（ステップＳ５３）。具体的には、ＣＰＵ７１は、アドレス部５ａに送信先のアドレスとして親装置１のアドレスを格納し、送信元のアドレスとして自装置のアドレスを格納し、データ部５ｂに環境情報を格納して応答信号用データを生成する。ＣＰＵ７１は、この応答信号用データを、送信ポート７７に入力し、通信回路３１を介して応答信号として通信線Ｌ１，Ｌ２に出力する。

ステップＳ５４において、制御部３０は、下流側コネクタ３６の接続状態が変化したか否かを判定する。具体的には、ＣＰＵ７１は、下流側コネクタ３６に接続されている制御線Ｌ３の状態の情報と運転モード移行時にＲＡＭ７３に記憶した情報とが異なった場合に、接続状態が変化したと判定する。

接続状態は変化していないと判定すると（ステップＳ５４：ＮＯ）、制御部３０は、ステップＳ５１に移行し、処理を繰り返す。一方、接続状態が変化したと判定すると（ステップＳ５４：ＹＥＳ）、制御部３０は、ステップＳ５５において、ステップＳ４６の処理と同様に、自装置の制御動作を停止して自装置を停止する。制御部３０の制御動作が停止したとき、出力ポート７８の出力はＬｏｗレベルの電圧又はハイインピーダンス状態となって、ｎｐｎトランジスタ９７はＯＦＦ状態となり、下流側コネクタ３６に接続された子装置２における処理動作が停止する。

このように構成されることにより、子装置２が新たに接続された場合や子装置２が取り外された場合には、接続状態が変化されたことが検知され、接続状態が変化した子装置２がリセットされる。そのため、親装置１は、一部の子装置２と通信ができなくなって、コネクタ１３に接続された子装置２をリセット状態にする。そのため、この子装置２の下流に接続された子装置２が次々とリセットされることになる。そして、設定モードに移行して、各子装置２に新たにアドレスが割り当てられることになる。

例えば、図１に示すような接続状態にあるとき、子装置２ｃの下流側コネクタ３６に新たな子装置２が接続された場合には、子装置２ｃはステップＳ５４において接続状態が変化したと判定して自装置を停止する。そのため、その後に親装置１から子装置２ｃに要求信号を送った場合に、親装置１は子装置２ｃから応答信号を受信できず、ステップＳ２４において、通信異常を検出する。通信異常を検出すると、親装置１は、ｎｐｎトランジスタ１５をＯＦＦにして、子装置２ａの制御動作を停止させる。子装置２ａは制御動作を停止したとき、ｎｐｎトランジスタ９７をＯＦＦにするため、子装置２ｂの制御動作が停止する。このように、子装置２ｃの接続状態が変化したときには、子装置２ａ、２ｂがリセットされてその制御動作が停止し、設定モードに移行して、各子装置２に新たにアドレスが割り当てられる。

以上説明したとおり、本実施形態の通信システムＳは、親装置１に接続されている各子装置２のアドレスを自動的に割り当てることができるので、作業性や保守性を向上させることができる。また、親装置１と子装置２との間で送受信される要求信号及び応答信号には、送信先のアドレスが格納されるアドレス部５ａとデータ部５ｂから構成され、一対一の通信が可能となると共にデータ量を比較的小さくすることができる。その結果、通信の効率性や高速性を向上させることができる。

また、親装置１は、各子装置２のアドレスを必ずしも有する必要はなく、各子装置２へのアドレス生成規則を有しておけば、各子装置２のアドレスを認識することができる。その結果、子装置２の数が増大したとしても、各子装置２のアドレスを管理するための記憶容量が増大することがない。例えば、各子装置のＭＡＣアドレスを用いて通信を行う場合には、親装置１は各子装置のＭＡＣアドレスを記憶する必要があるため記憶容量が増大することになるが、本実施形態では、そのような問題が生じることがない。

本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形が可能であることはいうまでもない。

例えば、上述した実施形態では、子装置２は、下流側に子装置２が接続されていない場合に最後尾信号を送信し、接続されている場合に完了信号を送信していたが、以下に示すような処理を行ってもよい。

すなわち、子装置２は、ステップＳ３７において自装置のアドレスを設定した後に、上流側の装置に完了信号を送信する。このように構成することにより、子装置２は、下流側に子装置２が接続されている否かに関係なく、上流側の装置に完了信号を送信することになる。その結果、ステップＳ４３では、完了信号を受信したときに「規定時間内に応答があった」と判定される。また、ステップＳ３９では、子装置２は、上流側の装置ではなく、親装置１に対して最後尾信号を送信する。その結果、親装置１は、自装置宛ての最後尾信号を受信することになる。

また、上述した実施形態では、上流装置から出力される状態制御信号をＣＰＵ７１のリセット端子ＲＳＴに入力することとしたが、別途入力ポートを設けてこの入力ポートに状態制御信号を入力するようにしてもよい。この場合、ＣＰＵ７１は、この入力ポートに入力状態に応じて通信の許可及び不許可を行う。

また、上述した実施形態では、親装置１は、接続ケーブルＧを介して各子装置２と調歩同期方式で半二重通信を行うようにしたが、クロック同期方式で半二重通信を行うようにしてもよい。

Ｓ 通信システム
１ 親装置
１０ 制御部
１１ 通信回路（第１通信回路）
１２ 終端抵抗
１３ コネクタ（第１コネクタ）
２（２ａ〜２ｄ） 子装置
２１ アドレス通知手段（第１アドレス通知手段）
２２ 通信制御手段
２３ 子装置検出手段
２４ 子装置通信許可手段
３０ 制御部
３１ 通信回路（第２通信回路）
３２ 終端抵抗
３３ 接続通知手段
３４ 終端制御手段
３５ コネクタ（第２コネクタ）
３６ コネクタ（第３コネクタ）
４１ アドレス記憶手段
４２ アドレス通知手段（第２アドレス通知手段）
４３ 通信制御手段
４４ 増設子装置検出手段
４５ 増設子装置通信許可手段
Ｌ１，Ｌ２ 通信線

Claims (7)

1. 親装置と少なくとも１台の子装置とを備え、前記親装置を最上流装置としその下流装置として前記子装置を接続し、前記親装置と前記少なくとも１台の子装置との間で通信を行う通信システムにおいて、
   前記親装置は、
   前記子装置と接続され、前記子装置のアドレスに基づき、前記子装置との間で通信を行う第１通信回路と、
   前記子装置に対して、前記第１通信回路を介してアドレスを通知する第１アドレス通知手段と、を備え、
   前記子装置は、
   前記親装置と接続され、前記親装置から通知されたアドレスを記憶するアドレス記憶手段と、
   前記アドレス記憶手段に記憶したアドレスに基づき、前記親装置との間で通信を行う第２通信回路と、を備えた通信システム。
2. 前記親装置は、前記第１通信回路に前記子装置が接続されたとき、当該子装置における通信を許可する子装置通信許可手段を備えたことを特徴とする請求項１に記載の通信システム。
3. 前記子装置は、その直下流に他の子装置が接続されていないとき、前記親装置に対して、その非接続の情報を前記第２通信回路を介して前記親装置へ通知する通信制御手段を備え、
   前記親装置は、前記第１通信回路を介して前記非接続の情報を受信した後に、前記第１通信回路を介して前記子装置との間で通信を行う通信制御手段を備えたことを特徴とする請求項１又は２記載の通信システム。
4. 前記子装置は、その直上流に接続された前記親装置又は他の子装置から通知されたアドレスを記憶するアドレス記憶手段と、その直下流に他の子装置が接続されたときに、前記アドレス記憶手段に記憶したアドレスに基づいて、前記直下流の子装置のアドレスを生成し、当該直下流の子装置に対して、前記第２通信回路を介して前記生成したアドレスを通知する第２アドレス通知手段と、を備えたことを特徴とする請求項１乃至３のいずれかに記載の通信システム。
5. 前記子装置は、その直下流に他の子装置が接続されたとき、当該直下流の子装置における通信を許可する増設子装置通信許可手段を備えたことを特徴とする請求項４に記載の通信システム。
6. 前記子装置は、
   終端インピーダンス素子と、
   その直下流の装置として他の子装置が接続されていないときに、前記終端インピーダンス素子により前記第２通信回路を終端する終端制御手段と、を備えたことを特徴とする請求項１乃至５のいずれかに記載の通信システム。
7. 前記終端インピーダンス素子は、終端抵抗であることを特徴とする請求項６に記載の通信システム。

Images