JP2011146669A - チップ型電気二重層キャパシタセル及びその製造方法 - Google Patents

チップ型電気二重層キャパシタセル及びその製造方法 Download PDF

Info

Publication number
JP2011146669A
JP2011146669A JP2010148194A JP2010148194A JP2011146669A JP 2011146669 A JP2011146669 A JP 2011146669A JP 2010148194 A JP2010148194 A JP 2010148194A JP 2010148194 A JP2010148194 A JP 2010148194A JP 2011146669 A JP2011146669 A JP 2011146669A
Authority
JP
Japan
Prior art keywords
electrodes
double layer
electric double
capacitor cell
layer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010148194A
Other languages
English (en)
Inventor
Sung Ho Lee
ホ リー、ソン
Chang Ryul Jung
リュル ジュン、チャン
Hyun Chul Jung
チュル ジュン、ヒュン
Yeong Su Cho
ス チョー、ヨン
Wan Suk Yang
スーク ヤン、ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011146669A publication Critical patent/JP2011146669A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/02—Diaphragms; Separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52—Separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

【課題】本発明はチップ型電気二重層キャパシタセルとその製造方法に関する。
【解決手段】本発明の一実施形態によるチップ型電気二重層キャパシタセルは、第１及び第２折曲部とこれにより形成される第１及び第２開放部が互いに反対方向に形成されるように折り曲げられたセパレータと、上記第１及び第２開放部に挿入された第１及び第２電極とを含む。本発明によるチップ型電気二重層キャパシタセルは、セパレータの第１及び第２折曲部により第１及び第２電極の位置が固定され、複数個の第１及び第２電極はよく整列され、第１及び第２電極の短絡が発生しないため、キャパシタセルの容量が増大する。
【選択図】図１ａ

Description

本発明は、チップ型電気二重層キャパシタセル及びその製造方法に関するもので、より具体的には容量の具現が容易で、工程の歩留まりが高いチップ型電気二重層キャパシタセル及びその製造方法に関する。
情報通信機器のような各種電子製品において安定したエネルギーの供給は重要な要素となっている。一般的にこのような機能はキャパシタ（Ｃａｐａｃｉｔｏｒ）によって行われる。即ち、キャパシタは情報通信機器及び各種電子製品の回路において電気を集めて送り出す機能を担当し、回路内の電気の流れを安定化させる役割をする。一般的なキャパシタは充放電時間が非常に短く寿命が長く、出力密度が高いがエネルギー密度が小さく貯蔵装置の使用に限界がある。
このような限界を克服するために最近では充放電時間が短いながらも出力密度の高い電気二重層キャパシタのような新しい範疇のキャパシタが開発されており、二次電池とともに次世代エネルギー装置として脚光を浴びている。
電気二重層キャパシタ（Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ Ｌａｙｅｒ Ｃａｐａｃｉｔｏｒ）は、極性が互いに異なる一対の電極を利用するエネルギー貯蔵装置であって、継続して充放電が可能であり、一般的な他のキャパシタに比べてエネルギー効率と出力が高く耐久性及び安定性に優れるという長所がある。これにより、最近、大電流で充放電をすることができる電気二重層キャパシタが携帯電話用補助電源、電気自動車用補助電源、太陽電池用補助電源等のような充放電頻度が高い蓄電装置として有望視されている。
電気二重層キャパシタの基本的な構造は多孔性電極のように表面積が相対的に大きい電極（ｅｌｅｃｔｒｏｄｅ）、電解質（ｅｌｅｃｔｒｏｌｙｔｅ）、集電体（ｃｕｒｒｅｎｔ ｃｏｌｌｅｃｔｏｒ）、セパレータ（ｓｅｐａｒａｔｏｒ）から成っており、単位セル電極の両端に数ボルトの電圧を加えて電解液内のイオンが電気場に沿って移動し、電極の表面に吸着して発生する電気化学的メカニズムを作動原理とする。
一般的に、一対の電極の間には一枚のセパレータが積層されて単位セルを構成し、単位セルが積層されてキャパシタセルを構成する。
このとき、一対の電極とセパレータの整列はずれ易く、これによって短絡が発生し、容量の具現が難しいという問題がある。また、一対の電極とセパレータをうまく整列させることが難しく、工程歩留まりが低いという問題がある。
本発明は上記の技術的課題を解決するためのもので、本発明の目的は容量の具現が容易で、工程の歩留まりが高いチップ型電気二重層キャパシタセル及びその製造方法を提供することである。
本発明の一実施形態は、第１及び第２折曲部とこれにより形成される第１及び第２開放部が互いに反対方向に形成されるように折り曲げられたセパレータと、上記第１及び第２開放部に挿入された第１及び第２電極とを含むチップ型電気二重層キャパシタセルを提供する。
上記第１及び第２電極の端子引出部は、上記第１及び第２折曲部に対して垂直な方向に引出されることができる。
上記第１及び第２電極の端子引出部は、上記第１及び第２折曲部に対して平行な方向に引出されることができる。
上記セパレータは、上記第１及び第２電極の積層数に合わせて等間隔で折り曲げられたものであることができる。
本発明の他の実施形態は、セパレータを、第１及び第２折曲部とこれにより形成される第１及び第２開放部が互いに反対方向に配置されるように折り曲げ、上記第１及び第２折曲部をｙ軸に配置する段階と、上記第１及び第２開放部に第１及び第２電極をｘ軸に挿入する段階と、上記第１及び第２電極が挿入されたセパレータを圧着する段階とを含むチップ型電気二重層キャパシタセルの製造方法を提供する。
上記第１及び第２電極の端子引出部は、上記第１及び第２折曲部に対して垂直な方向に引出されるように上記第１及び第２開放部に挿入されることができる。
上記第１及び第２電極の端子引出部は、上記第１及び第２折曲部に対して平行な方向に引出されるように上記第１及び第２開放部に挿入されることができる。
上記第１及び第２電極の端子引出部は、上記第１及び第２折曲部に対して平行な方向であり、互いに反対方向に引出されるように上記第１及び第２開放部に挿入されることができる。
上記第１及び第２電極の挿入は、同時に行われることができる。
本発明によるチップ型電気二重層キャパシタセルは、セパレータの第１及び第２折曲部により第１及び第２電極の位置が固定されている。これにより、複数個の第１及び第２電極はよく整列され、キャパシタセルの容量が増大する。
また、第１電極の第１端子引出部が引出された領域は、第２電極がセパレータの第２折曲部によって遮断されており、第１及び第２電極間の短絡が発生しない。
また、本発明によるチップ型電気二重層キャパシタセルの製造方法によると、第１及び第２電極を整列させ易いため、チップ型電気二重層キャパシタセルの工程の歩留まりが向上する。
本発明の一実施形態によるチップ型電気二重層キャパシタセルを示す概略的な斜視図である。 図１ａのチップ型電気二重層キャパシタセルを示す概略的な上部平面図である。 図１ｂのＡ−Ａ'に沿って切開したチップ型電気二重層キャパシタセルを示す概略的な断面図である。 本発明の他の実施形態によるチップ型電気二重層キャパシタセルを示す概略的な斜視図である。 図２ａのチップ型電気二重層キャパシタセルを示す概略的な上部平面図である。 図２ｂのＢ−Ｂ'に沿って切開したチップ型電気二重層キャパシタセルを示す概略的な断面図である。 本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の他の実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の他の実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。 本発明の他の実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。
以下、添付の図面を参照し本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態で限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明を更に完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上の同一の符号で表示される要素は同一の要素である。
図１ａは、本発明の一実施形態によるチップ型電気二重層キャパシタセルを示す概略的な斜視図であり、図１ｂは、図１ａのチップ型電気二重層キャパシタセルを示す概略的な上部平面図であり、図１ｃは、図１ｂのＡ−Ａ'に沿って切開したチップ型電気二重層キャパシタセルを示す概略的な断面図である。
図１ａから図１ｃを参照すると、本実施形態によるチップ型電気二重層キャパシタセル１００は、セパレータ１１０及び上記セパレータの間に積層された第１及び第２電極１２０ａ、１２０ｂを含む。
本実施形態において、セパレータ１１０は一枚で構成されることができ、上記セパレータ１１０は電極の積層数に合わせて等間隔で折り曲げられている。より具体的に、上記セパレータ１１０は互いに反対方向に折り曲げられた第１及び第２折曲部１１１ａ、１１１ｂを有する。上記第１及び第２折曲部１１１ａ、１１１ｂにより互いに反対方向に開放された第１及び第２開放部１１２ａ、１１２ｂが形成される。
上記セパレータ１１０は、電解液に含まれるイオンの透過が可能な多孔性 物質であれば、特に制限されず、例えば、ポリプロピレン、ポリエチレン、またはガラス繊維等を使用することができる。
上記セパレータ１１０の複数個の第１開放部１１２ａには第１電極１２０ａが夫々挿入されている。上記第１電極１２０ａの第１端子引出部１２２ａは上記第１折曲部１１１ａに対して垂直な方向に引出されている。
上記セパレータ１１０の複数個の第２開放部１１２ｂには第２電極１２０ｂが夫々挿入されている。上記第２電極１２０ｂの第２端子引出部１２２ｂは上記第２折曲部１１１ｂに対して垂直な方向に引出されている。
第１電極１２０ａ夫々は、第１折曲部１１１ａにより位置が固定されている。これにより、複数個の第１電極１２０ａ間がよく整列される。また、第２電極１２０ｂは第２折曲部１１１ｂにより位置が固定されている。これにより、複数個の第２電極１２０ｂ間がよく整列される。第１及び第２電極１２０ａ、１２０ｂがよく整列され、第１及び第２電極１２０ａ、１２０ｂの対向する面積が広がりキャパシタセルの容量が増大する。
また、第１開放部１１２ａを通じて引出された第１電極１２０ａの第１端子引出部１２２ａ領域は、セパレータ１１０の第２折曲部１１１ｂにより第２電極１２０ｂが遮断されており、第２開放部１１２ｂを通じて引出された第２電極１２０ｂの第２端子引出部１２２ｂ領域は、セパレータ１１０の第１折曲部１１１ａにより第１電極１２０ａが遮断されているため、第１及び第２電極１２０ａ、１２０ｂ間の短絡が発生しない。
上記第１及び第２電極１２０ａ、１２０ｂは、第１及び第２集電体に電極物質１２１ａ、１２１ｂが形成されたものであることができ、第１及び第２集電体は電極物質が形成されない第１及び第２端子引出部１２２ａ、１２２ｂを有することができる。
上記電極物質１２１ａ、１２１ｂは特に制限されず、当業界で使用される電極材料を使用することができ、例えば、比表面積が高い活性炭等を利用することができる。
上記第１及び第２電極１２０ａ、１２０ｂは、粉末活性炭を主材料とした電極スラリーを第１及び第２集電体上に固着させて製造することができる。
第１及び第２集電体は、夫々上記第１及び第２電極に電気的信号を伝達するための導電性シートであって、導電性ポリマーやゴムシート、または金属箔（ｍｅｔａｌｌｉｃ ｆｏｉｌ）から成ることができる。
第１及び第２集電体は、電気二重層キャパシタセルに電気的信号を伝達するための端子と連結されるためにその形状は適切に変更されてもよい。例えば、複数個の第１及び第２開放部１１２ａ、１１２ｂに夫々引出された第１及び第２端子引出部１２２ａ、１２２ｂは１つに集められ、一部折り曲げられた形状を有することができる（図１ｃ参照）。
また、第１及び第２電極が第１及び第２集電体を含まない場合は、電極物質を固体状のシートで製造し、第１及び第２電極を製造し、第１及び第２電極の一領域が端子引出部となって上記第１及び第２開放部に引出されることができる。
図２ａは、本発明の他の実施形態によるチップ型電気二重層キャパシタセルを示す概略的な斜視図であり、図２ｂは、図２ａのチップ型電気二重層キャパシタセルを示す概略的な上部平面図であり、図２ｃは、図２ｂのＢ−Ｂ'に沿って切開したチップ型電気二重層キャパシタセルを示す概略的な断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素についての詳細な説明は省略する。
図２ａから図２ｃを参照すると、本実施形態によるチップ型電気二重層キャパシタセル２００は、セパレータ２１０及び上記セパレータの間に積層された第１及び第２電極２２０ａ、２２０ｂを含む。
本実施形態において、セパレータ２１０は一枚で構成されることができ、上記セパレータ２１０は電極の積層数に合わせて等間隔で折り曲げられている。より具体的に、上記セパレータ２１０は互いに反対方向に折り曲げられた第１及び第２折曲部２１１ａ、２１１ｂを有する。上記第１及び第２折曲部２１１ａ、２１１ｂにより互いに反対方向に開放された第１及び第２開放部２１２ａ、２１２ｂが形成される。
上記セパレータ２１０の複数個の第１開放部２１２ａには第１電極２２０ａが夫々挿入されており、第１折曲部２１１ａに対して平行な方向に第１電極２２０ａの第１端子引出部２２２ａが引出されている。
上記セパレータ２１０の複数個の第２開放部２１２ｂには第２電極２２０ｂが夫々挿入されており、第２折曲部２１１ｂに対して平行な方向で、上記第１端子引出部２２２ａと反対方向に第２電極２２０ｂの第２端子引出部２２２ｂが引出されている。
第１電極２２０ａ夫々は、第１折曲部２１１ａにより位置が固定されている。これにより、複数個の第１電極２２０ａ間がよく整列される。また、第２電極２２０ｂは第２折曲部２１１ｂにより位置が固定されている。これにより、複数個の第２電極２２０ｂ間がよく整列される。第１及び第２電極２２０ａ、２２０ｂがよく整列され、第１及び第２電極２２０ａ、２２０ｂの対向する面積が広がりキャパシタセルの容量が増大する。
以下、添付の図面を参照し本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明する。
図３ａから図３ｄは、本発明の一実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。
先ず、図３ａに図示されたように、セパレータ１１０を第１及び第２折曲部１１１ａ、１１１ｂが互いに反対方向に配置されるように折り曲げる。上記第１及び第２折曲部１１１ａ、１１１ｂにより第１及び第２開放部１１２ａ、１１２ｂが形成され、上記第１及び第２開放部１１２ａ、１１２ｂは互いに反対方向に形成される。上記セパレータ１１０に形成された第１及び第２折曲部１１１ａ、１１１ｂをｙ軸に配置し、上記第１及び第２開放部１１２ａ、１１２ｂが ｘ軸方向に向かって開放されるようにする。
次に、図３ｂ及び図３ｃに図示されたように、上記第１及び第２開放部１１２ａ、１１２ｂに第１及び第２電極１２０ａ、１２０ｂをｘ軸方向に挿入する。
このとき、上記第１折曲部１１１ａに対して垂直な方向に第１電極１２０ａの第１端子引出部１２２ａが引出されるようにｘ軸方向に第１電極１２０ａを挿入することができる。図３ｃは図３ｂの上部平面図である。
また、第２折曲部１１１ｂに対して垂直な方向に第２電極１２０ｂの第２端子引出部１２２ｂが引出されるようにｘ軸方向に第２電極１２０ｂを挿入することができる。
上記第１及び第２電極１２０ａ、１２０ｂを上記第１及び第２開放部１１２ａ、１１２ｂに挿入する段階は、別々に行われるか同時に行われることができる。
上記第１及び第２電極１２０ａ、１２０ｂが夫々第１及び第２開放部１１２ａ、１１２ｂに挿入される過程で第１及び第２電極１２０ａ、１２０ｂは第１及び第２折曲部１１１ａ、１１１ｂにより挿入位置が固定される。
また、上記セパレータ１１０を平坦面にｙ軸が垂直になるように置くことができる。このとき、平坦面により第１及び第２電極１２０ａ、１２０ｂの下端が支持され挿入が容易になる。即ち、このような場合、挿入される第１及び第２電極１２０ａ、１２０ｂは平坦面により支持され、第１及び第２折曲部１１１ａ、１１１ｂにより挿入位置が固定されて挿入が容易になる。
次に、図３ｄに図示されたように、第１及び第２電極１２０ａ、１２０ｂが 挿入されたセパレータ１１０を第１及び第２折曲部が更に折り曲げられるように圧着する。これによって図１ａから図１ｃに図示されたようなチップ型電気二重層キャパシタセルが製造される。
本実施形態によると、第１及び第２電極１２０ａ、１２０ｂを整列させ易く、チップ型電気二重層キャパシタセルの工程の歩留まりが向上する。
図４ａから図４ｃは本発明の他の実施形態によるチップ型電気二重層キャパシタセルの製造方法を説明するための断面図である。
先ず、図４ａに図示されたように、セパレータ２１０を第１及び第２折曲部２１１ａ、２１１ｂが互いに反対方向に配置されるように折り曲げる。上記第１及び第２折曲部２１１ａ、２１１ｂにより第１及び第２開放部２１２ａ、２１２ｂが形成され、上記第１及び第２開放部２１２ａ、２１２ｂは互いに反対方向に形成される。上記セパレータ２１０に形成された第１及び第２折曲部２１１ａ、２１１ｂをｙ軸に配置し、上記第１及び第２開放部２１２ａ、２１２ｂがｘ軸方向に向かうようにする。
次に、図４ｂに図示されたように、第１折曲部２１１ａに対して平行な方向に第１電極２２０ａの第１端子引出部２２２ａが引出されるようにｘ軸方向に第１開放部２１２ａに第１電極２２０ａを挿入する。また、第２折曲部２１１ｂに対して平行な方向に上記第２端子引出部２２２ｂが引出されるようにｘ軸方向に第２開放部２１２ｂに第２電極２２０ｂを挿入する。
上記第２端子引出部２２２ｂは上記第２折曲部２１１ｂに対して平行な方向であり、上記第１端子引出部２２２ａと反対方向に引出されるように挿入されることができる。
上記第１及び第２電極２２０ａ、２２０ｂを上記第１及び第２開放部２１２ａ、２１２ｂに挿入する段階は、別々に行われるか同時に行われることができる。
上記第１及び第２電極２２０ａ、２２０ｂが夫々第１及び第２開放部２１２ａ、２１２ｂに挿入される過程で第１及び第２電極２２０ａ、２２０ｂは第１及び第２折曲部２１１ａ、２１１ｂにより挿入位置が固定される。
次に、図４ｃに図示されたように、第１及び第２電極２２０ａ、２２０ｂが挿入されたセパレータ２１０を第１及び第２折曲部２１１ａ、２１２ｂが更に折り曲げられるように圧着する。これによって図２ａから図２ｃに図示されたようなチップ型電気二重層キャパシタセルが製造される。
本実施形態によると、第１及び第２電極を整列させ易いため、チップ型電気二重層キャパシタセルの工程の歩留まりが向上する。
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定する。従って、請求の範囲に記載された本発明の技術的思想を外れない範囲内において当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
１００、２００ チップ型電気二重層キャパシタセル
１１０、２１０ セパレータ
１１１ａ、１１１ｂ、２１１ａ、２１１ｂ 第１及び第２折曲部
１１２ａ、１１２ｂ、２１２ａ、２１２ｂ 第１及び第２開放部
１２０ａ、１２０ｂ、２２０ａ、２２０ｂ 第１及び第２電極
１２２ａ、１２２ｂ、２２２ａ、２２２ｂ 第１及び第２端子引出部

Claims (9)

  1. 第１及び第２折曲部とこれにより形成される第１及び第２開放部が互いに反対方向に形成されるように折り曲げられたセパレータと、
    前記第１及び第２開放部に挿入された第１及び第２電極と
    を含むチップ型電気二重層キャパシタセル。
  2. 前記第１及び第２電極の端子引出部は、前記第１及び第２折曲部に対して垂直な方向に引出されたことを特徴とする請求項１に記載のチップ型電気二重層キャパシタセル。
  3. 前記第１及び第２電極の端子引出部は、前記第１及び第２折曲部に対して平行な方向に引出されたことを特徴とする請求項１に記載のチップ型電気二重層キャパシタセル。
  4. 前記セパレータは、前記第１及び第２電極の積層数に合わせて等間隔で折り曲げられたことを特徴とする請求項１から３の何れか１項に記載のチップ型電気二重層キャパシタセル。
  5. ｙ軸と平行な第１及び第２折曲部とこれにより形成される第１及び第２開放部が互いに反対方向に配置されるようにセパレータを折り曲げる段階と、
    前記第１及び第２開放部に第１及び第２電極を前記ｙ軸と直交するｘ軸と平行に挿入する段階と、
    前記第１及び第２電極が挿入されたセパレータを圧着する段階と
    を含むチップ型電気二重層キャパシタセルの製造方法。
  6. 前記第１及び第２電極は、前記第１及び第２電極の端子引出部が前記第１及び第２折曲部に対して垂直な方向に引出されるように前記第１及び第２開放部に挿入されることを特徴とする請求項５に記載のチップ型電気二重層キャパシタセルの製造方法。
  7. 前記第１及び第２電極は、前記第１及び第２電極の端子引出部が前記第１及び第２折曲部に対して平行な方向に引出されるように前記第１及び第２開放部に挿入されることを特徴とする請求項５に記載のチップ型電気二重層キャパシタセルの製造方法。
  8. 前記第１及び第２電極は、前記第１及び第２電極の端子引出部が前記第１及び第２折曲部に対して平行な方向であり、互いに反対方向に引出されるように前記第１及び第２開放部に挿入されることを特徴とする請求項５に記載のチップ型電気二重層キャパシタセルの製造方法。
  9. 前記第１及び第２電極の挿入は、同時に行われることを特徴とする請求項５から８の何れか１項に記載のチップ型電気二重層キャパシタセルの製造方法。
JP2010148194A 2010-01-12 2010-06-29 チップ型電気二重層キャパシタセル及びその製造方法 Pending JP2011146669A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100002880A KR101079424B1 (ko) 2010-01-12 2010-01-12 칩형 전기 이중층 커패시터 셀 및 그 제조방법
KR10-2010-0002880 2010-01-12

Publications (1)

Publication Number Publication Date
JP2011146669A true JP2011146669A (ja) 2011-07-28

Family

ID=44258361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010148194A Pending JP2011146669A (ja) 2010-01-12 2010-06-29 チップ型電気二重層キャパシタセル及びその製造方法

Country Status (3)

Country Link
US (1) US20110170233A1 (ja)
JP (1) JP2011146669A (ja)
KR (1) KR101079424B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605819B1 (ko) 2014-10-08 2016-03-24 한국기계연구원 원자층 적층 슈퍼커패시터 및 이의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243205A (ja) * 2012-05-18 2013-12-05 Seiko Instruments Inc 電気化学セル
US10319536B1 (en) * 2012-11-19 2019-06-11 Prakash Achrekar High-capacity electrical energy storage device
TWI540739B (zh) * 2013-09-12 2016-07-01 璨圓光電股份有限公司 電容結構以及堆疊型電容結構
JP6638315B2 (ja) * 2015-10-22 2020-01-29 株式会社ジェイテクト リチウムイオンキャパシタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154388A (ja) * 1997-07-30 1999-02-26 Honda Motor Co Ltd 電気二重層キャパシタ
JP2001291647A (ja) * 2000-04-10 2001-10-19 Japan Gore Tex Inc 積層型電気二重層コンデンサ
JP2008159280A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 非水電解質電池
JP2009218105A (ja) * 2008-03-11 2009-09-24 Nec Tokin Corp 積層型電池およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338848A (ja) * 2000-05-26 2001-12-07 Matsuo Electric Co Ltd 電気二重層コンデンサ
KR200378038Y1 (ko) 2004-12-14 2005-03-11 (주) 스마트씽커즈 전기이중층 축전기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154388A (ja) * 1997-07-30 1999-02-26 Honda Motor Co Ltd 電気二重層キャパシタ
JP2001291647A (ja) * 2000-04-10 2001-10-19 Japan Gore Tex Inc 積層型電気二重層コンデンサ
JP2008159280A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 非水電解質電池
JP2009218105A (ja) * 2008-03-11 2009-09-24 Nec Tokin Corp 積層型電池およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101605819B1 (ko) 2014-10-08 2016-03-24 한국기계연구원 원자층 적층 슈퍼커패시터 및 이의 제조방법

Also Published As

Publication number Publication date
KR101079424B1 (ko) 2011-11-02
US20110170233A1 (en) 2011-07-14
KR20110082933A (ko) 2011-07-20

Similar Documents

Publication Publication Date Title
JP4939641B2 (ja) 電気二重層キャパシタセルと電気二重層キャパシタの製造方法及び電気二重層キャパシタセルの製造装置
KR20080009350A (ko) 용량 및 안전성을 향상시킨 이차전지
JP2011146669A (ja) チップ型電気二重層キャパシタセル及びその製造方法
JP2011119639A (ja) チップ型電気二重層キャパシタ及びその製造方法
KR101551912B1 (ko) 코인형 리튬 이온 전지 제조방법
KR20150032971A (ko) 단차가 형성된 젤리-롤형 전극조립체를 포함하는 전지셀
US20110188171A1 (en) Electric double layer capacitor and method of manufacturing the same
WO2019107776A1 (ko) 전극 조립체 및 이를 포함하는 배터리
KR100720994B1 (ko) 초박형 전기 이중층 캐패시터의 제조방법
US20110170234A1 (en) Electric double layer capacitor
KR101079400B1 (ko) 전기 이중층 커패시터 셀, 이를 포함하는 전기 이중층 커패시터 패키지 및 이들의 제조방법
US8369065B2 (en) Electric double layer capacitor
KR101090684B1 (ko) 전지용 전극조립체 및 그 제조방법
CN211125803U (zh) 蓄电装置及蓄电装置组结构
KR102013994B1 (ko) 슈퍼 커패시터 및 그 제조방법
KR101101474B1 (ko) 전기 화학 소자 및 이의 제조방법
JP5488149B2 (ja) 蓄電デバイス、デバイスモジュール、及び製造方法
JP2019106520A (ja) 電気二重層コンデンサ
KR101211667B1 (ko) 파우치형 슈퍼 커패시터 및 이의 제작 방법
KR101369738B1 (ko) 콘덴서용 전극구조체 및 상기 전극구조체를 포함하는 콘덴서
KR100458723B1 (ko) 전기 이중층 소자
KR100923863B1 (ko) 에너지 저장장치
CN113013557A (zh) 蓄电装置及蓄电装置组结构
JP2007189127A (ja) 電気二重層キャパシタ
KR20180019442A (ko) 고정 홀이 형성된 단위셀을 포함하고 있는 전극조립체 스택

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731