KR101605819B1

KR101605819B1 - 원자층 적층 슈퍼커패시터 및 이의 제조방법

Info

Publication number: KR101605819B1
Application number: KR1020140135527A
Authority: KR
Inventors: 김재현; 장봉균; 이학주; 조경민; 이승모; 김경식; 최병익; 이상록
Original assignee: 한국기계연구원
Priority date: 2014-10-08
Filing date: 2014-10-08
Publication date: 2016-03-24

Abstract

본 발명의 원자층 적층 슈퍼커패시터는 서로 마주보도록 배치된 한 쌍의 집전체; 및 상기 한 쌍의 집전체 사이에 배치되며 전기이중층이 형성되는 표면적을 넓히기 위해 주름 구조를 갖는 전극 구조물;을 포함하여 이루어짐으로써, 에너지 밀도 및 출력 밀도를 극대화시킨 원자층 적층 슈퍼커패시터 및 이의 제조방법에 관한 것이다.

Description

원자층 적층 슈퍼커패시터 및 이의 제조방법{Stacked atomic layer supercapacitor and manufacture method of the same}

본 발명은 원자층 적층 슈퍼커패시터 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 전극의 표면적을 증대시키고 전기적인 저항을 줄이기 위해 2차원 나노물질을 이용한 압축된 주름 구조의 전기이중층을 형성함으로써, 에너지 밀도 및 출력 밀도를 극대화시킨 원자층 적층 슈퍼커패시터 및 이의 제조방법에 관한 것이다.

슈퍼커패시터(Supercapacitor)는 울트라커패시터(Ultracapacitor)라고도 하며 축전용량이 매우 큰 커패시터이다. 슈퍼커패시터의 작동전압은 낮지만 전지보다 고밀도의 전력을 제공할 수 있으며, 전극의 고축전용량으로 인해 일반 커패시터보다 고에너지 밀도를 제공할 수 있다.

한편, 가장 일반적인 에너지 저장장치인 배터리는 비교적 작은 부피와 중량으로 상당히 많은 에너지를 저장할 수 있고, 여러 용도에서 적당한 출력을 내기 때문에 다양한 용도로 사용되고 있다. 그러나 배터리는 종류에 무관하게 저장 특성 및 사이클 수명이 낮은 공통적인 문제점을 가지고 있다. 이는 배터리에 내포되어 있는 화학물질의 자연적인 또는 사용에 따른 열화 현상 때문이며 이에 대한 별다른 대안이 없어 현재까지도 폭넓게 사용되고 있다.

이에 반해 슈퍼커패시터는 화학반응을 이용하는 배터리와 달리 전극과 전해질 계면으로의 단순한 이온의 이동이나 표면 화학반응에 의한 충전현상을 이용한다. 이에 따라 급속 충방전이 가능하고, 높은 충방전 효율 및 반영구적인 사이클 수명 특성으로 보조 배터리나 배터리 대체용으로 사용될 수 있는 차세대 에너지 저장장치로 각광받고 있다.

종래의 슈퍼커패시터의 기본 구조를 도 1에 도시하였으며, 도시된 바와 같이 집전체(Current collector), 전해질(Electrolyte) 및 활성탄소(Activated carbon)으로 구성된 전극(Electrode) 및 분리막(Separator)로 이루어져있으며, 집전체의 양단에 수 볼트의 전압을 인가하여 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 화학적 메커니즘의 원리에 의해 전기가 충전된다.

슈퍼커패시터는 전극 및 메커니즘에 따라 크게 3가지로 구분될 수 있으며, 활성탄소를 전극으로 사용하고 전기이중층 전하흡착 메커니즘을 갖는 전기이중층 슈퍼커패시터(EDLC; Electric double-layer capacitor), 금속산화물과 전도성 고분자를 전극으로 사용하고 의사 용량을 메커니즘으로 갖는 의사 슈퍼커패시터(Pseudo-supercapacitor) 및 EDLC와 전해커패시터의 중간적인 특성을 지닌 하이브리드 슈퍼커패시터이다.

점차 고에너지 저장 기술이 요구됨에 따라 종래의 슈퍼커패시터보다 더 높은 에너지 밀도(Energy density)를 갖는 슈퍼커패시터의 필요성이 높아지고 있다. 이와 관련된 기술로 한국공개특허공보 제 2012-0056556호("다층 구조의 전극, 및 상기 전극을 포함하는 슈퍼 캐패시터")가 개시되어 있다. 상기 선행기술에는 전극의 활물질층으로 비표면적이 큰 활성탄층과 전기전도도가 우수해 내부저항을 줄일 수 있는 그래핀층을 포함하는 2층 이상을 포함하고, 또한, 상기 2층 이상의 활물질층이 다층 구조로 적층된 전극을 포함함으로써 용량 및 전기전도도가 향상된 슈퍼커패시터에 대해 기재되어 있다.

그러나 상기 선행기술에 따른 슈퍼커패시터는 전극이 집전체 평면과 평행하도록 적층되어, 수평 인터페이스를 따라 전하가 이동하기 때문에 충방전 속도가 느린 단점이 있으며, 에너지 저장 용량 또한 원하는 수준까지 도달하지 못하는 단점이 있다.

따라서 종래의 슈퍼커패시터보다 더 높은 에너지 밀도(Energy density)와 높은 출력 밀도(Power density)를 갖으며, 충방전 속도도 빠른 슈퍼커패시터 및 이의 제조방법에 대한 기술이 요구되고 있다.

한국공개특허공보 제 2012-0056556호("다층 구조의 전극, 및 상기 전극을 포함하는 슈퍼 캐패시터")

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전극에서 전기이중층이 형성되는 표면적을 넓혀 고에너지 밀도를 확보할 수 있는 새로운 구조의 슈퍼커패시터 및 이의 제조방법을 제공하는 것이다.

또한, 본 발명의 다른 목적은 전극물질의 전기적인 저항 및 전극물질과 집전체 사이의 전기저항을 줄임으로써 출력 밀도를 높일 수 있는 슈퍼커패시터 및 이의 제조방법을 제공하는 것이다. 또한, 본 발명의 다른 목적은 전하이동속도가 매우 빠른 탄소계 나노박막으로 집전체 평면에 수직한 방향으로의 계면을 형성하여 충방전 속도 및 전기전도도를 크게 향상할 수 있는 슈퍼커패시터 및 이의 제조방법을 제공하는 것이다.

본 발명의 원자층 적층 슈퍼커패시터는, 서로 마주보도록 배치된 한 쌍의 집전체(100); 및 상기 한 쌍의 집전체 사이에 배치되며, 전기이중층이 형성되는 표면적을 넓히기 위해 주름 구조를 갖는 전극 구조물(200);을 포함하여 이루어질 수 있다.

이 때, 상기 전극 구조물은 전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체(210)로 형성되되, 상기 적층체가 압축 변형되어 주름 구조로 형성되거나, 또는, 시트 형태의 전극층이 압축 변형되어 주름 구조가 형성되는 하부 적층체(220), 또 다른 시트 형태의 전극층이 압축 변형되어 주름 구조가 형성되며, 상기 하부 적층체 상부에 적층되는 상부 적층체(230), 및 상기 하부 적층체 및 상기 상부 적층체 사이에 개재되는 절연층을 포함하여 구성되어 상기 하부 적층체및 상기 상부 적층체의 주름 사이의 빈 공간에 전해질이 주입되어 이루어질 수 있다.

또, 상기 전극층은 그래핀과 ALD(Atomic Layer Deposition)로 형성된 원자층 박막을 포함한 전도성 2차원 나노물질일 수 있으며, 상기 절연층은 상기 전극층 상에 전사되거나 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition), Evaporation, Sputtering 중 선택되는 어느 하나를 이용하여 증착되어 형성될 수 있다.

본 발명의 원자층 적층 슈퍼커패시터의 제조방법은 a) 전기이중층이 형성되는 표면적을 넓히기 위해 주름 구조를 갖는 전극 구조물이 형성되는 단계(S100); 및 b) 한 쌍의 집전체 사이에 상기 전극 구조물이 배치되는 단계(S200);를 포함하여 이루어질 수 있다.

이 때, 상기 a)단계는 a-1) 전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체가 준비되는 단계(S110); 및 a-2) 상기 적층체가 압축 변형되어 주름 구조를 갖는 전극 구조물이 형성되는 단계(S120);를 포함하여 이루어질 수 있다.

또한, 상기 a-1)단계는 a-1-1) 각각의 촉매 모재 상에 형성된 한 쌍의 전극층이 준비되는 단계(S111); a-1-2) 상기 한 쌍의 전극층 사이에 절연층이 개재되어 상기 촉매 모재(300) 사이에 전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체가 형성되는 단계(S112); 및 a-1-3) 상기 적층체만 남도록 상기 촉매 모재가 제거되는 단계(S113);를 포함할 수 있고, 상기 a-2)단계는, a-2-1) 상기 적층체가 점성이 있는 유체에 투입되는 단계(S121); a-2-2) 상기 적층체가 상기 유체의 표면에 떠있는 상태에서 상기 적층체의 양단에 마주보는 방향으로 힘이 가해져 주름이 형성되는 단계(S122); 및 a-2-3) 상기 주름이 형성된 적층체가 압축됨으로써 압축된 주름 구조를 갖는 전극 구조물(200)이 되는 단계(S123);를 포함할 수 있다.

또한, 본 발명에 있어서, 상기 a)단계는 a-1') 상부에 보호층이 코팅된 한 쌍의 전극층이 준비되는 단계(S130); a-2') 상기 한 쌍의 전극층이 각각 압축 변형되어 주름 구조를 갖는 하부 적층체 및 상부 적층체가 되는 단계(S140); a-3') 상기 하부 적층체 및 상기 상부 적층체에서 상기 보호층이 제거되는 단계(S150); 및 a-4') 상기 하부 적층체 - 절연층 - 상기 상부 적층체가 적층되어 전극 구조물이 되는 단계(S160);를 포함하여 이루어지며, 상기 b)단계 이후,

c) 상기 하부 적층체 및 상기 상부 적층체의 주름 사이의 빈 공간에 전해질이 주입되는 단계(S300);를 더 포함할 수 있다.

이 때, 상기 a-2')단계는 a-2'-1) 상기 한 쌍의 전극층이 각각 점성이 있는 유체에 투입되는 단계(S141); a-2'-2) 상기 한 쌍의 전극층이 상기 유체의 표면에 떠있는 상태에서 상기 각각의 상기 전극층 양단에 마주보는 방향으로 힘이 가해져 주름이 형성되는 단계(S142); 및 a-2'-3) 상기 주름이 형성된 각각의 전극층이 압축되어 압축된 주름 구조를 갖는 하부 적층체 및 상부 적층체가 되는 단계(S143);로 구성될 수 있다.

본 발명의 슈퍼커패시터의 전극층을 그래핀으로 사용할 경우, 그래핀의 단위 질량 당 표면적이 2630m²/g인 특성을 활용하여, 종래의 통상적인 활성탄소에 비해 2배 이상의 표면적을 증대시킬 수 있는 장점이 있다.

또한, 그래핀은 전기전도도가 활성탄소에 비해 100배 정도 우수하므로, 전극층의 전기적인 저항 및 전극층과 집전체 사이의 전기저항이 감소되어 이상적으로 출력 밀도(Power density) 또한 100배 이상 증대될 수 있다.

이와 더불어, 전극층 - 절연층 - 전극층으로 이루어지는 전극 구조물을 주름 구조를 갖도록 형성함으로써, 종래보다 표면적이 월등히 증대되기 때문에 슈퍼커패시터의 용량을 매우 크게 할 수 있으며, 종래와 같은 수평 인터페이스가 아닌 수직 인터페이스가 형성됨에 따라 커패시터의 충방전 속도 또한 매우 증대되는 장점이 있다.

도 1은 종래의 슈퍼커패시터 구조
도 2는 본 발명의 제 1실시예에 따른 슈퍼커패시터의 단면도
도 3과 4는 본 발명의 제 1실시예에 따른 슈퍼커패시터의 제조방법을 나타낸 개략도
도 5는 본 발명의 제2실시예에 따른 분리막과 전해질이 포함된 슈퍼커패시터의 단면도
도 6 본 발명의 제 2실시예에 따른 슈퍼커패시터의 제조방법을 나타낸 개략도

본 발명의 원자층 적층 슈퍼커패시터는 상기한 바와 같은 목적을 달성하기 위해 절연층(202)을 중심으로 양쪽에 구비되는 한 쌍의 전극층(201, 203)에서 전기이중층이 형성되는 표면적을 극대화시킨 새로운 구조의 슈퍼커패시터를 제안한다.

즉, 본 발명은 집전체(100) 및 전극 구조물(200)로 이루어지는 슈퍼커패시터에 있어서, 상기 전극 구조물(200)이 주름 구조를 갖도록 형성됨으로써 전기이중층이 형성되는 표면적을 증대시킨 구조이며, 주름 구조를 갖는 전극 구조물(200)을 형성하는 단계(S100) 및 한 쌍의 집전체(100) 사이에 상기 전극 구조물(200)을 배치하는 단계(S200)를 통해 제작된다.

이하 첨부한 도면들을 참조하여 본 발명의 원자층 적층 슈퍼커패시터의 여러 실시예에 대해 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서, 본 발명은 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

- 실시예 1

도 2는 본 발명의 제 1실시예에 따른 슈퍼커패시터의 단면도이다. 본 발명의 제 1실시예는 전술한 바와 같이 한 쌍의 집전체(100) 및 전극 구조물(200)로 이루어지며, 이 때 집전체(100)는 보통 구리나 알루미늄 금속 포일을 사용하고 한 쌍이 구비되어 서로 마주보도록 배치된다.

이 때, 도 2에 도시된 것처럼 전극 구조물(200)은 한 쌍의 집전체(100) 사이에 배치되며, 전극층(Conductive layer)(201) - 절연층(Dielectric layer)(202) - 전극층(203)이 시트 형태로 적층된 적층체(210)로 형성되되, 상기 적층체(210)가 압축 변형되어 주름 구조로 형성된 구조이다.

이 때, 전극층(201, 203)은 그래핀과 ALD(Atomic Layer Deposition)로 형성된 원자층 박막을 포함하는 전도성 2차원 나노물질이며, 가장 대표적으로 CVD(Chemical vapor deposition)로 합성된 매우 얇은 시트 형태의 그래핀(Graphene)을 사용할 수 있다. 그래핀은 탄소 원자들이 2차원 상에서 벌집모양의 배열을 이루는 원자 1층 두께의 원자층 박막으로, 단위 질량당 표면적이 2630 m²/g이다. 이는 종래의 전극에 사용되는 물질인 활성탄소에 비하여 2배 이상 표면적이 큰 것으로 표면적이 증대됨에 따라 에너지 밀도가 크게 향상된다. 아울러, 그래핀은 전기전도도가 활성탄소의 약 100배에 해당할 정도로 매우 높기 때문에 종래보다 매우 향상된 출력 밀도를 확보할 수 있다.

한편, 전술한 것처럼 그래핀은 원자 1층의 매우 얇은 박막이기 때문에 CVD를 이용해 그래핀을 합성하기 위해서는 촉매 모재(Catalytic substrate)가 필요하다. CVD 합성 조건을 조절하여 촉매 모재 상에 원자층 1층 ~ 20층, 또는 그 이상의 두께로 합성할 수 있으며, 촉매 모재로는 Cu, Ni, Pt, Ru, Ir, Ni합금 등이 사용될 수 있다.

전술한 것처럼, 그래핀 이외에도 ALD로 형성된 원자층 박막이나 h-BN과 같은 전기전도도가 높은 물질이 다양하게 이용될 수 있다.

또, 상기 절연층(202)은 종래의 캐패시터의 분리막(Separator)에 해당하는 것으로, 전극층(201, 203)과는 달리 전기절연성을 가지는 특징이 있으며, BN(Boron nitride), HfO2 등을 원자층 20층 이내로 형성하는 것이 바람직하다.

도 2에 도시된 본 발명의 제 1실시예에 따른 슈퍼커패시터를 제조하는 방법을 도 3에 나타내었으며, 이하, 구체적인 제조 과정을 도 2 및 도 3을 참고하여 설명한다.

먼저, 도 3(a)와 같이, 한 쌍의 촉매 모재(300) 사이에 형성된 적층체(210)를 준비한다. 구체적으로, 두 개의 촉매 모재(300) 상에 각각 형성된 한 쌍의 전극층(201, 203)을 준비한 뒤(S111), 두 전극층(201, 203) 사이에 절연층(202)을 형성한다. 이 때, 절연층(202)은 하나의 전극층(201) 상에 전사되거나 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition), Evaporation, Sputtering 중 선택되는 어느 하나의 방법을 이용하여 증착되어 형성되며, 이후 나머지 전극층(203)으로 그 위를 덮는다. 이로써, 촉매 모재(300) 사이에 전극층(201) - 절연층(202) - 전극층(203)이 시트 형태로 적층된 적층체(210)가 형성된다(S112). 절연층을 전사하는 경우, 원자층 1 ~ 10층으로 합성된 BN을 사용하는 것이 바람직하고, 증착 시 CVD는 SixNx(실리콘 실화물), ALD는 HfO2를 10nm 이내로 증착하여 사용하는 것이 바람직하다. 참고로, CVD 또는 ALD를 사용하여 절연층을 증착할 때에는 전극층을 이루는 그래핀이 플라즈마에 취약하기 때문에 플라즈마 기반 스퍼터(sputter)와 같은 공정은 제외해야 한다.

이후, 도 3(b)에 도시된 것처럼, 에칭(etching) 용액(10)에 담가 적층체(210)만 남도록 촉매 모재(300)를 제거한다(S113). 촉매 모재(300)의 종류에 따라 에칭 용액(10)은 달라질 수 있으며, 예를 들어, 촉매 모재(300)가 Cu 또는 Ni이면 FeCl3, Ammonium persulphate 등의 에칭 용액(10)을 이용해 제거될 수 있다.

이렇게 형성된 적층체(210)를 이루는 한 쌍의 전극층(201, 203)은 두께가 1 ~ 20nm이며, 가운데 절연층(202) 또한 두께가 1 ~ 20nm일 수 있다. 적층체의 총 두께는 50nm 이내인 것이 바람직하나, 본 발명이 이에 한정되는 것은 아니며, 요구되는 슈퍼커패시터의 용량에 따라 다양하게 변화될 수 있다.

도 3(c)에 도시된 바와 같이, 적층체(210)는 점성이 있는 유체(20)에 투입되며(S121), 시트 형태의 적층체(210)는 유체(20)의 상부에 펼쳐져 있다. 이 때, 사용되는 유체(20)는 특별히 제한이 있는 것이 아니며, 점성이 100 ~ 10,000 cP인 유체를 적절하게 선택하여 사용될 수 있다.

이렇게 적층체(210)가 유체(20)의 표면에 떠있는 상태에서 도 3(d)와 같이 적층체(210)의 양단에 마주보는 방향으로 힘을 가하면 주름이 형성된다(S122). 이 때 형성되는 주름은 일정한 파장과 진폭을 갖으며, 유체(20)의 점성에 따라 파장과 진폭이 달라진다. 따라서 원하는 형태의 주름을 형성하려면 그에 맞는 점성이 있는 유체(20)를 선택해야한다.

도 3(d)와 같이 주름이 형성된 적층체(210)의 양단에 더욱 큰 힘을 가하게 되면 도 3(e)에 도시된 것처럼 적층체(210)가 압축됨으로써 압축된 주름 구조를 갖는 전극 구조물이 제작된다(S123).

즉, 전술한 바와 같은 도 3 및 도 4의 과정을 요약하자면, 전극층(201) - 절연층(202) - 전극층(203)이 시트 형태로 적층된 적층체(210)를 준비하고(S110), 적층체(210)를 압축 변형하여 주름 구조를 갖는 전극 구조물(200)을 형성하는 것이다(S120).

이후, 도 3(f)에 도시된 것처럼, 전극 구조물(200)의 상, 하부에 솔더 금속을 도포하여 집전체(100)를 붙이고 온도를 가해 솔더링(soldering)함으로써(S200), 본 발명의 제 1실시예에 따른 슈퍼커패시터가 제조된다.

한편, 도 3(c)에 도시된 촉매 모재(300)가 제거된 시트형태의 적층체(210)의 두께가 너무 얇아 취급이 어려울 수도 있기 때문에, 이 경우 도 4에 도시된 제조방법을 이용할 수도 있다.

우선, 촉매 모재(300) 사이에 전극층(201) - 절연층(202) - 전극층(203)이 시트 형태로 적층된 적층체(210)가 형성되는 단계(S112)까지는 동일하며, 이후 에칭 용액(10)을 이용하여 한쪽면의 촉매 모재(300)만을 제거하고 촉매 모재(300)가 제거된 면에 보호층(400)을 코팅한다(도 4(b) 참고). 보호층(400)으로는 PMMA(polymethylmethacrylate), PDMS(polydimethylsiloxane), PS(polystyrene), PU(polyurethane) 등의 폴리머가 이용될 수 있으며, 코팅 두께는 1um 이하인 것이 바람직하다.

보호층(400) 코팅 후 도 4(c)에 도시된 것처럼 다시 에칭 용액(10)에 담가 남아있는 촉매 모재(300) 한쪽 면을 제거한다. 보호층(400)이 코팅된 적층체(210)를 도 4(d) ~ 도 4(f)에 도시된 것처럼 점성이 있는 유체(20)를 이용해 주름 구조를 형성하며, 이후 보호층 에칭 용액(10')에 넣어 보호층(400)을 제거함으로써 전극 구조물이 만들어진다(도 4(g)). 이 때 사용되는 에칭 용액(10')은 폴리머를 에칭할 수 있는 용액으로, 보호층(400)이 PMMA인 경우 아세톤 등이 이용될 수 있다.

한편, 도면에 도시되지는 않았으나, 보호층(400)이 코팅된 채 압축되었으므로, 보호층(400)을 제거한 뒤 추가적인 압축 공정이 더 수행될 수도 있다.

마지막으로 도 4(h)와 같이 집전체(100)를 전극 구조물(200) 상, 하부에 집전체(100)를 솔더링하여 슈퍼커패시터가 완성된다.

- 실시예 2

본 발명의 제 2실시예에 따른 분리막과 전해질이 포함된 원자층 적층 슈퍼커패시터의 구조를 도 5에 나타내었다. 도시된 바와 같이, 제 2실시예에에 따른 슈퍼커패시터도 한 쌍의 집전체(100) 및 집전체(100) 사이에 형성되는 주름 구조의 전극 구조물(200)로 이루어진다.

이 때, 제 1실시예와는 다르게 전극 구조물(200)이 시트 형태의 전극층(201)이 압축 변형되어 주름 구조가 형성되는 하부 적층체(220), 또 다른 시트 형태의 전극층(203)이 압축 변형되어 주름 구조가 형성되며 하부 적층체 상부에 적층되는 상부 적층체(230) 및 하부 적층체(220) 및 상부 적층체(230) 사이에 개재되는 절연층(202)으로 구성되며, 하부 적층체(220) 및 상부 적층체(230)의 주름 사이의 빈 공간에 전해질(204)이 주입되어 이루어진다는 점이 다르다.

즉, 도 2에 도시된 제 1실시예에 따른 슈퍼커패시터는 전해질(204)을 사용하지 않고 전극 구조물(200)을 형성한 것이며, 도 5에 도시된 슈퍼커패시터는 전극 구조물(200)이 절연층(202)을 사이에 두고 양쪽에 주름진 전극층(201, 203)이 적층된 구조로 형성되며 주름 사이에 전해질(204)을 주입한 구조이다. 이 때 절연층(202)은 기공이 형성되어야 하며, 종래의 분리막에 사용되는 고분자 분리막 소재를 이용할 수도 있고, 전해질(204)의 종류에 따라 무기질 절연층에 기공을 형성하여 사용할 수도 있다. 이와 같이 전극 구조물(200)에 전해질(204)이 사용될 경우 절연층(202)은 이온의 이동은 가능하지만, 전하의 이동은 불가능하도록 하여 양쪽 전극 사이의 단락(short)을 방지한다.

또, 제 1실시예와 마찬가지로 전극층(201, 203)은 그래핀과 ALD로 형성된 원자층 박막을 포함한 전도성 2차원 나노물질일 수 있다.

본 발명의 제 2실시예에 따른 슈퍼커패시터의 제조방법을 도 6에 도시하였으며, 도 6을 참고하여 상세히 설명한다.

먼저, 도 6(a)과 같이 상부에 보호층(400)이 코팅된 한 쌍의 전극층(201, 203)을 준비한다(S130). 이는 촉매 모재(300) 상에 전극층(201, 203)을 형성하고 그 위에 보호층(400)을 코팅한 것이다. 참고로, 도 6(a) 내지 도 6(e)에는 전극층(201) 하나만 도시하였으나 한 쌍의 전극층(201, 203)이 동일한 과정을 거친다.

이후, 에칭 용액(10)에 넣어 촉매 모재(300)를 제거한 뒤(도 6(b)), 두 전극층(201, 203)에 각각 압축 변형을 가해 주름 구조를 갖는 하부 적층체(220) 및 상부 적층체(230)를 형성한다(S140). 구체적으로, 한 쌍의 전극층(201, 203)을 각각 점성이 있는 유체(20)에 투입하며(S141), 한 쌍의 전극층(201, 203)이 유체(20)의 표면에 떠있는 상태에서 각각의 전극층(201, 203) 양단에 마주보는 방향으로 힘을 가해 주름을 형성하고(S142)(도 6(c)), 이렇게 주름이 형성된 각각의 전극층(201, 203)의 양단을 더욱 압축함으로써 압축된 주름 구조를 갖는 하부 적층체(220) 및 상부 적층체(230)가 형성되는 것이다(S143)(도 6(d)).

도 6(e)과 같이, 하부 적층체(220) 및 상부 적층체(230)를 보호층 에칭 용액(10')에 넣어 보호층(400)을 제거하며(S150), 보호층(400) 제거 후 추가적인 압축 과정이 더 수행될 수 있다. 상기한 과정을 거쳐 도 도 5 및 6(f)에 도시된 것처럼, 하부 적층체(220) - 절연층(202) - 상부 적층체(230)가 적층되어 전극 구조물(200)이 형성된다(S160). 한 쌍의 집전체(100) 사이에 전극 구조물(200)이 배치되어 슈퍼커패시터가 제작되며(S200), 마지막으로, 하부 적층체(220) 및 상부 적층체(230)의 주름 사이의 빈 공간에 전해질(204)을 주입하여 밀봉함으로써 본 발명의 제 2실시예에 따른 슈퍼커패시터가 완성된다(S300).

한편, 도면에 도시하지는 않았으나, 도 6(f) 과정에서, 전극층(201, 203)에 MnO2, RuO2, IrO2, Fe3O4와 같은 전이금속 산화물(Transition metal oxide)이나 TiS4와 같은 황화 금속(Sulfide metal)을 더 형성할 수도 있다. 이러한 전이금속 산화물 또는 황화 금속은 박막 또는 입자 형태로 손쉽게 형성이 가능하며, 이를 통해 에너지 밀도를 더욱 증가시킬 수 있는 장점을 가진다. Metal oxide 계열의 전이금속 산화물의 경우 전극의 산화/환원 반응 과정에서 전해질(204)에 존재하는 알칼리 양이온 (Alkali cation)이 전이금속산화물의 구조에 삽입(intercalation) 또는 탈리(de-intercalation) 된다. 이 때 양이온의 삽입/탈리 반응으로 인해 나타나는 유사축전용량(pseudo-capacitance)이 에너지 밀도를 증가시키는 것이다. 이러한 개념은 도 5와 같은 전해질이 사용된 커패시터에만 유효하다.

이상으로, 본 발명의 제 1실시예, 제 2실시예에 따른 원자층 적층 슈퍼커패시터의 구조 및 이의 제조방법을 설명하였다.

본 발명에 있어서, 전극층(201, 203)을 그래핀으로 사용할 경우, 그래핀의 단위 질량 당 표면적이 2630m²/g인 특성을 활용하여, 종래의 통상적인 활성탄소에 비해 2배 이상의 표면적을 증대시킬 수 있는 장점이 있다.

또한, 그래핀은 전기전도도가 활성탄소에 비해 100배 정도 우수하므로, 전극층의 전기적인 저항 및 전극층(201, 203)과 집전체(100) 사이의 전기저항이 감소되어 이상적으로 출력 밀도(Power density) 또한 100배 이상 증대될 수 있다.

이와 더불어, 도 2 및 도 3과 같이, 전극층(201) - 절연층(202) - 전극층(203)으로 이루어지는 전극 구조물(200)을 주름 구조를 갖도록 형성함으로써, 종래보다 표면적이 월등히 증대되기 때문에 슈퍼커패시터의 용량을 매우 크게 할 수 있으며, 종래와 같은 수평 인터페이스가 아닌 수직 인터페이스가 형성됨에 따라 커패시터의 충방전 속도 또한 매우 증대되는 장점이 있다.

본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.

10 : 에칭 용액 10': 보호층 에칭 용액
20 : 점성이 있는 유체
100 : 집전체 200 : 전극 구조물
201, 203 : 전극층 202 : 절연층
204 : 전해질 210 : 적층체
220 : 하부 적층체 230 : 상부 적층체
300 : 촉매 모재 400 : 보호층

Claims

서로 마주보도록 배치된 한 쌍의 집전체(100); 및
상기 한 쌍의 집전체(100) 사이에 배치되는 전극 구조물(200);
을 포함하되,
상기 전극 구조물(200)은
전극층 - 절연층 - 전극층으로 이루어지며,
상기 전극층이 시트 형태로 구비되어 압축 변형에 의해 주름 구조가 형성되는 것을 특징으로 하는 원자층 적층 슈퍼커패시터.
제 1항에 있어서, 상기 전극 구조물(200)은,
전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체(210)로 형성되되, 상기 적층체(210)가 주름 구조로 형성되는 것을 특징으로 하는 원자층 적층 슈퍼커패시터.
제 1항에 있어서, 상기 전극 구조물(200)은,
시트 형태의 전극층이 압축 변형되어 주름 구조가 형성되는 하부 적층체(220),
또 다른 시트 형태의 전극층이 압축 변형되어 주름 구조가 형성되며, 상기 하부 적층체 상부에 적층되는 상부 적층체(230), 및
상기 하부 적층체 및 상기 상부 적층체 사이에 개재되는 절연층(202),
을 포함하여 이루어지며,
상기 하부 적층체 및 상기 상부 적층체의 주름 사이의 빈 공간에 전해질이 주입된 것을 특징으로 하는 원자층 적층 슈퍼커패시터.
제 2항 또는 제 3항에 있어서, 상기 전극층은,
그래핀과 ALD(Atomic Layer Deposition)로 형성된 원자층 박막을 포함한 전도성 2차원 나노물질인 것을 특징으로 하는 원자층 적층 슈퍼커패시터.
제 2항 또는 제 3항에 있어서, 상기 절연층은,
상기 전극층 상에 전사되거나 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition), evaporation, sputtering 중 선택되는 어느 하나를 이용하여 증착되어 형성되는 것을 특징으로 하는 원자층 적층 슈퍼커패시터.
a) 전극 구조물(200)이 제조되는 단계(S100); 및
b) 한 쌍의 집전체(100) 사이에 상기 전극 구조물(200)이 배치되는 단계(S200);
를 포함하되,
상기 전극 구조물(200)은
전극층 - 절연층 - 전극층으로 이루어지며,
상기 전극층이 시트 형태로 구비되어 압축 변형에 의해 주름 구조가 형성되는 것을 특징으로 하는 원자층 적층 슈퍼커패시터 제조방법.
제 6항에 있어서, 상기 a)단계는,
a-1) 전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체가 준비되는 단계(S110); 및
a-2) 상기 적층체가 압축 변형되어 주름 구조를 갖는 전극 구조물(200)이 형성되는 단계(S120);
를 포함하여 이루어지는 원자층 적층 슈퍼커패시터 제조방법.
제 7항에 있어서, 상기 a-1)단계는,
a-1-1) 각각의 촉매 모재(300) 상에 형성된 한 쌍의 전극층이 준비되는 단계(S111);
a-1-2) 상기 한 쌍의 전극층 사이에 절연층이 개재되어 상기 촉매 모재(300) 사이에 전극층 - 절연층 - 전극층이 시트 형태로 적층된 적층체가 형성되는 단계(S112); 및
a-1-3) 상기 적층체만 남도록 상기 촉매 모재(300)가 제거되는 단계(S113);
를 포함하여 이루어지는 원자층 적층 슈퍼커패시터 제조방법.
제 7항에 있어서, 상기 a-2)단계는,
a-2-1) 상기 적층체가 점성이 있는 유체에 투입되는 단계(S121);
a-2-2) 상기 적층체가 상기 유체의 표면에 떠있는 상태에서 상기 적층체의 양단에 마주보는 방향으로 힘이 가해져 주름이 형성되는 단계(S122); 및
a-2-3) 상기 주름이 형성된 적층체가 압축됨으로써 압축된 주름 구조를 갖는 전극 구조물(200)이 되는 단계(S123);
를 포함하여 이루어지는 원자층 적층 슈퍼커패시터 제조방법.
제 6항에 있어서, 상기 a)단계는,
a-1') 상부에 보호층(400)이 코팅된 한 쌍의 전극층이 준비되는 단계(S130);
a-2') 상기 한 쌍의 전극층이 각각 압축 변형되어 주름 구조를 갖는 하부 적층체(220) 및 상부 적층체(230)가 되는 단계(S140);
a-3') 상기 하부 적층체(220) 및 상기 상부 적층체(230)에서 상기 보호층(400)이 제거되는 단계(S150); 및
a-4') 상기 하부 적층체(220) - 절연층 - 상기 상부 적층체(230)가 적층되어 전극 구조물(200)이 되는 단계(S160);
를 포함하여 이루어지며,
상기 b)단계 이후,
c) 상기 하부 적층체(220) 및 상기 상부 적층체(230)의 주름 사이의 빈 공간에 전해질이 주입되는 단계(S300);
를 더 포함하여 이루어지는 원자층 적층 슈퍼커패시터 제조방법.
제 10항에 있어서, 상기 a-2')단계는,
a-2'-1) 상기 한 쌍의 전극층이 각각 점성이 있는 유체에 투입되는 단계(S141);
a-2'-2) 상기 한 쌍의 전극층이 상기 유체의 표면에 떠있는 상태에서 상기 각각의 상기 전극층 양단에 마주보는 방향으로 힘이 가해져 주름이 형성되는 단계(S142); 및
a-2'-3) 상기 주름이 형성된 각각의 전극층이 압축되어 압축된 주름 구조를 갖는 하부 적층체(220) 및 상부 적층체(230)가 되는 단계(S143);
를 포함하여 이루어지는 원자층 적층 슈퍼커패시터 제조방법.