JP2011142668A - ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ - Google Patents
ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ Download PDFInfo
- Publication number
- JP2011142668A JP2011142668A JP2011049392A JP2011049392A JP2011142668A JP 2011142668 A JP2011142668 A JP 2011142668A JP 2011049392 A JP2011049392 A JP 2011049392A JP 2011049392 A JP2011049392 A JP 2011049392A JP 2011142668 A JP2011142668 A JP 2011142668A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control voltage
- control
- varactors
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title abstract description 17
- 230000004044 response Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 4
- 150000004706 metal oxides Chemical class 0.000 claims 4
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 102000003712 Complement factor B Human genes 0.000 description 1
- 108090000056 Complement factor B Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】二重経路は、電圧制御発振器内のデュアルバラクタを介して有利に結合され、ループフィルタ部品をさらに低減する。PLLは、二重経路構成を加算するために通常用いられる回路によってもたらされるノイズの欠点をなくす。
【選択図】図3
Description
本発明は、タイプII PLL用のループフィルタ部品値が低減された位相ロックループ(PLL)に関する。より具体的には、本発明は、集積回路に集積する目的でループフィルタ部品値を低減するために、電圧制御発振器(VCO)内でデュアルバラクタを用いる、無線通信分野内の集積されたPLLに関する。
通信分野において、携帯電話および他の関連する物理的なトランシーバ構造などの無線(RF)通信装置は、ますます多くの機能を追加する一方で、サイズが小さくなり続けている。これと共に、集積回路(IC)素子の必要な基板スペースまたは「フットプリント」は、より重大な設計要素になる。かかるRF通信装置内において、局部発振器(LO)信号は、受信および送信のために必要とされる。典型的には、LO信号を生成するために、従来のVCOがPLLにおいて用いられる。従来の配置では、VCOは、典型的には、別個の個別モジュールとして設けられる。同様に、フィルタ部品(たとえばキャパシタ...等)は、サイズなどの製造上の制約ゆえに、従来には別個であった。しかしながら、これは、コストの増加、ならびにVCOモジュールおよび別個のフィルタ部品を収容するための回路基板面積の必要性に帰着する。したがって、望ましい目標は、コストおよび必要な回路基板面積を低減するために、VCO回路およびフィルタ部品を、他のRF回路と共に単一の集積回路(IC)パッケージに集積することであった。
本発明の目的は、ループフィルタ部品を低減するためにデュアルバラクタを用いた集積されたタイプII PLLを導入し、一方でノイズを低減することによって、上述の欠点を改善することである。
本発明は、二重経路を加算するための回路によってもたらされるノイズの欠点なしに、デュアルチャージポンプおよび関連経路を有するPLLの機能を改善する。ここで、図3および5に示す実施形態に関連して、本発明を説明する。特定の実施形態を示すが、本発明の意図した範囲から逸脱せずに本PLL装置を形成するために、様々な特定の回路実装が可能であることを理解されたい。
Claims (18)
- 基準位相とフィードバック位相との間の位相および周波数における差を検出し、位相および周波数における前記差に応じて制御信号を供給する検出部と、
前記制御信号に応じて第1の制御電圧を生成するためのフィルタを有する第1の充電経路と、
前記制御信号に応じて第2の制御電圧を生成するためのフィルタを有する第2の充電経路と、
前記フィードバック位相を生成し、かつ前記第1の制御電圧および前記第2の制御電圧を合成するための手段を含む電圧制御発振器と、
を含む閉ループ周波数制御回路。 - 前記第1の充電経路が、前記検出部と前記第1のフィルタ部との間に位置する、第1のフィルタ部内の電流を制御するための第1のチャージポンプ部を含み、
前記第2の充電経路が、前記検出部と前記第1のフィルタ部との間に位置する、第2のフィルタ部内の電流を制御するための第2のチャージポンプ部を含み、
前記第1および第2のフィルタ部が、前記制御信号を、前記第1および第2のフィルタ部に対応する前記第1および第2の制御電圧に変換する、請求項1に記載の回路。 - 前記第1の制御電圧および前記第2の制御電圧を合成するための前記手段が、前記電圧制御発振器内に集積された伝達関数素子を含む、請求項2に記載の回路。
- 前記伝達関数素子が、前記第1および第2の制御電圧を受け取るように構成された2つのバラクタを含む、請求項3に記載の回路。
- 前記伝達関数素子が、前記第1の制御電圧を受け取る第1のバラクタ、および前記第2の制御電圧を受け取る第2のバラクタを含む、請求項3に記載の回路。
- 前記2つのバラクタがダイオードである、請求項4に記載の回路。
- 前記第1および第2のバラクタが、金属酸化物半導体デバイスである、請求項4に記載の回路。
- 前記2つのバラクタがダイオードである、請求項5に記載の回路。
- 前記第1および第2のバラクタが、金属酸化物半導体デバイスである、請求項5に記載の回路。
- 閉ループ周波数制御回路内のループ部品を低減する方法であって、
基準位相とフィードバック位相との間の位相および周波数における差を、位相および周波数における前記差に応じて制御信号を生成する位相周波数検出器を介して検出することと、
フィルタを有する第1の充電経路内で、前記制御信号に応じて第1の制御電圧を生成することと、
フィルタを有する第2の充電経路内で、前記制御信号に応じて第2の制御電圧を生成することと、
前記フィードバック位相を生成する電圧制御発振器内で、前記第1の制御電圧および前記第2の制御電圧を合成することと、
を含む方法。 - 前記第1の充電経路が、第1のフィルタ部内の電流を制御するための第1のチャージポンプ部を含み、前記第1のチャージポンプ部が、前記検出部と前記第1のフィルタ部との間に位置し、
前記第2の充電経路が、第2のフィルタ部内の電流を制御するための第2のチャージポンプ部を含み、前記第2のチャージポンプ部が、前記検出部と前記第1のフィルタ部との間に位置し、
前記第1および第2のフィルタ部が、前記第1および第2のフィルタ部に対応する前記第1および第2の制御電圧に前記制御信号を変換する、請求項6に記載の方法。 - 前記第1の制御電圧および前記第2の制御電圧を合成するための前記手段が、前記電圧制御発振器内に集積された伝達関数素子を含む、請求項7に記載の方法。
- 前記伝達関数素子が、前記第1および第2の制御電圧を受け取るように構成された2つのバラクタを含む、請求項8に記載の方法。
- 前記伝達関数素子が、前記第1の制御電圧を受け取る第1のバラクタ、および前記第2の制御電圧を受け取る第2のバラクタを含む、請求項8に記載の方法。
- 前記2つのバラクタがダイオードである、請求項13に記載の回路。
- 前記第1および第2のバラクタが、金属酸化物半導体である、請求項13に記載の回路。
- 前記2つのバラクタがダイオードである、請求項14に記載の回路。
- 前記第1および第2のバラクタが、金属酸化物半導体デバイスである、請求項14に記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/293,162 | 2005-12-05 | ||
US11/293,162 US7345550B2 (en) | 2005-12-05 | 2005-12-05 | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008543621A Division JP2009518899A (ja) | 2005-12-05 | 2006-12-05 | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011142668A true JP2011142668A (ja) | 2011-07-21 |
Family
ID=38118097
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008543621A Pending JP2009518899A (ja) | 2005-12-05 | 2006-12-05 | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ |
JP2011049392A Pending JP2011142668A (ja) | 2005-12-05 | 2011-03-07 | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008543621A Pending JP2009518899A (ja) | 2005-12-05 | 2006-12-05 | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7345550B2 (ja) |
EP (1) | EP1964269A4 (ja) |
JP (2) | JP2009518899A (ja) |
WO (1) | WO2007068088A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7706767B2 (en) * | 2006-03-28 | 2010-04-27 | Qualcomm, Incorporated | Dual path loop filter for phase lock loop |
US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
GB0804338D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Phase-locked loop |
GB0804342D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge transfer in a phase-locked loop |
GB0804339D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Phase-locked loop |
GB0804341D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge pump for a phase-locked loop |
JP5227258B2 (ja) | 2009-05-19 | 2013-07-03 | ザインエレクトロニクス株式会社 | Pll周波数シンセサイザ |
CN101944910B (zh) * | 2009-07-07 | 2017-03-22 | 晨星软件研发(深圳)有限公司 | 双锁相环电路及其控制方法 |
US8125254B1 (en) | 2009-11-05 | 2012-02-28 | Altera Corporation | Techniques for configuring multi-path feedback loops |
US8781428B2 (en) * | 2010-03-02 | 2014-07-15 | Silicon Laboratories Inc. | Frequency synthesizer |
US8503597B2 (en) * | 2010-12-30 | 2013-08-06 | Advanced Micro Devices, Inc. | Method to decrease locktime in a phase locked loop |
US8536912B2 (en) * | 2011-07-26 | 2013-09-17 | Texas Instruments Incorporated | Phase locked loop |
US8547150B2 (en) * | 2012-01-19 | 2013-10-01 | Pukyong National University Industry—Academic Cooperation Foundation | Phase-locked loop with two negative feedback loops |
US8704566B2 (en) * | 2012-09-10 | 2014-04-22 | International Business Machines Corporation | Hybrid phase-locked loop architectures |
US9385729B1 (en) | 2015-12-21 | 2016-07-05 | International Business Machines Corporation | System and method for controlling a phase lock loop |
US10014867B1 (en) * | 2016-12-28 | 2018-07-03 | AUCMOS Technologies USA, Inc. | Low-jitter phase-locked loop circuit |
US10924123B2 (en) * | 2018-12-13 | 2021-02-16 | Texas Instruments Incorporated | Phase-locked loop (PLL) with direct feedforward circuit |
US11411574B2 (en) | 2020-04-06 | 2022-08-09 | M31 Technology Corporation | Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit |
US11962311B2 (en) * | 2021-10-20 | 2024-04-16 | Samsung Electronics Co., Ltd. | Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4931822B1 (ja) * | 1969-03-12 | 1974-08-24 | ||
JPH0645932A (ja) * | 1992-03-11 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
US20020041651A1 (en) * | 2000-10-10 | 2002-04-11 | Atmel Germany Gmbh | Phase-locked loop circuit |
US20020075091A1 (en) * | 2000-10-12 | 2002-06-20 | Lo Chi Wa | Phase-locked loop circuit |
WO2005025069A1 (en) * | 2003-09-06 | 2005-03-17 | Semtech Neuchâtel SA | Phase locked loop |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0648775B2 (ja) * | 1989-05-24 | 1994-06-22 | 東光株式会社 | リープフロッグ・フィルタ |
US4987387A (en) * | 1989-09-08 | 1991-01-22 | Delco Electronics Corporation | Phase locked loop circuit with digital control |
JPH0557934U (ja) * | 1991-12-10 | 1993-07-30 | アルプス電気株式会社 | Pllシンセサイザ |
FI97579C (fi) * | 1995-04-04 | 1997-01-10 | Nokia Telecommunications Oy | Vaihelukitun silmukan silmukkasuodatin |
US6281758B1 (en) | 1999-09-30 | 2001-08-28 | Conexant Systems, Inc. | Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops |
JP2002158584A (ja) * | 2000-11-17 | 2002-05-31 | New Japan Radio Co Ltd | Pll方式及びpll回路 |
JP2003332907A (ja) * | 2002-05-15 | 2003-11-21 | Matsushita Electric Ind Co Ltd | Pll回路、このpll回路を用いたチューナ及び通信システム |
-
2005
- 2005-12-05 US US11/293,162 patent/US7345550B2/en active Active
-
2006
- 2006-12-05 JP JP2008543621A patent/JP2009518899A/ja active Pending
- 2006-12-05 WO PCT/CA2006/001983 patent/WO2007068088A1/en active Application Filing
- 2006-12-05 EP EP06846922A patent/EP1964269A4/en not_active Withdrawn
-
2011
- 2011-03-07 JP JP2011049392A patent/JP2011142668A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4931822B1 (ja) * | 1969-03-12 | 1974-08-24 | ||
JPH0645932A (ja) * | 1992-03-11 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
US20020041651A1 (en) * | 2000-10-10 | 2002-04-11 | Atmel Germany Gmbh | Phase-locked loop circuit |
US20020075091A1 (en) * | 2000-10-12 | 2002-06-20 | Lo Chi Wa | Phase-locked loop circuit |
WO2005025069A1 (en) * | 2003-09-06 | 2005-03-17 | Semtech Neuchâtel SA | Phase locked loop |
Also Published As
Publication number | Publication date |
---|---|
EP1964269A4 (en) | 2008-12-24 |
JP2009518899A (ja) | 2009-05-07 |
EP1964269A1 (en) | 2008-09-03 |
US20070126512A1 (en) | 2007-06-07 |
US7345550B2 (en) | 2008-03-18 |
WO2007068088A1 (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011142668A (ja) | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプii位相ロックループ | |
US8073414B2 (en) | Auto-tuning system for an on-chip RF filter | |
Herzel et al. | An integrated CMOS RF synthesizer for 802.11 a wireless LAN | |
US8145171B2 (en) | Clock clean-up phase-locked loop (PLL) | |
US7689191B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
US20080246546A1 (en) | Phase-Locked-Loop Circuit Having a Pre-Calibration Function and Method of Pre-Calibrating the Same | |
US20050218998A1 (en) | Frequency synthesizer for a wireless communication system | |
JP2009531995A (ja) | 集積化されたpll濾波器に係る変動するチャージポンプ電流 | |
US6538519B2 (en) | Phase-locked loop circuit | |
US20040022340A1 (en) | Accumulator controlled prescaler in a phased locked loop | |
US7171183B2 (en) | Linearized fractional-N synthesizer having a current offset charge pump | |
CA2287895C (en) | Improved oscillator circuit and method of forming same | |
US20120286391A1 (en) | Semiconductor circuit | |
KR100918860B1 (ko) | 루프필터 보상회로를 구비하는 주파수 합성기 | |
JP4327144B2 (ja) | Pll回路におけるアクティブフィルタ。 | |
WO2004027977A1 (en) | Voltage controlled lc tank oscillator | |
US7119627B2 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
US8791732B2 (en) | Phase locked loop | |
CN116743157B (zh) | 一种锁相环电路及电子设备 | |
Yu et al. | A single-chip 0.125–26GHz signal source in 0.18 um SiGe BiCMOS | |
Choi | A continuous fine-tuning phase locked loop with additional negative feedback loop | |
CN117060920A (zh) | 一种抑制鉴相泄露杂散的滤波电路 | |
Tang | Adaptive phase locked loop in multi-standard frequency synthesizers | |
JP2007235523A (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130513 |