JP2011139370A - 電子機器とその制御方法 - Google Patents
電子機器とその制御方法 Download PDFInfo
- Publication number
- JP2011139370A JP2011139370A JP2009298828A JP2009298828A JP2011139370A JP 2011139370 A JP2011139370 A JP 2011139370A JP 2009298828 A JP2009298828 A JP 2009298828A JP 2009298828 A JP2009298828 A JP 2009298828A JP 2011139370 A JP2011139370 A JP 2011139370A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- circuit data
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007430 reference method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Abstract
【解決手段】回路データの書き込み可能デバイスを有する電子機器は、書き込み可能デバイスへ供給される電源電圧の変動の範囲に対応付けた、書き込み用回路データを格納する格納手段と、書き込み可能デバイスに電源電圧を供給する電源供給手段と、供給された電源電圧の変動を監視し、電源電圧が、供給されていた電源電圧の範囲から外れた場合に、外れた電源電圧範囲に対応付けられた書き込み用回路データを格納された書き込み用回路データから選択する選択手段と、選択した書き込み用回路データを書き込み可能デバイスに書き込む書き込み手段とを備える。
【選択図】図2
Description
デバイス内部に書き込む回路ブロックを同一供給電源の領域にマッピングするように指定し回路データを生成しておく。そして、その回路データを予めROMなどのメモリ上に格納し、コンフィグレーション動作により、特定の供給電源毎に回路ブロックを生成することが可能となる。
本発明の各実施形態を実現する電子機器の構成について説明する。
図1は、本実施形態の電子機器である複合機の構成を示す図である。
次に、データ処理部101の構成について図2を用いて説明する。図2は本実施形態のデータ処理部の詳細な構成を示す図である。データ処理部101は、CPU201と接続されたデバイス1とデバイス2と書き換え可能デバイス203と回路デバイス206と記録媒体207と電源回路202とを備える。
記録媒体207は、複数の回路データを保持できるように、複数のバンクを備え、バンクごとに回路データを保持するようにメモリ管理が行なわれている。読み出す回路データには、複数の回路データのパターンを持たせる。書き換え用回路データのパターンの例を図3に示す。バンク内の回路データは、以下のようなデータを含む。
・全ての回路データを通常電圧の機能セルで駆動させた回路構成を組んだ回路データ。
・全ての回路の機能セルを低消費電力の機能セルで実装した回路データ。
・一部の回路の機能セルを低消費電力の機能セルで実装した回路データ。
・一部の回路の機能セルを使用しない構成で実装した回路データ。
・I/O部のみ駆動させて、内部回路の機能セルを全て使用しない構成で実装した回路データ。
書き換え可能デバイス203へ供給される電源電圧は、回路デバイス206で参照することでモニタされる。図2に示すように、電源回路202から供給されている書き換え可能デバイスへの電源は、回路デバイス206にも接続される。
図7を参照して、図2の書き換え可能デバイス203についての回路データの書き換えを説明する。図7(a)は、書き換え可能デバイス203の構成例である。この構成で、書き換え可能デバイス203のI/Oの電源電圧は、3.3Vであり、処理機能の入っているコアブロックの電源電圧は、1.1Vである。
図8は、本実施形態の動作制御のフロー図である。S402で、回路デバイス206は、図2の書き換え可能デバイス203の電源電圧のモニタリングを開始する。S403において、電源回路202(図2)は、書き換え可能デバイス203への電源投入を開始する。
図9は、書き換え可能デバイス203の内部が、複数の電圧で制御されている場合を示す。図7では、書き換え可能デバイス203の内部、コアブロックは、一つの単一電圧で制御されている場合を説明した。図9の例では、書き換え可能デバイス203は、コアブロック1からコアブロック5までの回路ブロックと、予めマクロ定義された回路ブロックのマクロブロックを備えている。
実施形態2を実現する電子機器の構成は、実施形態1と同じ構成をとる。ここでは実施形態1と異なる部分を中心に説明を行う。
動作開始前の初期段階で、図2におけるデータ処理部101内の電源回路202から書き換え可能デバイス203へ供給される電圧レベルを判別する。つまり、回路デバイス206は、電源投入時に、書き換え可能デバイス203へ供給される電圧レベルを監視しその電圧レベルを判断する。その際、書き換え可能デバイス206に供給される電圧が、低消費電力の機能セル用に対する供給電圧の規定の範囲内であるか否かを判断する。
図11に、実施形態2での動作フローを示す。S502において、図2の回路デバイス206は、書き換え可能デバイス203の電源電圧のモニタリングを開始する。S503において、図2の電源回路202が、書き換え可能デバイス203の電源投入を開始する。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (4)
- 回路データの書き込み可能デバイスを有する電子機器であって、
前記書き込み可能デバイスへ供給される電源電圧の範囲と書き込み用回路データとを対応付けて格納する格納手段と、
前記書き込み可能デバイスに電源電圧を供給する電源供給手段と、
前記供給された電源電圧の変動を監視し、該監視した電源電圧が、所定の電源電圧の範囲から外れた場合に、該外れた電源電圧範囲に対応付けられた書き込み用回路データを前記格納手段に格納された前記書き込み用回路データから選択する選択手段と、
前記選択した書き込み用回路データを前記書き込み可能デバイスに書き込む書き込み手段と
を備える電子機器。 - 前記書き込み可能デバイスは、複数の異なる電源電圧の範囲に各々対応可能な、複数の機能セルを有し、
前記電源供給手段は、前記複数の機能セルの各々に電源電圧を供給し、
前記格納手段は、前記複数の異なる電源電圧の範囲と前記複数の機能セルとに対応付けた書き込み用回路データを格納し、
前記選択手段は、前記複数の機能セルに各々供給された電源電圧の範囲の各々の変動を監視し、該電源電圧が、前記供給されていた電源電圧の範囲から外れた場合に、該外れた電源電圧の範囲に対応付けられた書き込み用回路データを前記格納手段に格納された前記書き込み用回路データから選択する
ことを特徴とする請求項1に記載の電子機器。 - 更に、前記機能セルの対応可能な複数の電源電圧の範囲を表示する表示手段と、
前記表示された複数の電源電圧の範囲の中から選択された電源電圧を入力する入力手段とを備え、
前記入力手段は、前記機能セルへ供給されていた電源電圧が、前記供給されていた電源電圧の範囲から外れた場合に、前記機能セルが対応可能な複数の電源電圧の範囲を表示し、該表示された複数の電源電圧の範囲の中から選択された電源電圧の範囲を入力し、
前記選択手段が、前記入力された電源電圧を優先して選択することを特徴とする請求項2に記載の電子機器。 - 回路データの書き込み可能デバイスを有する電子機器の制御方法であって、
格納手段が、前記書き込み可能デバイスへ供給される電源電圧の範囲と書き込み用回路データとを対応付けて格納する格納工程と、
電源供給手段が、前記書き込み可能デバイスに電源電圧を供給する電源供給工程と、
前記供給された電源電圧の変動を監視し、該監視した電源電圧が、所定の電源電圧の範囲から外れた場合に、選択手段が、前記外れた電源電圧範囲に対応付けられた書き込み用回路データを前記格納手段に格納された前記書き込み用回路データから選択する選択工程と、
書き込み手段が、前記選択した書き込み用回路データを前記書き込み可能デバイスに書き込む工程と
を備える制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009298828A JP2011139370A (ja) | 2009-12-28 | 2009-12-28 | 電子機器とその制御方法 |
US12/949,534 US8203358B2 (en) | 2009-12-28 | 2010-11-18 | Image processing apparatus, control method, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009298828A JP2011139370A (ja) | 2009-12-28 | 2009-12-28 | 電子機器とその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011139370A true JP2011139370A (ja) | 2011-07-14 |
JP2011139370A5 JP2011139370A5 (ja) | 2013-02-14 |
Family
ID=44186728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009298828A Pending JP2011139370A (ja) | 2009-12-28 | 2009-12-28 | 電子機器とその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8203358B2 (ja) |
JP (1) | JP2011139370A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JP2007053761A (ja) * | 2005-08-16 | 2007-03-01 | Altera Corp | プログラマブルロジックデバイスの性能最適化装置および方法 |
JP2007194940A (ja) * | 2006-01-19 | 2007-08-02 | Fuji Xerox Co Ltd | フィールドプログラマブルゲートアレイ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002331774A1 (en) * | 2001-08-29 | 2003-03-18 | Analog Devices, Inc. | Methods and apparatus utilizing flash burst mode to improve processor performance |
JP4124692B2 (ja) * | 2003-04-25 | 2008-07-23 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP3966873B2 (ja) | 2003-10-08 | 2007-08-29 | 株式会社東芝 | 論理回路装置、動作電圧変更方法 |
US7936184B2 (en) * | 2006-02-24 | 2011-05-03 | Altera Corporation | Apparatus and methods for adjusting performance of programmable logic devices |
-
2009
- 2009-12-28 JP JP2009298828A patent/JP2011139370A/ja active Pending
-
2010
- 2010-11-18 US US12/949,534 patent/US8203358B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JP2007053761A (ja) * | 2005-08-16 | 2007-03-01 | Altera Corp | プログラマブルロジックデバイスの性能最適化装置および方法 |
JP2007194940A (ja) * | 2006-01-19 | 2007-08-02 | Fuji Xerox Co Ltd | フィールドプログラマブルゲートアレイ |
Also Published As
Publication number | Publication date |
---|---|
US8203358B2 (en) | 2012-06-19 |
US20110156751A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9519329B2 (en) | Image forming apparatus and power control method thereof | |
KR101515260B1 (ko) | 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체 | |
CN101989123B (zh) | 信息处理装置及信息处理装置的控制方法 | |
JP2012155533A (ja) | 情報処理装置、その制御方法、および制御プログラム | |
CN103917924A (zh) | 图像形成装置、图像形成装置的控制方法、以及程序 | |
US9423857B2 (en) | Apparatus and method for extending life of a storage unit by delaying transitioning to a hibernation state for a predetermined time calculated based on a number of writing times of the storage unit | |
JP2013092940A (ja) | 電子機器及びその電力制御方法 | |
US8533364B2 (en) | Apparatus that prevent a malfunction of the circuit and reduce power consumption | |
CN107526426B (zh) | 信息处理装置、其控制方法和存储介质 | |
CN107068177B (zh) | 控制存储器的控制设备及其控制方法 | |
JP5701043B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP2011139370A (ja) | 電子機器とその制御方法 | |
JP2020107233A (ja) | ストレージ制御装置及びその制御方法、並びにプログラム | |
US8537405B2 (en) | Controller, control apparatus, and image-forming apparatus | |
JP6842641B2 (ja) | 画像形成装置 | |
JP4965161B2 (ja) | メモリーカードコントローラ | |
JP6532240B2 (ja) | 情報処理装置およびその制御方法 | |
JP2012198690A (ja) | 情報処理装置、通信制御装置、処理実行方法および処理実行プログラム | |
JP7387281B2 (ja) | 電子機器、および、電子機器の制御方法 | |
US11531580B2 (en) | Electronic apparatus equipped with HDD, control method therefor, and storage medium | |
US20230280934A1 (en) | Information processing apparatus, control method of information processing apparatus, and non-transitory storage medium | |
JP2017004070A (ja) | 画像形成装置に搭載されるcpuの省電力制御 | |
JP2016132197A (ja) | 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム | |
JP2010052195A (ja) | 画像形成装置および電圧管理装置 | |
JP2012227821A (ja) | 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140207 |