JP2010052195A - 画像形成装置および電圧管理装置 - Google Patents

Abstract

【課題】消費電力の低減を図りつつデバイスへの供給電圧が動作保証電圧の最低値を下回ることを防止することが可能な画像形成装置および電圧管理装置を提供する。
【解決手段】節電状態の場合に（Ｓ１０１）、リセットＩＣは、供給電圧が閾値を下回ったかどうかを判断し（Ｓ１０２）、下回ったと判断すると、ＡＳＩＣにリセット信号を出力する（Ｓ１０３）。リセット信号を受信したＡＳＩＣは、電源制御回路に出力電圧を上げるように指示する（Ｓ１０４）。電源制御回路は、ＡＳＩＣからの指示を受けると、出力電圧を調整値となるように設定を変更する（Ｓ１０５）。電源制御回路は、調整値に設定変更したことを記憶する（Ｓ１０６）。
【選択図】図４

Description

本発明は、画像形成装置および電圧管理装置に関するものである。

例えば、特許文献１は、電子デバイスへの電源供給をオフにするための省エネルギーモード時に他の電子デバイスの動作保証電圧の最低値に電圧を落とす技術を提案している。すなわち、特許文献１には、第１の電子デバイスへの省エネルギーモードの設定に基づいて第１の電子デバイスへの電源供給をオフする手段と、省エネルギーモードの設定により電源供給がオフすると同時に第２の電子デバイスの電圧範囲の最低電圧の電源を出力するように電源供給を制御する手段と、を備えた電力供給装置が開示されている。

特開２００４−１１４３１９号公報

ここで、デバイスへの供給電圧を動作保証電圧の最低値に設定する場合に、消費電力の低減を図ることができる。しかしながら、例えばデバイス動作時の電気ノイズの発生や温度等の周囲環境の変化の諸要因によってデバイスへの供給電圧が瞬間的に動作保証電圧の最低値を下回る可能性がある。

本発明は、消費電力の低減を図りつつデバイスへの供給電圧が動作保証電圧の最低値を下回ることを防止することが可能な画像形成装置および電圧管理装置を提供することを目的とする。

請求項１に記載の発明は、画像形成装置本体が有する機能を制御するためのＣＰＵと、第１の電圧値で動作保証される電源制御用のＡＳＩＣを含み、供給される電力を消費する電力消費部と、出力電圧可変に構成され、前記ＡＳＩＣの指示に基づいて第２の電圧値または当該第２の電圧値よりも低く前記第１の電圧値よりも高い第３の電圧値の電圧で電力を出力し、前記ＣＰＵおよび前記電力消費部に電力を供給する電源部と、前記電源部から出力される電力の電圧を前記第２の電圧値から前記第３の電圧値に変更することの指示に伴ってなされる前記ＡＳＩＣからの指示に応じて前記ＣＰＵへの電力供給を遮断する電力遮断部と、前記電力消費部に供給される電力の電圧が前記第１の電圧値よりも高く前記第３の電圧値よりも低い閾値を下回ったか否かを検出する検出部と、を含み、前記ＡＳＩＣは、前記検出部による前記閾値を下回ったことの検出結果を取得すると、前記第３の電圧値よりも高く前記第２の電圧値よりも低い第４の電圧値を前記電源部の出力電圧とするように制御することを特徴とする画像形成装置である。
請求項２に記載の発明は、前記ＡＳＩＣにより前記第４の電圧値を出力電圧にすることの制御を行った情報を格納する格納部をさらに含むことを特徴とする請求項１に記載の画像形成装置である。
請求項３に記載の発明は、前記検出部は、前記電力消費部の中の前記電源部から遠い位置に接続されていることを特徴とする請求項１または２に記載の画像形成装置である。
請求項４に記載の発明は、前記検出部は、リセットＩＣであることを特徴とする請求項１ないし３のいずれか１項に記載の画像形成装置である。

請求項５に記載の発明は、出力電圧可変に構成され、ＣＰＵに電力を供給する電源回路と、第１の電圧値で動作保証され、第２の電圧値または当該第２の電圧値よりも低く当該第１の電圧値よりも高い第３の電圧値の電圧で電力を出力することを前記電源回路に指示する電源制御用のＡＳＩＣと、前記ＡＳＩＣを含み、前記電源回路から電力が供給される電力消費部と、前記電力消費部に供給される電力の電圧が前記第１の電圧値よりも高く前記第３の電圧値よりも低い閾値を下回ったか否かを前記ＡＳＩＣに出力するフィードバック回路と、を含み、前記ＡＳＩＣは、前記フィードバック回路による前記閾値を下回ったことの検出結果を取得すると、前記第３の電圧値よりも高く前記第２の電圧値よりも低い第４の電圧値を出力電圧とするように前記電源回路に指示することを特徴とする電圧管理装置である。
請求項６に記載の発明は、前記ＡＳＩＣにより前記第４の電圧値を出力電圧にすることの指示を行った情報を格納する格納部をさらに含むことを特徴とする請求項５に記載の電圧管理装置である。
請求項７に記載の発明は、前記フィードバック回路は、前記電力消費部の中の前記電源回路から遠い位置の電圧が前記閾値を下回ったか否かを前記ＡＳＩＣに出力することを特徴とする請求項５または６に記載の電圧管理装置である。

請求項１によれば、本発明を適用しない場合に比べて、消費電力の低減を図りつつデバイスへの供給電圧が動作保証電圧の最低値を下回ることを防止することが可能になる。
請求項２によれば、本発明を適用しない場合に比べて、消費電力を低減しつつ、動作保証電圧を下回ることをより確実に防止することが可能になる。
請求項３によれば、本発明を適用しない場合に比べて、動作保証電圧を下回ることをより一層確実に防止することが可能になる。
請求項４によれば、検出部の追加に伴う消費電力の増加を抑制することが可能になる。
請求項５によれば、本発明を適用しない場合に比べて、消費電力の低減を図りつつデバイスへの供給電圧が動作保証電圧の最低値を下回ることを防止することが可能になる。
請求項６によれば、本発明を適用しない場合に比べて、消費電力を低減しつつ、動作保証電圧を下回ることをより確実に防止することが可能になる。
請求項７によれば、本発明を適用しない場合に比べて、動作保証電圧を下回ることをより一層確実に防止することが可能になる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、各色の画像データ（画像情報）に基づき画像形成を行う画像形成ユニット２と、原稿の画像を読み取って画像データを生成し画像形成ユニット２に送る画像読取ユニット３と、を備えている。また、画像形成装置１は、ユーザからの操作入力の受付やユーザに対する各種情報の表示を行うユーザインターフェース（ＵＩ）ユニット４と、例えば公衆電話回線を介して画像情報の送受信を行なうファクシミリ（ＦＡＸ）ユニット５と、を備えている。さらに、画像形成装置１は、画像形成ユニット２の筐体内部、または画像形成ユニット２に外付けで設けられ、画像形成ユニット２に用紙を供給するトレイ(Tray)ユニット６と、例えばハードディスクドライブ（ＨＤＤ）やフラッシュメモリ等で構成される外部記憶装置であるメモリユニット７と、を備えている。またさらに、画像形成装置１は、画像形成装置１全体の動作や通信回線を介した通信等を制御するシステム制御（System Cont.）ユニット８と、各部に電力を供給する電力供給ユニット９と、を備えている。

図２は、図１に示す画像形成装置１の機能構成を説明するための図である。本実施の形態では、画像形成ユニット２、画像読取ユニット３、ＵＩユニット４、ＦＡＸユニット５、トレイユニット６、メモリユニット７およびシステム制御ユニット８が、機内通信手段の一例である機内ＬＡＮ１０に接続されている。本実施の形態では、各制御機能部、画像形成機能部で構成されるユニット間を１本のバス（機内ＬＡＮ１０）に接続し、ユニット間の通信を実現している。この点において、各ユニット間の通信を異なる制御バスによって接続していた従来の技術とは異なる。
また、本実施の形態では、外部の機器（外部機器）とは、システム制御ユニット８を介して外部ＬＡＮ１２によって接続されている。

各ユニットには、後述するような電源供給・停止状態の判断や電源供給・停止の制御を各々、実行するための制御部が設けられている。この制御部として、図２に示すように、画像形成ユニット２には画像形成制御手段（制御手段）の一例としての画像形成制御部９２、画像読取ユニット３には機能部制御手段（制御手段）の一例としての画像読取制御部９３、ＵＩユニット４には機能部制御手段（制御手段）の一例としてのＵＩ制御部９４、ＦＡＸユニット５には機能部制御手段（制御手段）の一例としてのＦＡＸ制御部９５、トレイユニット６には機能部制御手段の一例としてのトレイ制御部９６、メモリユニット７には機能部制御手段（制御手段）の一例としてのメモリ制御部９７、システム制御ユニット８には機能部制御手段（制御手段）の一例としてのシステム制御ユニット制御部９８が設けられている。

また、画像形成装置１の画像形成ユニット２および他のユニット（画像読取ユニット３、ＵＩユニット４、ＦＡＸユニット５、トレイユニット６、メモリユニット７およびシステム制御ユニット８）には電力ライン１１が接続されており、この電力ライン１１に接続されている電力供給ユニット９を介して電力が供給される。電力供給ユニット９は、常夜電源として、予め定めた電圧（２４Ｖ）の電力を常に供給する。

画像形成機能部である画像形成ユニット２、各種制御機能部である画像読取ユニット３、ＵＩユニット４、ＦＡＸユニット５、トレイユニット６、メモリユニット７およびシステム制御ユニット８は、電源モードの制御が可能な単位である。例えば、
（i）システム・スリープ時の電源オフ(OFF)、
（ii）スタンバイ時の電力５Ｖ、
（iii）ジョブ実行時の電力２４Ｖ
などの電源モードをもって制御する。これら電源モードの制御では、画像形成機能部、各種制御機能部自身がシステム状態、もしくは、適切な時間経過を判断して、電源モードを遷移させる。すなわち、画像形成ユニット２の画像形成制御部９２、各種制御機能部（画像読取ユニット３、ＵＩユニット４、ＦＡＸユニット５、トレイユニット６、メモリユニット７、システム制御ユニット８）の制御部（画像読取制御部９３、ＵＩ制御部９４、ＦＡＸ制御部９５、トレイ制御部９６、メモリ制御部９７、システム制御ユニット制御部９８）は、機内通信手段（機内ＬＡＮ１０）を介して得られる情報から自身の電源供給・停止状態を自ら判断し、電力供給手段である電力供給ユニット９からの電源供給・停止の制御を自ら実施している。したがって、画像形成制御部９２および制御部（画像読取制御部９３、ＵＩ制御部９４、ＦＡＸ制御部９５、トレイ制御部９６、メモリ制御部９７、システム制御ユニット制御部９８）は、機内通信手段（機内ＬＡＮ１０）を介して送信される情報を取得する。以下、制御部９２〜９８を制御部３０ということがある。

なお、このような電源供給・停止の制御は、各ユニットの間で行なわれる他、この各ユニットを構成するユニット内の各デバイス（各構成要素）の間においても実行される。すなわち、各ユニットを構成する各デバイスは、各デバイス間を接続するユニット内ＬＡＮ（後述）に各々、接続されている。そして、各デバイスに設けられた制御部によって、自身の電源供給・停止状態を自ら判断し、電源供給・停止の制御を自ら実施するように構成することが可能である。

図３は、制御部３０の構成を説明するブロック図である。
同図に示すように、制御部３０は、予め定められた電圧で電源を供給する電源回路３１と、電源回路３１から電源が供給され、ＣＰＵ(Central Processing Unit)３２を有する電源ブロック３３と、を備えている。
電源回路３１は、出力電圧を変更できるように構成されている。出力電圧の電圧値については、後述する。この電源回路３１は、データを格納するための格納部３８を有する。格納部３８は、不揮発性メモリ（ＮＶＭ(Non Volatile Memory)）であり、データの書き換えと電源を切った後のデータ保持が可能である。格納部３８としては、例えば、フラッシュメモリ、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）などを用いることができる。
また、制御部３０は、電源回路３１と電源ブロック３３との間に配置され、スイッチング素子として機能するＦＥＴ(Field effect transistor)３４を備えている。

また、制御部３０は、電源回路３１から電源が供給され、電圧制御を司るＡＳＩＣ（Application Specific IC。特定用途向け集積回路）３５を有する電源ブロック３６を備えている。また、制御部３０は、電源ブロック３６への供給電圧を監視する電圧監視機能付きのリセットＩＣ(Reset IC)３７を備えている。
ここで、リセットＩＣ３７は、電源ブロック３６の中の最も電圧が下がる個所に設置されている。そのような個所の一例としては、例えば、電源回路３１から最も遠い位置をあげることができる。

また、制御部３０は、ＡＳＩＣ３５から電源回路３１への信号を送信するための信号線４１と、ＡＳＩＣ３５からＦＥＴ３４への信号を送信するための信号線４２と、を備えている。また、制御部３０は、リセットＩＣ３７からＡＳＩＣ３５への信号を送信するための信号線４３を備えている。

電源回路３１は、通常状態では、ＡＳＩＣ３５の動作保証電圧の最低値（第１の電圧値）ｖ０よりも十分にマージンを持った第２の電圧値としての標準値ｖ４が出力電圧値となるように設定されている。そして、電源回路３１は、通常状態よりも消費電力が低い節電状態では、ＡＳＩＣ３５の動作保証電圧の最低値ｖ０よりも大きいと共に標準値ｖ４よりも小さい第３の電圧値としての節電値ｖ２（ｖ０＜ｖ２＜ｖ４）が出力電圧値となるように設定されている。
さらに説明すると、電源回路３１は、ＡＳＩＣ３５からの信号線４１を介した指示に応じて、出力電圧値を標準値ｖ４としたり節電値ｖ２としたり標準値ｖ４および節電値ｖ２以外の値（例えば、後述の調整値ｖ３）としたりして出力電圧を変える。
ここで、標準値ｖ４および節電値ｖ２について具体的な数値を示すと、ＡＳＩＣ３５の動作保証電圧の最低値ｖ０が例えば３．１Ｖ（ｖ０＝３．１）のときには、標準値ｖ４を３．３Ｖ（ｖ４＝３．３）とし、節電値ｖ２を３．１５Ｖ（ｖ２＝３．１５）とすることが考えられる。

ＦＥＴ３４は、ＡＳＩＣ３５から信号線４２を介した指示に応じて、ＣＰＵ３２を含む電源ブロック３３へ電源供給を行う状態と電源ブロック３３へ電源供給を遮断する状態とのいずれか一方を選択する。
さらに説明すると、ＦＥＴ３４を介して電源ブロック３３へ電源供給が行われている状態が上述の通常状態であり、ＦＥＴ３４によって電源ブロック３３へ電源供給が遮断されている状態が上述の節電状態である。節電状態では、ＦＥＴ３４の切断によって電源ブロック３３の消費電力がなくなることから、電源ブロック３６へ電源供給されるだけになり、通常状態よりも消費電力が少ない。

このように、ＡＳＩＣ３５は、通常状態から節電状態（省エネ状態）に遷移するときには、信号線４２を介してＦＥＴ３４にオフ信号を出力すると共に、信号線４１を介して電源回路３１に出力電圧値を節電値ｖ２とする指示を行う。
そして、ＡＳＩＣ３５は、節電状態から通常状態に遷移するときには、信号線４１を介して電源回路３１に出力電圧値を標準値ｖ４とする指示を行うと共に、信号線４２を介してＦＥＴ３４にオン信号を出力する。

ここで、制御部３０が節電状態のときには、電源回路３１から電源ブロック３６に節電値ｖ２で電源供給される。ところが、電源ブロック３６へ電源供給される電圧は、温度等の周囲環境によって変動する。したがって、節電状態の場合に、電源ブロック３６への供給電圧がＡＳＩＣ３５の動作保証電圧の最低値ｖ０を下回らないように電圧管理することが必要になる。本実施の形態では、リセットＩＣ３７を含むフィードバック回路を構成している。次に、節電状態の場合の電圧管理について説明する。
図４は、節電状態の電圧管理の処理手順を示すフローチャートである。同図に示すフローチャートでは、制御部３０において、ＦＥＴ３４がオフになって電源ブロック３３への電源供給が遮断され、かつ、電源回路３１の出力電圧が標準値ｖ４から節電値ｖ２に変更されると、制御部３０が節電状態になる（ステップ１０１）。制御部３０が節電状態になると、リセットＩＣ３７は、電源ブロック３６への供給電圧が、ＡＳＩＣ３５の動作保証電圧の最低値ｖ０よりも大きいと共に節電値ｖ２よりも小さい値である閾値ｖ１（ｖ０＜ｖ１＜ｖ２）を下回ったかどうかを判断する（ステップ１０２）。
リセットＩＣ３７は、電源ブロック３６への出力電圧（供給電圧）が閾値ｖ１を下回ったと判断すると（ステップ１０２でＹｅｓ）、ＡＳＩＣ３５にリセット信号を出力する（ステップ１０３）。すなわち、リセットＩＣ３７は、節電状態のときに電源ブロック３６全体が閾値ｖ１よりも低い電圧になったことを最初に検出し、ＡＳＩＣ３５に通知する。ここで、閾値ｖ１について具体的な数値を示すと、ＡＳＩＣ３５の動作保証電圧の最低値ｖ０が例えば３．１Ｖ（ｖ０＝３．１）のときには、閾値ｖ１を３．１２Ｖ（ｖ１＝３．１２）とすることが考えられる。

ＡＳＩＣ３５は、リセットＩＣ３７からのリセット信号を受信すると、電源回路３１に出力電圧を上げるように指示する（ステップ１０４）。そして、電源回路３１は、ＡＳＩＣ３５から出力電圧を上げる指示を受けると、出力電圧を節電値ｖ２から、節電値ｖ２よりも大きいと共に標準値ｖ４よりも小さい第４の電圧値としての調整値ｖ３（ｖ２＜ｖ３＜ｖ４）となるように設定を変更する（ステップ１０５）。これにより、ＡＳＩＣ３５への供給電圧が動作保証電圧の最低値ｖ０を下回ることが防止される。
ここで、調整値ｖ３について具体的な数値を示すと、ＡＳＩＣ３５の動作保証電圧の最低値ｖ０が例えば３．１Ｖ（ｖ０＝３．１）のときには、調整値ｖ３を３．２Ｖ（ｖ３＝３．２）とすることが考えられる。

電源回路３１は、調整値ｖ３に設定変更したことの情報を格納部３８に格納する（ステップ１０６）。さらに説明すると、節電状態から通常状態に遷移した後に再び節電状態に遷移する際に、電源回路３１は、格納部３８に格納した情報を基に出力電圧を、節電値ｖ２ではなく、設定変更した調整値ｖ３となるように制御する。

なお、本実施の形態では、節電値ｖ２を調整値ｖ３に設定変更する場合を説明したが、調整値ｖ３のほかに、調整値ｖ３よりも大きいと共に標準値ｖ４よりも小さい他の調整値に設定変更する構成を採用することも考えられる。すなわち、動作保証電圧の最低値ｖ０を下回りそうなときには、出力電圧を少しずつ上げていく制御例が考えられる。なお、その場合には、リセットＩＣ３７の数を増やすことで対応することが考えられる。
また、本実施の形態では、リセットＩＣ３７のリセット信号はＡＳＩＣ３５に出力する構成例であるが、電源回路３１にリセット信号を出力し、リセット信号を受信した電源回路３１は、予め定められた調整値ｖ３に設定変更する構成例も考えられる。

このように、本実施の形態に係る画像形成装置１は、画像形成装置本体が有する機能を制御するためのＣＰＵ３２と、第１の電圧値（３．１Ｖ）で動作保証される電源制御用のＡＳＩＣ３５を含み、供給される電力を消費する電力消費部としての電源ブロック３６と、出力電圧可変に構成され、ＡＳＩＣ３５の指示に基づいて第２の電圧値（３．３Ｖ）または第２の電圧値よりも低く第１の電圧値よりも高い第３の電圧値（３．１５Ｖ）の電圧で電力を出力し、ＣＰＵ３２および電力消費部に電力を供給する電源部としての電源回路３１と、電源部から出力される電力の電圧を第２の電圧値から第３の電圧値に変更することの指示に伴ってなされるＡＳＩＣ３５からの指示に応じてＣＰＵ３２への電力供給を遮断する電力遮断部としてのＦＥＴ３４と、電力消費部に供給される電力の電圧が第１の電圧値よりも高く第３の電圧値よりも低い閾値（３．１２Ｖ）を下回ったか否かを検出する検出部としてのリセットＩＣ３７と、を含み、ＡＳＩＣ３５は、検出部による閾値を下回ったことの検出結果を取得すると、第３の電圧値よりも高く第２の電圧値よりも低い第４の電圧値（３．２Ｖ）を電源部の出力電圧とするように制御することを特徴とするものである。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 図１に示す画像形成装置の機能構成を説明するための図である。 制御部の構成を説明するブロック図である。 節電状態の電圧管理の処理手順を示すフローチャートである。

符号の説明

１…画像形成装置、３０…制御部、３１…電源回路、３２…ＣＰＵ、３３，３６…電源ブロック、３４…ＦＥＴ、３５…ＡＳＩＣ、３７…リセットＩＣ、３８…格納部、４１，４２，４３…信号線

Claims (7)

1. 画像形成装置本体が有する機能を制御するためのＣＰＵと、
   第１の電圧値で動作保証される電源制御用のＡＳＩＣを含み、供給される電力を消費する電力消費部と、
   出力電圧可変に構成され、前記ＡＳＩＣの指示に基づいて第２の電圧値または当該第２の電圧値よりも低く前記第１の電圧値よりも高い第３の電圧値の電圧で電力を出力し、前記ＣＰＵおよび前記電力消費部に電力を供給する電源部と、
   前記電源部から出力される電力の電圧を前記第２の電圧値から前記第３の電圧値に変更することの指示に伴ってなされる前記ＡＳＩＣからの指示に応じて前記ＣＰＵへの電力供給を遮断する電力遮断部と、
   前記電力消費部に供給される電力の電圧が前記第１の電圧値よりも高く前記第３の電圧値よりも低い閾値を下回ったか否かを検出する検出部と、
   を含み、
   前記ＡＳＩＣは、前記検出部による前記閾値を下回ったことの検出結果を取得すると、前記第３の電圧値よりも高く前記第２の電圧値よりも低い第４の電圧値を前記電源部の出力電圧とするように制御することを特徴とする画像形成装置。
2. 前記ＡＳＩＣにより前記第４の電圧値を出力電圧にすることの制御を行った情報を格納する格納部をさらに含むことを特徴とする請求項１に記載の画像形成装置。
3. 前記検出部は、前記電力消費部の中の前記電源部から遠い位置に接続されていることを特徴とする請求項１または２に記載の画像形成装置。
4. 前記検出部は、リセットＩＣであることを特徴とする請求項１ないし３のいずれか１項に記載の画像形成装置。
5. 出力電圧可変に構成され、ＣＰＵに電力を供給する電源回路と、
   第１の電圧値で動作保証され、第２の電圧値または当該第２の電圧値よりも低く当該第１の電圧値よりも高い第３の電圧値の電圧で電力を出力することを前記電源回路に指示する電源制御用のＡＳＩＣと、
   前記ＡＳＩＣを含み、前記電源回路から電力が供給される電力消費部と、
   前記電力消費部に供給される電力の電圧が前記第１の電圧値よりも高く前記第３の電圧値よりも低い閾値を下回ったか否かを前記ＡＳＩＣに出力するフィードバック回路と、
   を含み、
   前記ＡＳＩＣは、前記フィードバック回路による前記閾値を下回ったことの検出結果を取得すると、前記第３の電圧値よりも高く前記第２の電圧値よりも低い第４の電圧値を出力電圧とするように前記電源回路に指示することを特徴とする電圧管理装置。
6. 前記ＡＳＩＣにより前記第４の電圧値を出力電圧にすることの指示を行った情報を格納する格納部をさらに含むことを特徴とする請求項５に記載の電圧管理装置。
7. 前記フィードバック回路は、前記電力消費部の中の前記電源回路から遠い位置の電圧が前記閾値を下回ったか否かを前記ＡＳＩＣに出力することを特徴とする請求項５または６に記載の電圧管理装置。

Images