JP2011139108A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2011139108A
JP2011139108A JP2011089727A JP2011089727A JP2011139108A JP 2011139108 A JP2011139108 A JP 2011139108A JP 2011089727 A JP2011089727 A JP 2011089727A JP 2011089727 A JP2011089727 A JP 2011089727A JP 2011139108 A JP2011139108 A JP 2011139108A
Authority
JP
Japan
Prior art keywords
island
semiconductor element
lead
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011089727A
Other languages
Japanese (ja)
Other versions
JP5342596B2 (en
Inventor
Masakazu Watanabe
昌和 渡辺
Koji Iketani
浩司 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011089727A priority Critical patent/JP5342596B2/en
Publication of JP2011139108A publication Critical patent/JP2011139108A/en
Application granted granted Critical
Publication of JP5342596B2 publication Critical patent/JP5342596B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device, improved in moisture resistance, and method of manufacturing the same. <P>SOLUTION: The semiconductor device 10 is principally equipped with an island 11 whose rear surface is exposed to outside, a semiconductor element 17 mounted on the upper surface of the island 11, a lead 12 whose one end is arranged near the island 11 so as to be electrically connected to the semiconductor element 17, and sealing resin 19 which covers the semiconductor element 17 and the like under a state that the lower surface of the island 11 is exposed to the outside. Further, a projection 14 is provided so that the outer peripheral end of the island 11 mounted on the surface of the semiconductor element 17 is projected partially to the direction of thickness so as to improve an adhesion strength between the island 11 and the sealing resin 19 thereby improving the moisture resistance of the whole of the device. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は半導体装置およびその製造方法に関し、特に、上面に半導体素子が固着されるアイランドの下面が外部に露出する構造の半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a structure in which a lower surface of an island having a semiconductor element fixed to an upper surface is exposed to the outside and a manufacturing method thereof.

図９を参照して、従来型の回路装置１００の構成について説明する。図９（Ａ）は回路装置１００の平面図であり、図９（Ｂ）はその断面図である（特許文献１）。   With reference to FIG. 9, the configuration of a conventional circuit device 100 will be described. 9A is a plan view of the circuit device 100, and FIG. 9B is a cross-sectional view thereof (Patent Document 1).

図９（Ａ）および図９（Ｂ）を参照して、回路装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。   With reference to FIGS. 9A and 9B, a land 102 made of a conductive material is formed at the center of the circuit device 100, and one end of a large number of leads 101 approaches the land 102. ing. One end of the lead 101 is electrically connected to the semiconductor element 104 via the fine metal wire 105, and the other end is exposed from the sealing resin 103. The sealing resin 103 has a function of sealing and supporting the semiconductor element 104, the land 102 and the lead 101 integrally.

また、図９（Ｂ）を参照して、半導体素子１０４の裏面を外部と導通させるために、半導体素子１０４が実装されるランド１０２は、封止樹脂１０３から外部に露出している。   9B, the land 102 on which the semiconductor element 104 is mounted is exposed to the outside from the sealing resin 103 so that the back surface of the semiconductor element 104 is electrically connected to the outside.

回路装置１００の製造方法は次の通りである。先ず、厚みが０．５ｍｍ程度の金属板を打ち抜き加工することで、リード１０１およびランド１０２を形成する。次に、ランド１０２の上面に半導体素子１０４を固着した後に、半導体素子１０４の上面に配置された電極とリード１０１とを金属細線１０５を用いて電気的に接続する。更に、トランスファーモールドを行うことで、半導体素子１０４、ランド１０２、リード１０１および金属細線１０５を封止樹脂１０３により被覆する。また、外部端子として機能する部分のリード１０１は封止樹脂１０３から露出させる。更に、ランド１０２の下面も封止樹脂１０３から外部に露出させる。   The manufacturing method of the circuit device 100 is as follows. First, the lead 101 and the land 102 are formed by punching a metal plate having a thickness of about 0.5 mm. Next, after fixing the semiconductor element 104 to the upper surface of the land 102, the electrode disposed on the upper surface of the semiconductor element 104 and the lead 101 are electrically connected using the metal thin wire 105. Furthermore, the semiconductor element 104, the land 102, the lead 101, and the fine metal wire 105 are covered with the sealing resin 103 by performing transfer molding. In addition, the lead 101 that functions as an external terminal is exposed from the sealing resin 103. Further, the lower surface of the land 102 is also exposed to the outside from the sealing resin 103.

ここで、ランド１０２の外周部付近には、実装される半導体素子１０４を取り囲むように、ランド１０２の上面を部分的に窪ませた溝領域（不図示）を設ける場合がある。この不図示の溝領域を設けることにより、半導体素子１０４の固着に用いられる液状の半田の外部への流出が防止される。   Here, in the vicinity of the outer peripheral portion of the land 102, a groove region (not shown) in which the upper surface of the land 102 is partially depressed may be provided so as to surround the semiconductor element 104 to be mounted. By providing the groove region (not shown), the liquid solder used for fixing the semiconductor element 104 is prevented from flowing out.

特開平１１−３４０２５７号公報JP 11-340257 A

しかしながら、上述した構成の回路装置１００は耐湿性が充分で無かった。具体的には、半導体素子１０４が実装されるランド１０２の下面は、全体を封止する封止樹脂１０３から外部に露出している。また、露出するランド１０２の外周側面と封止樹脂１０３とは完全に密着しているのではなく、両者の間には僅かながら間隙が存在している。従って、使用状況下に於いて多湿な雰囲気下に回路装置１００が晒されると、ランド１０２と封止樹脂１０２との間の間隙に外部から水分が進入する。そして、侵入した水分が半導体素子１０４に到達すると、半導体素子１０４が不良となってしまう。   However, the circuit device 100 configured as described above has insufficient moisture resistance. Specifically, the lower surface of the land 102 on which the semiconductor element 104 is mounted is exposed to the outside from the sealing resin 103 that seals the whole. Further, the outer peripheral side surface of the exposed land 102 and the sealing resin 103 are not completely in close contact with each other, and a slight gap exists between them. Therefore, when the circuit device 100 is exposed to a humid atmosphere under use conditions, moisture enters the gap between the land 102 and the sealing resin 102 from the outside. When the intruded moisture reaches the semiconductor element 104, the semiconductor element 104 becomes defective.

また、大きな温度変化の繰り返しが予測される自動車の内部に回路装置１００が適用されると、上記した問題が顕在化する傾向にあった。また、半導体素子１０４が動作に伴う発熱が大きいものであると、温度変化に伴う膨張・収縮により、ランド１０２と封止樹脂１０３との間の間隙が大きくなり、回路装置１００の耐湿性が更に低下する傾向にあった。   In addition, when the circuit device 100 is applied to the interior of an automobile where repeated large temperature changes are predicted, the above-described problem tends to become apparent. Further, if the semiconductor element 104 generates a large amount of heat due to operation, the gap between the land 102 and the sealing resin 103 increases due to expansion / contraction due to temperature change, and the moisture resistance of the circuit device 100 is further increased. There was a tendency to decrease.

更に、半導体素子１０４の外部への流出を防止するための溝領域をランド１０２の外周端部付近に設けると、ランド１０２の平面的なサイズが大きくなり、回路装置１００全体の大型化を招く問題があった。   Further, if a groove region for preventing the semiconductor element 104 from flowing out is provided in the vicinity of the outer peripheral end of the land 102, the planar size of the land 102 increases, leading to an increase in the size of the entire circuit device 100. was there.

本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、封止樹脂とアイランドの接合強度を高め耐湿性が向上された半導体装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems. A main object of the present invention is to provide a semiconductor device having improved bonding strength between a sealing resin and an island and improved moisture resistance, and a method for manufacturing the same.

本発明の半導体装置は、半導体素子と、上面および下面を有し、前記上面に前記半導体素子が固着されるアイランドと、前記半導体素子と電気的に接続されるリードと、前記半導体素子、前記アイランドおよび前記リードを被覆する封止樹脂と、前記アイランドと連結部を経由して連結されると共に、下面および側面が前記封止樹脂から外部に露出するタブと、前記アイランドの外周端部および前記連結部を連続して前記半導体素子側に突出させた突出部と、を具備することを特徴とする。   The semiconductor device of the present invention has a semiconductor element, an island having an upper surface and a lower surface, the island to which the semiconductor element is fixed, the lead electrically connected to the semiconductor element, the semiconductor element, and the island And a sealing resin that covers the lead, a tab that is connected to the island via the connecting portion, and a lower surface and a side surface of the tab that are exposed to the outside from the sealing resin, an outer peripheral end of the island, and the connection And a projecting portion that continuously projects toward the semiconductor element.

本発明の半導体装置の製造方法は、アイランド、前記アイランドに一端が接近するリードおよび、連結部を経由して前記アイランドと連結されたタブが設けられたリードフレームを用意する第１工程と、前記アイランドに対してプレス加工を行い、前記アイランドの外周端部および前記連結部を連続して上方に突出させた突出部を設ける第２工程と、前記アイランドの上面に半導体素子を固着した後に、前記半導体素子と前記リードとを電気的に接続する第３工程と、前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する第４工程と、を具備することを特徴とする。   The method for manufacturing a semiconductor device of the present invention includes a first step of preparing an island, a lead having one end approaching the island, and a lead frame provided with a tab connected to the island via a connecting portion; A second step of pressing the island, and providing a projecting portion in which the outer peripheral end of the island and the connecting portion continuously project upward, and after fixing the semiconductor element on the upper surface of the island, A third step of electrically connecting the semiconductor element and the lead; and a fourth step of integrally covering the island, the lead and the semiconductor element with a sealing resin.

本発明に依れば、アイランドの外周端部を厚み方向に突出させた突出部を設けたので、この突出部により、半導体素子の固着に用いる接合材の流出が抑制される。更に、アイランドの表面に設けた溝領域により接合材の流出を抑制していた背景技術と比較すると、本発明の突出部に必要とされる面積は小さい。従って、アイランドの平面的な大きさを小さくして、半導体装置全体を小型化することができる。   According to the present invention, since the protruding portion is formed by protruding the outer peripheral end portion of the island in the thickness direction, the protruding portion suppresses the outflow of the bonding material used for fixing the semiconductor element. Furthermore, the area required for the protruding portion of the present invention is small compared with the background art in which the outflow of the bonding material is suppressed by the groove region provided on the surface of the island. Therefore, the planar size of the island can be reduced and the entire semiconductor device can be downsized.

更に、アイランドの外周端部に突出部を設けることで、アイランドと封止樹脂との界面の経路が長くなる。このことから、アイランドの下面が封止樹脂から外部に露出して、アイランドと封止樹脂の界面に水分が侵入しても、この界面の経路が長いので、両者の界面に侵入した水分は半導体素子に到達し難い。従って、本発明の半導体装置の耐湿性が向上されている。   Furthermore, by providing a protrusion at the outer peripheral end of the island, the path of the interface between the island and the sealing resin becomes longer. Therefore, even if the lower surface of the island is exposed to the outside from the sealing resin and moisture enters the interface between the island and the sealing resin, the path of this interface is long. It is difficult to reach the element. Therefore, the moisture resistance of the semiconductor device of the present invention is improved.

更にまた、本発明では、上記突出部の内側側面とアイランドの上面とが成す角を鋭角にすることで、封止樹脂とアイランド等との密着強度を向上させ、両者の間隙への水分の侵入を抑制している。更に、アイランドの側面と突出部の下面との角度を鋭角にすることによっても、同様の効果を奏することができる。   Furthermore, in the present invention, the angle formed by the inner side surface of the protruding portion and the upper surface of the island is made acute so that the adhesion strength between the sealing resin and the island is improved, and moisture enters the gap between the two. Is suppressed. Further, the same effect can be obtained by making the angle between the side surface of the island and the lower surface of the protruding portion an acute angle.

また、本発明の半導体装置の製造方法に依れば、プレス加工によりアイランドの外周端部を厚み方向に突出させた後に、このアイランドの上面に塗布された接合材を用いて半導体素子を実装している。従って、アイランドの外周部に設けた突出部がダムの如く機能するので、半導体素子をアイランドの上面に固着する際に、半固形状または液状の接合材がアイランドから外部に流出することを抑制できる。   Further, according to the method of manufacturing a semiconductor device of the present invention, after the outer peripheral end of the island is protruded in the thickness direction by press working, the semiconductor element is mounted using the bonding material applied to the upper surface of the island. ing. Therefore, since the protrusion provided on the outer periphery of the island functions like a dam, it is possible to suppress the semi-solid or liquid bonding material from flowing out of the island when the semiconductor element is fixed to the upper surface of the island. .

更に、アイランドの下方からプレス加工を行って上記突出部を成型することにより、封止樹脂から外部に露出するタブおよびアイランドの裏面を同一平面上に位置させることができる。従って、タブおよびアイランドの裏面を一体的に封止樹脂から外部に露出させることができるので、半田等の接合材を用いて回路装置の実装を行う際に、接合材を確実にタブに付着させて、接合材の溶着状況を容易に外部から目視確認することができる。   Furthermore, by pressing from below the island and molding the protruding portion, the tab exposed to the outside from the sealing resin and the back surface of the island can be positioned on the same plane. Accordingly, the back surface of the tab and the island can be integrally exposed from the sealing resin to the outside, so that when the circuit device is mounted using a bonding material such as solder, the bonding material is securely attached to the tab. Thus, the welding condition of the bonding material can be easily visually confirmed from the outside.

本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is expanded sectional drawing. 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。1A is a cross-sectional view of a semiconductor device according to the present invention, and FIG. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a top view, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is sectional drawing, (B) is sectional drawing, (C) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図であり、（Ｃ）は拡大された断面図であり、（Ｄ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) and (B) are sectional drawings, (C) is expanded sectional drawing, (D) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）〜（Ｃ）はアイランドの外周端部を上方に突出させる第１の方法により突出部を形成した場合のアイランドの形状を示す図であり、（Ｄ）〜（Ｆ）はアイランドの中央部付近を下方に突出させる第２の方法により突出部を形成した場合のアイランドの形状を示す図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A)-(C) is a figure which shows the shape of the island at the time of forming a protrusion part by the 1st method of protruding the outer peripheral edge part of an island upwards. (D)-(F) are figures which show the shape of an island at the time of forming a projection part by the 2nd method of projecting the central part vicinity of an island below. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is sectional drawing, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is sectional drawing, (B) is a top view. 背景技術の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of background art, (A) is a top view, (B) is sectional drawing.

＜第１の実施の形態＞
本形態では、図１および図２を参照して、半導体装置１０の構成および実装構造を説明する。 <First Embodiment>
In the present embodiment, the configuration and mounting structure of the semiconductor device 10 will be described with reference to FIGS.

図１を参照して、半導体装置１０の構造を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は断面図であり、図１（Ｃ）は突出部１４が設けられた部分を拡大された断面図である。   The structure of the semiconductor device 10 will be described with reference to FIG. 1A is a perspective view of the semiconductor device 10, FIG. 1B is a cross-sectional view, and FIG. 1C is an enlarged cross-sectional view of a portion where the protruding portion 14 is provided.

図１（Ａ）を参照して、本形態の半導体装置１０は、半導体素子１７と、半導体素子１７が実装されるアイランド１１と、金属細線１８を介して半導体素子１７と電気的に接続されたリード１２と、半導体素子１７等を封止する封止樹脂１９とを主要に有し、アイランド１１の周辺部に突出部１４を設けた構成となっている。   Referring to FIG. 1A, the semiconductor device 10 of this embodiment is electrically connected to the semiconductor element 17 through the semiconductor element 17, the island 11 on which the semiconductor element 17 is mounted, and the metal thin wire 18. The lead 12 and the sealing resin 19 that seals the semiconductor element 17 and the like are mainly included, and the protruding portion 14 is provided on the periphery of the island 11.

半導体素子１７としては、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等を採用可能である。例えば、半導体素子１７としてＭＯＳＦＥＴが採用されると、半導体素子１７の上面にゲート電極およびソース電極が設けられ、下面にドレイン電極が設けられる。また、半導体素子１７としてバイポーラトランジスタが採用されると、半導体素子１７の上面にベース電極およびエミッタ電極が設けられ、下面にコレクタ電極が設けられる。半導体素子１７の上面に形成された２つの電極は、各々がリード１２と金属細線１８を経由して接続される。半導体素子１７の裏面は導電性の接着材を介してアイランド１１の上面に固着される。   As the semiconductor element 17, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor), a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), or the like can be used. For example, when a MOSFET is employed as the semiconductor element 17, a gate electrode and a source electrode are provided on the upper surface of the semiconductor element 17, and a drain electrode is provided on the lower surface. When a bipolar transistor is employed as the semiconductor element 17, a base electrode and an emitter electrode are provided on the upper surface of the semiconductor element 17, and a collector electrode is provided on the lower surface. The two electrodes formed on the upper surface of the semiconductor element 17 are connected to each other via the lead 12 and the fine metal wire 18. The back surface of the semiconductor element 17 is fixed to the upper surface of the island 11 via a conductive adhesive.

また、半導体素子１７として、上面に多数の電極が設けられたＬＳＩを採用することができる。この場合は、ＬＳＩの電極に対応した数のリード１２が設けられ、この電極とリード１２とが金属細線１８と接続される。更に、ＬＳＩの裏面は、導電性または絶縁性の接合材２１を介してアイランド１１の上面に固着される。   Further, as the semiconductor element 17, an LSI having a large number of electrodes on the upper surface can be employed. In this case, the number of leads 12 corresponding to the electrodes of the LSI is provided, and the electrodes and the leads 12 are connected to the thin metal wires 18. Further, the back surface of the LSI is fixed to the upper surface of the island 11 via a conductive or insulating bonding material 21.

アイランド１１は、厚みが０．５ｍｍ程度の導電箔をエッチング加工または打ち抜き加工することで形成される。アイランド１１の平面的な大きさは、上面に実装される半導体素子１７よりも若干大きい程度である。例えば、半導体素子１７の平面的なサイズが５ｍｍ×５ｍｍの場合は、アイランド１１の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。   The island 11 is formed by etching or punching a conductive foil having a thickness of about 0.5 mm. The planar size of the island 11 is slightly larger than the semiconductor element 17 mounted on the upper surface. For example, when the planar size of the semiconductor element 17 is 5 mm × 5 mm, the planar size of the island 11 is about 5.5 mm × 5.5 mm.

リード１２は、アイランド１１と同様の方法により形成され、一端がアイランド１１の近傍に位置し、他端が封止樹脂１９から外部に露出している。封止樹脂１９から露出する部分のリード１２はガルウイング状に折り曲げ加工され、リード１２の下面の一部分はアイランド１１の下面と同一平面上に位置している。また、アイランド１１に接近する方のリード１２の端部は幅の広い接続部１３となっている。この接続部１３の上面に金属細線１８がワイヤボンディングされている。更に、アイランド１１からも連続してリード１２が外部に導出しているが、このリード１２は接続手段として用いられても良いし用いられなくても良い。   The lead 12 is formed by the same method as that for the island 11, and one end is located in the vicinity of the island 11 and the other end is exposed to the outside from the sealing resin 19. The portion of the lead 12 exposed from the sealing resin 19 is bent into a gull wing shape, and a part of the lower surface of the lead 12 is located on the same plane as the lower surface of the island 11. Further, the end portion of the lead 12 that is closer to the island 11 is a wide connecting portion 13. A thin metal wire 18 is wire bonded to the upper surface of the connecting portion 13. Further, the lead 12 is continuously led out from the island 11, but the lead 12 may or may not be used as a connecting means.

ここでは、アイランド１１に一端が接近する２つのリード１２が設けられて外部接続端子として機能している。半導体素子１７がディスクリート型のトランジスタである場合は、２つのリード１２とアイランド１１の裏面が外部接続端子として機能する。   Here, two leads 12 having one end approaching the island 11 are provided and function as external connection terminals. When the semiconductor element 17 is a discrete transistor, the two leads 12 and the back surface of the island 11 function as external connection terminals.

タブ１５は、アイランド１１と連続して形成されて、封止樹脂１９の下面および側面から外部に突出する部位である。ここでは、タブ１５は２つの連結部１６を介してアイランド１１と連続しており、タブ１５の下面とアイランド１１の下面は同一平面上に位置している。タブ１５は、半導体装置１０を実装する際に、実装に用いられる半田等の接合材がアイランド１１に良好に溶着されたか否かを判断するために設けられた部位である。この詳細は後述する。   The tab 15 is a portion that is formed continuously with the island 11 and protrudes from the lower surface and side surface of the sealing resin 19. Here, the tab 15 is continuous with the island 11 via the two connecting portions 16, and the lower surface of the tab 15 and the lower surface of the island 11 are located on the same plane. The tab 15 is a part provided to determine whether or not a bonding material such as solder used for mounting is favorably welded to the island 11 when the semiconductor device 10 is mounted. Details of this will be described later.

突出部１４は、アイランド１１の外周端部を半導体素子１７側に突出させた部位である。図１（Ａ）を参照すると、四角形状のアイランド１１の外周端部の殆どに突出部１４が設けられている。しかしながら、アイランド１１とリード１２とが連続する箇所およびアイランド１１と連結部１６とが連続する箇所には突出部１４が設けられていない。これは、突出部１４の製造方法上に理由による。具体的には、本形態では、アイランド１１の外周端部を下方から上方に向かってプレス加工（コイニング）することにより、突出部１４を設けている。従って、リード１２の不必要な変形を防止するために、アイランド１１とリード１２とが連続する箇所に対してはプレス加工が行われず、この部分には突出部１４は設けられない。同様の理由により、連結部１６とアイランド１１とが連続する箇所にも突出部１４は設けられない。また、突出部１４は、アイランド１１とタブ１５とを連結させる連結部１６の端部にも設けられている。   The protruding portion 14 is a portion where the outer peripheral end portion of the island 11 is protruded toward the semiconductor element 17 side. Referring to FIG. 1 (A), a protrusion 14 is provided at almost the outer peripheral end of the quadrangular island 11. However, the protruding portion 14 is not provided at a location where the island 11 and the lead 12 are continuous and a location where the island 11 and the connecting portion 16 are continuous. This is because of the manufacturing method of the protrusion 14. Specifically, in this embodiment, the protruding portion 14 is provided by pressing (coining) the outer peripheral end of the island 11 from below to above. Therefore, in order to prevent unnecessary deformation of the lead 12, no press work is performed on a portion where the island 11 and the lead 12 are continuous, and the protruding portion 14 is not provided at this portion. For the same reason, the protruding portion 14 is not provided at a place where the connecting portion 16 and the island 11 are continuous. Further, the protruding portion 14 is also provided at an end portion of the connecting portion 16 that connects the island 11 and the tab 15.

連結部１６の上面には、凹状部２２が設けられている。この凹状部２２は、プレス加工により連結部１６の上面を部分的に窪ませた領域である。凹状部２２を連結部１６の上面に形成することで、アイランド１１の上面に塗布された液状の接合材が、連結部１６の上面を経由して外部に流出することを防止することができる。即ち、連結部１６の上面に於いては、両側に設けられた突出部１４および凹状部２２により接合材の流出が抑制されている。また、凹状部２２は、アイランド１１と連続して設けられたリード１２の上面に設けられても良い。   A concave portion 22 is provided on the upper surface of the connecting portion 16. The concave portion 22 is a region where the upper surface of the connecting portion 16 is partially depressed by press working. By forming the concave portion 22 on the upper surface of the connecting portion 16, the liquid bonding material applied to the upper surface of the island 11 can be prevented from flowing out via the upper surface of the connecting portion 16. That is, on the upper surface of the connecting portion 16, the outflow of the bonding material is suppressed by the protruding portions 14 and the concave portions 22 provided on both sides. Further, the concave portion 22 may be provided on the upper surface of the lead 12 provided continuously with the island 11.

ここでは、離間して設けた２つの連結部１６を介してタブ１５とアイランド１１とが連結されている。そして、連結部１６同士の間には、アイランド１１の材料である導電箔を貫通して設けた貫通部２３が位置している。この貫通部２３には封止樹脂１９が充填されている。このようにアイランド１１とタブ１５との間に貫通部２３を設けることにより、貫通部２３に封止樹脂１９が充填され、アイランド１１およびタブ１５と封止樹脂１９との密着強度が向上される。   Here, the tab 15 and the island 11 are connected via two connecting portions 16 provided apart from each other. And between the connection parts 16, the penetration part 23 which penetrated and provided the electrically conductive foil which is the material of the island 11 is located. The through portion 23 is filled with a sealing resin 19. Thus, by providing the penetration part 23 between the island 11 and the tab 15, the penetration resin 23 is filled with the sealing resin 19, and the adhesion strength between the island 11 and the tab 15 and the sealing resin 19 is improved. .

図１（Ｂ）を参照して、アイランド１１に設けられる突出部１４を詳述する。ここでは、アイランド１１の両端に突出部１４が設けられ、この突出部１４で囲まれる領域の内側のアイランド１１の上面に半導体素子１７が固着されている。半導体素子１７は接合材２１を介してアイランド１１の上面に固着され、この接合材２１としては半田、導電ペーストが採用される。具体的な突出部１４の幅Ｌ１は、例えば０．１０ｍｍ〜０．３０ｍｍ（代表的には０．２０ｍｍ程度）の範囲である。また、アイランド１１の上面から突出部１４が上方に突出する長さＬ２（突出部の高さ）は、例えば０．１０ｍｍ〜０．１５ｍｍ（代表的には０．１２５ｍｍ程度）である。アイランド１１の外周端部に突出部１４を設けることにより、実装時に半固形状または液状となる接合材２１の外部への流出が防止されている。更に、突出部１４を設けることで、突出部１４の下方に封止樹脂１９が回り込み、アイランド１１の封止樹脂１９からの離脱が抑制されている。   With reference to FIG. 1 (B), the protrusion part 14 provided in the island 11 is explained in full detail. Here, protrusions 14 are provided at both ends of the island 11, and the semiconductor element 17 is fixed to the upper surface of the island 11 inside the region surrounded by the protrusions 14. The semiconductor element 17 is fixed to the upper surface of the island 11 via a bonding material 21. As the bonding material 21, solder or conductive paste is employed. The specific width L1 of the protrusion 14 is, for example, in the range of 0.10 mm to 0.30 mm (typically about 0.20 mm). The length L2 (the height of the protruding portion) at which the protruding portion 14 protrudes upward from the upper surface of the island 11 is, for example, 0.10 mm to 0.15 mm (typically about 0.125 mm). By providing the protruding portion 14 at the outer peripheral end portion of the island 11, the outflow of the bonding material 21 that is semi-solid or liquid at the time of mounting to the outside is prevented. Furthermore, by providing the projecting portion 14, the sealing resin 19 wraps under the projecting portion 14 and the detachment of the island 11 from the sealing resin 19 is suppressed.

本形態では、半導体素子１７が被覆されるように、アイランド１１の上面にポッティング樹脂２０が形成されている。このポッティング樹脂２０は、半導体素子１７の耐湿性を向上させる機能を有する。本形態では、突出部１４を設けることにより耐湿性が向上されているので、このポッティング樹脂２０を省いて半導体装置１０を構成することもできる。   In this embodiment, a potting resin 20 is formed on the upper surface of the island 11 so as to cover the semiconductor element 17. The potting resin 20 has a function of improving the moisture resistance of the semiconductor element 17. In this embodiment, since the moisture resistance is improved by providing the protruding portion 14, the semiconductor device 10 can be configured by omitting the potting resin 20.

図１（Ｃ）は、図１（Ｂ）にて点線の円で囲まれた領域を拡大した断面図である。この図を参照して、突出部１４とアイランド１１とが接触する箇所は鋭角に形成されており、このことにより、半導体装置１０の耐湿性が向上する利点がある。具体的には、突出部１４の表面は、上面１４Ａと、下面１４Ｂと外側側面１４Ｃと内側側面１４Ｄとから成る。同様に、アイランド１１の表面は、上面１１Ａと下面１１Ｂと側面１１Ｃとから成る。   FIG. 1C is an enlarged cross-sectional view of a region surrounded by a dotted circle in FIG. With reference to this figure, the part where the protrusion 14 and the island 11 contact is formed at an acute angle, which has the advantage of improving the moisture resistance of the semiconductor device 10. Specifically, the surface of the protrusion 14 includes an upper surface 14A, a lower surface 14B, an outer side surface 14C, and an inner side surface 14D. Similarly, the surface of the island 11 includes an upper surface 11A, a lower surface 11B, and a side surface 11C.

本形態では、アイランドの側面１１Ｃと、突出部１４の下面１４Ｂとが成す角度Ａを鋭角（例えば８０度以上９０度未満）としている。このように、角度Ａを鋭角にすることで、アイランド１１の側面１１Ｃおよび突出部１４の下面１４Ｂと、封止樹脂１９との密着強度が向上する。従って、アイランド１１と封止樹脂１９との間隙が小さくなり、水分の侵入が抑制される。角度Ａが９０度以上であると、上述した密着の効果が小さくなる。一方、角度Ａが８０度未満となると、打ち抜き金型を用いて突出部１４を形成する工程にて、突出部１４を形成した後のアイランド１１からの打ち抜き金型の抜けが困難になることが予想される。   In this embodiment, an angle A formed by the side surface 11C of the island and the lower surface 14B of the protruding portion 14 is an acute angle (for example, 80 degrees or more and less than 90 degrees). Thus, by making the angle A an acute angle, the adhesion strength between the side surface 11C of the island 11 and the lower surface 14B of the protrusion 14 and the sealing resin 19 is improved. Accordingly, the gap between the island 11 and the sealing resin 19 is reduced, and moisture intrusion is suppressed. When the angle A is 90 degrees or more, the above-described adhesion effect is reduced. On the other hand, when the angle A is less than 80 degrees, it is difficult to remove the punching die from the island 11 after forming the protruding portion 14 in the step of forming the protruding portion 14 using the punching die. is expected.

更に本形態では、アイランド１１の上面１１Ａと突出部１４の内側側面１４Ｄとが成す角度Ｂも鋭角（例えば８０度以上９０度未満）である。このことにより、上面１１Ａと内側側面１４Ｄとの間に封止樹脂１９が嵌合して、アイランド１１と封止樹脂１９との密着強度が向上し、両者の界面への外部からの水分の侵入が抑制される。ここで、角度Ｂが８０度未満であると、上面１１Ａと内側側面１４Ｄとの間の空間への封止樹脂１９の充填が困難になる。一方、角度Ｂが９０度以上であると、上記した嵌合の効果が充分で無くなることが予測される。   Furthermore, in this embodiment, the angle B formed by the upper surface 11A of the island 11 and the inner side surface 14D of the protrusion 14 is also an acute angle (for example, 80 degrees or more and less than 90 degrees). As a result, the sealing resin 19 is fitted between the upper surface 11A and the inner side surface 14D, the adhesion strength between the island 11 and the sealing resin 19 is improved, and moisture enters from the outside to the interface between the two. Is suppressed. Here, when the angle B is less than 80 degrees, it becomes difficult to fill the space between the upper surface 11A and the inner side surface 14D with the sealing resin 19. On the other hand, when the angle B is 90 degrees or more, it is predicted that the above-described fitting effect is not sufficient.

また、図では、角度Ａおよび角度Ｂの両方が鋭角となっているが、どちらか一方のみが鋭角に形成され、他方が略直角または鈍角に形成されても良い。   In the drawing, both the angle A and the angle B are acute angles, but only one of them may be formed at an acute angle and the other may be formed at a substantially right angle or an obtuse angle.

更に、上述した角度Ａや角度Ｂを鋭角にすることで、これらの角度が直角または鈍角である場合と比較して、外部から半導体素子１７に到達するまでの、アイランド１１と封止樹脂１９との界面の経路が長くなる。従って、アイランド１１と封止樹脂１９との間に外部から水分が進入しても、半導体素子１７に到達するまでの時間が長くなるので、半導体装置１０の寿命を延ばすことができる。   Furthermore, by making the angle A and the angle B described above acute, the island 11 and the sealing resin 19 until reaching the semiconductor element 17 from the outside, compared to the case where these angles are right angles or obtuse angles, The path of the interface becomes longer. Therefore, even if moisture enters between the island 11 and the sealing resin 19 from the outside, it takes a long time to reach the semiconductor element 17, so that the life of the semiconductor device 10 can be extended.

次に、図２を参照して、上述した構成の半導体装置１０が実装基板４０に実装された構成を説明する。図２（Ａ）は実装構造を示す断面図であり、図２（Ｂ）は半導体装置１０の裏面を示す平面図である。   Next, a configuration in which the semiconductor device 10 having the above-described configuration is mounted on the mounting substrate 40 will be described with reference to FIG. 2A is a cross-sectional view illustrating the mounting structure, and FIG. 2B is a plan view illustrating the back surface of the semiconductor device 10.

図２（Ａ）を参照して、上述した構成の半導体装置１０は、半田等の固着材４２を介して、実装基板４０に実装される。実装基板４０の上面には所定形状の導電パターン４１がパターニングされており、溶融された液状または半固形状の固着材４２を用いて、半導体装置１０は、パッド形状の導電パターン４１に固着される。ここでは、リード１２およびアイランド１１の下面が、導電パターン４１に固着されている。   With reference to FIG. 2A, the semiconductor device 10 having the above-described configuration is mounted on a mounting substrate 40 via a fixing material 42 such as solder. A conductive pattern 41 having a predetermined shape is patterned on the upper surface of the mounting substrate 40, and the semiconductor device 10 is fixed to the pad-shaped conductive pattern 41 using a molten liquid or semi-solid fixing material 42. . Here, the lower surface of the lead 12 and the island 11 is fixed to the conductive pattern 41.

封止樹脂１９から外部に導出するリード１２の下面は、パッド状の導電パターン４１に接合されている。ここで、外部に導出する部分のリード１２はガルウイング形状に折り曲げ加工されており、リード１２の端部の下面は、封止樹脂１９の下面と略同一平面上に位置している。   The lower surface of the lead 12 led out from the sealing resin 19 is bonded to a pad-like conductive pattern 41. Here, the lead 12 of the portion led out to the outside is bent into a gull wing shape, and the lower surface of the end portion of the lead 12 is positioned substantially on the same plane as the lower surface of the sealing resin 19.

上面に半導体素子１７が実装されたアイランド１１の下面は、封止樹脂１９の下面から外部に露出して、固着材４２を介して導電パターン４１に接合されている。また、連結部１６を経由して連結されたタブ１５の下面及び側面にも、固着材４２が付着している。このように、アイランド１１と連結されて封止樹脂１９から側方に突出するタブ１５を設け、このタブ１５に付着した固着材４２を目視確認することで、アイランド１１の下面の接合状況の良否を容易に知ることができる。即ち、タブ１５の側方まで固着材４２が付着していたら、アイランド１１の下面にも充分に固着材４２が行き渡っていることが予測される。一方、タブ１５に固着材４２が付着していなければ、アイランド１１の下方にも固着材４２が充分に行き渡っていないことが予測される。   The lower surface of the island 11 on which the semiconductor element 17 is mounted on the upper surface is exposed to the outside from the lower surface of the sealing resin 19 and is bonded to the conductive pattern 41 via the fixing material 42. Further, the fixing material 42 is also attached to the lower surface and the side surface of the tab 15 connected via the connecting portion 16. In this way, the tab 15 that is connected to the island 11 and protrudes laterally from the sealing resin 19 is provided, and the fixing material 42 attached to the tab 15 is visually confirmed, so that the bonding state of the lower surface of the island 11 is good or bad. Can be easily known. That is, if the fixing material 42 adheres to the side of the tab 15, it is predicted that the fixing material 42 has sufficiently spread to the lower surface of the island 11. On the other hand, if the fixing material 42 does not adhere to the tab 15, it is predicted that the fixing material 42 does not sufficiently spread below the island 11.

図２（Ｂ）を参照して、封止樹脂１９の裏面には、アイランド１１の裏面とタブ１５の裏面が連結部１６を経由して連続した状態で露出している。上記した固着材４２の目視確認を行う上で重要なことは、アイランド１１とタブ１５とが連続して封止樹脂１９から外部に露出していることである。両者が連続して一体に封止樹脂１９から外部に露出していることで、アイランド１１に半固形状または液状の固着材を塗布すると、塗布された固着材は、連結部１６を経由してタブ１５まで到達する。これは、アイランド１１およびタブ１５を構成している導電材料（例えば銅）の固着材４２の濡れ性が良いからである。そして、タブ１５に固着材が到達したことを目視で確認することで、アイランド１１の裏面に充分に固着材が溶着されたことを確認することができる。   With reference to FIG. 2B, the back surface of the island 11 and the back surface of the tab 15 are exposed on the back surface of the sealing resin 19 via the connecting portion 16. What is important for visual confirmation of the fixing material 42 described above is that the island 11 and the tab 15 are continuously exposed from the sealing resin 19 to the outside. When the semi-solid or liquid fixing material is applied to the island 11 because the both are continuously and integrally exposed from the sealing resin 19, the applied fixing material passes through the connecting portion 16. Tab 15 is reached. This is because the conductive material (for example, copper) fixing material 42 constituting the island 11 and the tab 15 has good wettability. Then, by visually confirming that the fixing material has reached the tab 15, it can be confirmed that the fixing material is sufficiently welded to the back surface of the island 11.

一方、アイランド１１とタブ１５とが連続せずに途切れて封止樹脂１９から露出すると、樹脂を主材料とする封止樹脂１９の固着材の濡れ性は一般的に悪いので、アイランド１１に塗布された固着材はタブ１５まで到達しない。従って、固着材４２の溶着の良否判断を、タブ１５を用いて行うことができなくなる。   On the other hand, if the island 11 and the tab 15 are disconnected from each other and exposed from the sealing resin 19, the wettability of the fixing material of the sealing resin 19 whose main material is resin is generally poor, so that the island 11 and the tab 15 are applied to the island 11. The adhered fixing material does not reach the tab 15. Therefore, it is impossible to determine whether or not the fixing material 42 is welded using the tab 15.

＜第２の実施の形態＞
本形態では、第１の実施の形態にて構造を説明した半導体装置の製造方法を説明する。 <Second Embodiment>
In this embodiment, a method for manufacturing a semiconductor device whose structure is described in the first embodiment will be described.

第１工程：図３参照
本工程では、リードフレーム５０を加工することにより、複数のユニット６１を設ける。図３（Ａ）はリードフレーム５０全体を示す平面図であり、図３（Ｂ）は１つのユニット６１を斜め上方から見た斜視図である。 First Step: See FIG. 3 In this step, a plurality of units 61 are provided by processing the lead frame 50. FIG. 3A is a plan view showing the entire lead frame 50, and FIG. 3B is a perspective view of one unit 61 as viewed obliquely from above.

図３（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の導電箔に対して、プレス加工やエッチングを行うことで、数十個〜数百個のユニット６１が外枠５１の内部に設けられたリードフレーム５０を形成する。ここでユニットとは、１つの半導体装置を構成する要素単位のことである。図では、額縁状の外枠５１と連結された９個のユニット６１が開示されているが、外枠５１の内部にマトリックス状に多数個のユニット６１が設けられても良い。   Referring to FIG. 3 (A), dozens to hundreds of units 61 are placed inside the outer frame 51 by pressing or etching a conductive foil having a thickness of, for example, about 0.5 mm. The provided lead frame 50 is formed. Here, the unit is an element unit constituting one semiconductor device. In the figure, nine units 61 connected to the frame-shaped outer frame 51 are disclosed, but a large number of units 61 may be provided in a matrix in the outer frame 51.

リードフレーム５０を所定の形状に成形するための加工方法としては、プレス加工またはエッチング加工が考えられるが、プレス加工の方が加工が容易であり低コストで行えるので好適である。リードフレーム５０の材料としては、銅または鉄を主材料とする金属や合金が採用される。   As a processing method for forming the lead frame 50 into a predetermined shape, press processing or etching processing can be considered. However, the press processing is preferable because the processing is easy and can be performed at low cost. As a material of the lead frame 50, a metal or an alloy mainly composed of copper or iron is employed.

図３（Ｂ）を参照して、ユニット６１は、アイランド１１、リード１２およびタブ１５等を主要に具備している。   With reference to FIG. 3B, the unit 61 mainly includes an island 11, a lead 12, a tab 15, and the like.

アイランド１１は四角形状に形成され、その平面的な大きさは上面に載置される半導体素子よりも若干大きな程度であり、例えば５ｍｍ×５ｍｍ程度である。また、リード１２の端部には、部分的に幅広に形成された接続部１３が形成されている。更に、リード１２の他端はリードフレーム５０の外枠５１に連結されている。中央部に位置するリード１２は、アイランド１１から外枠５１まで連続して延在して、両者を連結している。   The island 11 is formed in a quadrangular shape, and its planar size is slightly larger than the semiconductor element placed on the upper surface, for example, about 5 mm × 5 mm. Further, a connection portion 13 that is partially formed wide is formed at the end portion of the lead 12. Further, the other end of the lead 12 is connected to the outer frame 51 of the lead frame 50. The lead 12 located in the central portion extends continuously from the island 11 to the outer frame 51 and connects the two.

タブ１５は、上記したアイランド１１等と同様の加工方法により形成され、その幅はアイランド１１と略同様である。タブ１５とアイランド１１とは、２つの連結部１６を経由して連続している。更に、連結部１６同士の間には、アイランド１１等の材料である導電箔を貫通して設けた貫通部２３が位置している。   The tab 15 is formed by the same processing method as the island 11 and the like, and the width thereof is substantially the same as that of the island 11. The tab 15 and the island 11 are continuous via the two connecting portions 16. Further, a through portion 23 provided through a conductive foil made of a material such as the island 11 is located between the connecting portions 16.

第２工程：図４および図５参照
本工程では、アイランド１１の外周端部に突出部１４を設け、更に、この突出部１４を内側に曲折させる。 Second Step: See FIGS. 4 and 5 In this step, the protruding portion 14 is provided at the outer peripheral end of the island 11, and the protruding portion 14 is further bent inward.

先ず本工程では、図４を参照して、アイランド１１の外周端部を部分的に上方に突出させて、突出部１４を形成する。図４（Ａ）及び図４（Ｂ）は本工程を示す断面図であり、図４（Ｃ）は突出部１４が形成された後のアイランド１１の斜視図である。   First, in this step, referring to FIG. 4, the outer peripheral end portion of the island 11 is partially protruded upward to form the protruding portion 14. 4 (A) and 4 (B) are cross-sectional views showing this step, and FIG. 4 (C) is a perspective view of the island 11 after the protrusions 14 are formed.

図４（Ａ）を参照して、ここでは、打ち抜き金型を用いたプレス加工をアイランド１１に対して行う。このプレス加工は、再プレスまたはコイニングとも呼ばれている。ここで使用される打ち抜き金型は、アイランド１１の上面中央部を上方から押さえ込む上金型５３と、アイランド１１の外周端部を下方から上方に押圧する下金型５４とから成る。アイランド１１の外周端部に対応する領域の下金型５４の上部には、当接面５２が設けられている。この当接面５２は、外側に向かって下方に傾斜する勾配を有する面である。当接面５２をこのように傾斜面にすることで、本工程で形成される突出部１４の下面と、アイランド１１の側面とが成す角を鋭角にすることができる。   Referring to FIG. 4A, here, the island 11 is subjected to press working using a punching die. This pressing is also called re-pressing or coining. The punching die used here includes an upper die 53 that presses the center of the upper surface of the island 11 from above, and a lower die 54 that presses the outer peripheral end of the island 11 upward from below. A contact surface 52 is provided on the upper part of the lower mold 54 in a region corresponding to the outer peripheral end of the island 11. The abutting surface 52 is a surface having a gradient that inclines downward toward the outside. By making the contact surface 52 inclined as described above, the angle formed by the lower surface of the projecting portion 14 formed in this step and the side surface of the island 11 can be an acute angle.

図４（Ｂ）を参照して、次に、下金型５４を上昇させて、突出部１４を形成する。ここでは、下金型５４の当接面５２でアイランド１１の外周端部を上方向に突出させて、突出部１４を形成する。突出部１４の上面は、アイランド１１の中央部付近の上面に対して、例えば０．１０ｍｍ〜０．１５ｍｍ程度上方に突出する。更に、突出部１４は、アイランド１１の外周端部から例えば０．１０ｍｍ〜０．３０ｍｍ内側の領域を突出させて設けられている。   Referring to FIG. 4B, next, the lower mold 54 is raised to form the protruding portion 14. Here, the projecting portion 14 is formed by projecting the outer peripheral end portion of the island 11 upward at the contact surface 52 of the lower mold 54. The upper surface of the protrusion 14 protrudes upward, for example, by about 0.10 mm to 0.15 mm with respect to the upper surface near the center of the island 11. Further, the protruding portion 14 is provided so as to protrude, for example, a region on the inner side of 0.10 mm to 0.30 mm from the outer peripheral end portion of the island 11.

図４（Ｃ）は上記工程により突出部１４が設けられたアイランド１１等を示す斜視図である。ここでは、アイランド１１の外周端部の殆どの領域に突出部１４が設けられているが、リード１２等が連続する部分のアイランド１１の外周端部には突出部１４は設けられていない。具体的には、アイランド１１とリード１２とが連続する部分、アイランド１１と連結部１６とが連続する部分には、突出部１４が設けられていない。この理由は、本工程では、アイランド１１の中央部付近を上方から下方に押圧するのではなく、アイランド１１の外周端部を下方から上方に押圧して突出部１４を形成しているからである。上記した連続部分に対して、図４（Ａ）の様な形状の下金型５４を用いて下方から押圧力を加えると、リード１２や連結部１６が不必要に厚み方向に変形してしまう恐れがある。   FIG. 4C is a perspective view showing the island 11 and the like provided with the protrusions 14 by the above process. Here, the protruding portion 14 is provided in almost the entire region of the outer peripheral end portion of the island 11, but the protruding portion 14 is not provided in the outer peripheral end portion of the island 11 where the leads 12 and the like are continuous. Specifically, the protruding portion 14 is not provided in a portion where the island 11 and the lead 12 are continuous and a portion where the island 11 and the connecting portion 16 are continuous. This is because, in this step, the projecting portion 14 is formed by pressing the outer peripheral end of the island 11 upward from below rather than pressing the vicinity of the center of the island 11 downward. . When a pressing force is applied to the above-described continuous portion from below using a lower die 54 having a shape as shown in FIG. 4A, the lead 12 and the connecting portion 16 are unnecessarily deformed in the thickness direction. There is a fear.

更に、突出部１４は、連結部１６の両側辺にも連続して形成される。このように連結部１６の両側辺にも突出部１４を設けることにより、半田等の接合材を用いてアイランドの上面に半導体素子を固着する際に、液状の半田が連結部１６の上面から外部に漏出することを防止することができる。   Further, the protruding portion 14 is continuously formed on both sides of the connecting portion 16. By providing the protrusions 14 on both sides of the connecting portion 16 as described above, when the semiconductor element is fixed to the upper surface of the island using a bonding material such as solder, the liquid solder is externally applied from the upper surface of the connecting portion 16. It is possible to prevent leakage.

図５を参照して、次に、突出部１４をアイランド１１の内側方向に傾斜させる。図５（Ａ）および図５（Ｂ）は本工程を示す断面図であり、図５（Ｃ）は突出部１４を拡大した断面図であり、図５（Ｄ）はアイランド１１の斜視図である。   Next, referring to FIG. 5, the protrusion 14 is inclined in the inner direction of the island 11. 5A and 5B are cross-sectional views showing this process, FIG. 5C is an enlarged cross-sectional view of the protruding portion 14, and FIG. 5D is a perspective view of the island 11. is there.

図５（Ａ）および図５（Ｂ）を参照して、先ず、突出部１４に対して押圧力を加えて、アイランド１１の内側の方向に突出部１４を傾斜させる。突出部１４に対応する領域の金型５５には、当接面５６が設けられている。この当接面５６は、下方に向かって拡大する傾斜面であり、湾曲面でも良いし平坦面でも良い。   With reference to FIGS. 5A and 5B, first, a pressing force is applied to the projecting portion 14 to incline the projecting portion 14 toward the inner side of the island 11. A contact surface 56 is provided on the mold 55 in a region corresponding to the protruding portion 14. The contact surface 56 is an inclined surface that expands downward, and may be a curved surface or a flat surface.

上記した構成の金型５５を下方に移動させると、金型５５の下部に設けた当接面５６が、アイランド１１の外周部に設けた突出部１４の上端に接触する。両者が接触した後に、金型５５を更に下降させると、突出部１４の上端部に、外側から内側に押し込む応力が作用する。その結果、アイランド１１の内側に向かって突出部１４全体が傾斜する。   When the mold 55 having the above-described configuration is moved downward, the contact surface 56 provided at the lower part of the mold 55 comes into contact with the upper end of the protrusion 14 provided on the outer peripheral part of the island 11. When the mold 55 is further lowered after the two come into contact with each other, a stress that pushes inwardly from the outside acts on the upper end portion of the protruding portion 14. As a result, the entire protrusion 14 is inclined toward the inside of the island 11.

図５（Ｃ）を参照して、上記工程により傾斜された突出部１４の形状を詳述する。先ず、突出部１４は、上面１４Ａ、下面１４Ｂ、外側側面１４Ｃおよび内側側面１４Ｄを有する。同様に、アイランド１１は、上面１１Ａ、下面１１Ｂおよび側面１１Ｃを有する。   With reference to FIG.5 (C), the shape of the protrusion part 14 inclined by the said process is explained in full detail. First, the protrusion 14 has an upper surface 14A, a lower surface 14B, an outer side surface 14C, and an inner side surface 14D. Similarly, the island 11 has an upper surface 11A, a lower surface 11B, and a side surface 11C.

そして、コイニング等を行う上記工程により、突出部１４が有する側面とアイランド１１が有する面とが成す角が鋭角と成っている。このことにより、アイランド１１および突出部１４と、後の工程で形成される封止樹脂との密着強度が向上され、製造される半導体装置の耐湿性が向上される利点がある。   And the angle which the side which the protrusion part 14 has, and the surface which the island 11 has is formed in the said process which performs coining etc. has become an acute angle. As a result, there is an advantage that the adhesion strength between the island 11 and the projecting portion 14 and the sealing resin formed in a later process is improved, and the moisture resistance of the manufactured semiconductor device is improved.

先ず、突出部１４の下面１４Ｂとアイランド１１の側面１１Ｃとが成す角Ａの角度は鋭角であり、具体的には例えば８０度以上９０度未満の範囲である。この形状は、図４（Ａ）等に示した当接面５２を有する下金型５４を用いることにより実現される。この角度Ａが９０度以上であると、後の工程で形成される封止樹脂とアイランド１１等との密着強度が充分でない問題が予測される。更に、角度Ａが８０度未満であると、下金型５４が過度にアイランド１１等に嵌合してしまい、下金型５４を用いたプレス加工の後に、下金型５４のアイランド１１からの抜けが容易でない恐れがある。   First, the angle A formed by the lower surface 14B of the projecting portion 14 and the side surface 11C of the island 11 is an acute angle, specifically, for example, in the range of 80 degrees to less than 90 degrees. This shape is realized by using the lower mold 54 having the contact surface 52 shown in FIG. If the angle A is 90 degrees or more, a problem that the adhesion strength between the sealing resin formed in a later process and the island 11 is not sufficient is predicted. Furthermore, if the angle A is less than 80 degrees, the lower mold 54 is excessively fitted to the island 11 and the like, and after pressing using the lower mold 54, the lower mold 54 is moved from the island 11. There is a possibility that it is not easy to pull out.

更に、突出部１４の内側側面１４Ｄとアイランド１１の上面１１Ａとが成す角Ｂの角度も鋭角であり、例えば、８０度以上９０度未満の範囲である。この形状は、図５（Ｂ）に示す金型５５を用いて実現される。この角度Ｂが９０度以上であると、後の工程で形成される封止樹脂と突出部１４との密着強度が充分でなくなる恐れがある。また、角度Ｂが８０度未満であると、上面１１Ａと内側側面１４Ｄとの間の領域が狭くなり、封止樹脂を形成する工程でこの領域に充分に封止樹脂が行き渡らない問題が予測される。   Furthermore, the angle B formed by the inner side surface 14D of the protrusion 14 and the upper surface 11A of the island 11 is also an acute angle, for example, in the range of 80 degrees or more and less than 90 degrees. This shape is realized using a mold 55 shown in FIG. If the angle B is 90 degrees or more, the adhesion strength between the sealing resin formed in the subsequent process and the protruding portion 14 may not be sufficient. Further, when the angle B is less than 80 degrees, the region between the upper surface 11A and the inner side surface 14D becomes narrow, and a problem that the sealing resin does not sufficiently reach this region in the process of forming the sealing resin is predicted. The

図５（Ｄ）に本工程を経たアイランド１１の斜視図を示す。ここでは、連結部１６の上面を部分的に窪ませた凹状部２２が設けられている。この凹状部２２は、ダイシング、プレス加工またはエッチングにより形成される。この凹状部２２を設けることにより、後の工程で用いられる液状の接合材がこの凹状部２２に流れ込み、接合材の外部への流出が防止される。   FIG. 5D shows a perspective view of the island 11 that has undergone this process. Here, a concave portion 22 in which the upper surface of the connecting portion 16 is partially recessed is provided. The concave portion 22 is formed by dicing, pressing, or etching. By providing the concave portion 22, the liquid bonding material used in the subsequent process flows into the concave portion 22, and the outflow of the bonding material to the outside is prevented.

図６を参照して、上記した突出部１４の形成方法を検討する。突出部１４を形成する方法として２つの方法が考えられる。第１の方法は、上述したようにアイランド１１の外周端部を下方から上方に押圧して突出部１４を設ける方法である。第２の方法は、アイランド１１の中央部を下方に窪ますことで突出部１４を設ける方法である。どちらの方法によっても突出部１４を設けることは可能であるが、以下に述べる理由により第１の方法の方が好適である。   With reference to FIG. 6, the formation method of the above-mentioned protrusion part 14 is examined. Two methods are conceivable as a method of forming the protrusion 14. The first method is a method of providing the projecting portion 14 by pressing the outer peripheral end portion of the island 11 upward from below as described above. The second method is a method in which the projecting portion 14 is provided by recessing the central portion of the island 11 downward. Although it is possible to provide the protrusions 14 by either method, the first method is preferable for the reason described below.

図６（Ａ）〜図６（Ｃ）は上述した第１の方法により形成されたアイランド１１等の平面図、断面図および斜視図である。   FIGS. 6A to 6C are a plan view, a cross-sectional view, and a perspective view of the island 11 and the like formed by the first method described above.

先ず、図６（Ａ）を参照して、アイランド１１の外周端部に不連続に突出部１４は設けられている。即ち、アイランド１１とリード１２とが連続する部分、アイランド１１と連結部１６とが連続する部分には、突出部１４は設けられていない。この理由は、上述したように、アイランド１１の外周端部を下方から押圧することにより突出部１４を設けるので、上述した連続する部分を下方から方圧すると、リード１２や連結部１６が不用意に湾曲してしまうからである。   First, referring to FIG. 6 (A), the protrusions 14 are discontinuously provided at the outer peripheral end of the island 11. That is, the projecting portion 14 is not provided in a portion where the island 11 and the lead 12 are continuous and a portion where the island 11 and the connecting portion 16 are continuous. The reason for this is that, as described above, the protrusion 14 is provided by pressing the outer peripheral end of the island 11 from below, so that if the above-described continuous portion is pressed from below, the lead 12 and the connecting portion 16 are not prepared. This is because it will bend.

図６（Ｂ）を参照して、アイランド１１の下面、連結部１６の下面およびタブ１５の下面は同一平面上に位置している。実装時に目視による接合材の良否判定を容易にするためには、このように３者の下面が同一平面上に位置していることは重要である。   With reference to FIG. 6 (B), the lower surface of the island 11, the lower surface of the connection part 16, and the lower surface of the tab 15 are located on the same plane. It is important that the lower surfaces of the three members are located on the same plane in this manner in order to facilitate the quality determination of the bonding material visually at the time of mounting.

図６（Ｃ）は、樹脂封止が終了した後のアイランド１１等の下面を上方から見た斜視図である。この図では、封止樹脂１９の裏面から、アイランド１１、連結部１６およびタブ１５の下面が連続して一体的に露出している。上記したように、３者の下面が同一平面上に位置しているので、トランスファーモールド等により形成される封止樹脂１９の表面から、これらを一体に露出させることができる。この構成により、実装時にアイランド１１に半田を付着させると、その半田は連結部１６を経由してタブ１５まで到達する。従って、タブ１５に付着する接合材を視覚的に確認することで、アイランド１１の下面に付着された接合材の良否判定を行うことができる。   FIG. 6C is a perspective view of the lower surface of the island 11 and the like after the resin sealing is finished as viewed from above. In this figure, from the back surface of the sealing resin 19, the lower surface of the island 11, the connection part 16, and the tab 15 is continuously exposed integrally. As described above, since the lower surfaces of the three members are located on the same plane, they can be integrally exposed from the surface of the sealing resin 19 formed by transfer molding or the like. With this configuration, when solder is attached to the island 11 during mounting, the solder reaches the tab 15 via the connecting portion 16. Therefore, by visually confirming the bonding material attached to the tab 15, it is possible to determine whether the bonding material attached to the lower surface of the island 11 is good or bad.

一方、図６（Ｄ）〜図６（Ｆ）は、アイランド１１の中央部付近を上方からプレスする第２の方法により、下方に突出する凸部２４を形成することで、アイランド１１の外周端部に突出部１４を設けた場合を示している。この場合では、上述した第１の方法とは異なり、アイランド１１、連結部１６およびタブ１５を連続して封止樹脂から外部に露出させることが困難になる。   On the other hand, FIG. 6D to FIG. 6F show the outer peripheral edge of the island 11 by forming the convex portion 24 projecting downward by the second method of pressing the vicinity of the central portion of the island 11 from above. The case where the protrusion part 14 is provided in the part is shown. In this case, unlike the first method described above, it is difficult to continuously expose the island 11, the connecting portion 16, and the tab 15 from the sealing resin.

図６（Ｄ）を参照して、先ず、アイランド１１の中央部付近を窪ませることで、凸部２４が形成され、凸部２４を囲むアイランド１１の外周端部は突出部１４と成っている。ここでは、アイランド１１の外周端部の全領域に渡って、突出部１４が形成される。   Referring to FIG. 6D, first, a convex portion 24 is formed by recessing the central portion of the island 11, and an outer peripheral end portion of the island 11 surrounding the convex portion 24 is formed as a protruding portion 14. . Here, the protrusion 14 is formed over the entire region of the outer peripheral end of the island 11.

図６（Ｅ）を参照して、上方からのプレス加工により形成される凸部２４の下面は、連結部１６やタブ１５の下面と比較すると、下方に突出する。ここでは、タブ１５の下面がアイランド１１の下面よりも上方に位置しているので、両者を同一平面上に位置させるために、タブ１５を上方から下方にプレス加工している。この加工を行うことにより、アイランド１１の下面（凸部２４の下面）と、タブ１５の下面とを同一平面上に位置させることができる。しかしながら、このプレス加工を行うことにより、連結部１６は傾斜してしまうので、連結部１６の下方には間隙２５が形成されてしまう。即ち、この第２の方法によると、アイランド１１、連結部１６およびタブ１５の下面を全て同一平面上に位置させることは困難である。   With reference to FIG. 6E, the lower surface of the convex portion 24 formed by pressing from above projects downward as compared with the lower surface of the connecting portion 16 and the tab 15. Here, since the lower surface of the tab 15 is located above the lower surface of the island 11, the tab 15 is pressed from the upper side to the lower side in order to position both on the same plane. By performing this processing, the lower surface of the island 11 (the lower surface of the convex portion 24) and the lower surface of the tab 15 can be positioned on the same plane. However, since the connecting portion 16 is inclined by performing this pressing, a gap 25 is formed below the connecting portion 16. That is, according to the second method, it is difficult to position all of the lower surfaces of the island 11, the connecting portion 16, and the tab 15 on the same plane.

図６（Ｆ）を参照して、上述した形状のアイランド１１等を封止樹脂１９にて樹脂封止すると、アイランド１１の下面は封止樹脂１９から露出するが、連結部１６の下面は封止樹脂１９から露出しない。即ち、アイランド１１とタブ１５とは分離された状態で封止樹脂１９から露出している。この理由は、連結部１６の下方に存在する間隙２５に封止樹脂１９が回り込んでしまうからである。従って、半導体装置の実装時に、アイランド１１の下面に接合材を付着させても、アイランド１１の露出面に付着された接合材は、タブ１５まで行き渡らない。このことから、接合材を視覚的に確認するためにタブ１５を設けることの意味が無くなってしまう。   Referring to FIG. 6F, when the island 11 or the like having the above shape is sealed with the sealing resin 19, the lower surface of the island 11 is exposed from the sealing resin 19, but the lower surface of the connecting portion 16 is sealed. It is not exposed from the stop resin 19. That is, the island 11 and the tab 15 are exposed from the sealing resin 19 in a separated state. This is because the sealing resin 19 goes into the gap 25 existing below the connecting portion 16. Therefore, even when a bonding material is attached to the lower surface of the island 11 when the semiconductor device is mounted, the bonding material attached to the exposed surface of the island 11 does not reach the tab 15. For this reason, the meaning of providing the tab 15 for visually confirming the bonding material is lost.

上記のことから、アイランド１１の外周部に、上方に突出する突出部１４を設けるためには、アイランド１１の中心部付近を下方にプレスして突出部１４を形成するよりも、アイランド１１の外周端部を上方にプレス加工する方が好適である。   From the above, in order to provide the projecting portion 14 projecting upward on the outer peripheral portion of the island 11, the outer periphery of the island 11 is required to form the projecting portion 14 by pressing the vicinity of the center portion of the island 11 downward. It is preferable to press the end upward.

第３工程：図７参照
本工程では、アイランド１１の上面に半導体素子１７を実装して、半導体素子１７とリード１２とを金属細線１８を用いて電気的に接続する。図７（Ａ）は本工程が終了した後のアイランド１１等の断面図であり、図７（Ｂ）はその斜視図である。 Third Step: See FIG. 7 In this step, the semiconductor element 17 is mounted on the upper surface of the island 11, and the semiconductor element 17 and the lead 12 are electrically connected using the thin metal wire 18. FIG. 7A is a cross-sectional view of the island 11 and the like after this process is completed, and FIG. 7B is a perspective view thereof.

本工程では、先ず、接合材２１をアイランド１１の上面に塗布した後に、半導体素子１７が実装される。接合材２１としては、導電性接着材または絶縁性接着材の両方が採用可能である。導電性接着材としては鉛共晶半田、鉛フリー半田、樹脂に導電性材料が混入された導電性ペースト等が採用される。また、絶縁性接着材としては、例えばエポキシ樹脂等の熱硬化性樹脂が採用される。   In this step, first, the semiconductor element 17 is mounted after the bonding material 21 is applied to the upper surface of the island 11. As the bonding material 21, both a conductive adhesive or an insulating adhesive can be employed. As the conductive adhesive, lead eutectic solder, lead-free solder, conductive paste in which a conductive material is mixed in resin, or the like is employed. As the insulating adhesive, for example, a thermosetting resin such as an epoxy resin is employed.

半導体素子１７としては、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＩＣ、ＬＳＩ等を採用可能である。   As the semiconductor element 17, MOSFET, bipolar transistor, IGBT, IC, LSI or the like can be adopted.

本工程では、アイランド１１の外周端部に突出部１４を設けることにより、液状または半固形状の接合材２１の実装時に於ける外部への流出を防止している。特に接合材２１として半田を採用した場合は、溶融された半田は液状であるので、半田の上部に半導体素子１７を載置すると、半田は外部に広がる。本工程では、アイランド１１の上面に於いて周囲に広がった半田は、突出部１４に堰き止められて、アイランド１１の上面から外部に漏出しない。   In this step, the protrusion 14 is provided at the outer peripheral end of the island 11 to prevent the liquid or semi-solid bonding material 21 from flowing out to the outside during mounting. In particular, when solder is used as the bonding material 21, the molten solder is in a liquid state, so that when the semiconductor element 17 is placed on the solder, the solder spreads outside. In this step, the solder spreading to the periphery on the upper surface of the island 11 is blocked by the protruding portion 14 and does not leak out from the upper surface of the island 11.

図７（Ｂ）を参照して、本形態では、突出部１４はアイランド１１の外周端部の全ての領域には形成されていない。例えば、連結部１６とアイランド１１とが連続する連続部には、突出部１４は設けられていない。このことから、アイランド１１の上面に塗布された液状の接合材２１は、アイランド１１から連結部１６の上面に移動して、外部に漏出する恐れがある。そこで、本形態では、連結部１６の側端部に沿って突出部１４を設け、更に連結部１６に凹状部２２を設けることで、連続部からの接合材２１の外部への漏出を防止している。ここで、凹状部２２は、連結部１６の上面を部分的に窪ませた領域である。従って、液状の接合材２１がアイランド１１の上面から連結部１６に侵入しても、連結部１６の両側方に設けた突出部１４により、側方への接合材２１の漏出は防止されている。更に、アイランド１１からタブ１５の方向に侵入する液状の接合材２１は、凹状部２２の内部に貯留されて、それ以上はタブ１５の方向に移動しない。上記のことから、連結部１６とアイランド１１が連続する箇所からの接合材２１の外部への漏れが防止されている。   With reference to FIG. 7B, in this embodiment, the protruding portion 14 is not formed in the entire region of the outer peripheral end portion of the island 11. For example, the protruding portion 14 is not provided in a continuous portion where the connecting portion 16 and the island 11 are continuous. For this reason, the liquid bonding material 21 applied to the upper surface of the island 11 may move from the island 11 to the upper surface of the connecting portion 16 and leak to the outside. Therefore, in this embodiment, the protruding portion 14 is provided along the side end portion of the connecting portion 16, and the concave portion 22 is further provided in the connecting portion 16, thereby preventing leakage of the bonding material 21 from the continuous portion to the outside. ing. Here, the concave portion 22 is a region where the upper surface of the connecting portion 16 is partially recessed. Therefore, even if the liquid bonding material 21 enters the connecting portion 16 from the upper surface of the island 11, leakage of the bonding material 21 to the side is prevented by the protruding portions 14 provided on both sides of the connecting portion 16. . Further, the liquid bonding material 21 entering from the island 11 in the direction of the tab 15 is stored in the concave portion 22 and does not move further in the direction of the tab 15. From the above, leakage of the bonding material 21 from the portion where the connecting portion 16 and the island 11 are continuous is prevented.

上記と同様に、リード１２とアイランド１１とが連続する連続部にも、突出部１４が設けられていない。従って、リード１２の側方に突出部１４を設けて、その上面に凹状部２２を設けることにより、この連続部からの接合材２１の外部への漏出を防ぐことができる。   Similarly to the above, the protruding portion 14 is not provided in the continuous portion where the lead 12 and the island 11 are continuous. Therefore, by providing the protruding portion 14 on the side of the lead 12 and providing the concave portion 22 on the upper surface thereof, leakage of the bonding material 21 from the continuous portion to the outside can be prevented.

半導体素子１７の実装が終了した後は、半導体素子１７の上面に設けられた電極と、リード１２とを、金属細線１８を用いて電気的に接続する。ここで、金属細線１８に替えて、銅箔等の導電材料から成る導電板を用いても良い。   After the mounting of the semiconductor element 17 is completed, the electrode provided on the upper surface of the semiconductor element 17 and the lead 12 are electrically connected using the metal thin wire 18. Here, instead of the thin metal wire 18, a conductive plate made of a conductive material such as copper foil may be used.

第４工程：図８参照
本工程では、半導体素子１７、アイランド１１およびリード１２が被覆されるように封止樹脂１９を形成する。図８（Ａ）は本工程を示す断面図であり、図８（Ｂ）は本工程が終了した後のリードフレーム５０を示す平面図である。 Fourth Step: See FIG. 8 In this step, the sealing resin 19 is formed so as to cover the semiconductor element 17, the island 11, and the lead 12. FIG. 8A is a cross-sectional view showing this step, and FIG. 8B is a plan view showing the lead frame 50 after this step is finished.

図８（Ａ）を参照して、本工程では、モールド金型５７を用いて封止樹脂を形成して樹脂封止を行う。このモールド金型５７は、上金型５８と下金型５９とから成り、両者を当接させることで、樹脂が注入されるキャビティ６０が設けられる。樹脂封止の方法としては、熱硬化性樹脂を用いるトランスファーモールドを採用することができる。   With reference to FIG. 8A, in this step, a sealing resin is formed by using a mold 57 to perform resin sealing. The mold 57 is composed of an upper mold 58 and a lower mold 59, and a cavity 60 into which resin is injected is provided by bringing them into contact with each other. As a resin sealing method, a transfer mold using a thermosetting resin can be employed.

具体的な封止方法は、先ず、半導体素子１７が上面に実装されたアイランド１１とリード１２の端部を、キャビティ６０に収納させる。次に、モールド金型５７に設けたゲートからキャビティ６０の内部に封止樹脂を注入して、アイランド１１、半導体素子１７、金属細線１８およびリード１２を樹脂封止する。更に本工程では、アイランド１１の外周端部に設けた突出部１４の下方にも封止樹脂を充填させる。   As a specific sealing method, first, the island 11 on which the semiconductor element 17 is mounted on the upper surface and the ends of the leads 12 are accommodated in the cavity 60. Next, a sealing resin is injected into the cavity 60 from the gate provided in the mold die 57, and the island 11, the semiconductor element 17, the metal wire 18 and the lead 12 are resin-sealed. Further, in this step, the sealing resin is also filled below the projecting portion 14 provided at the outer peripheral end of the island 11.

本工程では、アイランド１１、連結部１６およびタブ１５の下面は同一平面上に位置しており、これらの下面は下金型５９の内壁に当接している。この状態で樹脂封止が行われるので、アイランド１１、連結部１６およびタブ１５の下面は、連続して一体的に封止樹脂から外部に露出する。この状態を示すのが、例えば図２（Ｂ）である。キャビティ６０の内部への樹脂の注入が終了した後は、モールド金型５７から樹脂封止体を取り出す。また、封止樹脂として採用された樹脂が熱硬化性樹脂である場合は、加熱硬化を行う。   In this step, the lower surfaces of the island 11, the connecting portion 16, and the tab 15 are located on the same plane, and these lower surfaces are in contact with the inner wall of the lower mold 59. Since resin sealing is performed in this state, the lower surfaces of the island 11, the connecting portion 16, and the tab 15 are continuously and integrally exposed to the outside from the sealing resin. For example, FIG. 2B shows this state. After the injection of the resin into the cavity 60 is completed, the resin sealing body is taken out from the mold 57. In addition, when the resin employed as the sealing resin is a thermosetting resin, heat curing is performed.

図８（Ｂ）に樹脂封止が終了した後のリードフレーム５０を示す。ここでは、リードフレーム５０に設けられた各ユニット６１が一括して同時に樹脂封止される。   FIG. 8B shows the lead frame 50 after resin sealing is completed. Here, the units 61 provided in the lead frame 50 are collectively sealed with resin.

本工程が終了した後は、打ち抜き加工を行うことで、リードフレーム５０から各ユニット６１を分離した後に、例えば実装基板上に実装する。この状態を示すのが、図２（Ａ）である。上述したように、アイランド１１の下面に溶着された固着材４２は、連結部１６を経由してタブ１５まで回り込む。従って、タブ１５の側方から固着材４２の存在の有無を視覚的に確認することで、アイランド１１の下面の接合状態の良否を容易に判定することができる。   After this step is completed, each unit 61 is separated from the lead frame 50 by punching, and then mounted on, for example, a mounting substrate. This state is shown in FIG. As described above, the fixing material 42 welded to the lower surface of the island 11 goes around to the tab 15 via the connecting portion 16. Therefore, it is possible to easily determine whether the bonding state of the lower surface of the island 11 is good or not by visually confirming the presence or absence of the fixing material 42 from the side of the tab 15.

１０ 半導体装置
１１ アイランド
１１Ａ 上面
１１Ｂ 下面
１１Ｃ 側面
１２ リード
１３ 接続部
１４ 突出部
１４Ａ 上面
１４Ｂ 下面
１４Ｃ 外側側面
１４Ｄ 内側側面
１５ タブ
１６ 連結部
１７ 半導体素子
１８ 金属細線
１９ 封止樹脂
２０ ポッティング樹脂
２１ 接合材
２２ 凹状部
２３ 貫通部
２４ 凸部
２５ 間隙
４０ 実装基板
４１ 導電パターン
４２ 固着材
５０ リードフレーム
５１ 外枠
５２ 当接面
５３ 上金型
５４ 下金型
５５ 金型
５６ 当接面
５７ モールド金型
５８ 上金型
５９ 下金型
６０ キャビティ
６１ ユニット DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Island 11A Upper surface 11B Lower surface 11C Side surface 12 Lead 13 Connection part 14 Protrusion part 14A Upper surface 14B Lower surface 14C Outer side surface 14D Inner side surface 15 Tab 16 Connection part 17 Semiconductor element 18 Metal fine wire 19 Sealing resin 20 Potting resin 21 Bonding material 22 concave portion 23 penetrating portion 24 convex portion 25 gap 40 mounting substrate 41 conductive pattern 42 fixing material 50 lead frame 51 outer frame 52 abutting surface 53 upper die 54 lower die 55 die 56 abutting surface 57 mold die 58 Upper mold 59 Lower mold 60 Cavity 61 Unit

Claims (8)

半導体素子と、
上面および下面を有し、前記上面に前記半導体素子が固着されるアイランドと、
前記半導体素子と電気的に接続されるリードと、
前記半導体素子、前記アイランドおよび前記リードを被覆する封止樹脂と、
前記アイランドと連結部を経由して連結されると共に、下面および側面が前記封止樹脂から外部に露出するタブと、
前記アイランドの外周端部および前記連結部を連続して前記半導体素子側に突出させた突出部と、
を具備することを特徴とする半導体装置。 A semiconductor element;
An island having an upper surface and a lower surface, wherein the semiconductor element is fixed to the upper surface;
A lead electrically connected to the semiconductor element;
A sealing resin covering the semiconductor element, the island and the lead;
The tab is connected to the island via a connecting portion, and the lower surface and the side surface are exposed to the outside from the sealing resin,
A projecting portion that continuously projects the outer peripheral end of the island and the connecting portion toward the semiconductor element;
A semiconductor device comprising: 前記突出部は、前記連結部の両側に設けられることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protrusion is provided on both sides of the connecting portion. 前記突出部は、前記アイランドの４つの側辺に設けられることを特徴とする請求項１または請求項２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protrusion is provided on four sides of the island. 前記連結部の上面を凹状にした凹状部を設け、前記アイランド側の前記連結部の上面を、前記凹状部および前記突出部で囲むことを特徴とする請求項１から請求項３の何れかに記載の半導体装置。   The concave part which made the upper surface of the said connection part concave is provided, and the upper surface of the said connection part by the side of the said island is surrounded by the said concave part and the said protrusion part, The claim 1 characterized by the above-mentioned. The semiconductor device described. アイランド、前記アイランドに一端が接近するリードおよび、連結部を経由して前記アイランドと連結されたタブが設けられたリードフレームを用意する第１工程と、
前記アイランドに対してプレス加工を行い、前記アイランドの外周端部および前記連結部を連続して上方に突出させた突出部を設ける第２工程と、
前記アイランドの上面に半導体素子を固着した後に、前記半導体素子と前記リードとを電気的に接続する第３工程と、
前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する第４工程と、
を具備することを特徴とする半導体装置の製造方法。 A first step of preparing an island, a lead having one end approaching the island, and a lead frame provided with a tab connected to the island via a connecting portion;
A second step of performing a pressing process on the island and providing a projecting portion in which an outer peripheral end portion of the island and the connecting portion are continuously projected upward;
A third step of electrically connecting the semiconductor element and the lead after fixing the semiconductor element on the upper surface of the island;
A fourth step of integrally covering the island, the lead and the semiconductor element with a sealing resin;
A method for manufacturing a semiconductor device, comprising: 前記第３工程では、前記半導体素子は、固着する際に液状または半固形状となる固着材を介して前記アイランドに固着されることを特徴とする請求項５に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, wherein, in the third step, the semiconductor element is fixed to the island via a fixing material that becomes liquid or semi-solid when fixed. 前記第２工程では、前記連結部の両側に前記突出部を設けることを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 5, wherein, in the second step, the protruding portions are provided on both sides of the connecting portion. 前記第２工程では、前記連結部の上面を凹状にした凹状部を設け、前記アイランド側の前記連結部の上面を、前記凹状部および前記突出部で囲むことを特徴とする請求項５から請求項７の何れかに記載の半導体装置の製造方法。   The said 2nd process WHEREIN: The concave part which made the upper surface of the said connection part concave is provided, and the upper surface of the said connection part by the side of the island is enclosed by the said concave part and the said protrusion part. Item 8. A method for manufacturing a semiconductor device according to Item 7.
JP2011089727A 2011-04-14 2011-04-14 Semiconductor device and manufacturing method thereof Active JP5342596B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011089727A JP5342596B2 (en) 2011-04-14 2011-04-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011089727A JP5342596B2 (en) 2011-04-14 2011-04-14 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006205930A Division JP4769965B2 (en) 2006-07-28 2006-07-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011139108A true JP2011139108A (en) 2011-07-14
JP5342596B2 JP5342596B2 (en) 2013-11-13

Family

ID=44350143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011089727A Active JP5342596B2 (en) 2011-04-14 2011-04-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5342596B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51129177A (en) * 1975-05-02 1976-11-10 Mitsubishi Electric Corp Resin hook type semi conductor device
JPS6015955A (en) * 1983-07-08 1985-01-26 Hitachi Micro Comput Eng Ltd Semiconductor device
JPS6180842A (en) * 1984-09-28 1986-04-24 Hitachi Ltd Semiconductor device
JPH0465157A (en) * 1990-07-05 1992-03-02 Hitachi Cable Ltd Lead frame for power transistor and manufacture thereof
JPH11340257A (en) * 1998-05-21 1999-12-10 Hamamatsu Photonics Kk Transparent resin-encapsulated optical semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51129177A (en) * 1975-05-02 1976-11-10 Mitsubishi Electric Corp Resin hook type semi conductor device
JPS6015955A (en) * 1983-07-08 1985-01-26 Hitachi Micro Comput Eng Ltd Semiconductor device
JPS6180842A (en) * 1984-09-28 1986-04-24 Hitachi Ltd Semiconductor device
JPH0465157A (en) * 1990-07-05 1992-03-02 Hitachi Cable Ltd Lead frame for power transistor and manufacture thereof
JPH11340257A (en) * 1998-05-21 1999-12-10 Hamamatsu Photonics Kk Transparent resin-encapsulated optical semiconductor device

Also Published As

Publication number Publication date
JP5342596B2 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US8133759B2 (en) Leadframe
US9859197B2 (en) Integrated circuit package fabrication
JP5745238B2 (en) Semiconductor device and manufacturing method thereof
JP6002461B2 (en) Semiconductor device and electronic device
US20180158758A1 (en) Leadframe and method of manufacturing the same
JP7175350B2 (en) semiconductor equipment
JP4769965B2 (en) Semiconductor device and manufacturing method thereof
CN104517927A (en) Semiconductor device and method of manufacturing the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5278037B2 (en) Resin-sealed semiconductor device
JP2009267054A (en) Semiconductor device and manufacturing method thereof
JP2010109253A (en) Semiconductor device and method of manufacturing the same
US20170110343A1 (en) Semiconductor Device Leadframe
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP2009071154A (en) Semiconductor apparatus
JP2008252054A (en) Semiconductor device and method for manufacturing semiconductor device
JP2009164240A (en) Semiconductor device
JP2011204863A (en) Semiconductor device, and method of manufacturing the same
JP5112972B2 (en) Semiconductor device and manufacturing method thereof
JP2003133329A (en) Semiconductor device
JP5342596B2 (en) Semiconductor device and manufacturing method thereof
JP5165302B2 (en) Semiconductor device and manufacturing method thereof
JP5119092B2 (en) Manufacturing method of semiconductor device
JP2004127962A (en) Resin sealing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130809

R150 Certificate of patent or registration of utility model

Ref document number: 5342596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250