JP2011133560A - 光走査型ディスプレイ - Google Patents
光走査型ディスプレイ Download PDFInfo
- Publication number
- JP2011133560A JP2011133560A JP2009290920A JP2009290920A JP2011133560A JP 2011133560 A JP2011133560 A JP 2011133560A JP 2009290920 A JP2009290920 A JP 2009290920A JP 2009290920 A JP2009290920 A JP 2009290920A JP 2011133560 A JP2011133560 A JP 2011133560A
- Authority
- JP
- Japan
- Prior art keywords
- scanner
- scanning
- main
- main scanning
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
【課題】走査線ごとに画像を主走査方向に書き出すタイミングを精度よく決定する。
【解決手段】光源30等と、主スキャナ100と、副スキャナ102と、ビームディテクタ84とを含むディスプレイに、基準クロックを発生させるマスタ発振器280と、その基準クロックに同期するように時間離散的に作動し、主スキャナのための第1駆動信号をデジタル波形データによって生成するDDS(Direct Digital Synthesizer)290と、前記画像の各フレームごとに形成される複数本の走査線につき、複数の基準位置間の時間間隔である基準間隔を決定する斜め補正演算部324とを設ける。その演算部は、主走査周期カウント数と1フレーム内の全走査線数との積と副走査周期カウント数との間の差が減少するように、主走査周期カウント数をクロック単位で補正し、それにより、基準間隔を決定する。
【選択図】図4
【解決手段】光源30等と、主スキャナ100と、副スキャナ102と、ビームディテクタ84とを含むディスプレイに、基準クロックを発生させるマスタ発振器280と、その基準クロックに同期するように時間離散的に作動し、主スキャナのための第1駆動信号をデジタル波形データによって生成するDDS(Direct Digital Synthesizer)290と、前記画像の各フレームごとに形成される複数本の走査線につき、複数の基準位置間の時間間隔である基準間隔を決定する斜め補正演算部324とを設ける。その演算部は、主走査周期カウント数と1フレーム内の全走査線数との積と副走査周期カウント数との間の差が減少するように、主走査周期カウント数をクロック単位で補正し、それにより、基準間隔を決定する。
【選択図】図4
Description
本発明は、光束の2次元的な走査によって画像を表示する技術に関するものであり、特に、各走査線ごとに画像を主走査方向に書き出すタイミングを決定する技術の改良に関するものである。
光束の2次元的な走査によって画像を表示する光走査型ディスプレイが既に知られている(例えば、特許文献1参照。)。その一例は、観察者の外界に設置されたスクリーンに画像を投影して表示するプロジェクタであり、別の例は、観察者の網膜上に走査された光束を直接投影し、画像を表示する網膜走査型ディスプレイである。
いずれの例においても、この種の光走査型ディスプレイは、一般に、(a)画像信号に応じた強度の光束を出射する光源と、(b)第1駆動信号に基づき、前記光源から出射した光束を主走査方向に走査する主スキャナと、(c)第2駆動信号に基づき、前記主スキャナによって走査された光束を、前記主走査方向とは交差する副走査方向に走査する副スキャナと、を含むように構成され、前記主スキャナと前記副スキャナとの共同作用により、すべての走査線が形成される。ここで、各走査線のうち、画像表示に使用される領域(区間)を有効エリアとし、その有効エリアを除く部分を無効エリアとする。
この種の光走査型ディスプレイは、一般に、さらに、(d)前記主スキャナまたは前記副スキャナによって走査された光束を、前記主走査方向における定位置において検出するビームディテクタと、(e)基準クロックを発生させるマスタ発振器と、(f)前記ビームディタクタから出力されるBD信号(例えば、光束を検出したタイミングを表す信号)に基づき、前記主スキャナと、前記副スキャナと、前記光源とを制御する制御部とを含むように構成される。
このように構成された光走査型ディスプレイにおいては、主スキャナのうちの反射ミラーが共振モードで揺動させられる場合には、その主スキャナの共振周波数が温度等の条件によって大きく変動したり、急激に変動したりする可能性があるため、前記制御部は、それに追従するように主スキャナの駆動周波数を変化させることが要求される。
この要求を光走査型ディスプレイにおいて満たすために、従来から、電圧制御発振器VCO等を用いた位相同期回路(以下、「PLL」という。)が利用されることがある。しかし、PLLを利用したのでは、主スキャナの共振周波数が大きく変動した場合や急激に変動した場合に、その変化に主スキャナの駆動周波数を追従させ、その駆動周波数の応答性を十分に高めることが困難である。
そのため、本発明者は、前記制御部を、DDS(Direct Digital Synthesizer)によって主スキャナの駆動周波数を切り換えるように設計することを提案した。
前記DDSは、前記基準クロックに同期するように時間離散的に作動し、前記第1駆動信号をデジタル波形データによって生成する。このDDSは、前記PLLより高応答で切り換えることが可能である。
このDDSは、順に並んだ複数のアドレスにそれぞれ関連付けて、周期的に変化する振幅(前記第1駆動信号の強度に対応する)を有する波形を表す複数のデジタル波形データを予め記憶している波形ROMを含んでいる。その波形ROMの指定アドレスが循環的に増加させられると、それにつれて、当該波形ROMから出力されるデジタル波形データによって表される波形の振幅が周期的に変化する。前記DDSは、前記波形ROMから出力されたデジタル波形データを前記第1駆動信号にDA変換して主スキャナに供給する。
ところで、前記従来の基準間隔推定部は、前述のように、前記BD信号に基づき、前記主スキャナの主走査周期の長さを前記基準クロックのもとにカウントし、それにより、主走査周期カウント数を取得し、さらに、その取得された主走査周期カウント数をそのまま、後続する各走査線につき、互いに共通する前記基準間隔として推定するように構成されていた。
このように、この基準間隔推定部は、各フレームごとに、最初の数本の走査線についてのBD信号に基づいて取得された主走査周期カウント数を、すべての走査線に共通の主走査周期の長さとして推定するため、主走査周期カウント数に誤差が発生すると、その誤差が、副走査方向に進むにつれて徐々に累積されてしまう。この累積誤差は、画像書出し位置を決定するための基準位置のずれにもつながるため、結果として、副走査方向に進むにつれて画像書出し位置が、本来あるべき理想的な位置から徐々にずれていくことになる。
そのため、従来の基準間隔推定部と前述のDDSとを単純に組み合わせてしまうと、当該ディスプレイへの入力画像が、例えば、図7(a)に示すように、副走査方向に対して平行に延びる線画像である場合、それにもかかわらず、当該ディスプレイからの出力画像が、図7(b)に示すように、副走査方向に対して傾斜した線画像となってしまう。また、入力画像が、幅を有して副走査方向に対して平行に延びる画像である場合には、出力画像が全体的に、副走査方向に対して傾斜してしまう。
以上要するに、従来の基準間隔推定部とDDSとを単純に組み合わせただけでは、主走査周期カウント数のサンプリング誤差に起因して表示画像が歪んでしまい、画質が低下するという問題が発生してしまうのである。
以上説明した事情を背景として、本発明は、光束の2次元的な走査によって画像を表示する技術であって、走査線ごとに画像を主走査方向に書き出すタイミングを精度よく決定し、それにより、画質の低下を容易に防止し得るものを提供することを目的としてなされたものである。
本発明によって下記の各態様が得られる。各態様は、項に区分し、各項には番号を付し、必要に応じて他の項の番号を引用する形式で記載するが、このように、各項を他の項の番号を引用する形式で記載することにより、各項に記載の技術的特徴をその性質に応じて適宜独立させることが可能となる。
(1) 画像信号に応じた強度を有する光束の2次元的な走査によって画像を表示する光走査型ディスプレイであって、
前記光束を出射する光源と、
第1駆動信号に基づき、前記光源から出射した光束を主走査方向に走査する主スキャナと、
第2駆動信号に基づき、前記主スキャナによって走査された光束を、前記主走査方向とは交差する副走査方向に走査する副スキャナと、
前記主スキャナまたは前記副スキャナによって走査された光束の通過を、前記主走査方向における所定位置において検出するビームディテクタと、
基準クロックを発生させるマスタ発振器と、
その基準クロックに同期するように時間離散的に作動し、前記第1駆動信号をデジタル波形データによって生成するDDS(Direct Digital Synthesizer)であって、前記第1駆動信号の周波数である駆動周波数を時間離散的に変更可能であるものと、
前記画像の各フレームごとに前記主スキャナおよび前記副スキャナによって形成される複数本の走査線の各々につき、複数の基準位置間の時間間隔である基準間隔の長さを前記基準クロックの数として決定する基準間隔推定装置と
を含み、
前記複数の基準位置は、前記各走査線に関連付けられ、各基準位置は、対応する走査線に沿って前記光束が前記主走査方向に前記画像を表示し始める画像書出し位置を前記基準クロックの数として算出する際に起算点となり、
前記基準間隔推定装置は、
前記ビームディテクタから出力されるBD信号に基づき、前記主スキャナの主走査周期の長さを前記基準クロックのもとにサンプリングしてカウントし、それにより、主走査周期カウント数を取得する主走査周期カウント部であって、前記主走査周期カウント数は、前記複数の基準位置の各々に関し、その各基準位置に後続する基準位置との間の時間間隔の長さを前記基準クロックの数として表すものと、
前記BD信号に基づき、前記副スキャナの副走査周期の長さを前記基準クロックのもとにカウントし、それにより、副走査周期カウント数を取得する副走査周期カウント部と、
前記主走査周期カウント数と1フレーム内の全走査線数(以下、「全走査線数」という。)との積と前記副走査周期カウント数との間の差を算出し、それにより、1フレーム内の全走査線についての前記主走査周期カウント数の累積サンプリング誤差を推定する累積サンプリング誤差推定部と、
その推定された累積サンプリング誤差に基づき、その累積サンプリング誤差が減少するように、前記主走査周期カウント数を前記複数の基準位置のうちの少なくとも一つに関し、予め定められた補正規則に従ってクロック単位で補正し、それにより、前記基準間隔の長さを前記基準クロックの数として決定する第1補正部と
を含む光走査型ディスプレイ。
前記光束を出射する光源と、
第1駆動信号に基づき、前記光源から出射した光束を主走査方向に走査する主スキャナと、
第2駆動信号に基づき、前記主スキャナによって走査された光束を、前記主走査方向とは交差する副走査方向に走査する副スキャナと、
前記主スキャナまたは前記副スキャナによって走査された光束の通過を、前記主走査方向における所定位置において検出するビームディテクタと、
基準クロックを発生させるマスタ発振器と、
その基準クロックに同期するように時間離散的に作動し、前記第1駆動信号をデジタル波形データによって生成するDDS(Direct Digital Synthesizer)であって、前記第1駆動信号の周波数である駆動周波数を時間離散的に変更可能であるものと、
前記画像の各フレームごとに前記主スキャナおよび前記副スキャナによって形成される複数本の走査線の各々につき、複数の基準位置間の時間間隔である基準間隔の長さを前記基準クロックの数として決定する基準間隔推定装置と
を含み、
前記複数の基準位置は、前記各走査線に関連付けられ、各基準位置は、対応する走査線に沿って前記光束が前記主走査方向に前記画像を表示し始める画像書出し位置を前記基準クロックの数として算出する際に起算点となり、
前記基準間隔推定装置は、
前記ビームディテクタから出力されるBD信号に基づき、前記主スキャナの主走査周期の長さを前記基準クロックのもとにサンプリングしてカウントし、それにより、主走査周期カウント数を取得する主走査周期カウント部であって、前記主走査周期カウント数は、前記複数の基準位置の各々に関し、その各基準位置に後続する基準位置との間の時間間隔の長さを前記基準クロックの数として表すものと、
前記BD信号に基づき、前記副スキャナの副走査周期の長さを前記基準クロックのもとにカウントし、それにより、副走査周期カウント数を取得する副走査周期カウント部と、
前記主走査周期カウント数と1フレーム内の全走査線数(以下、「全走査線数」という。)との積と前記副走査周期カウント数との間の差を算出し、それにより、1フレーム内の全走査線についての前記主走査周期カウント数の累積サンプリング誤差を推定する累積サンプリング誤差推定部と、
その推定された累積サンプリング誤差に基づき、その累積サンプリング誤差が減少するように、前記主走査周期カウント数を前記複数の基準位置のうちの少なくとも一つに関し、予め定められた補正規則に従ってクロック単位で補正し、それにより、前記基準間隔の長さを前記基準クロックの数として決定する第1補正部と
を含む光走査型ディスプレイ。
(2) 前記補正規則は、前記主走査周期カウント数を、前記複数の基準位置のうち、それら基準位置を時間軸上においてm(m:2以上の整数)等分する1以上の基準位置のそれぞれに関し、予め定められたクロック数で補正するための規則を含む(1)項に記載の光走査型ディスプレイ。
(3) 前記DDSは、前記副スキャナを制御するための上位ビット列と、前記主スキャナを制御するための下位ビット列とを有する所定数のビットが一列に並んで成るカウンタを有しており、
前記上位ビット列は、前記下位ビット列のうちの最上位ビットが所定数をカウントするごとにインクリメントし、
前記下位ビット列は、前記基準クロックのもとに前記波形ROMのアドレスをシーケンシャルに指定するためのアドレスカウンタとして機能し、
そのアドレスカウンタは、前記アドレスと同数のビットを有する上位ビット部と、前記基準クロックごとに可変の設定増分で増加させられる下位ビット部とを有しており、
前記上位ビット部は、前記下位ビット部のうちの最上位ビットが桁上がりを起こすごとにインクリメントする(1)または(2)項に記載の光走査型ディスプレイ。
前記上位ビット列は、前記下位ビット列のうちの最上位ビットが所定数をカウントするごとにインクリメントし、
前記下位ビット列は、前記基準クロックのもとに前記波形ROMのアドレスをシーケンシャルに指定するためのアドレスカウンタとして機能し、
そのアドレスカウンタは、前記アドレスと同数のビットを有する上位ビット部と、前記基準クロックごとに可変の設定増分で増加させられる下位ビット部とを有しており、
前記上位ビット部は、前記下位ビット部のうちの最上位ビットが桁上がりを起こすごとにインクリメントする(1)または(2)項に記載の光走査型ディスプレイ。
(4) さらに、前記累積サンプリング誤差推定部および前記第1補正部の作動に先立ち、前記主走査周期カウント部によって取得された主走査周期カウント数を補正する第2補正部を含み、
その第2補正部は、前記主走査周期カウント数と前記全走査線数との積と前記副走査周期カウント数との間の差を算出し、その算出された差が許容値を超えた場合に、前記差が前記許容値を超えないように、前記主走査周期カウント数を補正し、
前記累積サンプリング誤差推定部および前記第1補正部は、その補正された主走査周期カウント数を用いて作動する(1)ないし(3)項のいずれかに記載の光走査型ディスプレイ。
その第2補正部は、前記主走査周期カウント数と前記全走査線数との積と前記副走査周期カウント数との間の差を算出し、その算出された差が許容値を超えた場合に、前記差が前記許容値を超えないように、前記主走査周期カウント数を補正し、
前記累積サンプリング誤差推定部および前記第1補正部は、その補正された主走査周期カウント数を用いて作動する(1)ないし(3)項のいずれかに記載の光走査型ディスプレイ。
(5) 前記許容値は、前記主走査周期カウント数の、1つの基準位置当たりの誤差である単体サンプリング誤差が前記基準クロックの1個分を超えた場合に、前記差が前記許容値を超えるように設定される(4)項に記載の光走査型ディスプレイ。
本発明によれば、主スキャナの駆動周波数を制御するためにDDSが利用され、そのために主走査周期カウント数のサンプリング誤差が発生するにもかかわらず、そのサンプリング誤差に起因した表示画像の歪みを抑制することが容易となる。
以下、本発明のさらに具体的な実施の形態のうちの一つを図面に基づいて詳細に説明する。
図1には、本発明の一実施形態に従う網膜走査型ディスプレイが系統的に表されている。この網膜走査型ディスプレイ(以下、「RSD」と略称する。)は、画像信号に応じた強度の光束としてのレーザビームを2次元的に走査し、その走査されたレーザビームを観察者の眼10の瞳孔12に入射させ、その眼10の網膜14上に画像を直接に投影表示する装置である。このRSDは、前記(1)項における「光走査型ディスプレイ」の一例を構成している。
このRSDは、1フレーム中、往き走査と戻り走査との一方の実行中のみ画像を表示する一方向描画方式(片方向走査)を採用しているが、それに代えて、往き走査中も戻り走査中も画像を表示する双方向描画方式(両方向走査、往復走査)を採用してもよい。
光源ユニット20は、3原色(RGB)を有する3つのレーザビームを1つのレーザビームに結合して任意色のレーザビームを生成するために、赤色のレーザビームを発するRレーザ30と、緑色のレーザビームを発するGレーザ32と、青色のレーザビームを発するBレーザ34とを備えている。
各レーザ30,32,34は、本実施形態においては、レーザダイオード(Laser Diode)として構成されている。本実施形態においては、それらレーザ30,32,34がそれぞれ、前記(1)項における「光源」の一例を構成する。
レーザ30,32,34から出射した複数本のレーザビームはそれぞれ、コリメート光学系40,42,44によって平行光化される。その後、各レーザビームは、波長依存性を有する各ダイクロイックミラー50,52,54に入射させられ、それにより、各レーザビームが波長に関して選択的に反射・透過させられ、それら3つのダイクロイックミラー50,52,54を代表する1つのダイクロイックミラー50に最終的に入射して1本のレーザビームに結合される。
その後、その1本のレーザビームは、結合光学系56によって集光され、光ファイバ82に入射する。光ファイバ82に入射したレーザビームは、光伝送媒体としての光ファイバ82中を伝送され、その光ファイバ82の後端から放射させられるレーザビームを平行光化するコリメート光学系84を経て光走査装置24に入射する。
以上、光源ユニット20のうち光学的な部分を説明したが、以下、電気的な部分を説明する。
光源ユニット20は、コンピュータ(図示しない)を主体とする信号処理回路60を備えている。信号処理回路60は、外部から供給された映像信号に基づき、各レーザ30,32,34を駆動するための信号処理と、レーザビームの走査を行うための信号処理とを行うように設計されている。
各レーザ30,32,34を駆動するため、信号処理回路60は、外部から供給された映像信号に基づき、網膜14上に投影すべき画像上の各画素ごとに、レーザビームにとって必要な色と強度とを実現するために必要な駆動信号(後述の映像信号(画像信号の一例)を反映する信号)を、各レーザドライバ70,72,74を介して各レーザ30,32,34に供給する。レーザビームの走査を行うための信号処理については後述する。
光走査装置24は、HSスキャナ(高速スキャナ、主スキャナの一例)100とLSスキャナ(低速スキャナ、副スキャナの一例)102とを備えている。
HSスキャナ100は、表示すべき画像の1フレームごとに、レーザビームを主走査方向(本実施形態については、垂直方向であるが、水平方向でも可)に相対的に高速で走査する光学系である。
これに対し、LSスキャナ102は、表示すべき画像の1フレームごとに、レーザビームを、主走査方向とは直交する副走査方向(本実施形態については、水平方向であるが、垂直方向でも可)に相対的に低速で走査する光学系である。
具体的に説明するに、HSスキャナ100は、本実施形態においては、機械的偏向を行うミラー120を備えた弾性体124のねじり共振によってそのミラー120を揺動させ、それにより、入射したレーザビームを主走査方向に走査する。このHSスキャナ100は、駆動回路126を有しており、この駆動回路126は、信号処理回路60から供給される駆動信号により、ミラー120を駆動する。
図1に示すように、HSスキャナ100によって走査されたレーザビームは、リレー光学系130によってLSスキャナ102に伝送される。
LSスキャナ102は、機械的偏向を行う揺動ミラーとしてのガルバノミラー140を非共振モードで強制的に電磁駆動し、それにより、入射したレーザビームを副走査方向に走査する。ガルバノミラー140には、HSスキャナ100から走査されて出射したレーザビームがリレー光学系130によって集光されて入射するようになっている。LSスキャナ102は、駆動回路142を有しており、その駆動回路142は、信号処理回路60から供給される駆動信号(または同期信号)により、ガルバノミラー140を駆動する。
以上説明したHSスキャナ100とLSスキャナ102との共同により、レーザビームが2次元的に走査され、その走査されたレーザビームによって表現される画像が、リレー光学系150を経て観察者の眼10に照射される。
図1に示すように、このRSDは、ビームディテクタ200を所定位置に備えている。ビームディテクタ200は、HSスキャナ100によって走査されたレーザビームを検出することにより、そのレーザビームの主走査方向における位置(走査された光束が前記所定位置を通過するタイミング)を検出するために設けられている。ビームディテクタ200の一例は、光束の走査タイミングを検出するときによく用いられるBDセンサ(Beam Detect Sensor)やフォトダイオードである。
ビームディテクタ200は、レーザビームが所定の位置に到達したタイミングを表す信号をBD信号として出力し、その出力されたBD信号は信号処理回路60に供給される。
図1に示すように、本実施形態においては、ビームディテクタ200が、HSスキャナ100とLSスキャナ102との間に配置されている。さらに、ビームディテクタ200は、HSスキャナ100から出射したレーザビームが、各走査線のうちの無効エリア(正確には、無効エリアのうち、副走査方向における上流側に位置する部分)内に照射されるときに、そのレーザビームを検出するように配置されている。
ここで、本明細書において使用する各種用語の定義を英字略語と共に簡単に説明する。
1.画像書出し位置SOP:レーザ30,32,34が各走査線ごとに画像を主走査方向に書き出す位置すなわちタイミングである。
2.基準位置RP:1フレームを構成する複数本の走査線のうち、互いに隣接した2高速走査周期分の走査線間の折り返し点の位置に一致し、画像書出し位置SOPを決定するための起点となる位置である。
3.高速走査周期カウント数HSC:HSスキャナ100の高速走査周期の長さを基準クロックのもとにカウントした場合の基準クロックのカウント数である。
4.BD間隔カウント数BDC:互いに隣接した2個の基準位置RP間の時間間隔を基準クロックのもとにカウントした場合の基準クロックの数を高速走査周期カウント数HSCをもとに推定したものである。
なお、高速走査周期カウント数HSCは、BD間隔カウント数BDCの暫定値としての役割を果たし、この暫定値を必要に応じて補正することにより、BD間隔カウント数BDCの最終値が取得される。
5.基準間隔RI:1フレームを構成する複数本の走査線(全走査線数:n(今回は、500))についての複数の基準位置RPのうち、互いに隣接した2個の基準位置RP間の時間間隔を基準クロックのもとにカウントした場合の基準クロックの数である。この基準間隔RIは、前述のBD間隔カウント数BDCを必要に応じて(走査線の位置に応じて)補正して取得される。
6.低速走査周期カウント数LSC:LSスキャナ102の低速走査周期の長さを基準クロックのもとにカウントした場合の基準クロックのカウント数である。
図2(a)には、HSスキャナ100のミラー120の振れ角の時間的変化が正弦波曲線のグラフで、かつ、「HS実波形」という名称を付して表されている。図2(b)および(c)には、そのHS実波形に時間的に関連付けて、映像同期信号(図においては、「映像sync」で表す。)および映像信号がそれぞれタイムチャートで表されている。
このRSDにおいては、各走査線ごとに、各走査線の開始点(走査線間の折り返し点)の位置すなわち基準位置RPが決定される。
さらに、各走査線ごとに、各走査線について決定された基準位置RPを起点として、画像書出し位置SOPが決定される。各走査線についての画像書出し位置SOPは、対応する基準位置RPに、主走査方向における隔たり(すなわち、マージン)が加算されることにより、決定される。その隔たりの大きさは、複数本の走査線間で互いに共通する。
図3(a)には、HS実波形がグラフで表されている。図3(b)および(c)には、そのHS実波形に時間的に関連付けて、低速走査同期信号およびBD信号がそれぞれタイムチャートで表されている。図3(d)には、図3(c)に示すBD信号のうち、連続した3つのハイレベル部が拡大されてタイムチャートで表されており、図3(e)には、図3(d)に示すBD信号に基づいてBD間隔が決定される様子がタイムチャートで表されている。
図3(c)に示すように、ビームディテクタ200は、レーザビームの通過を検出すると、ハイレベル(図において「H」で表記する。)のBD信号を出力し、一方、レーザビームを検出しないと、ローレベル(図において「L」で表記する。)のBD信号を出力する。
図3(b)において、「低速走査同期信号」は、その低速走査同期信号のうち、ハイレベル部の先頭エッジ位置において、対応する1低速走査周期の開始タイミングを規定する。低速走査同期信号のうち、互いに隣接した2個のハイレベル部間の時間間隔が、低速走査周期を意味する。
本実施形態においては、各走査線についての基準位置RPが、画像表示中、定期的に、例えば、各フレームごとに決定される。
本実施形態においては、無効エリアにつき、BD信号に基づいて基準位置RPが測定される。具体的には、図3(d)および(e)に示すように、BD信号のうちの3個のハイレベル部のそれぞれの中心位置が、基準位置RPとして測定される。
なお、基準位置RPを上記中心位置として定義することは、本発明を実施するうえにおいて不可欠なことではなく、基準位置PRは、例えば、BD検知点の位置そのものとして定義するなど、他の基準に従って定義することが可能である。
さらに、図3(e)に示すように、互いに隣接した2個の基準位置RP間の時間間隔が、HS実波形を表す正弦波曲線のうち、互いに隣接した2個の頂点間の時間間隔を表し、これは、BD信号において3個のハイレベル部が並ぶ時間間隔を意味する用語として、BD間隔と称する。BD間隔の決定手法については、後に詳述する。
ここで、BD信号と、基準位置RPと、高速走査周期カウント数HSCと、BD間隔と、基準間隔RIとの関係について概略的に説明する。
まず、無効エリア内の3高速走査周期分の走査線につき、BD信号に基づき、互いに隣接した2個の基準位置RP間の時間間隔(HS実波形の頂点位置間の時間間隔)の暫定値(BD間隔の暫定値)として、2個の高速走査周期カウント数HSCが測定される。次に、それら測定された高速走査周期カウント数HSCが必要に応じて補正されることにより、BD間隔の最終値が取得される。
続いて、その取得されたBD間隔の最終値を補正することにより、上記3高速走査周期分の走査線が属するのと同じ1フレーム中のすべての走査線(500高速走査周期分の走査線)につき、基準位置RP間の時間間隔が基準間隔RIとして推定される。
1フレーム中の複数本の走査線につき、複数個の基準間隔RIが推定されるが、それら基準間隔RIの長さは、すべての走査線に共通するとは限らない。すなわち、それら基準位置RPは、1種類の基準間隔RIのもと、等間隔で並ぶように推定される場合のみならず、複数種類の基準間隔RIのもと、不等間隔で並ぶように推定される場合もある。基準間隔RIの推定手法については、後に詳述する。
図4には、信号処理回路60が機能ブロック図で表されている。信号処理回路60は、HSスキャナ100を制御するHS駆動制御部300と、LSスキャナ102を制御するLS駆動制御部302と、光源であるレーザ30,32,34(図4においては、「LD」で表す。)を制御するLD駆動制御部304とを備えている。そのLD駆動制御部304は、画像出力制御部306によって制御される。
HS駆動制御部300と、LS駆動制御部302と、画像出力制御部306とに共通に、DDS(Direct Digital Synthesizer、ダイレクト・デジタル・シンセサイザ)310が接続されている。このDDS310の基本構成の一従来例が、例えば特開2007−215039号公報に開示されており、この公報は、それの全体が、引用によって本明細書に合体させられる。
このDDS310には、マスタ発振器312が接続されており、基準クロックを240MHzでDDS310に供給する。
DDS310は、後に詳述するが、基準クロックのもとに動作して、アナログ波形信号をシーケンシャルにデジタル生成し、その生成されたアナログ波形信号をHS駆動制御部300に出力する。DDS310は、さらに、そのアナログ波形信号と同期して、低速走査のためのクロック信号(低速走査同期信号)を、LS駆動制御部302と画像出力制御部306に出力する。
図5には、DDS310の基本構成が機能ブロック図で表されている。このDDS310は、波形ROM(波形記憶部の一例)330と、その波形ROM330から出力されたデジタル波形データをアナログ波形信号に変換するD/Aコンバータ(図においては、「DAC」で表す。)332と、そのD/Aコンバータ332から出力されたアナログ波形信号から量子化ノイズ等を除去するローパスフィルタ(図において「LPF」で表す。)334とを備えている。
波形ROM330の出力波形データは、D/Aコンバータ332、ローパスフィルタ334およびHS駆動制御部300を順に通過してHSスキャナ100に供給される。
波形ROM330は、所定の波形(例えば、正弦波)をデジタルデータ(12ビット)として予め記憶する。具体的には、波形ROM330は、記憶すべき波形の位相(角度または時間)と振幅との関係を記憶するために、順に並んだ複数のアドレスにそれぞれ関連付けて、複数の振幅を表す複数のデータを記憶している。この波形ROM330においては、指定アドレスが循環的に増加させられると、それにつれて、波形ROM330から出力される波形の振幅が周期的に変化する。
本実施形態においては、波形ROM330のアドレス(12ビット)のカウンタ(基準クロックと同じタイミングでアドレスを指定するためのカウンタ)として、32ビットのデータが用いられる。この32ビットのうち、上位の12ビットが、波形ROM330においてアドレスを特定するために用いられ、一方、下位の20ビットは、1クロックごとにカウンタに加えられる後述の増分X(可変の設定増分)を表している。下位の20ビットの初期値がその増分Xを表していて、1クロックごとに、その増分Xで下位の20ビットが増加させられる。
具体的には、図5に示すように、カウンタYは、1クロックごとに増分Xで増加するように変化する。具体的には、カウンタYのうち、上位の12ビット(アドレス部)は、下位の20ビットの最上位ビットが桁上がりするごとに、1ずつインクリメントされる。カウンタYの最上位ビット(アドレス部の最上位ビット)が桁上がりするタイミングで、HSスキャナ100の1周期(1高速走査周期)が終了する。
本実施形態においては、カウンタYの上位に、LSスキャナ102を制御するためのLSカウント値(9ビット)が追加され、全体で1つのデータ(41ビット)を構成している。
そのLSカウント値は、0−499(1フレーム当たりの高速走査回数は500)を表し、カウンタYのアドレス部の最上位ビットが500カウントするごとに、1ずつインクリメントされる。そのLSカウント値は、リセッタブルカウンタであり、499を表している状態で、カウンタYのアドレス部の最上位ビットが500カウントすると、0にリセットされる。
LSカウント値の最上位ビットが桁上がりするタイミングで、LSスキャナ102の1周期(1低速走査周期)が終了する。したがって、DDS310は、LSカウント値がリセットされるタイミングと同期するように、低速走査同期信号を生成し、それをLS駆動制御部302と画像出力制御部306に出力する。
したがって、本実施形態においては、HSスキャナ100の揺動を制御するためのアドレスの変化と、LSスキャナ102の揺動を制御するためのLSカウント値とが互いに同期する。
ここで、DDS310においてそれの出力信号の周波数が変更される原理を説明する。
基準クロックの増加に対する、カウンタYのうちのアドレス部の増加速度が速いほど、DDS310の出力信号の周波数が高くなる。一方、増分Xが大きいほど、アドレス部の増加速度が速い。したがって、増分Xの大きさが、DDS310の出力信号の周波数を決め、ひいては、HSスキャナ100の高速走査周波数(駆動周波数)を決めることになる。
増分Xは、可変値である。具体的には、増分Xは、ベース値A(固定値)と変更量B(0がデフォールト値である可変値)との和として定義される。変更量Bの設定によって増分Xを変更すれば、HSスキャナ100の駆動周波数が変化する。したがって、変更量Bの適切な設定により、HSスキャナ100の駆動周波数を、それに固有の共振周波数の変動に追従するように、変化させることが可能である。
増分Xは、本実施形態においては、前述のように、20ビットで構成されている。これは、増分Xが表す周波数が、その増分Xを表す複数ビットのうちの最下位ビットを1だけインクリメントまたはデクリメントさせることに伴って変更される量(増分Xの最小変更量)が0.065Hzであるようにするためであるが、増分Xのビット数は、増分Xの最小変更量の要求値に応じて適宜設定することが可能である。
DDS310から出力される信号の1周期が、ちょうど基準クロックの整数倍になるとは限らない。以下、このことを図6を参照して具体的に説明する。
図6(a)には、HSスキャナ100の駆動周波数が33kHzである一例について、HS実波形がグラフで表されている。図6(b)には、そのHS実波形に時間的に関連付けて、カウンタYの最上位ビットの値の時間的変化がタイムチャートで表され、さらに、図6(c)には、高速走査周期カウント数HSCの時間的変化が数字の列で表されている。
その高速走査周期カウント数HSCは、1周期分の高速走査(実波形のうちの1つの山)が開始されてから終了するまでの期間中にカウントされた基準クロック(240MHz)の数を意味する。
この例においては、基準クロックの周波数が、駆動周波数の整数倍に一致しない。そのため、高速走査周期カウント数HSCは、理論上は、240×106を33×103で割り算した割算値であって割り切れないもの、すなわち、約7272.73であるのに対し、前記コンピュータの計算上は、その割算値の小数部が丸められることに起因する丸め誤差が発生する。
よって、第i回の高速走査周期については、「7272」となるが、第(i+1)回の高速走査周期については、前回の高速走査周期における丸め誤差が加算されるため、「7273」というように、前回の高速走査周期カウント数HSCより大きくなる可能性がある。
ここに、「丸め誤差」は、1周期分の高速走査時間が基準クロックのもとにサンプリングされることに起因するサンプリング誤差に相当する。
そのため、図6(c)に示すように、1フレームに属する複数回の高速走査の間において、高速走査周期カウント数HSCが増減してしまう。このように、DDS310を採用する場合には、HSスキャナ100の1周期ごとに測定される高速走査周期カウント数HSCに、プラスマイナス1個分のクロックが誤差として発生してしまう。
ところで、前述のように、本実施形態においては、すべての走査線につき、各走査線ごとに、基準位置RP(HS実波形の頂点の位置)が、そのときのBD信号に基づいて測定されるのではなく、無効エリア内における最初の3高速走査周期分の走査線について測定されたBD間隔に基づいて推定される。
従来においては、1フレーム中、複数の基準位置RP(HS実波形の頂点の位置)が等時間間隔で順次出現するという仮定を前提にして、基準間隔RIが、無効エリアについて取得された高速走査周期カウント数HSCから誘導されるBD間隔(例えば、図6に示す例においては、「7272」または「7273」)と等しくなるように、1種類のみ決定されていた。
そのため、特別の対策を追加することなく、そのようにして決定された基準間隔RIを起点として、各走査線ごとに、画像書出し位置SOPを決定すると、1フレーム内において副走査方向に一列に並ぶ複数の画像書出し位置SOPが、副走査方向に平行な一直線を構成できず、むしろ、その理想直線に対して傾斜した線を構成してしまう。
図6に示す例においては、基準間隔RIを「7272」に選んでも「7273」に選んでも、有効エリア内を副走査方向に進むにつれて、画像書出し位置SOPの実際値の、理想値からの誤差が累積して増加する。
したがって、例えば図7(a)に示すように、このRSDに入力された画像(RSDに入力された映像信号によって再現されるべき理想的な画像)が副走査方向(本実施形態においては、水平方向)に延びる一直線として構成される場合には、図7(b)に示すように、このRSDによって実際に出力(表示)される画像が、その理想直線に対して傾斜した線として構成されることになってしまう。
このような傾斜を特別のソフトウエアによって補正するために、本実施形態においては、図4に示すように、信号処理回路60が、さらに、LSカウンタ320と、BDカウンタ322と、斜め補正演算部324と、テーブルメモリ326とを含むように構成されている。
LSカウンタ320は、ビームディテクタ(図4においては、「BD」で表す。)200からのBD信号に基づき、1フレームの周期、すなわち、LSスキャナ102の低速走査周期(500回の高速走査周期の合計期間の長さでもある)を基準クロックのもとで、低速走査周期クロック数LSCとしてカウントする。
BDカウンタ322は、HSカウンタ330と補正部332とを備えている。
HSカウンタ330は、ビームディテクタ(図4においては、「BD」で表す。)200からのBD信号に基づき、HSスキャナ100の高速走査周期を基準クロックのもとで、高速走査周期クロック数HSCとしてカウントする。補正部332は、その取得された高速走査周期クロック数HSCを補正することにより、BD間隔カウント数BDCを取得する。
斜め補正演算部324は、LSカウンタ320によって取得された低速走査周期カウント数LSCと、BDカウンタ322によって取得されたBD間隔カウント数BDCとに基づき、基準間隔RIを決定し、その基準間隔RIに基づき、前述の映像同期信号(レーザ30,32,34を制御するための信号)を生成する。
この斜め補正演算部324は、テーブルメモリ326において、予め記憶されている複数の補正テーブル(後に詳述する)のうち該当するものを参照することにより、基準間隔RIを決定する。この決定を行うために採用するアルゴリズムについては、後に詳述する。
この斜め補正演算部324は、その生成された映像同期信号を画像出力制御部306に供給する。その画像出力制御部306は、その供給された映像同期信号に同期するように、映像信号を生成する。具体的には、この画像出力制御部306は、映像信号を、対応する映像同期信号のエッジ位置から所定時間(マージンに対応する)経過したときにローレベルからハイレベルに変化するように、生成する。すなわち、この画像出力制御部306は、映像信号生成部を有しているのである。
その生成された映像信号は、LD駆動制御部304に供給される。このLD駆動制御部304は、その供給された映像信号に基づいてレーザ30,32,34を駆動する。
斜め補正演算部324は、BD間隔決定と、基準間隔推定と、映像同期信号生成とを行う。以下、それら3種類の処理をまず、概説する。
1.BD間隔決定
BD間隔決定は、HSカウンタ330によって高速走査周期カウント数HSCを取得するとともに、その取得された高速走査周期カウント数HSCを、補正部332により、必要に応じて補正し、それにより、BD間隔カウント数BDCを取得する処理である。このBD間隔決定は、画像を表示するために前記コンピュータが画像表示プログラムを実行することによって実行され、その画像表示プログラムは、図8に、概念的にフローチャートで表されている。
BD間隔決定は、HSカウンタ330によって高速走査周期カウント数HSCを取得するとともに、その取得された高速走査周期カウント数HSCを、補正部332により、必要に応じて補正し、それにより、BD間隔カウント数BDCを取得する処理である。このBD間隔決定は、画像を表示するために前記コンピュータが画像表示プログラムを実行することによって実行され、その画像表示プログラムは、図8に、概念的にフローチャートで表されている。
2.基準間隔推定
基準間隔推定は、BDカウンタ322によって取得されたBD間隔カウント数BDCと、LSカウンタ320によって取得された低速走査周期カウント数LSCとに基づき、テーブルメモリ326において必要なテーブルを参照することにより、1フレームについて1種類または複数種類の基準間隔RIを推定するための処理である。この基準間隔推定は、前記コンピュータによって前記画像表示プログラムが実行されることによって実行される。
基準間隔推定は、BDカウンタ322によって取得されたBD間隔カウント数BDCと、LSカウンタ320によって取得された低速走査周期カウント数LSCとに基づき、テーブルメモリ326において必要なテーブルを参照することにより、1フレームについて1種類または複数種類の基準間隔RIを推定するための処理である。この基準間隔推定は、前記コンピュータによって前記画像表示プログラムが実行されることによって実行される。
3.映像同期信号生成
映像同期信号生成は、その決定された1種類または複数種類の基準間隔RIで複数の基準位置RPが並ぶことを表すように映像同期信号を生成するための処理である。その生成された映像同期信号は、画像出力制御部306に供給される。
映像同期信号生成は、その決定された1種類または複数種類の基準間隔RIで複数の基準位置RPが並ぶことを表すように映像同期信号を生成するための処理である。その生成された映像同期信号は、画像出力制御部306に供給される。
図8に示す画像表示プログラムは、このRSDの電源投入後に、前記コンピュータによって実行される。この画像表示プログラムは、ユーザからの画像表示指令に応答して実行されるが、BD間隔決定および基準間隔推定は、各フレームごとに実行される。
図8に示す画像表示プログラムが実行されると、まず、ステップS1において、HSスキャナ100を作動させつつ、無効エリアのうち、副走査方向における上流側の部分においてのみレーザ30,32,34のうちの少なくとも一つである光源を連続的に発光させる動作が、最初の3高速走査周期分、行われる。
その際にビームディテクタ200から出力されたBD信号に基づき、高速走査周期の長さが、基準クロックのもとにカウントされる。それによって取得された高速走査周期カウント数HSCは、前記コンピュータ内のレジスタに保存される。
本実施形態においては、前記コンピュータのうち、このステップS1を実行する部分が、HSカウンタ330を構成している。
次に、ステップS2において、上記出力されたBD信号に基づき、1フレームの周期である低速走査周期が、基準クロックのもとにカウントされる。具体的には、ある回のフレームの最初のBD検知点と次の回のフレームの最初のBD検知点との間の時間が、基準クロックのもとにカウントされる。それによって取得された低速走査周期カウント数LSCも、前記レジスタに保存される。
本実施形態においては、前記コンピュータのうち、このステップS2を実行する部分が、LSカウンタ320を構成している。
ところで、本実施形態においては、1フレーム当たり、高速走査が500周期行われるから、高速走査周期カウント数HSCを500倍した値は、理想的には、低速走査周期カウント数LSCと一致するはずである。しかし、高速走査周期カウント数HSCにも低速走査周期カウント数LSCにもサンプリング誤差が存在する。
一方、それぞれのサンプリング誤差は1クロックを超えないから、低速走査周期カウント数LSCの方が、高速走査周期カウント数HSCを500倍した値より、誤差は小さく、真の値により近いことが容易に推測される。したがって、高速走査周期カウント数HSCを500倍した値の誤差(累積誤差であり、その単位はクロック数)は、その値から低速走査周期カウント数LSCを引き算することにより、近似的に推測することが可能である。
そこで、ステップS3において、1フレーム当たりの高速走査周期カウント数HSCを500倍した値から低速走査周期カウント数LSCを引き算することにより、1フレーム当たりの高速走査周期カウント数HSCを500倍した値の誤差Aが算出される。
その後、ステップS4において、その算出された誤差Aの絶対値が500より小さいか否かが判定される。これは、高速走査周期カウント数HSCの誤差が1クロックより小さいか否かの判定として機能する。
今回は、誤差Aの絶対値が500より小さいと仮定すれば、ステップS4の判定がYESとなり、ステップS5において、今回の高速走査周期カウント数HSCがそのまま、BD間隔カウント数BDCとして採用される。このようにして決定されたBD間隔カウント数BDCも、前記レジスタに保存される。
これに対して、今回は、誤差Aの絶対値が500以上であると仮定すれば、ステップS4の判定がNOとなり、ステップS6において、今回の高速走査周期カウント数HSCが補正されることにより、BD間隔カウント数BDCが決定される。
具体的には、誤差Aが、図8のステップS6の枠内に数式で表す規則に従って補正される。具体的には、例えば、誤差Aが500以上であり、かつ、1000より小さい場合には、今回の高速走査周期カウント数HSCから1を差し引いた値として、BD間隔カウント数BDCが決定される。また、誤差Aが−500以下であり、かつ、−1000より大きい場合には、今回の高速走査周期カウント数HSCに1を加えた値として、BD間隔カウント数BDCが決定される。また、誤差Aの絶対値が2000以上である場合には、今回の高速走査周期カウント数HSCが、上記の場合に準じて補正されることにより、BD間隔カウント数BDCが決定される。
以上のようにして決定されたBD間隔カウント数BDCも、前記レジスタに保存される。その後、ステップS7に進む。
本実施形態においては、前記コンピュータのうち、図8に示すステップS3ないしS6を実行する部分が、図4に示す補正部332を構成している。
ステップS5またはS6の実行後、ステップS7において、BD間隔カウント数BDCを500倍した値から低速走査周期カウント数LSCを差し引くことにより、BD間隔カウント数BDCを500倍した値の誤差Bが算出される。
その後、ステップS8において、その算出された誤差Bが0であるか否か(または、0を中心として、幅を有する許容範囲内にあるか否か)が判定される。
今回は、その誤差Bが0であると仮定すれば、ステップS8の判定がYESとなり、その後、ステップS9に移行する。
このステップS9においては、基準間隔RI(1フレームにおけるすべての回の高速走査周期(サイクル)に共通の、基準位置RP間の時間間隔)を基準クロックのもとにカウントした場合のクロック数が、今回のBD間隔カウント数BDCと等しくなるように決定される。その後、ステップS12に進む。
以上、誤差Bが0である場合を説明したが、0ではない場合には、ステップS8の判定がNOとなり、今回のBD間隔カウント数BDCを補正して基準間隔RIのカウント数を取得するために、ステップS10に移行する。
このステップS10においては、誤差Bの今回値に応じ、テーブルメモリ326に記憶されている複数の補正テーブルのうち該当するものが選択される。テーブルメモリ326には、誤差Bがとり得る複数の値(−500<B<+500)についてそれぞれ、BD間隔カウント数BDCを補正するための規則が補正テーブルとして記憶されている。
図9には、それら複数の補正テーブルのうちの一部によって規定される補正規則が例示されている。
この例においては、誤差Bの今回値が+250である場合には、第1の補正テーブルが選択される。誤差Bの今回値が−10である場合には、第2の補正テーブルが選択される。誤差Bの今回値が+499である場合には、第3の補正テーブルが選択される。誤差Bの今回値が−499である場合には、第4の補正テーブルが選択される。
例えば、第1の補正テーブルによれば、有効エリア内における奇数番目の高速走査周期の各々については、BD間隔カウント数BDCを1だけ減算した値として基準間隔RIが決定され、一方、偶数番目の高速走査周期の各々については、BD間隔カウント数BDCと等しい値として基準間隔RIが決定される。
また、第2の補正テーブルによれば、有効エリア内における(50×j(1≦j<10))番目の高速走査周期の各々については、BD間隔カウント数BDCに1だけ加算した値として基準間隔RIが決定され、一方、残りの高速走査周期の各々については、BD間隔カウント数BDCと等しい値として基準間隔RIが決定される。
また、第3の補正テーブルによれば、有効エリア内におけるすべての高速走査周期のうちの1周期のみについて、BD間隔カウント数BDCと等しい値として基準間隔RIが決定され、一方、残りの各周期については、BD間隔カウント数BDCに1だけ加算した値として基準間隔RIが決定される。
その後、ステップS11において、選択された補正テーブルに記憶されている補正規則に従い、BD間隔カウント数BDCが補正され、それにより、各高速走査周期ごとに(走査線ごとに)、基準間隔RIのカウント数が決定される。その決定された基準間隔RIのカウント数は、前記レジスタに保存される。その後、ステップS12に進む。
ステップS12においては、今回のフレームにつき、書き出し位置が決定されて画像表示が開始される。続いて、ステップS13において、1フレーム分の画像表示が終了したか否かが判定され、終了していないのであれば、再度、ステップS13に戻るが、終了したならば、ステップS14に進む。
今回は、画像表示が終了しない、すなわち、さらに画像表示が継続するのであれば、ステップS14の判定がNOとなり、ステップS1に戻るが、終了する(例えば、表示すべきコンテンツが終了するか、ユーザが表示を終了させる)のであれば、ステップS14の判定がYESとなり、この画像表示プログラムの実行が終了する。
図10(a)ないし(c)には、図7(a)に示す入力画像に対して、本実施形態に従うRSDを3種類の補正モードでそれぞれ作動させた場合に実現され得る3種類の出力画像がそれぞれ例示されている。
図10(a),(b)および(c)に示す例は、前述の誤差Bを解消するために、1フレーム中のすべての基準位置RP(500個の基準位置RP)を等分割する1つの基準位置RP(中央の基準位置RP)、5つの基準位置RPおよび12の基準位置RPについてそれぞれ、BD間隔カウント数BDCを補正した場合の出力画像である。図10(a)に示す例より(b)に示す例の方が、図(b)に示す例より(c)に示す例の方が、より誤差Bが分散していることが分かる。
なお、1フレームごとに誤差Bを解消するための少なくとも1回の補正が、1回にBD間隔カウント数BDCが補正される量ができる限り少なくなるように、また、その補正量が副走査方向において高い分散度を示すように行われるのが望ましいため、誤差Bの大きさに応じてBD間隔カウント数BDCの補正回数が選択される。その結果、解消したい誤差Bが多いほど、BD間隔カウント数BDCの補正回数が増加することになる。
以上、本発明の実施の形態のうちの一つを図面に基づいて詳細に説明したが、これは例示であり、前記[発明の開示]の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
Claims (5)
- 画像信号に応じた強度を有する光束の2次元的な走査によって画像を表示する光走査型ディスプレイであって、
前記光束を出射する光源と、
第1駆動信号に基づき、前記光源から出射した光束を主走査方向に走査する主スキャナと、
第2駆動信号に基づき、前記主スキャナによって走査された光束を、前記主走査方向とは交差する副走査方向に走査する副スキャナと、
前記主スキャナまたは前記副スキャナによって走査された光束の通過を、前記主走査方向における所定位置において検出するビームディテクタと、
基準クロックを発生させるマスタ発振器と、
その基準クロックに同期するように時間離散的に作動し、前記第1駆動信号をデジタル波形データによって生成するDDS(Direct Digital Synthesizer)であって、前記第1駆動信号の周波数である駆動周波数を時間離散的に変更可能であるものと、
前記画像の各フレームごとに前記主スキャナおよび前記副スキャナによって形成される複数本の走査線の各々につき、複数の基準位置間の時間間隔である基準間隔の長さを前記基準クロックの数として決定する基準間隔決定装置と
を含み、
前記複数の基準位置は、前記各走査線に関連付けられ、各基準位置は、対応する走査線に沿って前記光束が前記主走査方向に前記画像を表示し始める画像書出し位置を前記基準クロックの数として算出する際に起算点となり、
前記基準間隔決定装置は、
前記ビームディテクタから出力されるBD信号に基づき、前記主スキャナの主走査周期の長さを前記基準クロックのもとにサンプリングしてカウントし、それにより、主走査周期カウント数を取得する主走査周期カウント部であって、前記主走査周期カウント数は、前記複数の基準位置の各々に関し、その各基準位置に後続する基準位置との間の時間間隔の長さを前記基準クロックの数として表すものと、
前記BD信号に基づき、前記副スキャナの副走査周期の長さを前記基準クロックのもとにサンプリングしてカウントし、それにより、副走査周期カウント数を取得する副走査周期カウント部と、
前記主走査周期カウント数と1フレーム内の全走査線数(以下、「全走査線数」という。)との積と前記副走査周期カウント数との間の差を算出し、それにより、1フレーム内の全走査線についての前記主走査周期カウント数の累積サンプリング誤差を推定する累積サンプリング誤差推定部と、
その推定された累積サンプリング誤差に基づき、その累積サンプリング誤差が減少するように、前記主走査周期カウント数を前記複数の基準位置のうちの少なくとも一つに関し、予め定められた補正規則に従ってクロック単位で補正し、それにより、前記基準間隔の長さを前記基準クロックの数として決定する第1補正部と
を含む光走査型ディスプレイ。 - 前記補正規則は、前記主走査周期カウント数を、前記複数の基準位置のうち、それら基準位置を時間軸上においてm(m:2以上の整数)等分する1以上の基準位置のそれぞれに関し、予め定められたクロック数で補正するための規則を含む請求項1に記載の光走査型ディスプレイ。
- 前記DDSは、前記副スキャナを制御するための上位ビット列と、前記主スキャナを制御するための下位ビット列とを有する所定数のビットが一列に並んで成るカウンタを有しており、
前記上位ビット列は、前記下位ビット列のうちの最上位ビットが所定数をカウントするごとにインクリメントし、
前記下位ビット列は、前記基準クロックのもとに前記波形ROMのアドレスをシーケンシャルに指定するためのアドレスカウンタとして機能し、
そのアドレスカウンタは、前記アドレスと同数のビットを有する上位ビット部と、前記基準クロックごとに可変の設定増分で増加させられる下位ビット部とを有しており、
前記上位ビット部は、前記下位ビット部のうちの最上位ビットが桁上がりを起こすごとにインクリメントする請求項1または2に記載の光走査型ディスプレイ。 - さらに、前記累積サンプリング誤差推定部および前記第1補正部の作動に先立ち、前記主走査周期カウント部によって取得された主走査周期カウント数を補正する第2補正部を含み、
その第2補正部は、前記主走査周期カウント数と前記全走査線数との積と前記副走査周期カウント数との間の差を算出し、その算出された差が許容値を超えた場合に、前記差が前記許容値を超えないように、前記主走査周期カウント数を補正し、
前記累積サンプリング誤差推定部および前記第1補正部は、その補正された主走査周期カウント数を用いて作動する請求項1ないし3のいずれかに記載の光走査型ディスプレイ。 - 前記許容値は、前記主走査周期カウント数の、1つの基準位置当たりの誤差である単体サンプリング誤差が前記基準クロックの1個分を超えた場合に、前記差が前記許容値を超えるように設定される請求項4に記載の光走査型ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290920A JP2011133560A (ja) | 2009-12-22 | 2009-12-22 | 光走査型ディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290920A JP2011133560A (ja) | 2009-12-22 | 2009-12-22 | 光走査型ディスプレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011133560A true JP2011133560A (ja) | 2011-07-07 |
Family
ID=44346390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290920A Pending JP2011133560A (ja) | 2009-12-22 | 2009-12-22 | 光走査型ディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011133560A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022107510A1 (ja) * | 2020-11-19 | 2022-05-27 | 株式会社デンソー | 光学的測距装置 |
-
2009
- 2009-12-22 JP JP2009290920A patent/JP2011133560A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022107510A1 (ja) * | 2020-11-19 | 2022-05-27 | 株式会社デンソー | 光学的測距装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058633B2 (en) | Pulse width modulation signal generating device, image display apparatus including pulse width modulation signal generating device, and pulse width modulation signal generating method | |
US20120001961A1 (en) | Image display device | |
US9344693B2 (en) | Drive control apparatus and drive control method, and video output apparatus | |
US7982906B2 (en) | Optical scanning device, image display device and retinal scanning display | |
US8497888B2 (en) | Image display device | |
JP6024332B2 (ja) | 画像表示装置 | |
US20110170156A1 (en) | Optical scanning device, image display device and method of driving optical scanning device | |
JP5157835B2 (ja) | 画像表示装置 | |
JP2007093644A (ja) | 光走査型ディスプレイ | |
US8422107B2 (en) | Optical scanning device, image display device and retinal scanning display | |
JP2010079198A (ja) | 画像投影装置 | |
US20110211240A1 (en) | Image display device | |
JP2014130256A (ja) | 画像表示装置、画像表示方法及びプログラム | |
JPH03110512A (ja) | 光ビーム走査装置 | |
WO2006069387A2 (en) | Circuit for detecting a clock error in a scanned-image system and related circuits, systems, and methods | |
JP2009222973A (ja) | 画像投射装置 | |
JP6079027B2 (ja) | 画素クロック生成装置、光走査装置および画像形成装置 | |
US8089671B2 (en) | Optical scanning device, image display device and retinal scanning display provided with optical scanning device | |
TW201229984A (en) | Image display device | |
JP2011133560A (ja) | 光走査型ディスプレイ | |
JP2012053417A (ja) | 光走査型ディスプレイ | |
KR100519972B1 (ko) | 레이저프린터의 주사라인간 배열보정장치 및 배열보정방법 | |
JP2007334162A (ja) | 光走査装置、画像表示装置及び網膜走査型画像表示装置 | |
JP2009031671A (ja) | 光走査装置及び画像形成装置 | |
JP2016057575A (ja) | 画像描画装置及び画像描画方法 |