JP2011130246A - 信号分析装置用トリガ生成装置及び方法 - Google Patents

信号分析装置用トリガ生成装置及び方法 Download PDF

Info

Publication number
JP2011130246A
JP2011130246A JP2009287567A JP2009287567A JP2011130246A JP 2011130246 A JP2011130246 A JP 2011130246A JP 2009287567 A JP2009287567 A JP 2009287567A JP 2009287567 A JP2009287567 A JP 2009287567A JP 2011130246 A JP2011130246 A JP 2011130246A
Authority
JP
Japan
Prior art keywords
signal
symbol
data
symbol timing
timing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009287567A
Other languages
English (en)
Other versions
JP5037598B2 (ja
Inventor
Akira Nara
明 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix International Sales GmbH
Original Assignee
Tektronix International Sales GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix International Sales GmbH filed Critical Tektronix International Sales GmbH
Priority to JP2009287567A priority Critical patent/JP5037598B2/ja
Priority to EP10195109.3A priority patent/EP2336791B1/en
Priority to CN201010625016.3A priority patent/CN102170267B/zh
Priority to US12/972,264 priority patent/US8762096B2/en
Publication of JP2011130246A publication Critical patent/JP2011130246A/ja
Application granted granted Critical
Publication of JP5037598B2 publication Critical patent/JP5037598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3845Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0254Circuits therefor for triggering, synchronisation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】シンボル・データ単位で変調誤差を検出し、トリガ信号を生成する。
【解決手段】デジタル変調では、シンボル・データから次のシンボル・データへの変化量は有限のパターンしかない点に着目する。まず、シンボル・タイミングに従って、シンボル・データの振幅、位相又は周波数の実測値をラッチし、上述の点を利用して、ラッチ実測値から次のシンボル・タイミングにおける予測値を求める。続くシンボル・タイミングにおいて、シンボル・データの予測値と実測値を比較し、その差分(誤差)が設定した許容範囲を超えるとき、トリガ信号を出力する。これにより、シンボル・データ単位で変調誤差を捕らえることができる。
【選択図】図6

Description

本発明は、デジタル変調信号を分析するための信号分析装置での使用に適したトリガ生成装置及び方法に関する。
携帯電話、無線LANなど、様々な無線システムにおいて、QPSKなどのデジタル変調方式によって変調された無線信号が利用されている。例えば、米国テクトロニクス社製3408B型リアルタイム・スペクトラム・アナライザは、こうした無線信号の分析に適した信号分析装置である。
図1は、こうした信号分析装置10の一例の機能ブロック図である。アッテネータ(ATT)12は、受信した被測定信号を適切な信号レベルに調整する。アナログ・ダウン・コンバータ20は、ミキサー14、局部発振器(LO)16及びバンドパス・フィルタ(BPF)18を有し、入力信号をダウンコンバートする。ダウンコンバートされた信号は、アナログ・デジタル変換回路22において、クロック発振器24からのサンプリング・クロックに従ってデジタル・データに変換される。なお、このサンプリング・クロックの周波数は、シンボル・レートよりも充分に高速なものが用いられる。デジタル・ダウン・コンバータ(DDC)26は、デジタル・データを演算によって更にダウンコンバートすると共に、I及びQデータに分離する。トリガ検出回路30は、時間領域データであるI及びQデータ(シンボル・データ)を受けて、ユーザが設定した時間領域に関するトリガ条件を満たすI及びQデータを検出すると、トリガ信号をメモリ制御回路34に供給する。高速フーリエ変換回路(FFT)32は、I及びQデータを受けて周波数領域データに変換し、トリガ検出回路30に供給する。これに基づき、トリガ検出回路30は、ユーザが設定した周波数領域に関するトリガ条件を満たす周波数領域データを検出すると、トリガ信号をメモリ制御回路34に供給する。メモリ制御回路34は、トリガ信号を受けると、このトリガ信号発生時点前後のユーザが設定した時間幅に含まれるI及びQデータを保持するように、データ・メモリ28を制御する。これら回路は、FPGAやASIC等のハードウェアで実現され、リアルタイムの高速処理を実現している。
データ・メモリ28中の時間領域又は周波数領域のトリガ条件を満たしたIQデータは、CPU(中央演算装置)36を中心に構成されるマイクロプロセッサ・システムにバス52を介して送られる。マイクロプロセッサ・システムは、一般にパソコンとして知られているもので、CPU36は、ハードディスク・ドライブ装置(HDD)42に記憶されたプログラム(ソフトウェア)に従って装置10を制御する。また、HDD42は、常時には使用しないデータを大量に保存するためにも利用される。RAMなどが用いられるメモリ40は、HDD42からのプログラムを読み込み、CPU36との間でデータ交換しながら一時的な作業の処理をするのに利用される。
ユーザは、キー、ノブ等で構成される操作パネル44を用いて、信号分析装置10に必要な設定を行う。携帯電話、無線LANなどで使用されている変調方式、シンボル・レート等は、規格で定められているので、ユーザは、被測定信号に応じて、これらの設定値を初期設定する。これにより、まったく設定値がない状態から信号分析を開始するのに比較し、信号分析をスムーズに開始できる。なお、シンボル・レートなどのパラメータは、その後の信号分析でより正確な値が判明した場合には、置き換えるようにしても良い。
表示装置38は、信号分析結果やユーザの設定に必要となる情報を提供する。入出力ポート46は、例えば、外付けキーボード48やマウス50等のポインティング・デバイスの接続に利用され、これらも装置10の操作手段として機能する。これらの回路は、バス52によって相互に接続される。
CPU36は、HDD42に記憶されたプログラムに従い、データ・メモリ28からのIQデータに関する信号分析処理を行う。図2は、CPU36がソフトウェア処理で行うデジタル変調信号分析処理の一例のブロック図であり、特に、IQデータ(シンボル・データ)を検出後、理想信号を発生し、実測の信号と比較することにより変調誤差を測定するという再帰的な処理である。キャリア周波数補正ブロック62は、主にDDC26でのデジタル・ダウン・コンバート時に使用したキャリア周波数の誤差が原因で生じたIQデータの周波数誤差を演算で補正する。測定フィルタ・ブロック67は、受信系で用いるフィルタ特性を再現したもので、雑音成分低減やシンボル間干渉除去の処理を施す。その後、IQデータは、符号復調ブロック65でベースバンドのデータに復調されるが、このとき、理想的なベースバンド・データを生成する。これは、IQデータは、デジタル・データであるから、被測定信号が極端に歪んでいない限り、IQデータの位相又は振幅の本来あるべき値を比較的容易に推定可能であることを利用する。デジタル変調ブロック66は、理想的なベースバンド・データを変調して、理想的なデジタル変調信号のIQデータを生成する。基準フィルタ・ブロック67は、送信系、受信系を総合したフィルタで、隣接チャンネルへの漏れや、シンボル間干渉を除去する。誤差検出ブロック64は、測定フィルタ・ブロック63からの実測IQデータと、基準フィルタ・ブロック67からの理想IQデータとの比較により、各IQデータの誤差を検出すると共に、キャリア周波数誤差信号を生成し、また、シンボル・タイミング信号を抽出する。
CPU36は、図2に示した処理以外でも、IQデータから高速フーリエ変換(FFT)によりスペクトラム・データを生成し、これを表示装置38においてスペクトラム波形として表示させる処理も行う。FFT回路32でもFFTが行われるが、これはFFT回路32をハードウェアで実装し、リアルタイムで周波数領域トリガ検出処理を実現するためである。一方、CPU36によるFFT演算では、演算時間がかかるために、リアルタイム処理はできないものの、より高精度なFFT演算が行える。そこで、データ・メモリ28にトリガ条件を満たしたIQデータを保持した後は、CPU36によるソフトウェア処理でスペクトラム・データが生成される。
米国特許公開第2009/0094495号明細書
データ・メモリ28に保持されたIQデータをCPU36によるソフトウェア処理で信号分析を行えば、変調精度を高めることができ、シンボル・テーブル等も得られるが、後処理のため、これらの情報をもとにトリガをかけることはできない。例えば、変調精度が突発的に悪化したときの原因を探るため、その時点においてトリガをかけたいという要求があるが、現状では対応できない。例えば、図2に示したソフトウェア処理は、再帰的な処理で複雑なため、ASICやFPGAを用いて低コストでリアルタイム処理を実現することは困難である。
米国特許公開第2009/0094495号明細書には、変調信号の振幅や位相波形の相関によりトリガを検出するトリガ発生装置が記載されている。しかし、変調誤差が発生する状況は様々であり、振幅や位相波形の状態を特定することは困難なため、変調精度の悪化を検出してトリガをかけるという機能もまた困難である。このように従来開発された技術は、デジタル変調信号の変調精度の悪化を検出してトリガをかけるための有効な手段を提供するものではなかった。
本発明は、デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成装置に関する。デジタル変調においては、振幅や位相の軌跡は様々であっても、シンボル・データから次のシンボル・データへの変化量は有限のパターンしかない。本発明は、この点に着目したものである。周知の方法で得られた被測定信号のシンボル・データの実測値は、例えば、メモリ等に保持され、供給される。被測定信号の変調方式及びシンボル・レートに基づいて、被測定信号のシンボル・データ間で取り得るシンボル・データ間変移を求めることができる。このとき、変調方式及びシンボル・レートは、典型的には、ユーザが被測定信号に応じて初期設定する。ただし、当初は、初期設定値に基づいて本発明による処理を行い、その後、信号分析で得られたより正確なシンボル・レートを改めて使って処理を行うようにしても良い。シンボル・タイミング信号生成手段は、被測定信号のシンボル・レートに基づいて、シンボル・タイミング信号を生成する。このシンボル・タイミング信号に従って被測定信号のシンボル・データの実測値をラッチしたラッチ実測値及びシンボル・データ間変移に基づいて、ラッチを行ったシンボル・タイミング信号の次のシンボル・タイミング信号におけるシンボル・データの予測値が生成される。そして、実測値及び予測値を比較し、比較結果が設定範囲を超えた場合にトリガが生成される。
本発明では、更に、トリガ検出に用いるシンボル・タイミングの精度を維持することで、安定したトリガ検出が行える。まず、被測定信号のシンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成する。この処理は典型的にはソフトウェア演算で行われるので、抽出の演算処理が完了した時点では、抽出シンボル・タイミング信号は既に過去の時点におけるシンボル・タイミングを示すものとなっている。しかし、抽出シンボル・タイミング信号は一定の周期で発生すると推定できるので、抽出シンボル・タイミング信号に基づいて、抽出シンボル・タイミング信号より時間的に先の時点における抽出シンボル・タイミング信号と同期した同期信号を推定して生成する。そして、この同期信号にシンボル・タイミング信号生成手段からのシンボル・タイミング信号を同期させる。これによって、シンボル・タイミング信号生成手段が生成するシンボル・タイミング信号が、被測定信号の実際のシンボル・タイミングとずれないように維持できる。
本発明の目的、効果及び新規な点は、以下の詳細な説明を特許請求の範囲及び図面と合わせて読むことによって明らかとなろう。
図1は、従来の信号分析装置の一例のブロック図である。 図2は、従来の信号分析装置におけるソフトウェア処理の一例の機能ブロック図である。 図3は、本発明の実施に適した信号分析装置の一例のブロック図である。 図4は、デジタル変調信号分析(SW)及び本発明によるデジタル変調誤差検出回路の機能ブロック図である。 図5は、トリガ検出ブロックの機能ブロック図である。 図6は、抽出シンボル・タイミング、誤差検出シンボル・タイミング及びシンボル同期信号との関係を示すチャート図である。 図7は、本発明によるトリガ検出処理の流れの一例を示すチャート図である。 図8は、本発明による誤差検出シンボル・タイミング信号の同期処理の流れの一例を示すチャート図である。
以下では、本発明の実施形態に言及し、実施形態の例を図面に記載する。これら図面は説明上記載したもので、本発明を限定するものではない。本発明は、おおよそこれら実施形態に沿って記述されるが、本発明の本質はこれら実施形態に限定されるものではない。
図3を参照すると、本発明の実施に適した信号分析装置11では、図1に示す従来例に比較し、デジタル変調誤差検出回路70が追加されている。これは、典型的には、FPGAやASIC等によりハードウェアとして実現されるため、CPU36によるソフトウェア処理に比較し高速に動作する。なお、図3では、図1と対応するブロックについては、同じ符号を付し、以下では主に図1と異なる点を説明する。また、以下では、上述と同様に、ユーザが変調方式、シンボル・レート等の初期設定値を信号分析装置11に設定しているものとする。更に、ユーザは、後述するシンボル・データの予測値と実測値の差分(誤差)について、許容できる許容範囲も設定する。この誤差許容範囲(設定範囲)は、本発明におけるトリガ条件となる。後述のシンボル同期信号の発生を、シンボル・タイミング何個毎とするかも設定する。
デジタル変調誤差検出回路70は、DDC26からIQデータを受けると共に、クロック発振器24からサンプリング・クロックを受ける。図4に、デジタル変調誤差検出回路70の機能ブロックが開示されている。図4中のデジタル変調信号分析ブロック60は、図2に示した従来のものとほぼ同等であるが、生成したキャリア周波数誤差信号及びシンボル・タイミング信号をデジタル変調誤差検出回路70に供給する点が異なる。
キャリア周波数補正ブロック72は、デジタル・ダウン・コンバート時に使用したキャリア周波数の誤差が原因で生じるIQデータの周波数誤差を補正する。続いて、IQデータは、振幅検出ブロック74、位相検出ブロック76及び周波数検出ブロック78に供給されて、振幅、位相及び周波数の実測値が夫々検出され、これらはトリガ検出ブロック90に供給される。これらブロックは、検出したい変調方式の変調精度の誤差の種類によって使い分けられる。例えば振幅誤差を検出したいのであれば振幅検出ブロック74が用いられ、位相誤差であれば位相検出ブロック76が用いられる。EVM(Error Vector Magnitude)であれば振幅検出ブロック74と位相検出ブロック76の双方が用いられ、周波数誤差であれば周波数検出ブロック78が用いられる。これらは次の演算をIQデータに対して行うことにより実現される。XはI成分、YはQ成分とする。
振幅:A=SQRT(X2+Y2
位相:P=TAN-1(Y/X)
周波数:F=d/dtTAN-1(Y/X)
サンプル・カウンタ80は、サンプリング・クロックを受けて、カウント値を同期信号外挿ブロック82に供給する。同期信号外挿ブロック82は、後述のようにシンボル同期信号を生成し、シンボル・タイミング信号生成ブロック84に供給する。シンボル・タイミング信号生成ブロック84は、最初は初期設定値に従ってシンボル・タイミング信号を生成しているが、シンボル同期信号を受けると、出力するシンボル・タイミング信号の位相をシンボル同期信号に同期させる。これによって、被測定信号の実際のシンボル・タイミングとずれが生じるのを防止している。このシンボル・タイミング信号は、トリガ検出ブロック90において、誤差検出のタイミングを定めるので、以下では、誤差検出シンボル・タイミング信号と呼ぶことにする。
デジタル変調においては、振幅や位相の軌跡は様々であっても、シンボルからシンボルへの変化量は有限のパターンしかない。例えばQPSKの位相であれば、現在の位相から0、+90、−90及び180度の4通りである。そこで、本発明では、変調誤差を評価するにあたって、この変化量に着目する。表1に代表的な変調方式における、振幅、位相、周波数のシンボル間の変移を示す。
Figure 2011130246
図5は、トリガ検出ブロック90の機能ブロックを示している。ラッチ・ブロック92は、誤差検出用シンボル・タイミング信号に従って、振幅、位相又は周波数の実測値をラッチし、ラッチ実測値として保持する。上述のように変調方式は既に設定されているので、予測値データ生成ブロック94は、その変調方式において、ラッチ実測値から次のシンボル・タイミングで取り得る予測値を求め、比較ブロック96に供給する。このとき、予測値は、表1に示すように複数個となることもある。比較ブロック96は、誤差検出用シンボル・タイミング信号に従って、予測値と実測値を比較し、その差分(誤差)がユーザの設定した誤差許容範囲(設定範囲)を超えるときは、トリガ信号を出力する。この処理をシンボル毎に繰り返すことにより、シンボル点での誤差をリアルタイムに監視でき、情報を落とすことなくトリガを発生できる。
ここで重要となるのは、トリガ検出に使用する誤差検出シンボル・タイミング信号が、被測定信号のシンボル・タイミングからずれないように、精度を維持することである。この点について、以下で説明する。図6を参照すると、本発明では、シンボル・タイミングより充分に速いサンプリング・クロックをカウントするサンプル・カウンタ80のカウント値を利用して、信号分析処理で抽出した抽出シンボル・タイミングをマッピングする。信号分析装置11は、信号取込み処理と信号分析処理を交互に繰り返すが、これらの処理時間のため、図6においては、信号分析処理102が完了したカウント値Bの時点で、やっと過去の抽出シンボル・タイミング111及び112がカウント値0及び3の時点で生じていたことが判明する。しかし、抽出シンボル・タイミング111及び112を基にして、それより時間的に先に生じるはずのシンボル・タイミング113〜115を推定で求めることができる(外挿)。そこで、同期信号外挿ブロック82は、実際に抽出したシンボル・タイミング及び外挿したシンボル・タイミングを合わせ、これらの所定の設定数毎に、シンボル同期信号131を生成する。そして、上述の如く、シンボル同期信号に誤差検出シンボル・タイミング信号を同期させる。
図7は、本発明による処理の流れの一例を示す。ステップ202では、典型的にはユーザが、変調方式、シンボル・レート、誤差許容範囲、シンボル同期信号をシンボル・タイミング何個ごとに生成するか等を初期設定する。これら初期設定値は、その後の処理で、より適切な値が判明した場合には、置き換えても良い。これら設定値に基づき、誤差検出シンボル・タイミング信号が生成される(ステップ204)。被測定信号取込み処理(ステップ206)及びIQデータ生成(ステップ208)を経て、シンボル同期信号に誤差検出シンボル・タイミング信号を同期させる処理が行われる(ステップ210)。ステップ206からステップ210までの処理を複数繰り返して、誤差検出シンボル・タイミング信号をより確実にシンボル同期信号に同期させるようにしても良い。ステップ212では、誤差検出シンボル・タイミング信号に従って、シンボル・データ(IQデータ)の振幅、位相又は周波数の実測値をラッチする。次に、ラッチ実測値から次のシンボル・タイミングにおける予測値を求め(ステップ214)、続いて実測値と予測値を比較する(ステップ216)。そして、実測値と予測値の差分(誤差)が設定した許容範囲内か否か判断する(ステップ218)。もし誤差が設定範囲内(ステップ218でYes)なら、次のシンボル・データに進んで(ステップ222)、ステップ212からの処理を繰り返す。もし誤差が設定範囲を外れる(ステップ218でNo)なら、トリガ信号が出力され(ステップ220)、トリガ検出処理の1サイクルは終了する。トリガ信号が出力された後の処理の一例は、従来技術として上述している。
図8は、本発明による誤差検出シンボル・タイミング信号の同期処理の流れの一例を示している。これは、例えば、図7のステップ210として行われるが、これに加えて、ステップ212以降の処理と平行して実行されても良い。図7のステップ206及び208に続いて、ステップ230では、ソフトウェアによる信号分析処理により、IQデータからシンボル・タイミングが抽出される。抽出シンボル・タイミングは、サンプル・カウンタ80からのカウント値に対してマッピングされる(ステップ232)。抽出シンボル・タイミングを基に、得られた抽出シンボル・タイミングよりも時間的に先の時点における抽出シンボル・タイミングに同期したシンボル同期信号を推定によって生成する(ステップ234)。シンボル・タイミング信号生成ブロック84は、このシンボル同期信号を受けて、出力する誤差検出シンボル・タイミング信号をシンボル同期信号に同期させる(ステップ236)。
以上、本発明の実施例に基づいて説明してきたが、本発明によれば、シンボル・データ間の変移に着目したことにより復調全体をリアルタイムに行う必要がないので、リアルタイム処理の部分がコンパクトで変調方式の追加や変更に容易に対応できる。このため、様々なデジタル変調方式及びシンボル・レートに対応した、デジタル変調誤差トリガ機能を実現できる。また、周波数誤差とシンボル・タイミングを常時モニタして逐次更新するので、長時間のトリガ待ちにも対応できる。更に、図1と図3の比較からわかるように、パワートリガや周波数マスク・トリガなど従来からあるトリガ・システムとも容易に共存できる。
以上、本発明について明確に理解できるよう詳細に記述してきた。しかし、これらは開示したそのままの通りに本発明を限定するものではない。
70 デジタル変調誤差検出回路
72 キャリア周波数補正ブロック
74 振幅検出ブロック
76 位相検出ブロック
78 周波数検出ブロック
80 サンプル・カウンタ
82 同期信号外挿ブロック
84 シンボル・タイミング信号生成ブロック
90 トリガ検出ブロック
92 実測値ラッチ・ブロック
94 予測値データ生成ブロック
96 比較ブロック

Claims (4)

  1. デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成装置であって、
    上記被測定信号のシンボル・データの実測値を供給する手段と、
    上記被測定信号の変調方式及びシンボル・レートに基づいて、上記被測定信号のシンボル・データ間で取り得る上記シンボル・データ間変移を求める手段と、
    上記被測定信号の上記シンボル・レートに基づいて、シンボル・タイミング信号を生成するシンボル・タイミング信号生成手段と、
    上記シンボル・タイミング信号に従って上記被測定信号の上記シンボル・データの上記実測値をラッチしたラッチ実測値及び上記シンボル・データ間変移に基づいて、ラッチを行った上記シンボル・タイミング信号の次の上記シンボル・タイミング信号における上記シンボル・データの予測値を生成する手段と、
    上記実測値及び上記予測値を比較し、比較結果が設定範囲を超えた場合にトリガを生成する手段と
    を具える信号分析装置用トリガ生成装置。
  2. 上記被測定信号の上記シンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成する手段と、
    上記抽出シンボル・タイミング信号に基づいて、上記抽出シンボル・タイミング信号より時間的に先の時点における上記抽出シンボル・タイミング信号と同期した同期信号を生成する手段と、
    上記同期信号に上記シンボル・タイミング信号生成手段からの上記シンボル・タイミング信号を同期させる手段と
    を更に具える請求項1記載の信号分析装置用トリガ生成装置。
  3. デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成方法であって、
    上記被測定信号のシンボル・データの実測値を供給するステップと、
    上記被測定信号の変調方式及びシンボル・レートに基づいて、上記被測定信号のシンボル・データ間で取り得る上記シンボル・データ間変移を求めるステップと、
    上記被測定信号の上記シンボル・レートに基づいて、シンボル・タイミング信号を生成するステップと、
    上記シンボル・タイミング信号に従って上記被測定信号の上記シンボル・データの上記実測値をラッチしたラッチ実測値及び上記シンボル・データ間変移に基づいて、ラッチを行った上記シンボル・タイミング信号の次の上記シンボル・タイミング信号における上記シンボル・データの予測値を生成するステップと、
    上記実測値及び上記予測値を比較し、比較結果が設定範囲を超えた場合にトリガを生成するステップと
    を具える信号分析装置用トリガ生成方法。
  4. 上記被測定信号の上記シンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成するステップと、
    上記抽出シンボル・タイミング信号に基づいて、上記抽出シンボル・タイミングより時間的に先の時点における上記抽出シンボル・タイミング信号と同期した同期信号を生成するステップと、
    上記同期信号に上記シンボル・タイミングを同期させるステップと
    を更に具える請求項3記載の信号分析装置用トリガ生成方法。
JP2009287567A 2009-12-18 2009-12-18 信号分析装置用トリガ生成装置及び方法 Active JP5037598B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009287567A JP5037598B2 (ja) 2009-12-18 2009-12-18 信号分析装置用トリガ生成装置及び方法
EP10195109.3A EP2336791B1 (en) 2009-12-18 2010-12-15 Trigger generation for digital modulation signal analysis
CN201010625016.3A CN102170267B (zh) 2009-12-18 2010-12-17 用于数字调制信号分析的触发产生
US12/972,264 US8762096B2 (en) 2009-12-18 2010-12-17 Trigger generation for digital modulation signal analysis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287567A JP5037598B2 (ja) 2009-12-18 2009-12-18 信号分析装置用トリガ生成装置及び方法

Publications (2)

Publication Number Publication Date
JP2011130246A true JP2011130246A (ja) 2011-06-30
JP5037598B2 JP5037598B2 (ja) 2012-09-26

Family

ID=43799580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287567A Active JP5037598B2 (ja) 2009-12-18 2009-12-18 信号分析装置用トリガ生成装置及び方法

Country Status (4)

Country Link
US (1) US8762096B2 (ja)
EP (1) EP2336791B1 (ja)
JP (1) JP5037598B2 (ja)
CN (1) CN102170267B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412916B (zh) * 2011-11-17 2015-11-11 大唐移动通信设备有限公司 一种矢量信号分析仪
CN102735924B (zh) * 2012-06-14 2015-05-20 中国电子科技集团公司第四十一研究所 一种超外差式微波分析仪器中的频率瞬变特征检测装置及方法
US9291646B2 (en) * 2012-07-27 2016-03-22 Tektronix, Inc. Cross domain triggering in a test and measurement instrument
CA2914090C (en) 2015-03-31 2023-08-01 Allen-Vanguard Corporation Frequency and time domain streaming receiver
US10514719B2 (en) 2017-06-27 2019-12-24 Biosense Webster (Israel) Ltd. System and method for synchronization among clocks in a wireless system
JP7033018B2 (ja) 2018-06-22 2022-03-09 Toyo Tire株式会社 タイヤのシミュレーション方法及び装置
US11336550B2 (en) 2020-04-30 2022-05-17 Rohde & Schwarz Gmbh & Co. Kg Signal analysis method and measurement system
CN114500202B (zh) * 2022-02-15 2024-01-26 东南大学 一种msk解扩解调的fpga低资源实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783979A (ja) * 1993-09-16 1995-03-31 Advantest Corp タイムウインドウ・トリガ機能を備えたジッタ解析装置
JPH09198124A (ja) * 1996-01-19 1997-07-31 Hitachi Ltd 多重化制御装置
JP2006186994A (ja) * 2004-12-09 2006-07-13 Tektronix Inc データ取込み方法及び多重領域トリガ発生器
JP2009124701A (ja) * 2007-11-12 2009-06-04 Tektronix Inc 試験測定機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426669A (en) * 1992-06-19 1995-06-20 Matsushita Electric Industrial Co., Ltd. Quadrature demodulator
CN1588933A (zh) * 2004-09-10 2005-03-02 深圳市中实科技有限公司 一种数字解调接收装置
GB2455052A (en) * 2007-09-21 2009-06-03 Agilent Technologies Inc Trigger event detection apparatus and method therefore
US7816904B2 (en) * 2007-10-09 2010-10-19 Tektronix, Inc. Modulation signature trigger

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783979A (ja) * 1993-09-16 1995-03-31 Advantest Corp タイムウインドウ・トリガ機能を備えたジッタ解析装置
JPH09198124A (ja) * 1996-01-19 1997-07-31 Hitachi Ltd 多重化制御装置
JP2006186994A (ja) * 2004-12-09 2006-07-13 Tektronix Inc データ取込み方法及び多重領域トリガ発生器
JP2009124701A (ja) * 2007-11-12 2009-06-04 Tektronix Inc 試験測定機器

Also Published As

Publication number Publication date
CN102170267B (zh) 2015-11-25
CN102170267A (zh) 2011-08-31
EP2336791B1 (en) 2017-08-16
US20120179415A1 (en) 2012-07-12
EP2336791A1 (en) 2011-06-22
US8762096B2 (en) 2014-06-24
JP5037598B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
JP5037598B2 (ja) 信号分析装置用トリガ生成装置及び方法
KR100781069B1 (ko) 주파수 시프트 키잉 수신기에서 동기화를 위한 방법 및 시스템
JP2004215022A (ja) スペクトル拡散受信装置
JP2006186994A (ja) データ取込み方法及び多重領域トリガ発生器
RU2692481C1 (ru) Nb-iot приемник, работающий на минимальной частоте дискретизации
KR20080093989A (ko) 사이클로스테이션너리 툴박스를 이용하여 잡음에 삽입된텔레비전 신호의 존재 검출
JP2009092660A (ja) 試験及び測定機器並びに信号データ識別方法
US7689185B2 (en) Apparatus and method for estimating initial frequency offset in an asynchronous mobile communication system
US11528121B2 (en) Receiving device and receiving method, and mobile terminal test apparatus provided with receiving device
Mohamed et al. Performance assessment of transient signal detection methods and superiority of energy criterion (EC) method
JP2019153963A (ja) フレーム同期装置及びそれを備えた信号解析装置並びにフレーム同期方法及び信号解析方法
KR101019171B1 (ko) 재변조를 이용한 주파수 에러 정정
CN103023829B (zh) 一种调制精度的估计方法及装置
US11362876B2 (en) Receiving device and receiving method, and mobile terminal test apparatus provided with receiving device
JP2010178103A (ja) スペクトル拡散受信装置
CN108370356B (zh) 用于无线通信网络中的时间同步的无线通信设备及其中的方法
JP6657499B2 (ja) フレーム同期装置及びそれを備えた測定装置並びにフレーム同期方法及び測定方法
JP2008245253A (ja) 基準シンボルレートのナイキスト周波数よりも大きなオフセットを有するtdma信号のための、繰り返しによるパイロット信号を用いた周波数オフセット推定及びc/i比計測法
Yu et al. A symbol-rate timing synchronization method for low power wireless OFDM systems
JP7144498B2 (ja) 波形データ転送装置及びそれを備えた測定装置及び測定システム、並びに波形データ転送方法及び測定方法
JP4537221B2 (ja) ユニークワード検出回路
US11665042B2 (en) Receiving device
JP2004146987A (ja) 受信データ再生装置
JP2002118542A (ja) 通信装置および通信方法
JP2012129866A (ja) 無線通信装置及び無線通信方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5037598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250