JP2011119866A - 伝送装置および電子回路ボード - Google Patents
伝送装置および電子回路ボード Download PDFInfo
- Publication number
- JP2011119866A JP2011119866A JP2009273792A JP2009273792A JP2011119866A JP 2011119866 A JP2011119866 A JP 2011119866A JP 2009273792 A JP2009273792 A JP 2009273792A JP 2009273792 A JP2009273792 A JP 2009273792A JP 2011119866 A JP2011119866 A JP 2011119866A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- wiring
- timing
- electronic circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
【課題】配線ボードに複数の電子回路ボードが接続された伝送装置および配線ボードに接続される電子回路ボードにおいて、クロストークノイズを低減する。
【解決手段】伝送装置の配線ボードは、複数の信号入力端と、この信号入力端から延びる配線と、この配線同士が配列されて集まる集線部と、を有する。電子回路ボードは、信号を出力するデバイスと、このデバイスが信号を出力するタイミングを制御する出力位相制御部と、信号入力端の各々と接続される、信号をボードから出力する信号出力端と、を有する。電子回路ボードあるいは伝送装置の制御ボードは、集線部において隣接する信号間で異なる信号変化タイミングとなるように、基準タイミングからの位相差情報を定め、出力位相制御部は、前記位相差情報と基準タイミングとに基づいて信号の出力のタイミングを制御する。
【選択図】 図２
【解決手段】伝送装置の配線ボードは、複数の信号入力端と、この信号入力端から延びる配線と、この配線同士が配列されて集まる集線部と、を有する。電子回路ボードは、信号を出力するデバイスと、このデバイスが信号を出力するタイミングを制御する出力位相制御部と、信号入力端の各々と接続される、信号をボードから出力する信号出力端と、を有する。電子回路ボードあるいは伝送装置の制御ボードは、集線部において隣接する信号間で異なる信号変化タイミングとなるように、基準タイミングからの位相差情報を定め、出力位相制御部は、前記位相差情報と基準タイミングとに基づいて信号の出力のタイミングを制御する。
【選択図】 図２
Description
本発明は、配線ボードに複数の電子回路ボードが接続された伝送装置、および配線ボードに接続される電子回路ボードに関する。
今日、通信装置、あるいはコンピュータ等の情報処理装置において、バックワイヤリングボード（以下、ＢＷＢという）にプラグインユニット型の電子回路ボードが接続された伝送装置が用いられている。
例えば、ＢＷＢを用いた電子機器において、少ない組み立て工数と部品点数で強度の高い筐体本体を組み立てることができる筐体構造が知られている。（特許文献１）
図６は、従来のＢＷＢを用いた電子機器である伝送装置３００の一例を模式的に示す図である。図６に示す伝送装置３００は、ＢＷＢ３０２と、電子回路ボード３０６，３０８，３１０と、制御ボード３２２と、クロスコネクトユニットボード３２４と、を有する。
電子回路ボード３０６，３０８，３１０は、それぞれ信号を出力する主信号デバイス３０６ａ，３０８ａ，３１０ａと、主信号デバイス３０６ａ，３０８ａ，３１０ａからの信号の出力タイミング（出力位相）を制御するユニット制御部３０６ｂ，３０８ｂ，３１０ｂを有する。
クロスコネクトユニットボード３２４は、電子回路ボード３０６，３０８，３１０からの信号を用いてクロスコネクト処理を行うクロスコネクトデバイス３２４ａと、クロスコネクト処理を制御するユニット制御部３２４ｂと、を有する。
制御ボード３２２は、装置制御部３２２ａを有する。装置制御部３２２ａは、制御信号を生成し、ＢＷＢ３０２に設けられた制御バスを介して、生成した制御信号を電子回路ボード３０６，３０８，３１０およびクロスコネクトユニットボード３２４に送り、電子回路ボード３０６，３０８，３１０およびクロスコネクトユニットボード３２４の動作を制御する。
電子回路ボード３０６，３０８，３１０は、それぞれ信号を出力する主信号デバイス３０６ａ，３０８ａ，３１０ａと、主信号デバイス３０６ａ，３０８ａ，３１０ａからの信号の出力タイミング（出力位相）を制御するユニット制御部３０６ｂ，３０８ｂ，３１０ｂを有する。
クロスコネクトユニットボード３２４は、電子回路ボード３０６，３０８，３１０からの信号を用いてクロスコネクト処理を行うクロスコネクトデバイス３２４ａと、クロスコネクト処理を制御するユニット制御部３２４ｂと、を有する。
制御ボード３２２は、装置制御部３２２ａを有する。装置制御部３２２ａは、制御信号を生成し、ＢＷＢ３０２に設けられた制御バスを介して、生成した制御信号を電子回路ボード３０６，３０８，３１０およびクロスコネクトユニットボード３２４に送り、電子回路ボード３０６，３０８，３１０およびクロスコネクトユニットボード３２４の動作を制御する。
ＢＷＢ３０２は、電子回路ボード３０６，３０８，３１０およびクロスコネクトユニットボード３２４と接続するための配線を有する。ＢＷＢ３０２は、電子回路ボード３０６，３０８，３１０、制御ボード３２２、およびクロスコネクトユニットボード３２４といずれもコネクタ３２８，３３０，３３２，３３４，３３６を介して接続される。
ここで、クロスコネクトユニットボード３２４とＢＷＢ３０２を接続するコネクタ３３６には、電子回路ボード３０６，３０８，３１０と接続された複数の配線が集中して配列され、信号Ａ，Ｂ，Ｃがそれぞれコネクタ３３６を介してクロスコネクトユニットボード３２４に送られる。
ここで、クロスコネクトユニットボード３２４とＢＷＢ３０２を接続するコネクタ３３６には、電子回路ボード３０６，３０８，３１０と接続された複数の配線が集中して配列され、信号Ａ，Ｂ，Ｃがそれぞれコネクタ３３６を介してクロスコネクトユニットボード３２４に送られる。
この伝送装置３００では、コネクタ３３６に配線が集中して密になるため、信号Ａ，Ｂ，Ｃ間でクロストークが発生する場合がある。
図７は、コネクタ３３６のコネクタピン配列の一例と、信号Ａ，Ｂ，Ｃの模式的な信号レベル（電圧レベル）の波形とを示す。
図７に示すように、信号Ｂが通過するコネクタピンに隣接するコネクタピンにおいて、信号Ａおよび信号Ｃの電圧レベルが同時にlowレベルからHighレベルに変化したとき、信号Ｂには、信号Ａおよび信号Ｃの変化が一方しかない場合に比べてクロストークノイズが大きく加わる。このノイズは、一例では２倍の大きさとなる。このクロストークノイズは、これ以降行われる信号処理にとって無視できない大きさとなる場合がある。
図７は、コネクタ３３６のコネクタピン配列の一例と、信号Ａ，Ｂ，Ｃの模式的な信号レベル（電圧レベル）の波形とを示す。
図７に示すように、信号Ｂが通過するコネクタピンに隣接するコネクタピンにおいて、信号Ａおよび信号Ｃの電圧レベルが同時にlowレベルからHighレベルに変化したとき、信号Ｂには、信号Ａおよび信号Ｃの変化が一方しかない場合に比べてクロストークノイズが大きく加わる。このノイズは、一例では２倍の大きさとなる。このクロストークノイズは、これ以降行われる信号処理にとって無視できない大きさとなる場合がある。
近年、通信装置あるいは情報処理装置の伝送容量の増大に伴って、信号レートが高速化している。そして、高速であることは、信号の立ち上がり、立ち下がりのエッジが急峻となり、クロストークノイズが増大する一因となる。一方で、低消費電力化の要請などから、信号レベル、つまり、信号の振幅は低く抑えられるようになってきている。このため、信号の振幅が小さい状態で大きなクロストークノイズが加わることは一層好ましくない。また、通信装置や情報処理装置の高密度実装化に伴い、コネクタピン間の間隔が小さくなることにより、クロストークノイズはより一層大きくなる。
そこで、本発明は、配線ボードに複数の電子回路ボードが接続された伝送装置、および配線ボードに接続される電子回路ボードにおいて、クロストークノイズを低減することを目的とする。
本発明の一つの態様は、配線ボードに複数の電子回路ボードが接続された伝送装置である。
当該転送装置は、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有する。
前記制御ボードは、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する。
当該転送装置は、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有する。
前記制御ボードは、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する。
本発明の一つの態様も、配線ボードに複数の電子回路ボードが接続された伝送装置である。
当該伝送装置は、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有する。
前記ユニット制御部は、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定する。
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する。
当該伝送装置は、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有する。
前記ユニット制御部は、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定する。
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する。
更に、本発明の一つの態様は、配線ボードに接続される電子回路ボードである。
前記配線ボードは、前記電子回路ボードからの信号を伝送する第１の配線と、別の複数の電子回路ボードからの信号を伝送する第２の配線とが配列して集まる集線部を有する。
当該電子回路ボードは、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを基準タイミングに基づいて制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有し、
前記配線ボードにおける、前記デバイスから出力した信号のうち、前記第１の配線の第１の信号と、前記第１の信号と隣接する信号とが前記集線部において異なる信号変化タイミングで通過するように設定された位相差情報と、前記基準タイミングと、に基づいて前記出力位相制御部は前記信号の出力のタイミングを制御する。
前記配線ボードは、前記電子回路ボードからの信号を伝送する第１の配線と、別の複数の電子回路ボードからの信号を伝送する第２の配線とが配列して集まる集線部を有する。
当該電子回路ボードは、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを基準タイミングに基づいて制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有し、
前記配線ボードにおける、前記デバイスから出力した信号のうち、前記第１の配線の第１の信号と、前記第１の信号と隣接する信号とが前記集線部において異なる信号変化タイミングで通過するように設定された位相差情報と、前記基準タイミングと、に基づいて前記出力位相制御部は前記信号の出力のタイミングを制御する。
上述の態様の伝送装置および電子回路ボードは、クロストークノイズを低減することができる。
以下、本発明の伝送装置および電子回路ボードについて詳細に説明する。
図１（ａ）および（ｂ）は、実施形態１の伝送装置１０の概略を説明する図である。
図１（ｂ）は、伝送装置１０に電子回路ボード等が接続された状態を示す正面図である。
図１（ａ）および（ｂ）は、実施形態１の伝送装置１０の概略を説明する図である。
図１（ｂ）は、伝送装置１０に電子回路ボード等が接続された状態を示す正面図である。
（実施形態１）
伝送装置１０は、ＢＷＢ１２と、８つの電子回路ボード１６〜３０と、制御ボード３２と、クロスコネクトユニットボード３４とを、主に有する。図１（ｂ）に示すように、ＢＷＢ１２は筐体３６に固定され、この筐体３６に電子回路ボード１６〜３０、制御ボード３２およびクロスコネクトユニットボード３４がＢＷＢ１２と接続されて棚状に配置されている。
伝送装置１０は、ＢＷＢ１２と、８つの電子回路ボード１６〜３０と、制御ボード３２と、クロスコネクトユニットボード３４とを、主に有する。図１（ｂ）に示すように、ＢＷＢ１２は筐体３６に固定され、この筐体３６に電子回路ボード１６〜３０、制御ボード３２およびクロスコネクトユニットボード３４がＢＷＢ１２と接続されて棚状に配置されている。
伝送装置１０の動作を概説すると、伝送装置１０は、ＢＷＢ１２の、クロスコネクトユニットボード３４と接続するコネクタにおける配線の配列位置に応じて、上記コネクタにおいて信号レベルが変化するタイミング（以降、信号変化タイミングという）を設定する。信号は、例えば、電圧レベルがlowレベルからHighレベルに、あるいは、Highレベルからlowレベルに変化する信号である。伝送装置１０は、さらに、定めた信号変化タイミングに基づいて、電子回路ボード１６〜３０の主信号デバイスが出力する信号の出力のタイミングを制御する。このため、上記コネクタに集まる配線のうち、注目する配線に隣接して複数の配線がある場合、この複数の配線を通過する信号のレベルが同時にhighレベルからlowレベルのように変化することが無いように、各々の主信号デバイスの信号の出力のタイミングを制御することができる。したがって、クロスコネクトユニットボード３４に入力する信号に含まれるクロストークノイズを低減することができる。
ＢＷＢ１２は、図１（ａ）に示すように、ボード上に１０個のコネクタを有する。各コネクタは、電子回路ボード１６〜３０、制御ボード３２、およびクロスコネクトユニットボード３４のそれぞれのコネクタと接続されている。図１（ａ）では、電子回路ボード１６のコネクタ３８ａは、ＢＷＢ１２のコネクタ３８ｂと接続され、電子回路ボード１８のコネクタ４０ａは、ＢＷＢ１２のコネクタ４０ｂと接続され、電子回路ボード２０のコネクタ４２ａは、ＢＷＢ１２のコネクタ４２ｂと接続されている。他の電子回路ボード２２〜３０も同様に、ＢＷＢ１２のコネクタに接続されている。また、制御ボード３２のコネクタ４４ａは、ＢＷＢ１２のコネクタ４４ｂと接続され、クロスコネクトユニットボード３４のコネクタ４６ａは、ＢＷＢ１２のコネクタ４６ｂと接続されている。
以降では、伝送装置１０の電子回路ボードの数を３個に簡略化して説明する。
図２は、伝送装置１０を簡略化して模式的に説明する構成図である。図２に示す伝送装置１０は、ＢＷＢ１２と、電子回路ボード１６，１８，２０と、制御ボード３２と、クロスコネクトユニットボード３４とを有する。
図２は、伝送装置１０を簡略化して模式的に説明する構成図である。図２に示す伝送装置１０は、ＢＷＢ１２と、電子回路ボード１６，１８，２０と、制御ボード３２と、クロスコネクトユニットボード３４とを有する。
（電子回路ボードの構成）
図２において、電子回路ボード１６は、信号を出力する主信号デバイス１６ａと、出力位相制御部１６ｂと、ユニット制御部１６ｃと、配線情報部１６ｄと、コネクタ３８ａと、を有する。
主信号デバイス１６ａは、出力位相制御部１６ｂによる制御の下に信号を出力する。
出力位相制御部１６ｂは、主信号デバイス１６ａの信号の出力のタイミング（以降、信号出力タイミングという）を制御して、主信号デバイス１６ａから信号を出力させる。
ユニット制御部１６ｃは、電子回路ボード１６の動作全体を制御、管理するとともに、制御ボード３２からＢＷＢ１２を経由して送られる主信号デバイス１６ａの信号出力タイミングの情報を出力位相制御部１６ｂに提供する。
配線情報部１６ｄは、主信号デバイス１６ａの信号出力部１６ｅからコネクタ３８ａのコネクタピンまでの配線１６ｆの第１の配線距離情報を保持する。第１の配線距離情報は、ＢＷＢ１２を経由して制御ボード３２から読み出される。
図２において、電子回路ボード１６は、信号を出力する主信号デバイス１６ａと、出力位相制御部１６ｂと、ユニット制御部１６ｃと、配線情報部１６ｄと、コネクタ３８ａと、を有する。
主信号デバイス１６ａは、出力位相制御部１６ｂによる制御の下に信号を出力する。
出力位相制御部１６ｂは、主信号デバイス１６ａの信号の出力のタイミング（以降、信号出力タイミングという）を制御して、主信号デバイス１６ａから信号を出力させる。
ユニット制御部１６ｃは、電子回路ボード１６の動作全体を制御、管理するとともに、制御ボード３２からＢＷＢ１２を経由して送られる主信号デバイス１６ａの信号出力タイミングの情報を出力位相制御部１６ｂに提供する。
配線情報部１６ｄは、主信号デバイス１６ａの信号出力部１６ｅからコネクタ３８ａのコネクタピンまでの配線１６ｆの第１の配線距離情報を保持する。第１の配線距離情報は、ＢＷＢ１２を経由して制御ボード３２から読み出される。
電子回路ボード１８，２０は、主信号デバイス１８ａ，２０ａと、出力位相制御部１８ｂ，２０ｂと、ユニット制御部１８ｃ，２０ｃと、配線情報部１８ｄ，２０ｄと、コネクタ４０ａ，４２ａと、を有する。主信号デバイス１８ａ，２０ａ、出力位相制御部１８ｂ，２０ｂ、ユニット制御部１８ｃ，２０ｃ、配線情報部１８ｄ，２０ｄ，およびコネクタ４０ａ，４２ａは、それぞれ、主信号デバイス１６ａ、出力位相制御部１６ｂ、ユニット制御部１６ｃ、配線情報部１６ｄおよびコネクタ３８ａと同様の構成と作用を有するので、これらの説明は省略する。
（ＢＷＢの構成）
図２において、ＢＷＢ１２は、配線１２ａ，１２ｂ，１２ｃと、制御バス１２ｄと、タイミング信号線１２ｅ，１２ｆ，１２ｇと、コネクタ３８ｂ，４０ｂ，４２ｂ，４４ｂ，および４６ｂと、を有する。
コネクタ３８ｂ，４０ｂ，４２ｂが、電子回路ボード１６，１８，２０から送られる信号の信号入力端となっている。コネクタ３８ｂ，４０ｂ，４２ｂは、電子回路ボード１６，１８，２０のコネクタ３８ａ，４０ａ，４２ａと接続される。このため、配線１２ａ，１２ｂ，１２ｃはそれぞれ、電子回路ボード１６，１８，２０の配線１６ｆ，配線１８ｆ、および配線２０ｆと接続される。
また，配線１２ａ，１２ｂ，１２ｃは、コネクタ３８ｂ，４０ｂ、４２ｂのコネクタピンから延びて、コネクタ４６ｂにおいて配列されて集まっている。
図２において、ＢＷＢ１２は、配線１２ａ，１２ｂ，１２ｃと、制御バス１２ｄと、タイミング信号線１２ｅ，１２ｆ，１２ｇと、コネクタ３８ｂ，４０ｂ，４２ｂ，４４ｂ，および４６ｂと、を有する。
コネクタ３８ｂ，４０ｂ，４２ｂが、電子回路ボード１６，１８，２０から送られる信号の信号入力端となっている。コネクタ３８ｂ，４０ｂ，４２ｂは、電子回路ボード１６，１８，２０のコネクタ３８ａ，４０ａ，４２ａと接続される。このため、配線１２ａ，１２ｂ，１２ｃはそれぞれ、電子回路ボード１６，１８，２０の配線１６ｆ，配線１８ｆ、および配線２０ｆと接続される。
また，配線１２ａ，１２ｂ，１２ｃは、コネクタ３８ｂ，４０ｂ、４２ｂのコネクタピンから延びて、コネクタ４６ｂにおいて配列されて集まっている。
コネクタ４４ｂは、制御ボード３２のコネクタ４４ａと接続される。
制御バス１２ｄは、制御ボード３２から提供される制御信号を、電子回路ボード１６，１８，２０に伝送する。
タイミング信号線１２ｅ,１２ｆ,１２ｇは、基準タイミング信号を電子回路ボード１６，１８，２０に個別に送信する伝送線である。電子回路ボード１６，１８，２０毎にタイミング信号線１２ｅ,１２ｆ,１２ｇを設けるのは、基準タイミング信号が電子回路ボード１６，１８，２０の出力位相制御部１６ｂ，１８ｂ，２０ｂに伝送されるまでの伝送時間の違いを考慮して、基準タイミング信号の出力のタイミングを別々に調整して送信するためである。
制御バス１２ｄは、制御ボード３２から提供される制御信号を、電子回路ボード１６，１８，２０に伝送する。
タイミング信号線１２ｅ,１２ｆ,１２ｇは、基準タイミング信号を電子回路ボード１６，１８，２０に個別に送信する伝送線である。電子回路ボード１６，１８，２０毎にタイミング信号線１２ｅ,１２ｆ,１２ｇを設けるのは、基準タイミング信号が電子回路ボード１６，１８，２０の出力位相制御部１６ｂ，１８ｂ，２０ｂに伝送されるまでの伝送時間の違いを考慮して、基準タイミング信号の出力のタイミングを別々に調整して送信するためである。
（制御ボードの構成）
図２において、制御ボード３２は、装置制御部３２ａと、基準タイミング生成部３２ｂと、装置配線情報部３２ｃと、を有する。
図２において、制御ボード３２は、装置制御部３２ａと、基準タイミング生成部３２ｂと、装置配線情報部３２ｃと、を有する。
装置制御部３２ａは、伝送装置１０の全体の動作を制御し、管理する。装置制御部３２ａは、主信号デバイス１６ａ，１８ａ，２０ａから出力された信号が、コネクタ４６ｂのどのコネクタピン位置を伝送されるかを管理する。換言すると、主信号デバイスからの出力信号と、コネクタピンの配列位置とを対応づけた情報を用いて上記管理をする。装置制御部３２ａは、この配列位置に応じて、配列位置における信号変化タイミング（コネクタを通過する主信号デバイスからの出力信号の変化のタイミング）を定める。信号変化タイミングは、後述するように、基準タイミング信号からの位相ずれの情報（位相差情報）により定まる。言い換えると、コネクタピンの配列位置に応じて、その配列位置を伝送される主信号デバイスの信号の位相を制御する。
また、装置制御部３２ａは、装置配線情報部３２ｃに保持された第１の配線距離情報と第２の配線距離情報とを読み出して、これらの情報に基づいて、主信号デバイス１６ａ，１８ａ，２０ａの信号出力部１６ｅ，１８ｅ，２０ｅからコネクタ４６ｂまでの信号の伝送時間を求める。この伝送時間を用いて、コネクタ４６ｂを通過する信号の信号変化タイミングが適切となるように、上記位相差情報を定め、調整することにより、主信号デバイス１６ａ，１８ａ，２０ａの信号出力タイミングを定める。装置制御部３２ａは、この信号出力タイミングの情報を電子回路ボード１６，１８，２０の各々のユニット制御部１６ｃ，１８ｃ，２０ｃに提供する。
また、装置制御部３２ａは、装置配線情報部３２ｃに保持された第１の配線距離情報と第２の配線距離情報とを読み出して、これらの情報に基づいて、主信号デバイス１６ａ，１８ａ，２０ａの信号出力部１６ｅ，１８ｅ，２０ｅからコネクタ４６ｂまでの信号の伝送時間を求める。この伝送時間を用いて、コネクタ４６ｂを通過する信号の信号変化タイミングが適切となるように、上記位相差情報を定め、調整することにより、主信号デバイス１６ａ，１８ａ，２０ａの信号出力タイミングを定める。装置制御部３２ａは、この信号出力タイミングの情報を電子回路ボード１６，１８，２０の各々のユニット制御部１６ｃ，１８ｃ，２０ｃに提供する。
ここで、第１の配線距離情報は、電子回路ボード１６，１８，２０の主信号デバイス１６ａ，１８ａ，２０ａの信号出力部から信号出力端であるコネクタ３８ａ，４０ａ、４２ａのコネクタピンまでの配線距離を示す情報である。一般的に、この情報は、電子回路ボード毎に異なる。
また、第２の配線距離情報は、ＢＷＢ１２側の信号入力端であるコネクタ３８ｂ，４０ｂ，４２ｂのコネクタピンから延び、集線部であるＢＷＢ１２のコネクタ４６ｂまで、たとえば、コネクタ４６ｂの配線が集中する部分、あるいはコネクタピンまでの配線距離を示す情報である。
なお、第１の配線距離情報は、各電子回路ボードの配線情報部１６ｄ，１８ｄ，２０ｄに保持されている。そして、この情報はユニット制御部１６ｃ、１８ｃ、２０ｃ及び制御バスを介して、装置制御部３２ａに転送される。
このようにして、装置制御部３２ａは、配線１２ａ，１２ｂ，１２ｃのそれぞれと接続される電子回路ボード１６，１８，２０の配線１６ｆ，１８ｆ，２０ｆの第１の配線距離情報を獲得する。
装置制御部３２ａで定める信号変化タイミングおよび信号出力タイミングについては後述する。
また、第２の配線距離情報は、ＢＷＢ１２側の信号入力端であるコネクタ３８ｂ，４０ｂ，４２ｂのコネクタピンから延び、集線部であるＢＷＢ１２のコネクタ４６ｂまで、たとえば、コネクタ４６ｂの配線が集中する部分、あるいはコネクタピンまでの配線距離を示す情報である。
なお、第１の配線距離情報は、各電子回路ボードの配線情報部１６ｄ，１８ｄ，２０ｄに保持されている。そして、この情報はユニット制御部１６ｃ、１８ｃ、２０ｃ及び制御バスを介して、装置制御部３２ａに転送される。
このようにして、装置制御部３２ａは、配線１２ａ，１２ｂ，１２ｃのそれぞれと接続される電子回路ボード１６，１８，２０の配線１６ｆ，１８ｆ，２０ｆの第１の配線距離情報を獲得する。
装置制御部３２ａで定める信号変化タイミングおよび信号出力タイミングについては後述する。
基準タイミング生成部３２ｂは、基準タイミング信号を生成し、タイミング信号線１２ｅ，１２ｆ，１２ｇを介して、出力位相制御部１６ｂ，１８ｂ，２０ｂに送る。基準タイミング信号は、出力位相制御部１６ｂ，１８ｂ，２０ｂが、信号出力タイミングを制御するための基準となる信号である。
装置配線情報部３２ｃは、第１の配線距離情報と第２の配線距離情報とを保持する。第１の配線距離情報は、電子回路ボード１６，１８，２０がＢＷＢ１２に接続されたとき、配線情報部１６ｄ，１８ｄ，２０ｄからユニット制御部１６ｃ、１８ｃ、２０ｃと制御バスを介して、装置制御部３２ａに転送されて、装置配線情報部３２ｃに記録された情報である。第２の配線距離情報は、予め装置配線情報部３２ｃに記録されている。
また、装置配線情報部３２ｃは、コネクタ３８ｂ，４０ｂ，４２ｂのコネクタピンの位置とコネクタ４６ｂにおける配線の配列位置との対応を示すコネクタピン対応情報を保持する。
また、装置配線情報部３２ｃは、コネクタ３８ｂ，４０ｂ，４２ｂのコネクタピンの位置とコネクタ４６ｂにおける配線の配列位置との対応を示すコネクタピン対応情報を保持する。
（クロスコネクトユニットボードの構成）
図２において、クロスコネクトユニットボード３４は、クロスコネクトデバイス３４ａと、ユニット制御部３４ｂと、コネクタ４６ａを有する。
クロスコネクトデバイス３４ａは、電子回路ボード１６，１８，２０から送られた信号を他の電子回路ボードに自在に切り替えて出力するクロスコネクト処理を行う。
ユニット制御部３４ｂは、クロスコネクトデバイス３４ａにおけるクロスコネクト処理を制御、管理する。
図２において、クロスコネクトユニットボード３４は、クロスコネクトデバイス３４ａと、ユニット制御部３４ｂと、コネクタ４６ａを有する。
クロスコネクトデバイス３４ａは、電子回路ボード１６，１８，２０から送られた信号を他の電子回路ボードに自在に切り替えて出力するクロスコネクト処理を行う。
ユニット制御部３４ｂは、クロスコネクトデバイス３４ａにおけるクロスコネクト処理を制御、管理する。
（集線位置における信号変化タイミング（信号の位相）の設定および、各電子回路ユニットでの信号出力タイミングの設定のフロー）
伝送装置１０では、制御ボード３２において、コネクタ４６ｂの位置における各信号の信号変化タイミングが以下のように設定され、この信号変化タイミングに基づいて主信号デバイス１６ａ，１８ａ，２０ａからの信号の出力のタイミングが設定される。
図３（ａ）および(ｂ)は、信号変化タイミングを説明する図である。
伝送装置１０では、制御ボード３２において、コネクタ４６ｂの位置における各信号の信号変化タイミングが以下のように設定され、この信号変化タイミングに基づいて主信号デバイス１６ａ，１８ａ，２０ａからの信号の出力のタイミングが設定される。
図３（ａ）および(ｂ)は、信号変化タイミングを説明する図である。
まず、装置制御部３２ａは、コネクタ３８ｂ，４０ｂ，４２ｂに接続されている電子回路ボード１６，１８，２０の情報を取得する。
そして、装置制御部３２ａは、装置配線情報部３２ｃに保持されたコネクタピン対応情報を用いて、コネクタ４６ｂを信号が通る位置、すなわち配線１２ａ，１２ｂ，１２ｃのコネクタ４６におけるコネクタピンの位置（配列位置）を特定する。配線１２ａ，１２ｂ，１２ｃがコネクタ３８ｂ，４０ｂ，４２ｂ内のどのコネクタピンと接続されているかは既知であるので、装置制御部３２ａは、コネクタピン対応情報を用いて、電子回路ボード１６，１８，２０から出力される信号が、コネクタ４６ｂのコネクタピンのどの位置を通過するかを特定することができる。
そして、装置制御部３２ａは、装置配線情報部３２ｃに保持されたコネクタピン対応情報を用いて、コネクタ４６ｂを信号が通る位置、すなわち配線１２ａ，１２ｂ，１２ｃのコネクタ４６におけるコネクタピンの位置（配列位置）を特定する。配線１２ａ，１２ｂ，１２ｃがコネクタ３８ｂ，４０ｂ，４２ｂ内のどのコネクタピンと接続されているかは既知であるので、装置制御部３２ａは、コネクタピン対応情報を用いて、電子回路ボード１６，１８，２０から出力される信号が、コネクタ４６ｂのコネクタピンのどの位置を通過するかを特定することができる。
ここで、各電子回路ボードから出力される信号と、これらの信号が集線されるコネクタ４６ｂのコネクタピンとの対応を以下のように仮定する。
図２に示すように、電子回路ボード１６から信号Ａが、電子回路ボード１８から信号Ｂが、電子回路ボード２０から信号Ｃが出力される。そして、信号Ａは、図２における配線１２ａを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃１を通る。信号Ｂは、図２における配線１２ｂを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃２を通る。信号Ｃは、図２における配線１２ｃを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃３を通る。
図２に示すように、電子回路ボード１６から信号Ａが、電子回路ボード１８から信号Ｂが、電子回路ボード２０から信号Ｃが出力される。そして、信号Ａは、図２における配線１２ａを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃１を通る。信号Ｂは、図２における配線１２ｂを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃２を通る。信号Ｃは、図２における配線１２ｃを伝送され、図３（ａ）に示すように、コネクタ４６ｂのコネクタピンのピン番号＃３を通る。
コネクタ４６ｂにおいて、ピン＃２を伝送される信号Ｂは、ピン＃１およびピン＃３に隣接しており、これらのピンを伝送される信号Ａ，Ｃからのクロストークの影響を受け易くなる。しかし、後述するようにピン＃１およびピン＃３における信号変化タイミングが異なるように各信号の出力のタイミングが制御されているので、信号Ａ，Ｃから同時にクロストークの影響を受けることはない。
具体的には、配線１２ａと配線１２ｃが、ピン＃２と接続される配線１２ｂに隣接するので、装置制御部３２ａは、配線１２ａと配線１２ｃを通過する信号Ａ，Ｃの信号変化タイミング同士が異なるように定める。また、配線１２ｂを通過する信号Ｂの信号変化タイミングも信号Ａ，Ｃの信号変化タイミングと異なるように定める。このとき、定める信号変化タイミングは、図３（ａ）に示すように、タイミング１，２，３のように、周期的に繰り返される複数のタイミングの中の１つである。すなわち、タイミング１は、周期信号である基準タイミング信号が立ち上がるタイミングを、タイミング２は基準タイミング信号が立ち下がるタイミングを、タイミング３は、基準タイミング信号が立ち下がった時点より一定時間経過後のタイミングである。信号Ｂには、図３（ａ）に示すように、信号Ａによるクロストークノイズと信号Ｃによるクロストークノイズが加わるが、信号Ａと信号Ｃの信号変化はコネクタ４６ｂにおいて同じタイミングで生じない。このため、信号Ａに起因するクロストークノイズと、信号Ｃに起因するクロストークノイズとが信号Ｂに同時刻に加わることがない。
具体的には、配線１２ａと配線１２ｃが、ピン＃２と接続される配線１２ｂに隣接するので、装置制御部３２ａは、配線１２ａと配線１２ｃを通過する信号Ａ，Ｃの信号変化タイミング同士が異なるように定める。また、配線１２ｂを通過する信号Ｂの信号変化タイミングも信号Ａ，Ｃの信号変化タイミングと異なるように定める。このとき、定める信号変化タイミングは、図３（ａ）に示すように、タイミング１，２，３のように、周期的に繰り返される複数のタイミングの中の１つである。すなわち、タイミング１は、周期信号である基準タイミング信号が立ち上がるタイミングを、タイミング２は基準タイミング信号が立ち下がるタイミングを、タイミング３は、基準タイミング信号が立ち下がった時点より一定時間経過後のタイミングである。信号Ｂには、図３（ａ）に示すように、信号Ａによるクロストークノイズと信号Ｃによるクロストークノイズが加わるが、信号Ａと信号Ｃの信号変化はコネクタ４６ｂにおいて同じタイミングで生じない。このため、信号Ａに起因するクロストークノイズと、信号Ｃに起因するクロストークノイズとが信号Ｂに同時刻に加わることがない。
図３（ａ）に示す例では、信号Ａ〜Ｆが直線的に配列したピン＃１〜＃６を有するコネクタを通過するとき、伝送装置１０は、信号Ａ〜Ｆの信号変化タイミングをタイミング２，１，３の順の繰り返しとなるように定める。この信号変化タイミングの設定により、１つの注目するコネクタピンと接続する配線の周りに複数の隣接配線がある場合、これらの隣接配線を通過する信号同士が同時に信号変化を起こすことはない。
換言すると、伝送装置１０は、信号が集線される部分において、ある信号、その信号と隣接する信号のそれぞれの位相（信号の変化点）が一致しないように、基準タイミング信号からの位相（信号の変化点）を設定する。
換言すると、伝送装置１０は、信号が集線される部分において、ある信号、その信号と隣接する信号のそれぞれの位相（信号の変化点）が一致しないように、基準タイミング信号からの位相（信号の変化点）を設定する。
このように、定めた信号変化タイミングで信号Ａ，Ｂ，Ｃがコネクタ４６ｂにおいて信号レベルが変化するために、出力位相制御部１６ｂ，１８ｂ，２０ｂは、主信号デバイス１６ａ，１８ａ，２０ａから信号Ａ，Ｂ，Ｃを出力するときの信号出力タイミングを、制御する。装置制御部３２ａは、この信号出力タイミングを、主信号デバイス１６ａ，１８ａ，２０ａの信号出力部１６ｅ，１８ｅ，２０ｅからコネクタ４６ｂまで信号が伝送される伝送時間を考慮して定める。
具体的には、図３（ａ）に示すように、タイミング１が基準タイミング信号の立ち上がり時点、タイミング２が基準タイミング信号の立ち上がりから５ｎ秒後の立下り時点、タイミング３が基準タイミング信号の立ち上がりから１０ｎ秒後とし、信号Ａの信号変化タイミングがタイミング２に、信号Ｂの信号変化タイミングがタイミング１に、信号Ｃの信号変化タイミングがタイミング３にそれぞれ定められるとする。この場合、信号Ａ，Ｂ，Ｃのコネクタ４６ｂにおける信号変化タイミングを定めるための、基準タイミング信号からの位相差情報は、信号Ａでは５ｎ秒、信号Ｂでは０ｎ秒（または１５ｎ秒）、信号Ｃでは１０ｎ秒である。このとき、信号Ａの上記伝送時間が３ｎ秒、信号Ｂの上記伝送時間が２ｎ秒、信号Ｃの上記伝送時間が５ｎ秒であるとする。
装置制御部３２ａは、信号出力タイミングを定めるために、以下の計算を行う。
信号変化タイミングがタイミング２である信号Ａの場合、装置制御部３２ａは、基準タイミング信号の立ち上がり時点からのタイミング２の遅れ時間５ｎ秒を、信号Ａの伝送時間３ｎ秒を減算することにより、基準タイミング信号の立ち上がりからの遅れ時間２ｎ秒（＝５ｎ秒−３ｎ秒）を得る。
一方、信号Ｂの信号変化タイミングは、基準タイミング信号の立ち上がり時点のタイミング１であるが、信号Ｂの伝送時間を考慮して、１周期前の基準タイミング信号が用いられる。したがって、装置制御部３２ａは、タイミング１の、１周期前の基準タイミング信号の立ち上がりからの遅れ時間１５ｎ秒から信号Ｂの伝送時間２ｎ秒を減算することにより、基準タイミング信号の立ち上がりからの遅れ時間１３ｎ秒（＝１５ｎ秒−２ｎ秒）を得る。
信号変化タイミングがタイミング３である信号Ｃの場合、装置制御部３２ａは、信号Ａと同様に、信号Ｃの基準タイミング信号の立ち上がりからの遅れ時間５ｎ秒（＝１０ｎ秒（タイミング３の、基準タイミング信号の立ち上がりからの遅れ時間）−５ｎ秒（伝送時間））を得る。
装置制御部３２ａは、信号出力タイミングを定めるために、以下の計算を行う。
信号変化タイミングがタイミング２である信号Ａの場合、装置制御部３２ａは、基準タイミング信号の立ち上がり時点からのタイミング２の遅れ時間５ｎ秒を、信号Ａの伝送時間３ｎ秒を減算することにより、基準タイミング信号の立ち上がりからの遅れ時間２ｎ秒（＝５ｎ秒−３ｎ秒）を得る。
一方、信号Ｂの信号変化タイミングは、基準タイミング信号の立ち上がり時点のタイミング１であるが、信号Ｂの伝送時間を考慮して、１周期前の基準タイミング信号が用いられる。したがって、装置制御部３２ａは、タイミング１の、１周期前の基準タイミング信号の立ち上がりからの遅れ時間１５ｎ秒から信号Ｂの伝送時間２ｎ秒を減算することにより、基準タイミング信号の立ち上がりからの遅れ時間１３ｎ秒（＝１５ｎ秒−２ｎ秒）を得る。
信号変化タイミングがタイミング３である信号Ｃの場合、装置制御部３２ａは、信号Ａと同様に、信号Ｃの基準タイミング信号の立ち上がりからの遅れ時間５ｎ秒（＝１０ｎ秒（タイミング３の、基準タイミング信号の立ち上がりからの遅れ時間）−５ｎ秒（伝送時間））を得る。
このように、信号Ａでは５ｎ秒、信号Ｂでは０ｎ秒（または１５ｎ秒）、信号Ｃでは１０ｎ秒に定めた位相差情報が、それぞれ、伝送時間に応じて、順に２ｎ秒後、１３ｎ秒後、５ｎ秒に調整される。これにより、基準タイミング信号に基づいて信号出力タイミングが定められる。
なお、装置制御部３２ａは、信号出力タイミングを定めるとき、装置配線情報部３２ｃに保持されている第１の配線距離情報と第２の配線距離情報を読み出す。そして、信号Ａ，Ｂ，Ｃそれぞれについて、信号出力部からコネクタ４６ｂまでの伝送距離を求め、この伝送距離を信号Ａ，Ｂ，Ｃの既知の伝送速度で除算することにより、信号Ａ，Ｂ，Ｃそれぞれの伝送時間を求める。
装置制御部３２ａは、上記位相差情報を信号出力タイミングの情報としてユニット制御部１６ｃ，１８ｃ，２０ｃに転送する。
装置制御部３２ａは、上記位相差情報を信号出力タイミングの情報としてユニット制御部１６ｃ，１８ｃ，２０ｃに転送する。
なお、配線が４個以上である場合も同様に、各信号を、信号変化タイミングがタイミング１，２，３である３つのグループに分け、しかも、注目する配線を通過する信号と、この配線に隣接する隣接配線を通過する信号を、お互いに異なるグループに分けるとよい。
図３（ａ）に示すように、コネクタのピン配列が一次元状であるとき、あるコネクタピンに注目したときに、クロストークノイズの影響を受けやすいコネクタピンは、物理的に隣接する２つのコネクタピンである。このため、隣接する２つのコネクタピンと、この２つのコネクタピンに挟まれた注目するコネクタピンとについて、３つの信号変化タイミングのグループに分けることにより、配線が４個以上であってもクロストークノイズの低減が可能である。
図３（ａ）に示すように、コネクタのピン配列が一次元状であるとき、あるコネクタピンに注目したときに、クロストークノイズの影響を受けやすいコネクタピンは、物理的に隣接する２つのコネクタピンである。このため、隣接する２つのコネクタピンと、この２つのコネクタピンに挟まれた注目するコネクタピンとについて、３つの信号変化タイミングのグループに分けることにより、配線が４個以上であってもクロストークノイズの低減が可能である。
装置制御部３２ａは、以上のようにして求められた信号Ａ，Ｂ，Ｃの信号出力タイミングの情報である調整された位相差情報を、制御バス１２ｄを介してユニット制御部１６ｃ，１８ｃ，２０ｃに転送する。
図３（ａ）に示す例では、基準タイミング信号の立ち上がりから２ｎ秒後に信号出力部１６ｅにおける信号Ａの信号変化点が出力されるように、装置制御部３２ａは、制御バス１２ｄを介して、信号Ａの位相差情報をユニット制御部１６ｃに転送する。信号Ｂ，Ｃの信号出力タイミングも同様である。
ユニット制御部１６ｃ，１８ｃ，２０ｃは、提供された位相差情報を出力位相制御部１６ｂ，１８ｂ，２０ｂに送る。出力位相制御部１６ｂ，１８ｂ，２０ｂは、基準タイミング生成部３２ｂで生成され、ＢＷＢ１２のタイミング信号線１２ｅ，１２ｆ，１２ｇを経由して提供される基準タイミング信号を基準にして、上記位相差情報を用いて信号Ａ，Ｂ，Ｃの出力のタイミングを制御する。タイミング信号線１２ｅ，１２ｆ，１２ｇを電子回路ボード毎に設け、基準タイミング信号がお互いにずれることがないように基準タイミング信号の出力が調整されている。
図３（ａ）に示す例では、基準タイミング信号の立ち上がりから２ｎ秒後に信号出力部１６ｅにおける信号Ａの信号変化点が出力されるように、装置制御部３２ａは、制御バス１２ｄを介して、信号Ａの位相差情報をユニット制御部１６ｃに転送する。信号Ｂ，Ｃの信号出力タイミングも同様である。
ユニット制御部１６ｃ，１８ｃ，２０ｃは、提供された位相差情報を出力位相制御部１６ｂ，１８ｂ，２０ｂに送る。出力位相制御部１６ｂ，１８ｂ，２０ｂは、基準タイミング生成部３２ｂで生成され、ＢＷＢ１２のタイミング信号線１２ｅ，１２ｆ，１２ｇを経由して提供される基準タイミング信号を基準にして、上記位相差情報を用いて信号Ａ，Ｂ，Ｃの出力のタイミングを制御する。タイミング信号線１２ｅ，１２ｆ，１２ｇを電子回路ボード毎に設け、基準タイミング信号がお互いにずれることがないように基準タイミング信号の出力が調整されている。
なお、コネクタ４６ｂは、図３（ａ）に示すようにコネクタピンを直線状に１列に配列した構成であるが、この他に図３（ｂ）に示すようにコネクタピンを２次元に配列した構成もある。すなわち、配線が直線状に配列される場合の他、２次元的に配列される場合もある。
図３（ｂ）に示すように横方向に３列、縦方向に９個のコネクタピンが配列する場合、１つのコネクタピンの周りを囲む、８個の隣接コネクタピンを通過する信号同士がコネクタ４３ｂにおいてお互いに異なる信号変化タイミングに設定されるとよい。この場合、信号変化タイミングは周期的に訪れるタイミングで、９個のタイミングの中の１つが選ばれる。残りの８個の信号変化タイミングは、８個の隣接コネクタピンを通る信号に割り振られる。このため、隣接する８つのコネクタピンと、この８つのコネクタピンに囲まれた注目するコネクタピンとについて、９つの信号変化タイミングのグループに分けることにより、図３（ｂ）に示すようにコネクタピンが配列する場合であってもクロストークノイズの低減が可能である。
図３（ｂ）に示すように横方向に３列、縦方向に９個のコネクタピンが配列する場合、１つのコネクタピンの周りを囲む、８個の隣接コネクタピンを通過する信号同士がコネクタ４３ｂにおいてお互いに異なる信号変化タイミングに設定されるとよい。この場合、信号変化タイミングは周期的に訪れるタイミングで、９個のタイミングの中の１つが選ばれる。残りの８個の信号変化タイミングは、８個の隣接コネクタピンを通る信号に割り振られる。このため、隣接する８つのコネクタピンと、この８つのコネクタピンに囲まれた注目するコネクタピンとについて、９つの信号変化タイミングのグループに分けることにより、図３（ｂ）に示すようにコネクタピンが配列する場合であってもクロストークノイズの低減が可能である。
このように、伝送装置１０は、注目する配線に隣接する隣接配線を通る信号の信号変化タイミングがお互いに異なるようにする。このため、伝送装置１０は、信号レベルの変化が隣接する信号で同時に起こることを防止できる。したがって、配線を通過する信号に加わるクロストークノイズは従来に比べて半分に低減することができる。
この結果、ＢＷＢ１２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ１２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置１０の低消費電力化を実現する。また、クロストークノイズの大きさが半減するので、コネクタ４６ｂを通過するとき減衰により振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
この結果、ＢＷＢ１２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ１２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置１０の低消費電力化を実現する。また、クロストークノイズの大きさが半減するので、コネクタ４６ｂを通過するとき減衰により振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
また、出力位相制御部１６ｂ，１８ｂ，２０ｂは、基準タイミング信号を基準にして信号出力タイミングを制御するので、電子回路ボード１６，１８，２０の間で信号変化タイミングのずれがない。
信号出力タイミングは、信号の伝送時間を考慮して定められた信号変化タイミングで、信号のレベルがコネクタの位置で変化するように定められるので、信号レベルの変化を、定められた信号変化タイミングに正確に合わせることができる。
伝送装置１０は、コネクタピン対応情報を用いて、配線１２ａ，１２ｂ，１２ｃの、コネクタ４６ｂにおける配列位置さらにはコネクタ４３ｂのコネクタピンの配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。また、伝送時間を正確に求めることができる。
信号出力タイミングは、信号の伝送時間を考慮して定められた信号変化タイミングで、信号のレベルがコネクタの位置で変化するように定められるので、信号レベルの変化を、定められた信号変化タイミングに正確に合わせることができる。
伝送装置１０は、コネクタピン対応情報を用いて、配線１２ａ，１２ｂ，１２ｃの、コネクタ４６ｂにおける配列位置さらにはコネクタ４３ｂのコネクタピンの配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。また、伝送時間を正確に求めることができる。
伝送装置１０は、コネクタ４３ｂにおける信号変化タイミングを定める信号として、主信号デバイス１６ａ，１８ａ，２０ａが出力する主信号の他に、制御信号を適用することもできる。
（実施形態２）
図４は、実施形態２の伝送装置１００を簡略化して模式的に説明する図である。実施形態１の伝送装置１０では、制御ボード３２の装置制御部３２ａが基準タイミング信号に対する信号変化タイミングの位相差情報を定めるが、実施形態２の伝送装置１００では、電子回路ボードのユニット制御部それぞれが、基準タイミング信号に対する信号変化タイミングの位相差情報を定め、この位相差情報を伝送時間を考慮して調整する。
図４は、実施形態２の伝送装置１００を簡略化して模式的に説明する図である。実施形態１の伝送装置１０では、制御ボード３２の装置制御部３２ａが基準タイミング信号に対する信号変化タイミングの位相差情報を定めるが、実施形態２の伝送装置１００では、電子回路ボードのユニット制御部それぞれが、基準タイミング信号に対する信号変化タイミングの位相差情報を定め、この位相差情報を伝送時間を考慮して調整する。
伝送装置１００は、ＢＷＢ１０２と、電子回路ボード１０６，１０８，１１０と、制御ボード１２２と、クロスコネクトユニットボード１２４と、を有する。
ＢＷＢ１０２は、配線１０２ａ，１０２ｂ，１０２ｃと、制御バス１０２ｄと、タイミング信号線１０２ｅ，１０２ｆ，１０２ｇと、コネクタ１２８ｂ，１３０ｂ，１３２ｂ，１３４ｂ，１３６ｂと、を有する。配線１０２ａ，１０２ｂ，１０２ｃと、制御バス１０２ｄと、タイミング信号線１０２ｅ，１０２ｆ，１０２ｇは、実施形態１の配線１２ａ，１２ｂ，１２ｃと、制御バス１２ｄと、タイミング信号線１２ｅ，１２ｆ，１２ｇと、コネクタ３８ｂ，４０ｂ，４２ｂ，４４ｂ，４６ｂと同じ構成および作用を有するので、これらの説明は省略する。
ＢＷＢ１０２は、配線１０２ａ，１０２ｂ，１０２ｃと、制御バス１０２ｄと、タイミング信号線１０２ｅ，１０２ｆ，１０２ｇと、コネクタ１２８ｂ，１３０ｂ，１３２ｂ，１３４ｂ，１３６ｂと、を有する。配線１０２ａ，１０２ｂ，１０２ｃと、制御バス１０２ｄと、タイミング信号線１０２ｅ，１０２ｆ，１０２ｇは、実施形態１の配線１２ａ，１２ｂ，１２ｃと、制御バス１２ｄと、タイミング信号線１２ｅ，１２ｆ，１２ｇと、コネクタ３８ｂ，４０ｂ，４２ｂ，４４ｂ，４６ｂと同じ構成および作用を有するので、これらの説明は省略する。
電子回路ボード１０６，１０８，１１０はそれぞれ、主信号デバイス１０６ａ，１０８ａ，１１０ａと、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂと、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃと、配線情報部１０６ｄ，１０８ｄ，１１０ｄと、配線１０６ｆ，１０８ｆ，１１０ｆと、コネクタ１２８ａ，１３０ａ，１３２ａと、を有する。
主信号デバイス１０６ａ，１０８ａ，１１０ａと、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂと、配線１０６ｆ，１０８ｆ，１１０ｆと、コネクタ１２８ａ，１３０ａ，１３２ａは、実施形態１の対応する部分と同じ構成および作用を有するので、その説明は省略する。
主信号デバイス１０６ａ，１０８ａ，１１０ａと、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂと、配線１０６ｆ，１０８ｆ，１１０ｆと、コネクタ１２８ａ，１３０ａ，１３２ａは、実施形態１の対応する部分と同じ構成および作用を有するので、その説明は省略する。
配線情報部１０６ｄ，１０８ｄ，１１０ｄは、第１の配線距離情報および第２の配線距離情報を記録保持する。第１の配線距離情報および第２の配線距離情報は、第１の実施形態における第１の配線距離情報および第２の配線距離情報と同じである。
さらに、配線情報部１０６ｄ，１０８ｄ，１１０ｄは、コネクタピン対応情報を保持する。コネクタピン対応情報は、第１の実施形態におけるコネクタピン対応情報と同じである。
第１の配線距離情報および第２の配線距離情報と、コネクタピン対応情報は、配線情報部１０６ｄ，１０８ｄ，１１０ｄに予め記録して保持されている。
第１の配線距離情報および第２の配線距離情報と、コネクタピン対応情報は、配線情報部１０６ｄ，１０８ｄ，１１０ｄに予め記録して保持されている。
ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは、クロスコネクトユニットボード１２４と接続されるコネクタ１３６ｂにおける信号の信号レベルが変化する信号変化タイミングおよび主信号デバイス１０６ａ，１０８ａ，１１０ａが信号を出力する信号出力タイミングを定める。ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは、定めた信号出力タイミングを、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂに送る。
ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは、電子回路ボード１０６，１０８，１１０のコネクタ１２８ａ，１３０ａ，１３２ａがＢＷＢ１０２のどのコネクタに接続されているかを、ＢＷＢ１０２からコネクタ１２８ａ，１３０ａ，１３２ａを通して受ける実装位置情報を獲得することにより特定する。この実装位置情報は、電子回路ボード１０６，１０８，１１０から出力された信号が、コネクタ１３６ｂのどのコネクタピン位置を伝送されるかを特定し管理するために用いられる。換言すると、実装位置情報は、主信号デバイスからの出力信号と、コネクタピンの配列位置とを対応づけた情報を用いてユニット制御部１０６ｃ，１０８ｃ，１１０ｃが特定し管理するために用いられる。
制御ボード１２２は、装置制御部１２２ａと、基準タイミング生成部１２２ｂと、コネクタ１３４ａと、を有する。基準タイミング生成部１２２ｂとコネクタ１３４ａは、実施形態１の基準タイミング生成部３２ｂとコネクタ４４ａと同じ構成および作用を有するので、これらの説明は省略する。
装置制御部１２２ａは、伝送装置１００全体の動作を制御、管理する。実施形態１と異なり、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃが信号の信号変化タイミングおよび信号出力タイミングを定めるため、装置制御部１２２ａは、これらのタイミングを定める処理はしない。
装置制御部１２２ａは、伝送装置１００全体の動作を制御、管理する。実施形態１と異なり、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃが信号の信号変化タイミングおよび信号出力タイミングを定めるため、装置制御部１２２ａは、これらのタイミングを定める処理はしない。
クロスコネクトユニットボード１２４は、クロスコネクトデバイス１２４ａとユニット制御部１２４ｂと、コネクタ１３６ａと、を有する。クロスコネクトデバイス１２４ａとユニット制御部１２４ｂと、コネクタ１３６ａとは、実施形態１のクロスコネクトデバイス３４ａとユニット制御部３４ｂと、コネクタ４６ａと同じ構成および作用を有するので、これらの説明は省略する。
（信号変化タイミングおよび信号の出力のタイミングの設定のフロー）
伝送装置１００では、電子回路ボード１０６，１０８，１１０がＢＷＢ１０２のコネクタと接続されたとき、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは各コネクタから実装位置情報の提供を受ける。実装位置情報は、例えば、コネクタの複数のコネクタピンの通電の有無のパターンにより得られる情報である。この情報はコネクタ毎の固有の情報である。このため、電子回路ボード１０６，１０８，１１０がＢＷＢ１０２のどのコネクタに接続されたかを、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは特定することができる。
さらに、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃのそれぞれは、配線情報部１０６ｄ，１０８ｄ，１１０ｄのそれぞれに保持している、ＢＷＢ１０２のコネクタ毎のコネクタピン対応情報を読み出す。ユニット制御部１０６ｃ，１０８ｃ，１１０ｃのそれぞれは、コネクタピン対応情報と、得た実装位置情報を用いて、信号を伝送する配線がコネクタ１３６ｂにおいてどのコネクタピンに位置するか、を特定する。
伝送装置１００では、電子回路ボード１０６，１０８，１１０がＢＷＢ１０２のコネクタと接続されたとき、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは各コネクタから実装位置情報の提供を受ける。実装位置情報は、例えば、コネクタの複数のコネクタピンの通電の有無のパターンにより得られる情報である。この情報はコネクタ毎の固有の情報である。このため、電子回路ボード１０６，１０８，１１０がＢＷＢ１０２のどのコネクタに接続されたかを、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃは特定することができる。
さらに、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃのそれぞれは、配線情報部１０６ｄ，１０８ｄ，１１０ｄのそれぞれに保持している、ＢＷＢ１０２のコネクタ毎のコネクタピン対応情報を読み出す。ユニット制御部１０６ｃ，１０８ｃ，１１０ｃのそれぞれは、コネクタピン対応情報と、得た実装位置情報を用いて、信号を伝送する配線がコネクタ１３６ｂにおいてどのコネクタピンに位置するか、を特定する。
ユニット制御部１０６ｄ，１０８ｄ，１１０ｄのそれぞれは、コネクタ１３６ｂにおけるコネクタピンの位置、あるいは配線の配列位置に基づいて、信号変化タイミングを定めるために基準タイミング信号からの位相差情報を定める。信号変化タイミングは実施形態１と同様に、タイミング１，２，３等の基準タイミング信号に基づいて定められる。
信号変化タイミングは、図３（ａ）あるいは（ｂ）に示すように、コネクタピンに隣接するコネクタピンが複数ある場合、隣接するコネクタピン同士で信号変化タイミングがお互いに異なるように上記位相差情報が定められる。さらに、注目するコネクタピンと、隣接するコネクタピンとの間でも、信号変化タイミングがお互いに異なるように位相差情報が定められる。換言すると、配線に隣接する隣接配線が複数ある場合、隣接配線同士で信号変化タイミングがお互いに異なるように上記位相差情報が定められる。さらに、注目する配線と、隣接配線との間でも、信号変化タイミングがお互いに異なるように位相差情報が定められる。
信号変化タイミングは、図３（ａ）あるいは（ｂ）に示すように、コネクタピンに隣接するコネクタピンが複数ある場合、隣接するコネクタピン同士で信号変化タイミングがお互いに異なるように上記位相差情報が定められる。さらに、注目するコネクタピンと、隣接するコネクタピンとの間でも、信号変化タイミングがお互いに異なるように位相差情報が定められる。換言すると、配線に隣接する隣接配線が複数ある場合、隣接配線同士で信号変化タイミングがお互いに異なるように上記位相差情報が定められる。さらに、注目する配線と、隣接配線との間でも、信号変化タイミングがお互いに異なるように位相差情報が定められる。
次に、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃのそれぞれは、第２の配線距離情報を第１の配線距離情報に加算し、この加算結果を、既知の信号の伝送速度で除算することにより、主信号デバイス１０６ａ，１０８ａ，１１０ａの信号出力部からコネクタ１３６ｂに信号が伝送される伝送時間を求める。
さらに、ユニット制御部１０６ｄ，１０８ｄ，１１０ｄのそれぞれは、定めた位相差情報から、求めた伝送時間を差し引くことにより、位相差情報を調整し、この調整した位相差情報を信号出力タイミングの情報として定める。位相差情報の調整は、実施形態１と同様の方法で行われる。定められた信号出力タイミングの情報は、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂに送られる。
さらに、ユニット制御部１０６ｄ，１０８ｄ，１１０ｄのそれぞれは、定めた位相差情報から、求めた伝送時間を差し引くことにより、位相差情報を調整し、この調整した位相差情報を信号出力タイミングの情報として定める。位相差情報の調整は、実施形態１と同様の方法で行われる。定められた信号出力タイミングの情報は、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂに送られる。
出力位相制御部１０６ｂ，１０８ｂ，１１０ｂは、ＢＷＢ１０２から供給される基準タイミング信号を基準として、上記位相差情報を用いて信号の出力のタイミングを制御する。これにより、主信号デバイス１０６ａ，１０８ａ，１１０ａは、基準タイミング信号を基準とした信号出力タイミングで信号を出力する。
ユニット制御部１０６ｃ，１０８ｃ，１１０ｃで定められる信号変化タイミングは、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃ間で共通の複数のタイミングの中から選ばれたものである。また、信号変化タイミングは、ユニット制御部１０６ｄ，１０８ｄ，１１０ｄにおいて共通のアルゴリズムを用いて定められる。したがって、電子回路ボード１０６，１０８，１１０で別々に定められた信号変化タイミングは実施形態１と同様に一意に定まる。
伝送装置１００は、伝送装置１０と同様に、注目する配線の周囲に複数の隣接配線があるとき、これらの隣接配線を通過する信号の信号変化タイミングがお互いに異なるようにする。このため、伝送装置１００は、信号レベルの変化が隣接する信号で同時に起こることを防止できる。したがって、コネクタピンに集まる配線のうち、注目する配線を通る信号に加わるクロストークノイズは従来に比べて半分に低減することができる。
この結果、ＢＷＢ１０２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ１０２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置１００の低消費電力化が実現される。また、クロストークノイズの大きさが半減するので、コネクタ１３６ｂを通過するとき、減衰により振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
伝送装置１００は、制御ボード１２２に基準タイミング生成部１２２ｂを設けるだけでよいので、構成は簡素化される。
この結果、ＢＷＢ１０２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ１０２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置１００の低消費電力化が実現される。また、クロストークノイズの大きさが半減するので、コネクタ１３６ｂを通過するとき、減衰により振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
伝送装置１００は、制御ボード１２２に基準タイミング生成部１２２ｂを設けるだけでよいので、構成は簡素化される。
また、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂは、基準タイミング信号を基準にして信号出力タイミングを制御するので、電子回路ボード１０６，１０８，１１０の間で信号変化タイミングのずれがない。
信号出力タイミングは、定められた信号変化タイミングで、信号のレベルがコネクタの位置で変化するように、伝送時間を考慮して定められるので、信号レベルの変化を、定められた信号変化タイミングに正確に合わせることができる。
伝送装置１００は、実装位置情報およびコネクタピン対応情報を用いて、配線１０２ａ，１０２ｂ，１０２ｃの、コネクタ１３６ｂにおける配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。また、伝送時間を正確に求めることができる。
信号出力タイミングは、定められた信号変化タイミングで、信号のレベルがコネクタの位置で変化するように、伝送時間を考慮して定められるので、信号レベルの変化を、定められた信号変化タイミングに正確に合わせることができる。
伝送装置１００は、実装位置情報およびコネクタピン対応情報を用いて、配線１０２ａ，１０２ｂ，１０２ｃの、コネクタ１３６ｂにおける配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。また、伝送時間を正確に求めることができる。
（実施形態３）
図５は、実施形態３の伝送装置２００を簡略化して模式的に説明する構成図である。実施形態３の伝送装置２００では、電子回路ボードのユニット制御部それぞれは、信号変化タイミングを定める位相差情報を、信号の伝送時間を考慮して調整することなく、位相差情報をそのまま信号出力タイミングに用いる。
図５は、実施形態３の伝送装置２００を簡略化して模式的に説明する構成図である。実施形態３の伝送装置２００では、電子回路ボードのユニット制御部それぞれは、信号変化タイミングを定める位相差情報を、信号の伝送時間を考慮して調整することなく、位相差情報をそのまま信号出力タイミングに用いる。
伝送装置２００は、ＢＷＢ２０２と、電子回路ボード２０６，２０８，２１０と、制御ボード２２２と、クロスコネクトユニットボード２２４と、を有する。
制御ボード２２２およびクロスコネクトユニットボード２２４は、実施形態２の伝送装置１００の制御ボード１２２およびクロスコネクトユニットボード１２４と同じ構成および作用を有するので、これらの説明は省略する。
制御ボード２２２およびクロスコネクトユニットボード２２４は、実施形態２の伝送装置１００の制御ボード１２２およびクロスコネクトユニットボード１２４と同じ構成および作用を有するので、これらの説明は省略する。
ＢＷＢ２０２は、実施形態２の伝送装置１００の配線１０２ａ，１０２ｂ，１０２ｃと、タイミング信号線１０２ｅ，１０２ｆ，１０２ｇと、制御バス１０２ｄと、コネクタ１２８ｂ，１３０ｂ，１３２ｂ，１３４ｂ，１３６ｂと同じ構成および作用を有する配線、タイミング信号線、制御バスおよびコネクタを有する。したがって、これらの説明は省略する。ＢＷＢ２０２は、さらに、各配線上に遅延素子２０３ａ，２０３ｂ，２０３ｃを有する。遅延素子２０３ａ，２０３ｂ，２０３ｃは、各配線を通過する信号の伝送を遅延させて伝送時間を揃えるための遅延素子である。
したがって、電子回路ボード２０６，２０８，２１０と接続されるＢＷＢ２０２のコネクタ１２８ｂ，１３０ｂ，１３２ｂから、クロスコネクトユニットボード２２４に接続されるコネクタ１３６ｂまでの信号の伝送時間は配線に関わらず一定である。
したがって、電子回路ボード２０６，２０８，２１０と接続されるＢＷＢ２０２のコネクタ１２８ｂ，１３０ｂ，１３２ｂから、クロスコネクトユニットボード２２４に接続されるコネクタ１３６ｂまでの信号の伝送時間は配線に関わらず一定である。
電子回路ボード２０６，２０８，２１０は、主信号デバイス２０６ａ，２０８ａ，２１０ａと、出力位相制御部と、ユニット制御部と、配線情報部２０６ｄ，２０８ｄ，２１０ｄと、配線と、コネクタと、を有する。主信号デバイス２０６ａ，２０８ａ，２１０ａと、出力位相制御部と、ユニット制御部と、配線と、コネクタとは、実施形態２の伝送装置１００の主信号デバイス１０６ａ，１０８ａ，１１０ａと、出力位相制御部１０６ｂ，１０８ｂ，１１０ｂと、ユニット制御部１０６ｃ，１０８ｃ，１１０ｃと、配線１０６ｆ，１０８ｆ，１１０ｄｆ、コネクタ１２８ａ，１３０ａ，１３２ａと同様の構成および作用を有する。したがって、これらの説明は省略する。
電子回路ボード２０６，２０８，２１０は、他に、遅延素子２０６ｇ，２０８ｇ，２１０ｇを配線上に有する。遅延素子２０６ｇ，２０８ｇ，２１０ｇは、電子回路ボード２０６，２０８，２１０それぞれの配線を通過する信号の伝送を遅延させて伝送時間を揃えるための遅延素子である。したがって、ＢＷＢ２０２の電子回路ボード２０６，２０８，２１０の主信号デバイス２０６ａ，２０８ａ，２１０ａの信号出力部からＢＷＢ２０２と接続されるコネクタまでの伝送時間は、電子回路ボード２０６，２０８，２１０に関わらず一定である。
電子回路ボード２０６，２０８，２１０の配線情報部２０６ｄ，２０８ｄ，２１０ｄは、実施形態２で説明したコネクタピン対応情報を保持するが、実施形態２で説明した第１の配線距離情報および第２の配線距離情報を保持しない。これは、上述したように、遅延素子２０３ａ，２０３ｂ，２０３ｃ，２０６ｇ，２０８ｇ，２１０ｇを用いて、信号の伝送時間を揃えているので、信号変化タイミングを定める基準タイミング信号からの位相のずれを表す上述の位相差情報が定まれば、第１の配線距離情報および第２の配線距離情報に基づいて求められる信号の伝送時間を考慮した信号出力タイミングを定める必要はないからである。
電子回路ボード２０６，２０８，２１０の配線情報部２０６ｄ，２０８ｄ，２１０ｄは、実施形態２で説明したコネクタピン対応情報を保持するが、実施形態２で説明した第１の配線距離情報および第２の配線距離情報を保持しない。これは、上述したように、遅延素子２０３ａ，２０３ｂ，２０３ｃ，２０６ｇ，２０８ｇ，２１０ｇを用いて、信号の伝送時間を揃えているので、信号変化タイミングを定める基準タイミング信号からの位相のずれを表す上述の位相差情報が定まれば、第１の配線距離情報および第２の配線距離情報に基づいて求められる信号の伝送時間を考慮した信号出力タイミングを定める必要はないからである。
伝送装置２００は、実施形態２と同様の方法で、電子回路ボード２０６，２０８，２１０のユニット制御部が、基準タイミング信号からの位相差情報を用いて信号変化タイミングを定め、この信号変化タイミングを出力位相制御部に信号出力タイミングとして送る。出力位相制御部は、提供された信号出力タイミングを用いて、ＢＷＢ２０２から送られる基準タイミング信号を基準として、上記位相差情報を用いて信号の出力のタイミングを制御する。
電子回路ボード２０６，２０８，２１０の各主信号デバイス２０６ａ，２０８ａ，２１０ａから出力される信号の伝送時間が一定に揃えられているため、クロスコネクトユニットボード２２４と接続されるコネクタに到達する信号はいずれも伝送時間分だけ遅延する。しかし、電子回路ボード２０６，２０８，２１０のいずれの信号も同じ伝送時間だけ遅延するので、コネクタに集まる配線のうち、注目する配線に隣接する複数の隣接配線がある場合、これらの隣接配線を通過する信号の信号レベルが同時に変化をすることを防止できる。
電子回路ボード２０６，２０８，２１０の各主信号デバイス２０６ａ，２０８ａ，２１０ａから出力される信号の伝送時間が一定に揃えられているため、クロスコネクトユニットボード２２４と接続されるコネクタに到達する信号はいずれも伝送時間分だけ遅延する。しかし、電子回路ボード２０６，２０８，２１０のいずれの信号も同じ伝送時間だけ遅延するので、コネクタに集まる配線のうち、注目する配線に隣接する複数の隣接配線がある場合、これらの隣接配線を通過する信号の信号レベルが同時に変化をすることを防止できる。
電子回路ボード２０６，２０８，２１０のユニット制御部が定める信号変化タイミングは、周期的に繰り返されるタイミングであるので、遅延素子２０３ａ，２０３ｂ，２０３ｃあるいは遅延素子２０６ｇ，２０８ｇ，２１０ｇを用いて調整される伝送時間は、信号変化タイミングの周期の整数倍だけ遅れてもよい。
以上のように、伝送装置２００は、実施形態２の伝送装置１００と同様に、注目する配線の周囲に複数の隣接配線があるとき、これらの隣接配線を通過する信号の信号変化タイミングがお互いに異なるようにする。このため、伝送装置２００は、これらの隣接配線を通過する信号の変化が同時に起こることを防止できる。したがって、コネクタピンに集まる配線のうち、注目する配線を通過する信号に加わるクロストークノイズは従来に比べて半分に低減することができる。
この結果、ＢＷＢ２０２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ２０２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置２００の低消費電力化が実現される。また、クロストークノイズの大きさが半減するので、振幅の減衰が大きいためにコネクタを通過するとき振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
伝送装置２００は、制御ボード２２２に基準タイミング生成部を設けるだけでよいので、構成は簡素化される。
この結果、ＢＷＢ２０２に、クロストークノイズが加わりにくいがコストのかかる材質を用いる必要がなくなる。また、同じ材質を用いてＢＷＢ２０２を作製した場合、低振幅の信号を用いることが可能になり、伝送装置２００の低消費電力化が実現される。また、クロストークノイズの大きさが半減するので、振幅の減衰が大きいためにコネクタを通過するとき振幅が小さくなる伝送速度の高い高周波信号を用いることもできる。
伝送装置２００は、制御ボード２２２に基準タイミング生成部を設けるだけでよいので、構成は簡素化される。
また、出力位相制御部は、基準タイミング信号を基準にして信号出力タイミングを制御するので、電子回路ボード２０６，２０８，２１０の間で信号変化タイミングのずれがない。
伝送装置２００は、実装位置情報およびコネクタピン対応情報を用いて、コネクタにおける配線の配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。
伝送装置２００は、実装位置情報およびコネクタピン対応情報を用いて、コネクタにおける配線の配列位置を特定することができるので、信号変化タイミングを正確に定めることができる。
以上の実施形態１〜３に関し、以下の付記を開示する。
（付記１）
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記制御ボードは、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記制御ボードは、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
（付記２）
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記ユニット制御部は、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記ユニット制御部は、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
（付記３）
前記信号変化タイミングは、周期的に繰り返される複数のタイミングの中の１つに設定され、
前記集線部の１つの配線に隣接した複数の隣接配線がある場合、該隣接配線の前記信号変化タイミングはお互いに異なる、付記１または２に記載の伝送装置。
前記信号変化タイミングは、周期的に繰り返される複数のタイミングの中の１つに設定され、
前記集線部の１つの配線に隣接した複数の隣接配線がある場合、該隣接配線の前記信号変化タイミングはお互いに異なる、付記１または２に記載の伝送装置。
（付記４）
前記複数の電子回路ボードの各々は、前記信号出力端と接続される前記信号入力端の各々の位置を特定する情報と、前記配線ボードの、前記信号入力端の各々の位置と前記集線部における前記配列位置との対応を示す対応情報とを用いて、前記信号出力端が接続された前記配線の各々の、前記集線部における前記配列位置を特定する、付記１〜３のいずれか１項に記載の伝送装置。
前記複数の電子回路ボードの各々は、前記信号出力端と接続される前記信号入力端の各々の位置を特定する情報と、前記配線ボードの、前記信号入力端の各々の位置と前記集線部における前記配列位置との対応を示す対応情報とを用いて、前記信号出力端が接続された前記配線の各々の、前記集線部における前記配列位置を特定する、付記１〜３のいずれか１項に記載の伝送装置。
（付記５）
前記制御ボードは、
前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する装置配線情報部と、
前記第１の配線距離情報と前記第２の配線距離情報とに基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整し、調整された前記位相差情報を前記電子回路ボードの各々の前記出力位相制御部に提供する装置制御部と、を有する付記１に記載の伝送装置。
前記制御ボードは、
前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する装置配線情報部と、
前記第１の配線距離情報と前記第２の配線距離情報とに基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整し、調整された前記位相差情報を前記電子回路ボードの各々の前記出力位相制御部に提供する装置制御部と、を有する付記１に記載の伝送装置。
（付記６）
前記電子回路ボードの各々は、前記第１の配線距離情報を記録した配線情報部を有し、
前記第１の配線距離情報は、前記配線情報部から読み出され、前記装置制御部に取得されて、前記装置配線情報部に記録保持された情報である、付記５に記載の伝送装置。
前記電子回路ボードの各々は、前記第１の配線距離情報を記録した配線情報部を有し、
前記第１の配線距離情報は、前記配線情報部から読み出され、前記装置制御部に取得されて、前記装置配線情報部に記録保持された情報である、付記５に記載の伝送装置。
（付記７）
前記ユニット制御部は、前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する配線情報部と、前記信号変化タイミングを定め、さらに、前記第１の配線距離情報と前記第２の配線距離情報に基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整する、付記２に記載の伝送装置。
前記ユニット制御部は、前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する配線情報部と、前記信号変化タイミングを定め、さらに、前記第１の配線距離情報と前記第２の配線距離情報に基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整する、付記２に記載の伝送装置。
（付記８）
前記配線ボードの前記配線の各々には、前記信号の前記集線部への伝送を遅延させる遅延素子が設けられ、
前記配線ボードの信号入力端の各々から前記集線部までの前記信号の伝送時間を、前記遅延素子を用いて前記配線間で揃える、付記１または２に記載の伝送装置。
前記配線ボードの前記配線の各々には、前記信号の前記集線部への伝送を遅延させる遅延素子が設けられ、
前記配線ボードの信号入力端の各々から前記集線部までの前記信号の伝送時間を、前記遅延素子を用いて前記配線間で揃える、付記１または２に記載の伝送装置。
（付記９）
前記電子回路ボードの各々は、前記デバイスの信号出力部から出力した信号の伝送を遅延させる遅延素子を有し、
前記電子回路ボードの各々の前記デバイスの信号出力部から前記信号出力端までの前記信号の伝送時間を、前記遅延素子を用いて前記電子回路ボード間で揃える、付記８に記載の伝送装置。
前記電子回路ボードの各々は、前記デバイスの信号出力部から出力した信号の伝送を遅延させる遅延素子を有し、
前記電子回路ボードの各々の前記デバイスの信号出力部から前記信号出力端までの前記信号の伝送時間を、前記遅延素子を用いて前記電子回路ボード間で揃える、付記８に記載の伝送装置。
（付記１０）
前記集線部は、前記配線が直線的に配列された、あるいは、２次元的に配列された領域である付記１〜９のいずれか１つに記載の伝送装置。
前記集線部は、前記配線が直線的に配列された、あるいは、２次元的に配列された領域である付記１〜９のいずれか１つに記載の伝送装置。
（付記１１）
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の第１の入力コネクタと、前記第1の入力コネクタから延びる配線と、前記配線同士が配列されて集まる第２のコネクタと、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記第１の入力コネクタと接続される第1の出力コネクタと、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記制御ボードは、前記第２のコネクタの前記配線を通る第１の信号と、前記第１の信号と隣接して前記第２のコネクタを通る信号とが前記第２のコネクタにおいて異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の第１の入力コネクタと、前記第1の入力コネクタから延びる配線と、前記配線同士が配列されて集まる第２のコネクタと、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記第１の入力コネクタと接続される第1の出力コネクタと、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記制御ボードは、前記第２のコネクタの前記配線を通る第１の信号と、前記第１の信号と隣接して前記第２のコネクタを通る信号とが前記第２のコネクタにおいて異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
（付記１２）
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の第１の入力コネクタと、前記第１の入力コネクタから延びる配線と、前記配線同士が配列されて集まる第２のコネクタと、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記ユニット制御部は、前記第２のコネクタの前記配線を通る第１の信号と、前記第１の信号と隣接して前記第２のコネクタを通る信号とが前記第２のコネクタにおいて異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の第１の入力コネクタと、前記第１の入力コネクタから延びる配線と、前記配線同士が配列されて集まる第２のコネクタと、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記ユニット制御部は、前記第２のコネクタの前記配線を通る第１の信号と、前記第１の信号と隣接して前記第２のコネクタを通る信号とが前記第２のコネクタにおいて異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。
（付記１３）
配線ボードに接続される電子回路ボードであって、
前記配線ボードは、前記電子回路ボードからの信号を伝送する第１の配線と、別の複数の電子回路ボードからの信号を伝送する第２の配線とが配列して集まる集線部を有し、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを基準タイミングに基づいて制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有し、
前記配線ボードにおける、前記デバイスから出力した信号のうち、前記第１の配線の第１の信号と、前記第１の信号と隣接する信号とが前記集線部において異なる信号変化タイミングで通過するように設定された位相差情報と、前記基準タイミングと、に基づいて前記出力位相制御部は前記信号の出力のタイミングを制御する、ことを特徴とする電子回路ボード。
配線ボードに接続される電子回路ボードであって、
前記配線ボードは、前記電子回路ボードからの信号を伝送する第１の配線と、別の複数の電子回路ボードからの信号を伝送する第２の配線とが配列して集まる集線部を有し、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを基準タイミングに基づいて制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有し、
前記配線ボードにおける、前記デバイスから出力した信号のうち、前記第１の配線の第１の信号と、前記第１の信号と隣接する信号とが前記集線部において異なる信号変化タイミングで通過するように設定された位相差情報と、前記基準タイミングと、に基づいて前記出力位相制御部は前記信号の出力のタイミングを制御する、ことを特徴とする電子回路ボード。
（付記１４）
さらに、前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端から前記集線部までの第２の配線距離情報を保持する配線情報部と、
前記位相差情報を設定し、前記第１の配線距離情報と前記第２の配線距離情報に基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、前記伝送時間を用いて前記位相差情報を調整することにより、前記信号を出力するタイミングを求めるユニット制御部と、を有する付記１３に記載の電子回路ボード。
さらに、前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端から前記集線部までの第２の配線距離情報を保持する配線情報部と、
前記位相差情報を設定し、前記第１の配線距離情報と前記第２の配線距離情報に基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、前記伝送時間を用いて前記位相差情報を調整することにより、前記信号を出力するタイミングを求めるユニット制御部と、を有する付記１３に記載の電子回路ボード。
以上、本発明の伝送装置および電子回路ボードについて詳細に説明したが、本発明は上記実施形態１〜３に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
１０，１００，２００，３００ 伝送装置
１２，１０２，２０２，３０２ バックワイヤリングボード
１２ａ，１２ｂ，１２ｃ，１０２ａ，１０２ｂ，１０２ｃ 配線
１２ｄ，１０２ｄ 制御バス
１２ｅ，１２ｆ，１２ｇ，１０２ｅ，１０２ｆ，１０２ｇ タイミング信号線
１６，１８，２０，２２，２４，２６，２８，３０，１０６，１０８，１１０，２０６，２０８，２１０，３０６，３０８，３１０ 電子回路ボード
１６ａ，１８ａ，２０ａ，１０６ａ，１０８ａ，１１０ａ，２０６ａ，２０８ａ，２１０ａ，３０６ａ，３０８ａ，３１０ａ 主信号デバイス
１６ｂ，１８ｂ，２０ｂ，１０６ｂ，１０８ｂ，１１０ｂ 出力位相制御部
１６ｃ，１８ｃ，２０ｃ，１０６ｃ，１０８ｃ，１１０ｃ，３０６ｂ，３０８ｂ，３１０ｂ ユニット制御部
１６ｄ，１８ｄ，２０ｄ，１０６ｄ，１０８ｄ，１１０ｄ，２０６ｄ，２０８ｄ，２１０ｄ 配線情報部
１６ｅ，１８ｅ，２０ｅ 信号出力部
１６ｆ，１８ｆ，２０ｆ，１０６ｆ，１０８ｆ，１１０ｆ 配線
３２，１２２，２２２，３２２ 制御ボード
３２ａ，１２２ａ，３２２ａ 装置制御部
３２ｂ，１２２ｂ 基準タイミング生成部
３２ｃ 装置配線情報部
３４，１２４，２２４，３２４ クロスコネクトユニットボード
３４ａ，１２４ａ，３２４ａ クロスコネクトデバイス
３４ｂ，１２４ｂ，３２４ｂ ユニット制御部
３６ 筐体
３８ａ，３８ｂ，４０ａ，４０ｂ，４２ａ，４２ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，１２８ａ，１２８ｂ，１３０ａ，１３０ｂ，１３２ａ，１３２ｂ，１３４ａ，１３４ｂ，１３６ａ，１３６ｂ，３２８，３３０，３３２，３３４，３３６ コネクタ
２０３ａ，２０３ｂ，２０３ｃ，２０６ｇ，２０８ｇ，２１０ｇ 遅延素子
１２，１０２，２０２，３０２ バックワイヤリングボード
１２ａ，１２ｂ，１２ｃ，１０２ａ，１０２ｂ，１０２ｃ 配線
１２ｄ，１０２ｄ 制御バス
１２ｅ，１２ｆ，１２ｇ，１０２ｅ，１０２ｆ，１０２ｇ タイミング信号線
１６，１８，２０，２２，２４，２６，２８，３０，１０６，１０８，１１０，２０６，２０８，２１０，３０６，３０８，３１０ 電子回路ボード
１６ａ，１８ａ，２０ａ，１０６ａ，１０８ａ，１１０ａ，２０６ａ，２０８ａ，２１０ａ，３０６ａ，３０８ａ，３１０ａ 主信号デバイス
１６ｂ，１８ｂ，２０ｂ，１０６ｂ，１０８ｂ，１１０ｂ 出力位相制御部
１６ｃ，１８ｃ，２０ｃ，１０６ｃ，１０８ｃ，１１０ｃ，３０６ｂ，３０８ｂ，３１０ｂ ユニット制御部
１６ｄ，１８ｄ，２０ｄ，１０６ｄ，１０８ｄ，１１０ｄ，２０６ｄ，２０８ｄ，２１０ｄ 配線情報部
１６ｅ，１８ｅ，２０ｅ 信号出力部
１６ｆ，１８ｆ，２０ｆ，１０６ｆ，１０８ｆ，１１０ｆ 配線
３２，１２２，２２２，３２２ 制御ボード
３２ａ，１２２ａ，３２２ａ 装置制御部
３２ｂ，１２２ｂ 基準タイミング生成部
３２ｃ 装置配線情報部
３４，１２４，２２４，３２４ クロスコネクトユニットボード
３４ａ，１２４ａ，３２４ａ クロスコネクトデバイス
３４ｂ，１２４ｂ，３２４ｂ ユニット制御部
３６ 筐体
３８ａ，３８ｂ，４０ａ，４０ｂ，４２ａ，４２ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，１２８ａ，１２８ｂ，１３０ａ，１３０ｂ，１３２ａ，１３２ｂ，１３４ａ，１３４ｂ，１３６ａ，１３６ｂ，３２８，３３０，３３２，３３４，３３６ コネクタ
２０３ａ，２０３ｂ，２０３ｃ，２０６ｇ，２０８ｇ，２１０ｇ 遅延素子
Claims (8)
- 配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記制御ボードは、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように設定された、前記基準タイミングからの位相差情報を前記電子回路ボードに転送し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。 - 配線ボードに複数の電子回路ボードが接続された伝送装置であって、
複数の信号入力端と、前記信号入力端から延びる配線と、前記配線同士が配列されて集まる集線部と、を有する配線ボードと、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを定めるユニット制御部と、前記信号を出力するタイミングを制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有する複数の電子回路ボードと、
前記複数の電子回路ボードに基準タイミングを供給する制御ボードと、を有し、
前記ユニット制御部は、前記集線部の前記配線を通る第１の信号と、前記第１の信号と隣接して前記集線部を通る信号とが前記集線部において異なる信号変化タイミングとなるように、前記基準タイミングからの位相差情報を設定し、
前記出力位相制御部は、前記基準タイミングと、前記位相差情報とに基づいて前記信号の出力のタイミングを制御する、ことを特徴とする伝送装置。 - 前記信号変化タイミングは、周期的に繰り返される複数のタイミングの中の１つに設定され、
前記集線部の１つの配線に隣接した複数の隣接配線がある場合、該隣接配線の前記信号変化タイミングはお互いに異なる、請求項１または２に記載の伝送装置。 - 前記複数の電子回路ボードの各々は、前記信号出力端と接続される前記信号入力端の各々の位置を特定する情報と、前記配線ボードの、前記信号入力端の各々の位置と前記集線部における前記配列位置との対応を示す対応情報とを用いて、前記信号出力端が接続された前記配線の各々の、前記集線部における前記配列位置を特定する、請求項１〜３のいずれか１項に記載の伝送装置。
- 前記制御ボードは、
前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する装置配線情報部と、
前記第１の配線距離情報と前記第２の配線距離情報とに基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整し、調整された前記位相差情報を前記電子回路ボードの各々の前記出力位相制御部に提供する装置制御部と、を有する請求項１に記載の伝送装置。 - 前記ユニット制御部は、前記デバイスの信号出力部から前記信号出力端までの第１の配線距離情報と前記配線ボードの前記信号入力端の各々から前記集線部までの第２の配線距離情報を保持する配線情報部と、前記信号変化タイミングを定め、さらに、前記第１の配線距離情報と前記第２の配線距離情報に基づいて、前記デバイスの信号出力部から前記集線部までの前記信号の伝送時間を求め、求めた前記伝送時間を用いて前記位相差情報を調整する、請求項２に記載の伝送装置。
- 前記配線ボードの前記配線の各々には、前記信号の前記集線部への伝送を遅延させる遅延素子が設けられ、
前記配線ボードの信号入力端の各々から前記集線部までの前記信号の伝送時間を、前記遅延素子を用いて前記配線間で揃える、請求項１〜６のいずれか１項に記載の伝送装置。 - 配線ボードに接続される電子回路ボードであって、
前記配線ボードは、前記電子回路ボードからの信号を伝送する第１の配線と、別の複数の電子回路ボードからの信号を伝送する第２の配線とが配列して集まる集線部を有し、
信号を出力するデバイスと、前記デバイスが前記信号を出力するタイミングを基準タイミングに基づいて制御する出力位相制御部と、前記信号入力端と接続される信号出力端と、を有し、
前記配線ボードにおける、前記デバイスから出力した信号のうち、前記第１の配線の第１の信号と、前記第１の信号と隣接する信号とが前記集線部において異なる信号変化タイミングで通過するように設定された位相差情報と、前記基準タイミングと、に基づいて前記出力位相制御部は前記信号の出力のタイミングを制御する、ことを特徴とする電子回路ボード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273792A JP5544851B2 (ja) | 2009-12-01 | 2009-12-01 | 伝送装置および電子回路ボード |
| US12/957,079 US8314645B2 (en) | 2009-12-01 | 2010-11-30 | Signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273792A JP5544851B2 (ja) | 2009-12-01 | 2009-12-01 | 伝送装置および電子回路ボード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119866A true JP2011119866A (ja) | 2011-06-16 |
| JP5544851B2 JP5544851B2 (ja) | 2014-07-09 |
Family
ID=44068406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273792A Expired - Fee Related JP5544851B2 (ja) | 2009-12-01 | 2009-12-01 | 伝送装置および電子回路ボード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8314645B2 (ja) |
| JP (1) | JP5544851B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664295B2 (ja) * | 2011-02-03 | 2015-02-04 | 富士通株式会社 | 通信装置および通信装置設定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271425A (ja) * | 2001-03-09 | 2002-09-20 | Oki Electric Ind Co Ltd | 信号伝送方法 |
| JP2005295165A (ja) * | 2004-03-31 | 2005-10-20 | Advantest Corp | 可変遅延回路 |
| JP2007195055A (ja) * | 2006-01-20 | 2007-08-02 | Sharp Corp | 信号伝送装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| JP2001203763A (ja) | 2000-01-24 | 2001-07-27 | Nec Ic Microcomput Syst Ltd | 信号伝送方法および装置、データ処理装置 |
| JP4480855B2 (ja) * | 2000-06-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体デバイスを含むモジュール、及びモジュールを含むシステム |
| JP4232013B2 (ja) | 2003-06-30 | 2009-03-04 | 株式会社日立コミュニケーションテクノロジー | 電子機器の筐体構造 |
| KR101374336B1 (ko) * | 2007-10-11 | 2014-03-17 | 삼성전자주식회사 | 메모리 시스템 및 이 시스템을 위한 반도체 메모리 장치와제어부 |
-
2009
- 2009-12-01 JP JP2009273792A patent/JP5544851B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-30 US US12/957,079 patent/US8314645B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271425A (ja) * | 2001-03-09 | 2002-09-20 | Oki Electric Ind Co Ltd | 信号伝送方法 |
| JP2005295165A (ja) * | 2004-03-31 | 2005-10-20 | Advantest Corp | 可変遅延回路 |
| JP2007195055A (ja) * | 2006-01-20 | 2007-08-02 | Sharp Corp | 信号伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110128058A1 (en) | 2011-06-02 |
| JP5544851B2 (ja) | 2014-07-09 |
| US8314645B2 (en) | 2012-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102377356B1 (ko) | 어레이 마이크로폰 모듈 및 시스템 | |
| JP2004251908A (ja) | 可変インピーダンステストプローブ | |
| EP1429340A3 (en) | Memory system having two-way ring topology and memory device and memory module for ring topology memory system | |
| KR930701779A (ko) | 클럭 분배 장치 및 방법 | |
| JP2013545309A5 (ja) | ||
| JP2005034633A (ja) | 超音波診断装置 | |
| US8285140B2 (en) | Shared-source-row optical data channel organization for a switched arbitrated on-chip optical network | |
| WO2007050429A3 (en) | Array interconnect for improved directivity | |
| KR20140052920A (ko) | 조절 가능한 유한 임펄스 응답 송신기 | |
| JP5544851B2 (ja) | 伝送装置および電子回路ボード | |
| US7100066B2 (en) | Clock distribution device and method in compact PCI based multi-processing system | |
| JP4519936B2 (ja) | マルチアンテナ無線チャネルのシミュレーション | |
| JP3710308B2 (ja) | 位相調整方式 | |
| US4285063A (en) | Apparatus for providing evenly delayed digital signals | |
| JP5405225B2 (ja) | 超音波診断装置 | |
| JP2007028267A (ja) | アレイマイクシステム、およびラインアレイユニット | |
| WO2019163713A1 (ja) | ブレード装置 | |
| JP7426293B2 (ja) | ２次元アレイ超音波探触子および加算回路 | |
| JP2979177B2 (ja) | 光空間分配器 | |
| KR20060081401A (ko) | 다수 확장 기능을 가진 방송 라우터 | |
| JP2022068431A (ja) | 超音波探触子 | |
| JP2008122251A (ja) | 試験装置、調整用ボードおよび調整方法 | |
| JP2005117302A (ja) | 接点部の状態監視方法と接点部状態監視システム | |
| JP2002335560A (ja) | 無線信号光送信システム | |
| JP2723028B2 (ja) | 信号出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5544851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |