JP2011114299A - グラフェントランジスタ - Google Patents
グラフェントランジスタ Download PDFInfo
- Publication number
- JP2011114299A JP2011114299A JP2009271742A JP2009271742A JP2011114299A JP 2011114299 A JP2011114299 A JP 2011114299A JP 2009271742 A JP2009271742 A JP 2009271742A JP 2009271742 A JP2009271742 A JP 2009271742A JP 2011114299 A JP2011114299 A JP 2011114299A
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- insulating film
- substrate
- film
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】上記課題を解決するために、グラフェントランジスタは、グラフェンと低抵抗基板との間に絶縁膜を配したグラフェントランジスタであって、前記絶縁膜全体が均質な組成で構成され、その比誘電率が4以上であること、前記絶縁膜の基幹元素と前記基板の基幹元素が異なること、また前記絶縁膜は光学顕微鏡でグラフェンを観察できる可視光領域での干渉コントラストを有する厚さにしてあることを特徴とする手段を採用した。
【選択図】図1
Description
従来のトランジスタはドーパントが高濃度ドープされた低抵抗Siを基板とし、絶縁膜としてSiO2を使用している(図1)。このグラフェン/SiO2/低抵抗Si基板構造の目的は、基板Si側からSiO2を介してグラフェンに電界を印加することによって、グラフェン内の電子または正孔濃度を制御することにある。その原理は、グラフェン内の2次元電子濃度(n)または2次元正孔濃度(p)がSiO2の静電容量CSiO2(=εSiO2・ε0/d)と印加電圧Vと素電荷の逆数1/qの積に等しいため、ゲート電圧に比例してnまたはpを可変できることにある。ここで、εSiO2はSiO2の比誘電率、ε0は真空誘電率、dはSiO2膜厚である。しかしながら、εSiO2の値は3.9程度と小さいため、1桁以上の電子・正孔濃度を制御するためには大きなゲート電圧が必要となる欠点があった。
トランジスタとしてグラフェン内のキャリア濃度を効率良く制御するためには、ゲート容量Cgを大きくする必要がある。ゲート容量はCg =εSiO2×ε0 /dSiO2 (εSiO2はSiO2の比誘電率、ε0は真空の誘電率、dSiO2はSiO2の膜厚を示す)で与えられるため、SiO2膜厚dSiO2は出来るだけ薄くするようにしていたが、比誘電率を大きくすることは不可能であった。
膜厚には、当然限界があることより、より大きなゲート容量を得るには、比誘電率を大きくすることが望まれていた。
発明2は、発明1のグラフェントランジスタにおいて、前記絶縁膜の基幹元素と前記基板の基幹元素が異なることを特徴とする。
発明3は、発明1又は2のグラフェントランジスタにおいて、前記絶縁膜は光学顕微鏡でグラフェンを観察できる可視光領域での干渉コントラストを有する厚さにしてあることを特徴とする。
実施例では、絶縁膜としてAl2O3を利用して誘電率が高い方がグラフェン内のキャリア濃度を大きく制御できることを示した。参考のため、表1、2に各種誘電体についてゲート容量を計算値した結果を示す。
Al2O3以外の高誘電体材料(Si3N4, HfO2, SrTiO3, BaTiO3, PbZrTiO3)においてもグラフェン内のキャリア濃度制御に有効であることが類推される。原理的には比誘電率が大きければ大きいほど、グラフェン内の電子または正孔はより高濃度に制御可能であるため、例えばHfO2を考えた場合、コントラストは図7のように計算でき、膜厚を70nmに薄膜化できることが分かる。さらに、誘電率はSiO2の約6倍(Al2O3の約3倍)なので、C=εS/d(C: キャパシタンスS:面積, d:膜厚)よりゲート電圧により誘起される電荷は約8倍(Al2O3の約3倍)となることが期待される。
例えば、Al2O3/HfO2/Si基板といった具合に、絶縁膜を積層させることも可能であり、その具体例を実施例2に記載した。
さらに、実施例では、2原子層グラフェンを使用したが、層数に制限はなく単層から多層、さらにはグラファイトまでチャネル材料として使用できる。
実施例では、アニールガスとしてAr + 3%H2を使用したが、H2の混合比がどのように変化しても、アニールガスとしての機能を損なわないことが、非特許文献3に示された事実より明らか(ArとH2の比率が違う混合ガスを用いてエッチングしているので、Arの比率は問題ないと考えられる)なので、H2単体でも良い。同様な理由で、不活性ガスとH2の混合ガスであれば良いため、例えばN2とH2の混合ガスでも実施可能である。
本実施例では、SiO2の比誘電率3.9に比べて2.2倍大きな絶縁膜としてAl2O3を選定し、グラフェン/Al2O3/低抵抗Si基板構造を用いた素子を作製した。以下にその作製方法を示すとともに、SiO2(膜厚90nm)素子との特性を比較して、高誘電体材料を使用した素子の優位性を示す。
基板としてSiを使用し、絶縁膜としてAl2O3を使用する場合、非特許文献1の計算式(式1)を用いると図2(b)のようになり、可視光領域において干渉コントラストが最も強く、Al2O3膜の膜厚が最も薄くなる条件は約80nmであることが分かる。
<式1>
原料として、室温に保持された液体のTMA(トリメチルアルミニウム)およびH2Oを用い、TMAおよびH2Oはキャリアガスとして窒素ガスをバブリングすることにより成長室チャンバーに供給した。
TMAおよびH2Oの供給は、それぞれ単独に0.1秒間、交互に待ち時間4秒を含めて間欠(パルス)的に供給された(図4)。1サイクルでAl2O3層が1分子層(約0.1nm)形成される。成膜条件は、以下の通りである。窒素ガス流量:チャンバーライン(300sccm) / TMAライン(150sccm) / H2Oライン(150sccm)、原料温度:TMA(室温) / H2O(室温)、基板温度:300℃、パルスサイクル数:800サイクル(80nm)、基板:低抵抗Si基板である。
非特許文献9には、1cycleでAl2O3が1分子層堆積できることが示され、実験的には非特許文献10において、そのAl2O3成膜メカニズムを裏付けるデータを示しており、これら従来公知の技術情報からして、上記のように断定した。
グラフェンの層数は、光学顕微鏡観察およびラマン散乱分光により決定し、本件ではグラフェンが2層積層した構造を有する2原子層グラフェンであることが分かった。2原子層グラフェンを任意形状に加工するため、電子線リソグラフィを使用してレジストをホールバー形状にパターニングした後、反応性イオンエッチング装置を使用してレジストをマスクにしてグラフェンをエッチングした(図3(d))。
グラフェンのエッチング条件は、装置:反応性イオンエッチング装置、エッチングガス:O2、エッチング中圧力:10Pa、マイクロ波パワー:100W、エッチング時間:15secである。更に、レーザーリソグラフィおよび電子線リソグラフィを利用してソースおよびドレイン電極を形成し(図3(e))、トップコンタクト/ボトムゲート型電界効果トランジスタ構造を作製した(図5)。金属電極は、真空蒸着装置を使用して、Ti / Au=10nm / 50nmを成膜した。最後に、レジストなどの残留不純物を除去するためにアニール処理を行った。アニール条件は、ガス:Ar + 3%H2、ガス流量:1 L/min、アニール温度:300℃、アニール時間:5minである。
ここで、伝導率の値はゲート電圧Vg-Vdiracゼロ時の伝導率(ディラックポイントと呼ばれる)で規格化されている。Al2O3膜およびSiO2膜上ともに、ゲート電圧の絶対値を増加させるとともに伝導率が増加しており、グラフェンに特徴的な正ゲート電圧時の電子および負ゲート電圧時の正孔による両極性伝導を示している。Al2O3膜上とSiO2膜上とを比較すると、SiO2よりもAl2O3の方が鋭いピークとなっており、ゲート電圧変化に対する感度が良く効率的にグラフェン内のキャリア濃度を制御出来ていることが分かる。これは前述したように、Al2O3膜の比誘電率がSiO2膜比べて大きく、対応して静電容量が大きくなる結果、Al2O3膜上のグラフェン内に発生する電子または正孔が、同じゲート電圧に対してより高濃度になるためである。このように、高誘電体材料ほどグラフェン内のキャリア濃度を大きく制御できることが示された。
例えば、Al2O3/HfO2/Si基板の作製方法を記載する。HfO2薄膜の成膜には、Al2O3と同様にして、原子層堆積装置を使用し、厚さ380μm, 抵抗率0.02Ω・cm以下の低抵抗Si基板上に面内均一性に優れた良質なHfO2薄膜を70nm成膜した。
原料として、130℃に昇温した固体のTEMAHf(テトラキス[エチルメチルアミノ]ハフニウム)およびH2Oを用い、TEMAHfおよびH2Oはキャリアガスとして窒素ガスをバブリングすることにより成長室チャンバーに供給した。
TEMAHfおよびH2Oの供給は、それぞれ単独に0.1秒間、交互に待ち時間5秒を含めて間欠(パルス)的に供給された。1サイクルでHfO2層が1分子層(約0.085nm)形成される。成膜条件は、以下の通りである。窒素ガス流量:チャンバーライン(200sccm) / TEMAHfライン(100sccm) / H2Oライン(100sccm)、原料温度:TEMAHf(130℃) / H2O(室温)、基板温度:300℃、パルスサイクル数:825サイクル(70nm)、基板:低抵抗Si基板である。
続けて、原料として、室温に保持された液体のTMA(トリメチルアルミニウム)およびH2Oを用い、TMAおよびH2Oはキャリアガスとして窒素ガスをバブリングすることにより成長室チャンバーに供給した。
TMAおよびH2Oの供給は、それぞれ単独に0.1秒間、交互に待ち時間4秒を含めて間欠(パルス)的に供給された。1サイクルでAl2O3層が1分子層(約0.1nm)形成される。成膜条件は、以下の通りである。窒素ガス流量:チャンバーライン(300sccm) / TMAライン(150sccm) / H2Oライン(150sccm)、原料温度:TMA(室温) / H2O(室温)、基板温度:300℃、パルスサイクル数:20サイクル(2nm)、基板:HfO2/低抵抗Si基板である。
このように、原子層堆積法で成膜できる材料であれば同一チャンバー内で連続して成膜することが可能である。
Claims (3)
- グラフェンと低抵抗基板との間に絶縁膜を配したグラフェントランジスタであって、前記絶縁膜全体が均質な組成で構成され、その比誘電率が4以上であることを特徴とするグラフェントランジスタ。
- 請求項1に記載のグラフェントランジスタにおいて、前記絶縁膜の基幹元素と前記基板の基幹元素が異なることを特徴とするグラフェントランジスタ。
- 請求項1又は2に記載のグラフェントランジスタにおいて、前記絶縁膜は光学顕微鏡でグラフェンを観察できる可視光領域での干渉コントラストを有する厚さにしてあることを特徴とするグラフェントランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271742A JP5697069B2 (ja) | 2009-11-30 | 2009-11-30 | グラフェントランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271742A JP5697069B2 (ja) | 2009-11-30 | 2009-11-30 | グラフェントランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114299A true JP2011114299A (ja) | 2011-06-09 |
JP5697069B2 JP5697069B2 (ja) | 2015-04-08 |
Family
ID=44236379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271742A Expired - Fee Related JP5697069B2 (ja) | 2009-11-30 | 2009-11-30 | グラフェントランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5697069B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013046073A (ja) * | 2011-08-26 | 2013-03-04 | Samsung Electronics Co Ltd | チューナブルバリアを備えるグラフェンスイッチング素子 |
KR20130030103A (ko) * | 2011-09-16 | 2013-03-26 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
WO2013121954A1 (ja) * | 2012-02-16 | 2013-08-22 | 国立大学法人東北大学 | グラフェン電界効果トランジスタおよびグラフェン半導体部材 |
JP2013197165A (ja) * | 2012-03-16 | 2013-09-30 | National Institute Of Advanced Industrial & Technology | ホール素子及びその製造方法、並びに磁気検出装置 |
JP2014104600A (ja) * | 2012-11-26 | 2014-06-09 | Sony Corp | 積層構造体、積層構造体の製造方法および電子機器 |
US8945937B2 (en) | 2012-06-20 | 2015-02-03 | Samsung Electronics Co., Ltd. | Apparatus and method for analyzing graphene and graphene boundary |
US9263607B2 (en) | 2012-04-27 | 2016-02-16 | Samsung Electronics Co., Ltd. | Photodetector using graphene and method of manufacturing the same |
US9318556B2 (en) | 2014-01-28 | 2016-04-19 | Samsung Electronics Co., Ltd. | Graphene transistor having tunable barrier |
US9966472B2 (en) | 2012-05-10 | 2018-05-08 | Fujitsu Limited | Electronic device, stacked structure, and manufacturing method of the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071898A (ja) * | 2006-09-13 | 2008-03-27 | Osaka Univ | カーボンナノチューブ電界効果トランジスタ及びその製造方法 |
WO2009035647A1 (en) * | 2007-09-12 | 2009-03-19 | President And Fellows Of Harvard College | High-resolution molecular graphene sensor comprising an aperture in the graphene layer |
JP2009155168A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 層状炭素構造体の製造方法および半導体装置の製造方法 |
-
2009
- 2009-11-30 JP JP2009271742A patent/JP5697069B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071898A (ja) * | 2006-09-13 | 2008-03-27 | Osaka Univ | カーボンナノチューブ電界効果トランジスタ及びその製造方法 |
WO2009035647A1 (en) * | 2007-09-12 | 2009-03-19 | President And Fellows Of Harvard College | High-resolution molecular graphene sensor comprising an aperture in the graphene layer |
JP2009155168A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 層状炭素構造体の製造方法および半導体装置の製造方法 |
Non-Patent Citations (1)
Title |
---|
JPN7014002145; P. Blake et al.: 'Making graphene visible' Applied Physics Letters Volume 91, Issue 6, 20070806, 063124 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013046073A (ja) * | 2011-08-26 | 2013-03-04 | Samsung Electronics Co Ltd | チューナブルバリアを備えるグラフェンスイッチング素子 |
KR20130030103A (ko) * | 2011-09-16 | 2013-03-26 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
CN103000220A (zh) * | 2011-09-16 | 2013-03-27 | 三星电子株式会社 | 半导体器件和操作该半导体器件的方法 |
JP2013065848A (ja) * | 2011-09-16 | 2013-04-11 | Samsung Electronics Co Ltd | 半導体装置及び半導体装置の動作方法 |
KR101878738B1 (ko) * | 2011-09-16 | 2018-07-17 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
CN103000220B (zh) * | 2011-09-16 | 2017-03-01 | 三星电子株式会社 | 半导体器件和操作该半导体器件的方法 |
JP2017108166A (ja) * | 2011-09-16 | 2017-06-15 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置及び半導体装置の動作方法 |
WO2013121954A1 (ja) * | 2012-02-16 | 2013-08-22 | 国立大学法人東北大学 | グラフェン電界効果トランジスタおよびグラフェン半導体部材 |
JP2013197165A (ja) * | 2012-03-16 | 2013-09-30 | National Institute Of Advanced Industrial & Technology | ホール素子及びその製造方法、並びに磁気検出装置 |
US9263607B2 (en) | 2012-04-27 | 2016-02-16 | Samsung Electronics Co., Ltd. | Photodetector using graphene and method of manufacturing the same |
US9966472B2 (en) | 2012-05-10 | 2018-05-08 | Fujitsu Limited | Electronic device, stacked structure, and manufacturing method of the same |
US8945937B2 (en) | 2012-06-20 | 2015-02-03 | Samsung Electronics Co., Ltd. | Apparatus and method for analyzing graphene and graphene boundary |
JP2014104600A (ja) * | 2012-11-26 | 2014-06-09 | Sony Corp | 積層構造体、積層構造体の製造方法および電子機器 |
US9318556B2 (en) | 2014-01-28 | 2016-04-19 | Samsung Electronics Co., Ltd. | Graphene transistor having tunable barrier |
Also Published As
Publication number | Publication date |
---|---|
JP5697069B2 (ja) | 2015-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5697069B2 (ja) | グラフェントランジスタ | |
TWI296817B (en) | Method of controlling the film properties of a cvd-deposited silicon nitride film | |
Medina et al. | Metal‐free growth of nanographene on silicon oxides for transparent conducting applications | |
KR101878750B1 (ko) | 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자 | |
US10636652B2 (en) | Method of forming a semiconductor device using layered etching and repairing of damaged portions | |
EP2790227B1 (en) | Graphene based field effect transistor | |
Singh et al. | Molecular n-doping of chemical vapor deposition grown graphene | |
US20160115032A1 (en) | Graphene with very high charge carrier mobility and preparation thereof | |
Alshammari et al. | Enhanced ZnO thin-film transistor performance using bilayer gate dielectrics | |
KR101849360B1 (ko) | 그래핀 기반 적층체 및 이의 제조방법 | |
US20090139752A1 (en) | Electronic device and method for producing electronic device | |
KR20140017399A (ko) | 그래핀 반도체 및 이를 포함하는 전기소자 | |
KR101219769B1 (ko) | 탄소 나노구조물 패턴 및 이의 제조 방법, 그리고 탄소 나노구조물 박막 트랜지스터 및 그의 제조 방법 | |
TW201105814A (en) | Method to improve nucleation of materials on graphene and carbon nanotubes | |
TWI632679B (zh) | Electronic device and method of manufacturing same | |
JP6187185B2 (ja) | 電子装置及びその製造方法 | |
TWI600612B (zh) | Graphene films, electronic devices, and electronic device manufacturing methods | |
KR20140105293A (ko) | 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자 | |
KR102059129B1 (ko) | 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자 | |
Qiu et al. | Thermal stability of HfO2 nanotube arrays | |
KR101564038B1 (ko) | 패턴화된 그래핀의 직접 성장 방법 | |
TW201327841A (zh) | 薄膜電晶體及薄膜電晶體之製造方法 | |
JP6645226B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016157874A (ja) | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 | |
KR20130019169A (ko) | 플루오르화 그래핀의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5697069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |