JP2011109571A

JP2011109571A - コンデンサマイクロホンおよび移相型発振器

Info

Publication number: JP2011109571A
Application number: JP2009264742A
Authority: JP
Inventors: Yutaka Akino; 裕秋野
Original assignee: Audio Technica KK
Current assignee: Audio Technica KK
Priority date: 2009-11-20
Filing date: 2009-11-20
Publication date: 2011-06-02
Anticipated expiration: 2029-11-20
Also published as: JP5409293B2

Abstract

【課題】マイクロホンユニット内の固定極を利用して、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する移相型発振器を構成する
【解決手段】マイクロホンユニットの静電容量に応じて周波数が変化する音声信号を出力する第１発振器が、マイクロホンユニットの出力信号を増幅する増幅器２０１と、帰還回路として増幅器２０１の出力側に接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器であり、固定極１２０を扇状に均等に３分割し、振動板１１０と固定極１２０との間に３つの静電容量を生成させ、各ＲＣ回路網に含まれているキャパシタＣに上記各静電容量を用いる。
【選択図】図３

Description

本発明は、コンデンサマイクロホンに関し、さらに詳しく言えば、マイクユニットの静電容量変化をデジタル処理して音声信号を得るデジタルマイクロホンにおける発振器に関するものである。

コンデンサマイクロホンは、振動板と固定極との組合せからなる一種のコンデンサを備え、音波による振動板の変位に伴う静電容量変化を電気信号として取り出すうえで、振動板と固定極との間に直流電圧を加える必要がある。この直流電圧が成極電圧と呼ばれるもので、マイクロホンユニットの外部から電圧を印加する方法と、エレクトレット材により成極電圧を与える方法とがある。

また、コンデンサマイクロホンにおいては、振動板と固定極との間のインピーダンスがきわめて高いことから、ＦＥＴや真空管といったインピーダンス変換器を用いて、所定のレベルの電圧信号を得るようにしている。

しかしながら、上記従来のコンデンサマイクロホンは、静電容量変化を電圧に変換する際に、外部からの電界や磁界の影響を受けやすい。また、インピーダンス変換器を用いているために、例えば周囲の湿度が高いときには、インピーダンス変換器に固有の電荷漏洩を起こして雑音を発生させることがある。

さらには、エレクトレット型コンデンサマイクロホンは、例えば携帯電話機用などとして小型化が可能であるが、エレクトレットは熱に弱いため、基板に実装する場合、リフローハンダ法が適用できない。したがって、抵抗やコンデンサなどのチップ部品とは別に実装しなければならなかった。

そこで、特許文献１には、マイクロホンユニットの静電容量変化をデジタル信号に変換して音声信号を得るようにしたコンデンサマイクロホンが提案されている。

このデジタル方式によるコンデンサマイクロホンでは、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する第１発振器と、制御電圧により周波数が変化する追従信号を出力する第２発振器と、音声信号と追従信号の位相差信号を出力する位相比較器とを備え、その進み・遅れ位相差信号とクロックパルスとの論理積から得られる加算パルス信号と減算パルス信号とを加減算計数器で計数してデジタル音声データを得るようにしている。

これによれば、静電容量変化を電圧に変換しないために、周囲の電磁界の影響を受けにくい。また、インピーダンス変換器の電荷漏洩による雑音も発生しない。さらには、エレクトレット材などによる成極電圧を必要としないため、抵抗やコンデンサなどのチップ部品と一緒にリフローハンダ法による表面実装も可能になる、と言った利点が得られる。

特開２００３−２３６９０号公報

ところで、上記特許文献１によるコンデンサマイクロホンにおいて、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する第１発振器には、Ｃ（静電容量）−Ｆ（周波数）変換器が用いられている。

しかしながら、マイクロホンユニットを設計するうえで、部品配置等のスペース的な制約から、既存のマイクロホンユニット内にさらにＣ−Ｆ変換器を組み込むことは困難であるため、ユニットケース（筐体）自体から設計をし直すか、もしくはＣ−Ｆ変換器を外付けすることになるが、いずれにしてもコストがかかり、装置が大型になる、という点で好ましくない。

したがって、本発明の課題は、特許文献１に記載されたデジタル方式によるコンデンサマイクロホンにおいて、マイクロホンユニット内の固定極を利用して、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する発振器を得ることにある。

上記した課題を解決するため、本発明は、スペーサリングを介して対向的に配置された振動板と固定極とを含み、入力音圧により静電容量が変化するマイクロホンユニットと、上記静電容量に応じて周波数が変化する音声信号を出力する第１発振器と、制御電圧に応じて周波数が変化する追従信号を出力する第２発振器と、上記音声信号と上記追従信号とを得て、上記追従信号に対して上記音声信号が位相進みを持つときに第１制御信号を出力し、位相遅れを持つときに第２制御信号を出力して、上記追従信号と上記音声信号とが同位相となるように上記制御電圧を制御する位相同期手段と、クロックパルスを発生するクロック発生器と、上記第１制御信号と上記クロックパルスとの論理積により加算パルス信号を出力する第１論理積回路と、上記第２制御信号と上記クロックパルスとの論理積により減算パルス信号を出力する第２論理積回路と、上記加算パルス信号と減算パルス信号とを計数して音声データ信号を出力する加減算計数器とを備えているコンデンサマイクロホンにおいて、上記第１発振器が、上記マイクロホンユニットの出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器であり、上記固定極が扇状に均等に３分割され、上記振動板と上記固定極との間に３つの静電容量が生成されており、上記各ＲＣ回路網に含まれているキャパシタＣに上記各静電容量が用いられていることを特徴としている。

また、本発明には、信号源の出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器において、上記各ＲＣ回路網に含まれているキャパシタＣに、コンデンサマイクロホンユニットの振動板と固定極との間に形成されている静電容量が用いられていることを特徴とする移相型発振器が含まれる。

この移相型発振器においても、上記固定極が扇状に均等に３分割されており、上記振動板と上記固定極との間で上記キャパシタ素子Ｃとしての３つの静電容量が形成されることが好ましい。また、上記信号源には、上記コンデンサマイクロホンユニットが好ましく採用される。

本発明によれば、マイクロホンユニットの静電容量に応じて周波数が変化する音声信号を出力する第１発振器は移相型発振器からなるが、その各ＲＣ回路網に含まれているキャパシタＣにマイクロホンユニットの振動板と固定極との間に形成されている３つの静電容量を用いることにより、マイクロホンユニット内で移相型発振器を容易に構成することができる。すなわち、固定極を扇状に均等に３分割し、その各固定極片に抵抗素子を接続することにより、移相型発振器を構成することができる。

本発明の実施形態に係るコンデンサマイクロホンの回路図。上記コンデンサマイクロホンに用いられる第１発振器の構造を示す模式図。上記第１発振器の電気的な構成を示す模式図。上記第１発振器の等価回路図。マイクロホンユニットに入力される音圧の波形図、および第１発振器から出力される音声信号の波形図。音声信号と追従信号の比較波形図、および位相比較器から出力される制御信号の波形図。チャージポンプの出力波形図。クロックパルス、加算パルスおよび減算パルスを示す波形図。

次に、図１ないし図８を参照しながら、本発明のコンデンサマイクロホンの実施形態について説明するが、本発明はこれに限定されるものではない。

図１に示すように、このコンデンサマイクロホンＭは、マイクロホンユニット１を有する第１発振器２と、ＶＣＯ（電圧制御発振器）からなる第２発振器３と、第１および第２発振器２，３から出力される各周波数の位相を比較する位相比較器４と、１対のＦＥＴ６、７を含む電荷供給用のチャージポンプ５と、抵抗およびコンデンサなどからなるループフィルタ８と、水晶発振回路などのクロック発生器１１と、第１論理積回路１２と、第２論理積回路１３と、デジタル音声データを出力する加減算計数器１４とを備えている。

マイクロホンユニット１は、図３に示すように、ダイアフラムリング１１１に張設されていて、入力音圧にて振動する振動板１１０と、図示しないスペーサリングを介して振動板１１０と対向的に配置された固定極１２０とを備え、振動板１１０の変位により静電容量が変化する。本発明において、マイクロホンユニット１はもっともシンプルな構成であってよく、エレクトレット材などによる成極電圧は不要である。

第１発振器２は、マイクロホンユニット１の静電容量変化に応じて発振周波数が変化する発振器で、本発明では、信号源の出力信号を増幅する増幅器と、増幅器の出力側に帰還回路として接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器よりなる。

図２および図３を参照して、本発明では、移相型発振器の各ＲＣ回路網に含まれるキャパシタＣとして、振動板１１０と固定極１２０との間の静電容量が用いられる。

増幅器２０１が、その入力電圧と出力電圧が１８０゜位相が異なる反転増幅器であるとすると、帰還回路においても１８０゜位相が異ならなければならないため、帰還回路には３段のＲＣ回路網が必要とされる。

そのため、図２に示すように、固定極１２０は、扇状をなす第１ないし第３の３つの固定極片１２１，１２２，１２３に均等に３分割される。これにより、振動板１１０との間で、３つのキャパシタＣが形成される。

そして、例えば第１固定極片１２１が増幅器２０１の出力側に接続されるとして、第１固定極片１２１と増幅器２０１の出力端子との間、第１固定極片１２１と第２固定極片１２２との間、第２固定極片１２２と第３固定極片１２３との間の各々に抵抗Ｒが接続され、これにより３段のＲＣ回路網が得られる。抵抗Ｒは、実装が容易なチップ部品であることが好ましい。

この実施形態において、第１発振器２の出力端子（位相比較器４の一方の入力端子４ａに接続される端子）は、増幅器２０１の出力端子と初段の抵抗Ｒとの間から引き出されている。

図４の等価回路図を参照して、この移相型発振器の発振条件について説明する。図４において、Ａ_ｖＶ_１は増幅器２０１の電圧源であり、Ｒ_０は増幅器２０１の出力抵抗である。また、Ｒは抵抗Ｒの抵抗値、ＣはキャパシタＣの静電容量値として用いられている。Ｖ_１は３段目のＲＣ回路網の出力電圧、Ｖ_２，Ｖ_３はそれぞれ第１段目，第２段目のＲＣ回路網に生ずる電圧である。

キルヒホッフの法則を用いて、振幅条件（電圧利得）と位相条件（発振周波数）を求める。キルヒホッフの法則によれば、電流Ｉ_１〜Ｉ_６の関係は、次式（１），（２），（３）で表される。

したがって、各電流Ｉ_１〜Ｉ_６の値は次のとおりとなる。

式（１），（２），（３）に各電流Ｉ_１〜Ｉ_６の値を代入して、電圧Ｖ_１，Ｖ_２，Ｖ_３についての方程式をたてると、次式（４），（５），（６）なる。

これらを整理して、次式（７），（８），（９）を得る。

式（７），（８），（９）によって構成される連立方程式は、右辺がすべて０であるから、これが意味のある解をもつには、次の行列式を０とおけばよい。

これを展開して、実部と虚部とに整理して次式（１０）とする。

これが発振条件の振幅条件と位相条件となる。次式（１１）のように、式（１０）の虚部を０とすると、次式（１２）の位相条件（発振周波数）となる。

ここで、Ｒ_０≪Ｒならば、式（１２）は次式（１３）となる。

また、次式（１４）に示すように式（１０）の実部を０として、式（１３）を代入すると、次式（１５）に示す振幅条件（電圧増幅度）となる。

ここで、Ｒ_０≪Ｒならば、式（１５）は次式（１６）となる。

このようにして、移相型発振器の位相条件である発振周波数を式（１３）より、また、振幅条件である電圧利得を式（１６）より求めることができる。

本発明によれば、マイクロホンユニット１の固定極１２０を３分割し、その各固定極片に抵抗Ｒを接続し、このようにして形成されるＲＣ回路網に増幅器２０１を接続することにより、マイクロホンユニット１内で第１発振器２としての移相型発振器を内蔵させることができる。

第１発振器２は、マイクロホンユニット１に入力される音圧に比例した周波数の音声信号を位相比較器４の一方の入力端子４ａに与える。位相比較器４の他方の入力端子４ｂには、第２発振器３から上記音声信号に対する追従信号が与えられる。

位相比較器４は、第１発振器２からの音声信号と第２発振器３からの追従信号の位相を比較し、追従信号に対して音声信号が位相進みを持つときに第１出力端子４ｕに第１制御信号Ｓ１を出力し、追従信号に対して音声信号が位相遅れを持つときに第２出力端子４ｄに第２制御信号Ｓ２を出力する。

この実施形態において、位相比較器４は、入力波形の立ち上がりで動作する位相周波数型比較器（ＰｈａｓｅＦｒｅｑｕｅｎｃｙＣｏｍｐａｒａｔｏｒ）であって、例えばモトローラ社製の集積回路ＭＣ４０４４などを使用することができる。

位相比較器４は、その出力側に接続されるチャージポンプ５およびループフィルタ８とともに、第２発振器３の位相同期ループを構成している。チャージポンプ５は１対のＦＥＴ６，７を含み、位相比較器４の第１出力端子４ｕには一方のＦＥＴ６のゲート端子が接続され、第２出力端子４ｄには他方のＦＥＴ７のゲート端子が接続されている。

ＦＥＴ６のドレイン端子は、装置内電源Ｖｃｃに接続されており、ＦＥＴ７のドレイン端子は接地されている。ＦＥＴ６，７の各ソース端子同士が接続されており、その接続点がチャージポンプ５の出力端子ＯＵＴで、この出力端子ＯＵＴがループフィルタ８を介して第２発振器３の制御端子に接続されている。

追従信号に対して音声信号が位相進みを持つとき、第１出力端子４ｕに現れる第１制御信号Ｓ１により一方のＦＥＴ６がオンとなり、装置内電源Ｖｃｃから所定の電圧がループフィルタ８を介して第２発振器３の制御端子に加えられる。

これに対して、追従信号に対して音声信号が位相遅れを持つとき、第２出力端子４ｄに現れる第１制御信号Ｓ２により他方のＦＥＴ７がオンとなり、第２発振器３の制御端子側から所定の電圧が接地側に引き込まれる。このようにして、追従信号が音声信号に対して同位相となるように制御される。なお、この実施形態では、ＦＥＴ６，７にＭＯＳ型のものを用いているが、接合型ＦＥＴであってもよい。

クロック発生器１１のクロック出力端子は、二入力型の第１論理積回路１２の一方の入力端子に接続され、また、同じく二入力型の第２論理積回路１３の一方の入力端子にも接続されている。

第１論理積回路１２の他方の入力端子には、位相比較器４の第１出力端子４ｕが接続され、第２論理積回路１３の他方の入力端子には、位相比較器４の第２出力端子４ｄが接続されている。

第１論理積回路１２の出力端子は、加減算計数器１４の加算パルス入力端子１４ｕに接続され、第２論理積回路１３の出力端子は、加減算計数器１４の減算パルス入力端子１４ｄに接続されている。

次に、図５および図６を参照して、このコンデンサマイクロホンＭの動作について説明する。例えば図５（ａ）に示すような音圧Ｗがマイクユニット１に入力されると、マイクユニット１の静電容量が変化し、その容量変化に応じて第１発振器２の発振周波数が変化する。

すなわち、第１発振器２にてマイクユニット１の静電容量が周波数に変換され、図５（ｂ）に示す音声信号Ｗ１として位相比較器４の一方の入力端子４ａに出力される。なお、図５（ｂ）の縦軸は周波数軸、横軸は時間軸である。

位相比較器４の他方の入力端子４ｂには、第２発振器３から追従信号が入力され、図６（ａ）に音声信号Ｗ１と追従信号Ｗ２との関係を示す。位相比較器４において、音声信号Ｗ１と追従信号Ｗ２の位相が比較されるが、上記位相同期ループには第２発振器３の制御に要する伝搬時間があるため、追従信号Ｗ２が音声信号Ｗ１と同一の発振周波数となるには、時間差ΔＴだけの時間がかかることになる。

図６（ａ）の例において、区間Ｔ１および区間Ｔ３では、音声信号Ｗ１の周波数が追従信号Ｗ２の周波数よりも大きいため、音声信号Ｗ１は追従信号Ｗ２に対して、位相進みを生じていることになる。

したがって、図６（ｂ）に示すように、区間Ｔ１および区間Ｔ３では、位相比較器４の一方の出力端子４ｕのみから第１制御信号Ｓ１が出力される。この第１制御信号Ｓ１のパルス幅は位相差に比例して変化する。

これに対して、区間Ｔ２では、音声信号Ｗ１の周波数が追従信号Ｗ２の周波数よりも小さいため、音声信号Ｗ１は追従信号Ｗ２に対して、位相遅れを生じていることになる。

したがって、図６（ｃ）に示すように、区間Ｔ２では、位相比較器４の他方の出力端子４ｄのみから第２制御信号Ｓ２が出力される。この第２制御信号Ｓ２も、位相遅れ量に応じてパルス幅を変化させている。

このようにして、位相比較器４において、図５の入力音圧Ｗが音声信号Ｗ１と追従信号Ｗ２の位相差により、ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）され、位相差に応じたパルス幅の第１，第２制御信号Ｓ１，Ｓ２が出力される。

この第１，第２制御信号Ｓ１，Ｓ２により、チャージポンプ５のＦＥＴ６，７がオンオフされ、チャージポンプ５の出力端子ＯＵＴには図７に示すような電圧Ｖ１が現れる。

すなわち、第１制御信号Ｓ１が出力されている区間Ｔ１，Ｔ３においては、そのパルス幅に応じて電圧Ｖ１が階段状に上昇し、第２制御信号Ｓ２が出力されている区間Ｔ２においては、そのパルス幅に応じて電圧Ｖ１が階段状に減少する。

ループフィルタ８により、電圧Ｖ１に含まれている高調波成分および雑音が除去され、第２発振器３の制御電圧ＣＶとして入力される。これにより、第２発振器３は第１発振器２と同じ周波数で発振するように動作する。なお、第２発振器３には、モトローラ社製の集積回路ＭＣ４０２４などが例示される。

クロック発生器１１は、図８（ａ）に示すように、第１，第２制御信号Ｓ１，Ｓ２の時間幅に比較して十分に短いパルス幅のクロックパルスＣＫを発生し、第１論理積回路１２と第２論理積回路１３とに入力している。

第１論理積回路１２は、クロックパルスＣＫと進み位相時の第１制御信号Ｓ１との論理積を求めて、図８（ｂ）に示すような加算パルス信号Ｐ１を加減算計数器１４の加算パルス入力端子１４ｕに与える。

また、第２論理積回路１３は、クロックパルスＣＫと遅れ位相時の第２制御信号Ｓ２との論理積を求めて、図８（ｃ）に示すような減算パルス信号Ｐ２を加減算計数器１４の減算パルス入力端子１４ｄに与える。

すなわち、第１，第２論理積回路１２，１３によりＰＮＭ（ＰｕｌｓｅＮｕｍｂｅｒＭｏｄｕｌａｔｉｏｎ）が行われ、第１，第２制御信号Ｓ１，Ｓ２のパルス幅がクロックパルスＣＫのパルス数に変換される。

加減算計数器（アップダウンカウンタ）１４は、加算パルス信号Ｐ１と、減算パルス信号Ｐ２とに基づいて可逆的な加減算を行い、その音声データをビット端子ＭＳＢ〜ＬＳＢからパラレルデータとして出力する。

なお、加減算計数器１４は位相が変化する前の状態を保持し、位相変化が起こったときにのみアップもしくはダウンカウントする。また、加減算計数器１４から出力される音声データは必要に応じてＤ／Ａ変換された後、図示しない音声出力部に与えられる。

上記実施形態では、クロック発生器として水晶発振回路を用いているが、これに代えて、ＣＲ発振回路、ＬＣ発振回路、マルチバイブレータなどを用いてもよい。また、加減算計数器はマイクロプロセッサなどであってもよい。さらには、位相比較器４はアナログ型位相比較器であってもよいが、その場合には、出力信号を例えばＡ／Ｄ変換して論理積回路に入力することになる。

また、上記実施形態では、固定極を３分割しているが、移相型発振器単体の場合、各ＲＣ回路網ごとに振動板と固定極とからなるキャパシタを割り当ててもよい。

１マイクロホンユニット
２第１発振器
３第２発振器
４位相比較器
４ａ，４ｂ入力端子
４ｕ第１出力端子
４ｄ第２出力端子
５チャージポンプ
６，７ＦＥＴ
８ループフィルタ
１１クロック発生器
１２第１論理積回路
１３第２論理積回路
１４加減算計数器
１４ｕ加算パルス入力端子
１４ｄ減算パルス入力端子
１１０振動板
１２０固定極
１２１，１２２，１２３固定極片
２０１増幅器
Ｃキャパシタ
Ｒ抵抗

Claims

スペーサリングを介して対向的に配置された振動板と固定極とを含み、入力音圧により静電容量が変化するマイクロホンユニットと、上記静電容量に応じて周波数が変化する音声信号を出力する第１発振器と、制御電圧に応じて周波数が変化する追従信号を出力する第２発振器と、上記音声信号と上記追従信号とを得て、上記追従信号に対して上記音声信号が位相進みを持つときに第１制御信号を出力し、位相遅れを持つときに第２制御信号を出力して、上記追従信号と上記音声信号とが同位相となるように上記制御電圧を制御する位相同期手段と、クロックパルスを発生するクロック発生器と、上記第１制御信号と上記クロックパルスとの論理積により加算パルス信号を出力する第１論理積回路と、上記第２制御信号と上記クロックパルスとの論理積により減算パルス信号を出力する第２論理積回路と、上記加算パルス信号と減算パルス信号とを計数して音声データ信号を出力する加減算計数器とを備えているコンデンサマイクロホンにおいて、
上記第１発振器が、上記マイクロホンユニットの出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器であり、
上記固定極が扇状に均等に３分割され、上記振動板と上記固定極との間に３つの静電容量が生成されており、上記各ＲＣ回路網に含まれているキャパシタＣに上記各静電容量が用いられていることを特徴とするコンデンサマイクロホン。
信号源の出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗ＲとキャパシタＣとからなる３段のＲＣ回路網とを備える移相型発振器において、
上記各ＲＣ回路網に含まれているキャパシタＣに、コンデンサマイクロホンユニットの振動板と固定極との間に形成されている静電容量が用いられていることを特徴とする移相型発振器。
上記固定極が扇状に均等に３分割されており、上記振動板と上記固定極との間で上記キャパシタＣとしての３つの静電容量が形成されていることを特徴とする請求項２に記載の移相型発振器。
上記信号源が、上記コンデンサマイクロホンユニットであることを特徴とする請求項２または３に記載の移相型発振器。