JP2011108347A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011108347A JP2011108347A JP2009265315A JP2009265315A JP2011108347A JP 2011108347 A JP2011108347 A JP 2011108347A JP 2009265315 A JP2009265315 A JP 2009265315A JP 2009265315 A JP2009265315 A JP 2009265315A JP 2011108347 A JP2011108347 A JP 2011108347A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- power supply
- voltage
- supply voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明の一態様に係る半導体装置100は、メモリセルアレイ201と周辺回路202とを有するSRAM200と、周辺回路202に供給されるコア電源電圧VDDの変化に応じて、当該コア電源電圧VDDのα倍(α>1)のメモリセル電圧VMMを生成し、メモリセルアレイ201に供給するメモリセル電圧生成部300とを備える。
【選択図】図1
Description
本発明の実施の形態1に係る半導体装置について、図1〜4を参照して説明する。図1は、本実施の形態に係る半導体装置100の構成を模式的に示す図である。図1に示すように、半導体装置100は、SRAM(Static Random Access Memory)200、メモリセル電圧生成部300、ロジック回路400を備えている。SRAM200は、メモリセルアレイ201、周辺回路202を有する。
α1=(VDD1+ΔV)/VDD1=1.2/1.0=1.2
となる。この場合には、SNMとWMとが略等しい値となっている。
α2=(VDD2+ΔV)/VDD2=1.0/0.8=1.25
となる。この場合、α1のときよりもWMが低くなってしまう。このように、コア電源電圧VDDが変化すると、αの値が変化し、SRAMセル220の動作マージンが低減してしまうという問題がある。
本発明の実施の形態2に係る半導体装置について、図8を参照して説明する。図8は、本実施の形態に係る半導体装置101の構成を示す図である。図8において、図1を同一の構成要素には同一の符号を付し、説明を省略する。
本発明の実施の形態3に係る半導体装置について、図9を参照して説明する。図9は、本実施の形態に係る半導体装置に用いられるメモリセル電圧生成部301の構成を示す図である。メモリセル電圧生成部301は、図1や図8に示すメモリセル電圧生成部300の代わりに用いられるものである。図9において、図4と同一の構成要素には同一の符号を付し、説明を省略する。
本発明の実施の形態4に係る半導体装置の構成について、図10を参照して説明する。図10は、本実施の形態に係る半導体装置において用いられるメモリセル電圧生成部302の構成を示す図である。メモリセル電圧生成部302は、図1や図8に示すメモリセル電圧生成部300の代わりに用いられるものである。図10において、図4と同一の構成要素には同一の符号を付し、説明を省略する。
20 I/Oブロック
30 I/O電源ブロック
100 半導体装置
200 SRAM
201 メモリセルアレイ
202 周辺回路
203 制御回路
204 アドレスバッファ
205 X−デコーダ及びワード線ドライバ
206 Y−デコーダ
207 Y−セレクトスイッチ
208 プリチャージ回路
209 ライトデータバッファ
210 ライトドライバ
211 センスアンプ
212 出力バッファ
220 SRAMセル
300 メモリセル電圧生成部
303 昇圧回路
400 ロジック回路
VDD コア電源電圧
VCC I/O電源電圧
VMM メモリセル電圧
Claims (8)
- メモリセルと周辺回路とを有するSRAMと、
前記周辺回路に供給される第1電源電圧の変化に応じて、当該第1電源電圧のα倍(α>1)のメモリセル電圧を生成し、前記メモリセルに供給するメモリセル電圧生成部と、
を備える半導体装置。 - 前記メモリセル電圧生成部は、第2電源電圧が印加され、
直列に接続された第1抵抗素子、第2抵抗素子を有し、当該第1抵抗素子と第2抵抗素子の抵抗比が(α−1):1である抵抗回路と、
前記第1電源電圧を第1参照電圧とし、前記第1抵抗素子と前記第2抵抗素子との間の電圧を第2参照電圧として、前記第1参照電圧と前記第2参照電圧との電圧差がなくなるように動作する第1差動増幅器と、
一端に前記第2電源電圧が供給され、他端に前記抵抗回路が接続され、前記第1差動増幅器の出力に応じて負荷が変化する第1能動素子と、
を備え、
前記抵抗回路と前記第1能動素子との間の電圧を前記メモリセル電圧として、バッファ回路を介して出力することを特徴とする請求項1に記載の半導体装置。 - 前記バッファ回路は、
前記抵抗回路と前記第1能動素子との間の電圧を第3参照電圧とし、出力される前記メモリセル電圧を第4参照電圧として、前記第3参照電圧と前記第4参照電圧との電圧差がなくなるように動作する第2差動増幅器と、
一端に前記第2電源電圧が供給され、他端から前記メモリセル電圧を出力する、前記第2差増増幅器の出力に応じて負荷が変化する第2能動素子と、
を備える請求項2に記載の半導体装置。 - 前記第1抵抗素子及び前記第2抵抗素子は、ポリシリコン、拡散層又はウェルのいずれかで形成されることを特徴とする請求項2又は3に記載の半導体装置。
- 前記第1抵抗素子及び前記第2抵抗素子は、常時オン状態のトランジスタで形成されることを特徴とする請求項2又は3に記載の半導体装置。
- 前記第1抵抗素子及び前記第2抵抗素子は、前記メモリセルと略同一のトランジスタを有することを特徴とする請求項2〜5のいずれか1項に記載の半導体装置。
- 前記メモリセル電圧生成部は、前記第2電源電圧としてI/O電源を用いることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記メモリセル電圧生成部は、
前記第1電源電圧を昇圧し、前記第2電源電圧を生成する昇圧回路を備えることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265315A JP5373567B2 (ja) | 2009-11-20 | 2009-11-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265315A JP5373567B2 (ja) | 2009-11-20 | 2009-11-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108347A true JP2011108347A (ja) | 2011-06-02 |
JP5373567B2 JP5373567B2 (ja) | 2013-12-18 |
Family
ID=44231635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009265315A Expired - Fee Related JP5373567B2 (ja) | 2009-11-20 | 2009-11-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5373567B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595307B2 (en) | 2014-05-22 | 2017-03-14 | Samsung Electronics Co., Ltd. | Volatile memory device and system-on-chip including the same |
KR102275497B1 (ko) | 2014-10-20 | 2021-07-09 | 삼성전자주식회사 | 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06187780A (ja) * | 1991-10-16 | 1994-07-08 | Samsung Electron Co Ltd | 半導体メモリー装置の内部電源電圧供給装置 |
JPH09128976A (ja) * | 1995-11-02 | 1997-05-16 | Sony Corp | 半導体記憶装置 |
JPH11213664A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2005304285A (ja) * | 2004-03-19 | 2005-10-27 | Semiconductor Energy Lab Co Ltd | 昇圧回路、及び半導体装置 |
JP2008135169A (ja) * | 2007-12-21 | 2008-06-12 | Renesas Technology Corp | 半導体記憶装置 |
-
2009
- 2009-11-20 JP JP2009265315A patent/JP5373567B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06187780A (ja) * | 1991-10-16 | 1994-07-08 | Samsung Electron Co Ltd | 半導体メモリー装置の内部電源電圧供給装置 |
JPH09128976A (ja) * | 1995-11-02 | 1997-05-16 | Sony Corp | 半導体記憶装置 |
JPH11213664A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2005304285A (ja) * | 2004-03-19 | 2005-10-27 | Semiconductor Energy Lab Co Ltd | 昇圧回路、及び半導体装置 |
JP2008135169A (ja) * | 2007-12-21 | 2008-06-12 | Renesas Technology Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5373567B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553185B2 (ja) | 半導体集積回路装置 | |
US6657887B2 (en) | Semiconductor memory device having improved noise margin, faster read rate and reduced power consumption | |
JP6308831B2 (ja) | 半導体記憶装置 | |
JP4951786B2 (ja) | 半導体記憶装置 | |
JP5478772B2 (ja) | 安定性が改善されビットセルサイズが縮小された低出力5tsram | |
US7586780B2 (en) | Semiconductor memory device | |
US20070139072A1 (en) | Semiconductor integrated circuit device | |
KR100621554B1 (ko) | 반도체 메모리 장치 | |
EP1924998A2 (en) | Sram cell with separate read-write circuitry | |
US7978562B2 (en) | Semiconductor memory device | |
JP4280060B2 (ja) | ワードライン駆動回路 | |
US7952955B2 (en) | Semiconductor memory | |
JP4416474B2 (ja) | 半導体記憶装置 | |
JP2005085454A (ja) | メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法 | |
JP2010272148A (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMへのアクセス方法 | |
CN110895955A (zh) | 用于sram单元的晶体管基体偏置控制电路 | |
JP2009020957A (ja) | 半導体記憶装置 | |
JP5373567B2 (ja) | 半導体装置 | |
US7489581B2 (en) | Semiconductor memory | |
JP5586038B2 (ja) | 半導体集積回路装置 | |
JP2008176907A (ja) | 半導体記憶装置 | |
JP5456571B2 (ja) | 半導体集積回路装置 | |
JP5533264B2 (ja) | 半導体メモリ | |
JP2005129109A (ja) | 半導体記憶装置 | |
JP2012230727A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |