JP2011096943A - 半導体装置およびその製造方法、ならびに携帯機器 - Google Patents
半導体装置およびその製造方法、ならびに携帯機器 Download PDFInfo
- Publication number
- JP2011096943A JP2011096943A JP2009251206A JP2009251206A JP2011096943A JP 2011096943 A JP2011096943 A JP 2011096943A JP 2009251206 A JP2009251206 A JP 2009251206A JP 2009251206 A JP2009251206 A JP 2009251206A JP 2011096943 A JP2011096943 A JP 2011096943A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- main surface
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置の実装信頼性を向上させる。
【解決手段】半導体装置1は、第1主表面側のソース領域と、第2主表面側のドレイン領域と、これらの間にチャネル領域が形成されるように、これらとゲート絶縁膜を介して接するトレンチゲート電極9と、を含む動作領域6を有する半導体基板2と、第1主表面上かつ動作領域6上でソース領域と電気的に接続されたソース電極16と、トレンチゲート電極9と電気的に接続され、第1主表面上かつ動作領域6外の領域上に設けられたゲート電極17と、半導体基板2の第2主表面上でドレイン領域と電気的に接続されたドレイン電極18と、ソース電極16上に設けられた第1絶縁膜19と、第1絶縁膜19を挟んでソース電極16上に設けられた導体層27と、導体層27上に設けられた第2絶縁膜20と、ゲート電極17と電気的に接続され、第2絶縁膜20を挟んで導体層27上に設けられたゲートパッド23と、を備える。
【選択図】図1
【解決手段】半導体装置1は、第1主表面側のソース領域と、第2主表面側のドレイン領域と、これらの間にチャネル領域が形成されるように、これらとゲート絶縁膜を介して接するトレンチゲート電極9と、を含む動作領域6を有する半導体基板2と、第1主表面上かつ動作領域6上でソース領域と電気的に接続されたソース電極16と、トレンチゲート電極9と電気的に接続され、第1主表面上かつ動作領域6外の領域上に設けられたゲート電極17と、半導体基板2の第2主表面上でドレイン領域と電気的に接続されたドレイン電極18と、ソース電極16上に設けられた第1絶縁膜19と、第1絶縁膜19を挟んでソース電極16上に設けられた導体層27と、導体層27上に設けられた第2絶縁膜20と、ゲート電極17と電気的に接続され、第2絶縁膜20を挟んで導体層27上に設けられたゲートパッド23と、を備える。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法、ならびに携帯機器に関する。
従来、トレンチゲート型のパワーMOSFETを備えた半導体装置が知られている(例えば、特許文献1参照)。この半導体装置は、半導体基板の一方の主表面上にドレイン電極が設けられ、他方の主表面上にゲート電極とソース電極とが設けられた構造を有する。半導体基板は動作領域を有し、ソース電極は動作領域上に、ゲート電極は動作領域の外側の領域上にそれぞれ設けられている。また、半導体基板の動作領域にはトレンチが形成されている。トレンチには、その内壁にゲート酸化膜が形成されるとともにトレンチゲート電極が埋め込まれている。トレンチゲート電極にはゲート電極が電気的に接続されている。
一方、半導体装置の表面実装方法として、半導体装置の電極に外部接続端子としてのはんだボールを形成し、はんだボールとプリント配線基板の電極パッドとを接続するフリップチップ実装方法が知られている。上述のトレンチゲート型パワーMOSFETを備えた半導体装置にこのフリップチップ実装方法を採用した場合は、半導体装置の各電極に対して電気的に接続されたパッド部が設けられ、このパッド部にはんだボールが形成される。
一般に、上述のフリップチップ実装方法を採用したトレンチゲート型トランジスタを有する半導体装置では、保護ダイオード上に設けられたゲート電極上にゲートパッドが形成されていた。すなわち、保護ダイオードと、ゲート電極と、ゲートパッドと、プリント配線基板の電極パッドとが直線上に並ぶように配置されていた。したがって、プリント配線基板の電極パッドの位置に応じてゲート電極の位置が決まっていた。
このような半導体装置が搭載される、携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高性能化を実現するために、半導体装置についても高性能化が求められている。この要求を実現するための方法としては、ゲート電極を半導体基板の端部に設ける方法が考えられる。この場合、ゲート電極およびゲートパッド間の配線を2層化して、半導体基板の端部にある第1層目に相当するゲート電極と、プリント配線基板の電極パッドに対応する位置であって、動作領域上にある第2層目に相当するゲートパッドとを、同じく第2層目に相当する配線を介して電気的に接続する。保護ダイオードと、ゲート電極と、ゲートパッドと、プリント配線基板の電極パッドとが直線上に並ぶように配置された従来の構造では、ソースパッドからソース電極までの電流経路の一部が、保護ダイオードおよびゲート電極を迂回するように設けられていた。これに対し、ゲート電極を半導体基板の端部に設ける構造では、ソースパッドからソース電極までの電流経路の障害となっていたゲート電極と保護ダイオードとが隅にずらされるため、ソースパッドからソース電極までの電流経路を迂回させる必要がなくなる。これにより、電流経路を短くして抵抗上昇を抑えることができるため、半導体装置の高性能化を図ることができる。
しかしながら、このような構造では、半導体装置をプリント配線基板に実装した状態で発生する熱応力によって、ゲートパッドとソース電極との間の層間絶縁膜にクラックが発生し、ゲートパッドとソース電極とがショートしてしまうおそれがあった。そのため、この問題は半導体装置の実装信頼性を向上させる上で大きな障害となる。
本発明は上記事情に鑑みなされたものであって、その目的とするところは、半導体装置の実装信頼性を向上させる技術を提供することにある。
本発明のある態様は、半導体装置である。当該半導体装置は、第1主表面側に設けられた第1領域と、第2主表面側に設けられた第2領域と、第1領域と第2領域との間にチャネル領域が形成されるように、第1領域および第2領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板と、半導体基板の第1主表面上かつ半導体基板の動作領域上に、第1領域と電気的に接続されるように設けられた第1電極と、ゲート電極部と電気的に接続され、半導体基板の第1主表面上かつ動作領域外の領域上に設けられたゲート電極と、半導体基板の第2主表面上に、第2領域と電気的に接続されるように設けられた第2電極と、第1電極上に設けられた第1絶縁膜と、第1絶縁膜を挟んで第1電極上に設けられた導体層と、導体層上に設けられた第2絶縁膜と、ゲート電極と電気的に接続され、第2絶縁膜を挟んで導体層上に設けられたゲートパッドと、を備えたことを特徴とする。
この態様によれば、半導体装置の実装信頼性を向上させることができる。
上記態様において、導体層の主表面の面積がゲートパッドの主表面の面積より大きくてもよい。また、動作領域外の領域上であって、ゲート電極と半導体基板の第1主表面との間に設けられた保護ダイオードを備えてもよい。
本発明の他の態様は携帯機器である。当該携帯機器は、上述したいずれかの態様の半導体装置を搭載したことを特徴とする。
本発明のさらに他の態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、第1主表面側に設けられた第1領域と、第2主表面側に設けられた第2領域と、第1領域と第2領域との間にチャネル領域が形成されるように、第1領域および第2領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板を用意する工程と、半導体基板の第1主表面に第1金属層を形成し、第1金属層を選択的に除去して第1領域と電気的に接続された第1電極、およびゲート電極部と電気的に接続されたゲート電極を形成する工程と、第1電極およびゲート電極の形成領域を含む半導体基板の第1主表面を第1絶縁膜で被覆する工程と、第1絶縁膜の主表面に第2金属層を形成し、第2金属層を選択的に除去して、第1絶縁膜を挟んで第1電極上に導体層を形成する工程と、導体層の形成領域を含む第1絶縁膜の主表面を第2絶縁膜で被覆する工程と、第1絶縁膜および第2絶縁膜の一部を除去してゲート電極を露出させ、ゲート電極の露出領域を含む第2絶縁膜の主表面に第3金属層を形成し、第3金属層を選択的に除去して、第2絶縁膜を挟んで導体層上にゲート電極と電気的に接続されたゲートパッドを形成する工程と、半導体基板の第2主表面に、第2領域と電気的に接続された第2電極を形成する工程と、を含むことを特徴とする。
本発明によれば、半導体装置の実装信頼性を向上させることができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(実施形態1)
図1は、実施形態1に係る半導体装置の構成を示す概略断面図である。図2(A)は、ソース電極およびゲート電極の配置を説明するための概略平面図であり、図2(B)は、ゲート電極、ゲート配線部、およびゲートパッドの配置を説明するための概略平面図である。なお、図2(B)は、半導体装置の概略平面図に相当し、図1は、図2(B)のA−A線上の断面図である。図2(B)では、はんだボールおよび保護層の図示を省略している。本実施形態では、トランジスタとしてnチャネルタイプのトレンチゲート型トランジスタを用いた場合を例にして説明する。
図1は、実施形態1に係る半導体装置の構成を示す概略断面図である。図2(A)は、ソース電極およびゲート電極の配置を説明するための概略平面図であり、図2(B)は、ゲート電極、ゲート配線部、およびゲートパッドの配置を説明するための概略平面図である。なお、図2(B)は、半導体装置の概略平面図に相当し、図1は、図2(B)のA−A線上の断面図である。図2(B)では、はんだボールおよび保護層の図示を省略している。本実施形態では、トランジスタとしてnチャネルタイプのトレンチゲート型トランジスタを用いた場合を例にして説明する。
図1に示すように、半導体装置1は、n+型の半導体基板2を備える。半導体基板2には、n−型のエピタキシャル層3が形成されている。エピタキシャル層3はドレイン領域(第2領域)となる。エピタキシャル層3上には、p型不純物のドープにより形成されたp型のチャネル層4が設けられている。チャネル層4の外周には、チャネル層4よりも深く高濃度のp型不純物がドープされたp+型の拡散領域5が形成され、チャネル層4の外側における空乏層の曲率を緩和して電界集中を抑制している。
半導体基板2の動作領域6には、MOSFET7(トレンチゲート型トランジスタ)が形成されている。本実施形態では、MOSFET7が配置されるチャネル層4の形成領域を動作領域6とする。具体的には、動作領域6にトレンチ8が設けられている。トレンチ8は、半導体基板2のチャネル層4側の主表面(第1主表面)から、チャネル層4を貫通してドレイン領域であるエピタキシャル層3まで到達している。トレンチ8の内壁はゲート酸化膜(ゲート絶縁膜)(図示せず)で被覆されており、トレンチゲート電極9(ゲート電極部)がトレンチ8内に埋設されている。トレンチ8は、例えば、半導体装置1の上方から見た場合、格子状にパターニングされており、したがって、トレンチゲート電極9は格子状の形状を有する。
ゲート酸化膜は、少なくともチャネル層4と接するトレンチ8の内壁に設けられており、駆動電圧に応じた厚みを有する。ゲート酸化膜は絶縁膜であるため、トレンチ8内に設けられたトレンチゲート電極9とゲート酸化膜と半導体基板2とによってMOS構造が形成されている。
トレンチゲート電極9は、トレンチ8に埋設された導電材料からなる。導電材料は例えばポリシリコンであり、このポリシリコンには低抵抗化を図るためにn型不純物が導入されている。トレンチゲート電極9は、ポリシリコンのパターニングにより形成され、後述する保護ダイオード11に接続されている。そして、トレンチゲート電極9は、保護ダイオード11を介して後述するゲート電極17に接続されている。
図1に戻って、トレンチ8に隣接したチャネル層4の表面には、高濃度のn型不純物が拡散してなるn+型のソース領域12(第1領域)が設けられている。また、隣り合う2つのセルのソース領域12間のチャネル層4表面には、p+型のボディ領域13が設けられている。ゲート電圧印加時には、チャネル層4にソース領域12からトレンチ8に沿ってチャネル領域(図示せず)が形成される。トレンチゲート電極9上には、層間絶縁膜14が設けられている。
すなわち、半導体装置1は、第1主表面側に設けられたソース領域12と、第2主表面側に設けられたドレイン領域と、ソース領域12とドレイン領域との間にチャネル領域が形成されるように、ソース領域12およびドレイン領域とゲート絶縁膜を介して接するトレンチゲート電極9と、を含む動作領域6を有する。
動作領域6外に形成された拡散領域5上には、保護ダイオード11が設けられている。保護ダイオード11は、ゲート酸化膜を過電圧等から保護するためのものであり、トレンチ8にポリシリコンを埋設する際に、拡散領域5上に所望のパターンとなるようにポリシリコンを堆積させて形成される。保護ダイオード11は、所定位置に開口部15aを有する層間絶縁膜15に覆われている。層間絶縁膜14,15は、例えばシリコン酸化膜である。
半導体基板2のチャネル層4側の主表面上には、ソース電極16(第1電極)とゲート電極17とが設けられている。ソース電極16は動作領域6上に設けられ、層間絶縁膜14間のコンタクトホールを介してソース領域12およびボディ領域13と接続されている。ゲート電極17は、保護ダイオード11上、すなわち、動作領域6外の領域上に設けられ、層間絶縁膜15の開口部15aを介して保護ダイオード11と連結部(図示せず)に接続されている。したがって、ゲート電極17は、連結部を介してトレンチゲート電極9と電気的に接続されている。保護ダイオード11は、ゲート電極17と半導体基板2の主表面との間に設けられた状態となる。なお、連結部は、格子状に形成されたトレンチゲート電極9の一端に配置され、延在するトレンチゲート電極9とゲート電極17とを電気的に接続するための部位である。
本実施形態では、図2(A)に示すように、ゲート電極17が半導体基板2の角部上(動作領域6外の領域上)に設けられており、ソース電極16が当該角部を除く他の領域上(動作領域6上)に設けられている。図1に戻って、半導体基板2の他方の主表面(第2主表面)上には、ドレイン電極18(第2電極)が設けられている。ドレイン電極18は、半導体基板2の他方の主表面全体を覆うように設けられ、ドレイン領域と電気的に接続されている。ソース電極16、ゲート電極17、およびドレイン電極18は、アルミニウム(Al)や銅(Cu)などの導体からなる。
ソース電極16およびゲート電極17上には、第1絶縁膜19が設けられている。第1絶縁膜19は、ソース電極16およびゲート電極17の形成領域を含む半導体基板2のチャネル層4側の主表面全体を覆うように設けられている。第1絶縁膜19は、ソース電極16上に開口部19aを有し、ゲート電極17上に開口部19bを有する。
第1絶縁膜19上には、第2絶縁膜20が設けられている。第2絶縁膜20は、第1絶縁膜19の開口部19a上に開口部20aを有し、第1絶縁膜19の開口部19b上に開口部20bを有する。第1絶縁膜19および第2絶縁膜20は、例えばシリコン窒化膜からなる。
第2絶縁膜20上には、ソースパッド21が設けられている。ソースパッド21は、はんだボール(外部接続端子)を搭載可能に形成されており、その一部が開口部19aおよび開口部20a内に埋め込まれてソース電極16に接続されている。
また、第2絶縁膜20上には、ゲート配線部22とゲートパッド23とが設けられている。図1および図2(B)に示すように、ゲート配線部22は、動作領域6外の領域から動作領域6に延びる配線であり、動作領域6外の領域側の端部が開口部19bおよび開口部20b内に埋め込まれてゲート電極17に接続されている。ゲート配線部22の動作領域6側の端部は、動作領域6上に設けられたゲートパッド23に接続されている。ゲートパッド23は、はんだボールを搭載可能に形成されており、第1絶縁膜19および第2絶縁膜20によってソース電極16と絶縁された状態でソース電極16上に設けられている。ゲートパッド23は、ゲート配線部22を介してゲート電極17と電気的に接続されている。ソースパッド21、ゲート配線部22、およびゲートパッド23は、アルミニウム(Al)や銅(Cu)などの導体からなる。
ソースパッド21、ゲート配線部22、およびゲートパッド23上には、保護層24が設けられている。保護層24は、ソースパッド21、ゲート配線部22、およびゲートパッド23が設けられた側の半導体基板2の主表面全体を覆うように設けられている。保護層24は、ソースパッド21上に開口部24aを有し、ゲートパッド23上に開口部24bを有する。保護層24は、例えばシリコン酸化膜や、フォトソルダーレジストにより形成され、ソースパッド21、ゲート配線部22、およびゲートパッド23の酸化などを防止する。
ソースパッド21上には、開口部24aが設けられた位置にはんだボール25が設けられている。はんだボール25は、一部が開口部24a内に埋め込まれてソースパッド21に接続されている。また、ゲートパッド23上には、開口部24bが設けられた位置にはんだボール26が設けられている。はんだボール26は、一部が開口部24b内に埋め込まれてゲートパッド23に接続されている。はんだボール25,26は、半導体装置1をフリップチップ接続する際の外部接続端子として機能する。
ゲートパッド23とソース電極16との間には、導体層27が設けられている。導体層27は、ソース電極16側の主表面が第1絶縁膜19で覆われ、ゲートパッド23側の主表面と全ての側面が第2絶縁膜20で覆われて、ゲートパッド23およびソース電極16と絶縁された状態で設けられている。すなわち、ソース電極16上に第1絶縁膜19を挟んで導体層27が設けられ、導体層27上に第2絶縁膜20が設けられ、また、導体層27上に第2絶縁膜20を挟んでゲートパッド23が設けられている。導体層27は、ソース電極16やゲートパッド23などと同様に、アルミニウム(Al)や銅(Cu)などの導体からなる。
導体層27はダミー配線層であり、半導体装置1におけるゲートパッド23とソース電極16との間の領域における強度を高めることができる。これにより、半導体装置1とプリント配線基板との熱膨張係数の差に起因して生じる熱応力が半導体装置1にかかっても、ゲートパッド23とソース電極16との間にある第1絶縁膜19および第2絶縁膜20にクラックが発生するのを防ぐことができる。また、ゲートパッド23との間で第2絶縁膜20を挟み、ソース電極16との間で第1絶縁膜19を挟むようにして導体層27が設けられているため、熱応力によって第1絶縁膜19および第2絶縁膜20の両方にクラックが発生する可能性を低減することができる。そのため、ゲートパッド23とソース電極16との間の絶縁状態をより確実に維持することができる。さらに、第1絶縁膜19と第2絶縁膜20の一方にクラックが発生した場合には、これにより半導体装置1にかかる熱応力を開放することができる。そのため、ゲートパッド23とソース電極16との間の絶縁状態を維持したまま半導体装置1の他の部位にクラック等が発生するのを防ぐことができる。
導体層27の主表面の大きさは、ゲートパッド23の主表面の大きさよりも大きいことが好ましい。これによれば、ゲートパッド23とソース電極16との間の絶縁状態をより確実に維持することができる。
(半導体装置の製造方法)
実施形態1に係る半導体装置の製造方法について、図3から図5を参照して説明する。図3(A)〜図3(C)、図4(A)〜図4(C)、および図5(A)、図5(B)は、半導体装置の製造方法を示す工程断面図である。
実施形態1に係る半導体装置の製造方法について、図3から図5を参照して説明する。図3(A)〜図3(C)、図4(A)〜図4(C)、および図5(A)、図5(B)は、半導体装置の製造方法を示す工程断面図である。
まず、図3(A)に示すように、従来公知の方法によりエピタキシャル層3、チャネル層4、拡散領域5が形成され、動作領域6にMOSFET7が形成され、チャネル層4側の主表面に保護ダイオード11と層間絶縁膜14,15が設けられた半導体基板2を用意する。
次に、図3(B)に示すように、例えばアルミニウムを半導体基板2のチャネル層4側の主表面にスパッタし、この主表面の全面に第1金属層(図示せず)を形成する。そして、周知のフォトリソグラフィ法を用いて第1金属層の主表面に、ソース電極16およびゲート電極17のパターンに対応したレジスト(図示せず)を選択的に形成する。具体的には、コーター装置を用いて第1金属層に所定膜厚のレジスト膜を塗布し、ソース電極16およびゲート電極17のパターンを有するフォトマスクを用いて露光した後、現像することによって、第1金属層の上にレジストが選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、第1金属層の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
そして、レジストをマスクとして薬液を用いたウェットエッチング処理を行うことにより、第1金属層を選択的に除去してソース電極16およびゲート電極17を形成する。なお、ウェットエッチング処理に加えてドライエッチング処理を施してもよい。これにより、第1金属層の選択的除去がより確実となる。ソース電極16は、動作領域6上に形成され、隣り合う層間絶縁膜14の間でソース領域12およびボディ領域13と接続される。ゲート電極17は、動作領域6外の領域上であって保護ダイオード11上に形成され、層間絶縁膜15の開口部15aを介して保護ダイオード11に接続される。ソース電極16およびゲート電極17を形成した後、剥離剤を用いてレジストを剥離する。
次に、図3(C)に示すように、ソース電極16およびゲート電極17の形成領域を含む、半導体基板2のチャネル層4側の主表面上に第1絶縁膜19を被覆する。これにより、ソース電極16およびゲート電極17が第1絶縁膜19に被覆される。
次に、図4(A)に示すように、例えばアルミニウムを第1絶縁膜19の主表面にスパッタし、第1絶縁膜19の主表面の全面に第2金属層28を形成する。
次に、図4(B)に示すように、フォトリソグラフィ法を用いて第2金属層28の主表面に、導体層27のパターンに対応したレジスト(図示せず)を選択的に形成する。そして、レジストをマスクとしてウェットエッチング処理を行うことにより、第2金属層28を選択的に除去して導体層27を形成する。なお、ウェットエッチング処理に加えてドライエッチング処理を施してもよい。導体層27は、第1絶縁膜19を挟んでソース電極16上に形成される。導体層27を形成した後、剥離剤を用いてレジストを剥離する。このように、本実施形態では、ソース電極16、ゲート電極17、およびドレイン電極18や、ソースパッド21、ゲート配線部22、およびゲートパッド23と同様に、金属(導体)を用いて導体層27を形成している。そのため、各電極やパッドを形成するための既存の装置および製造工程を利用して、金属層をパターニングするためのマスクを導体層27用のマスクに変更するだけで導体層27を形成することができる。したがって、導体層27の形成にともなって半導体装置1の製造コストが上昇するのを抑えることができる。
次に、図4(C)に示すように、導体層27の形成領域を含む第1絶縁膜19の主表面上に第2絶縁膜20を被覆する。これにより、導体層27の全面が第1絶縁膜19および第2絶縁膜20に被覆された状態となる。
次に、図5(A)に示すように、フォトリソグラフィ法を用いて、第1絶縁膜19および第2絶縁膜20を選択的に除去して、開口部19a,19b,20a,20bを形成する。開口部19a,20aは、互いの中心軸が重なるようにしてソース電極16上に形成される。そのため、開口部19a,20aを介してソース電極16が露出する。また、開口部19b,20bは、互いの中心軸が重なるようにしてゲート電極17上に形成される。そのため、開口部19b,20bを介してゲート電極17が露出する。そして、ソース電極16およびゲート電極17の露出領域を含む第2絶縁膜20の主表面にアルミニウムをスパッタし、第2絶縁膜20の主表面の全面に第3金属層(図示せず)を形成する。第2絶縁膜20の主表面に、例えばアルミニウムをスパッタすることにより、開口部19a,19b,20a,20b内にアルミニウムが充填される。そのため、第3金属層とソース電極16およびゲート電極17とが接続された状態となる。
続いて、フォトリソグラフィ法を用いて第3金属層の主表面に、ソースパッド21、ゲート配線部22、およびゲートパッド23のパターンに対応したレジスト(図示せず)を選択的に形成する。そして、ウェットエッチング処理を行うことにより、第3金属層を選択的に除去してソースパッド21、ゲート配線部22、およびゲートパッド23を形成する。ソースパッド21は動作領域6上に形成される。ゲート配線部22は、一端が動作領域6外の領域上に位置し、他端が動作領域6上に位置するように形成される。ゲートパッド23は、ゲート配線部22の他端に接続されるようにして動作領域6上に形成される。ゲートパッド23は、第2絶縁膜20を挟んで導体層27上に配置される。ソースパッド21、ゲート配線部22、およびゲートパッド23を形成した後、剥離剤を用いてレジストを剥離する。
次に、図5(B)に示すように、例えば、ソースパッド21やゲートパッド23が形成された側と反対側の半導体基板2の主表面に、例えばチタン−ニッケル−金などの金属膜を蒸着法などを用いて堆積し、半導体基板2の主表面の全面にドレイン電極18を形成する。また、ソースパッド21、ゲート配線部22、およびゲートパッド23を形成した側の半導体基板2の主表面にフォトソルダーレジストを積層した後、フォトリソグラフィ法を用いてソースパッド21が露出するような開口部24aと、ゲートパッド23が露出するような開口部24bを有する保護層24を形成する。そして、例えばスクリーン印刷法により、保護層24の開口部24aにおいてソースパッド21にはんだボール25を搭載し、開口部24bにおいてゲートパッド23にはんだボール26を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷してはんだボール25,26を形成する。以上の工程により、実施形態1に係る半導体装置1を製造することができる。
以上説明したように、実施形態1に係る半導体装置1では、動作領域6上に形成されたソース電極16上にゲートパッド23が形成され、ゲートパッド23と動作領域6外の領域上に形成されたゲート電極17とが電気的に接続されている。また、ソース電極16とゲートパッド23との間に、第1絶縁膜19および第2絶縁膜20で被覆されるようにして導体層27が設けられている。これにより、ソースパッドからソース電極までの電流経路を、保護ダイオード11を迂回させて配置する必要がなくなるため、電流経路を短くして抵抗上昇を抑えることができる。そのため、半導体装置の高性能化を図ることができる。また、ゲートパッド23とソース電極16との間の領域における強度を高めることができる。そのため、ゲートパッド23とソース電極16との間にある第1絶縁膜19および第2絶縁膜20に熱応力に起因したクラックが発生するのを防ぐことができ、半導体装置1の実装信頼性を向上させることができる。
また、導体層27とゲートパッド23との間に第2絶縁膜20が配置され、導体層27とソース電極16との間に第1絶縁膜19が配置された状態であるため、熱応力によって第1絶縁膜19および第2絶縁膜20の両方にクラックが発生する可能性を低減することができる。また、第1絶縁膜19と第2絶縁膜20の一方にクラックが発生した場合には、これにより半導体装置1にかかる熱応力を開放することができる。そのため、半導体装置1の他の部位にクラック等が発生するのを防ぐことができる。これらによっても、半導体装置1の実装信頼性を向上させることができる。
また、導体層の主表面の面積をゲートパッド23の主表面の面積よりも大きくすることで、第1絶縁膜19および第2絶縁膜20の両方にクラックが発生してゲートパッド23とゲート電極17とがショートしてしまうのをより確実に防ぐことができる。
また、各電極やパッドと同様の金属を用いて導体層27を形成している。そのため、各電極やパッドを形成するための既存の装置および製造工程を利用して導体層27を形成することができる。したがって、導体層27の形成にともなう半導体装置1の製造コストの上昇を抑えることができる。
(実施形態2)
次に、上述の実施形態1に係る半導体装置1を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
次に、上述の実施形態1に係る半導体装置1を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
図6は実施形態2に係る携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。実施形態1に係る半導体装置1はこうした携帯電話111の内部に搭載されている。
図7は図6に示した携帯電話の部分断面図(第1の筐体112の断面図)である。上述の実施形態1に係る半導体装置1は、はんだボール25,26を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。また、半導体装置1の裏面側(はんだボール25,26とは反対側の面)には金属基板などの放熱基板116が設けられ、たとえば、半導体装置1から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。
本発明の実施形態1に係る半導体装置1によれば、高性能化を図るとともに、半導体装置1の実装信頼性を高めることができる。そのため、こうした半導体装置1を搭載した本実施形態に係る携帯機器について、高性能化を図るとともに、動作信頼性の向上を図ることができる。
本発明は、上述の実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
例えば、上述の実施形態1において、半導体基板2に形成されたトランジスタはトレンチゲート型トランジスタであったが、特にこれに限定されず、例えば、IGBTや、ドレイン電極が他方の主表面側に設けられたプレーナ型のトランジスタなどであってもよい。IGBTの場合、エミッタ電極が第1電極に相当し、コレクタ電極が第2電極に相当する。
1 半導体装置、 2 半導体基板、 6 動作領域、 7 MOSFET、 8 トレンチ、 9 トレンチゲート電極、 16 ソース電極、 17 ゲート電極、 18 ドレイン電極、 19 第1絶縁膜、 20 第2絶縁膜、 23 ゲートパッド、 27 導体層、 28 第2金属層。
Claims (5)
- 第1主表面側に設けられた第1領域と、第2主表面側に設けられた第2領域と、第1領域と第2領域との間にチャネル領域が形成されるように、第1領域および第2領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板と、
前記半導体基板の第1主表面上かつ前記半導体基板の動作領域上に、前記第1領域と電気的に接続されるように設けられた第1電極と、
前記ゲート電極部と電気的に接続され、前記半導体基板の第1主表面上かつ動作領域外の領域上に設けられたゲート電極と、
前記半導体基板の第2主表面上に、前記第2領域と電気的に接続されるように設けられた第2電極と、
前記第1電極上に設けられた第1絶縁膜と、
前記第1絶縁膜を挟んで前記第1電極上に設けられた導体層と、
前記導体層上に設けられた第2絶縁膜と、
前記ゲート電極と電気的に接続され、前記第2絶縁膜を挟んで前記導体層上に設けられたゲートパッドと、
を備えたことを特徴とする半導体装置。 - 前記導体層の主表面の面積が前記ゲートパッドの主表面の面積より大きい請求項1に記載の半導体装置。
- 動作領域外の領域上であって、前記ゲート電極と前記半導体基板の第1主表面との間に設けられた保護ダイオードを備える請求項1または2に記載の半導体装置。
- 請求項1乃至3のいずれか1項に記載の半導体装置を搭載したことを特徴とする携帯機器。
- 第1主表面側に設けられた第1領域と、第2主表面側に設けられた第2領域と、第1領域と第2領域との間にチャネル領域が形成されるように、第1領域および第2領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板を用意する工程と、
前記半導体基板の第1主表面に第1金属層を形成し、第1金属層を選択的に除去して前記第1領域と電気的に接続された第1電極、および前記ゲート電極部と電気的に接続されたゲート電極を形成する工程と、
前記第1電極およびゲート電極の形成領域を含む前記半導体基板の第1主表面を第1絶縁膜で被覆する工程と、
前記第1絶縁膜の主表面に第2金属層を形成し、第2金属層を選択的に除去して、前記第1絶縁膜を挟んで前記第1電極上に導体層を形成する工程と、
前記導体層の形成領域を含む第1絶縁膜の主表面を第2絶縁膜で被覆する工程と、
前記第1絶縁膜および前記第2絶縁膜の一部を除去して前記ゲート電極を露出させ、前記ゲート電極の露出領域を含む前記第2絶縁膜の主表面に第3金属層を形成し、第3金属層を選択的に除去して、前記第2絶縁膜を挟んで前記導体層上に前記ゲート電極と電気的に接続されたゲートパッドを形成する工程と、
前記半導体基板の第2主表面に、前記第2領域と電気的に接続された第2電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009251206A JP2011096943A (ja) | 2009-10-30 | 2009-10-30 | 半導体装置およびその製造方法、ならびに携帯機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009251206A JP2011096943A (ja) | 2009-10-30 | 2009-10-30 | 半導体装置およびその製造方法、ならびに携帯機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011096943A true JP2011096943A (ja) | 2011-05-12 |
Family
ID=44113540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009251206A Pending JP2011096943A (ja) | 2009-10-30 | 2009-10-30 | 半導体装置およびその製造方法、ならびに携帯機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011096943A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013161977A (ja) * | 2012-02-06 | 2013-08-19 | Semiconductor Components Industries Llc | 絶縁ゲート型半導体装置 |
JP2015534729A (ja) * | 2012-10-05 | 2015-12-03 | マイクロン テクノロジー, インク. | 半導体デバイスにおける寄生通電の除去に関するデバイス、システム及び方法 |
JP2016012659A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
2009
- 2009-10-30 JP JP2009251206A patent/JP2011096943A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013161977A (ja) * | 2012-02-06 | 2013-08-19 | Semiconductor Components Industries Llc | 絶縁ゲート型半導体装置 |
JP2015534729A (ja) * | 2012-10-05 | 2015-12-03 | マイクロン テクノロジー, インク. | 半導体デバイスにおける寄生通電の除去に関するデバイス、システム及び方法 |
JP2016012659A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5438980B2 (ja) | 半導体装置の製造方法 | |
US20060223199A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5154000B2 (ja) | 半導体装置 | |
US20210272933A1 (en) | Semiconductor device, manufacturing method for semiconductor device, and electronic device | |
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
US8232202B2 (en) | Image sensor package and fabrication method thereof | |
US8907407B2 (en) | Semiconductor device covered by front electrode layer and back electrode layer | |
US20100013080A1 (en) | Semiconductor device package with insulator ring | |
TW201117346A (en) | Semiconductor device including through-electrode and method of manufacturing the same | |
KR20190076220A (ko) | 표시 장치 | |
TW201106457A (en) | Semiconductor device | |
JP2011003645A (ja) | 半導体装置およびその製造方法 | |
JP2010186947A (ja) | 固体撮像装置 | |
JP2010092895A (ja) | 半導体装置及びその製造方法 | |
JP3954532B2 (ja) | Soi半導体装置の製造方法及びsoi半導体装置 | |
WO2010052816A1 (ja) | 半導体装置 | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
US8026612B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2010034432A (ja) | 半導体装置とその製造方法 | |
JP2011096943A (ja) | 半導体装置およびその製造方法、ならびに携帯機器 | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JP2006108284A (ja) | 半導体パッケージ | |
JP5764191B2 (ja) | 半導体装置 | |
JP2011009515A (ja) | 半導体装置 | |
JP5291946B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110615 |