JP2011096087A - 処理装置及び制御方法 - Google Patents

処理装置及び制御方法 Download PDF

Info

Publication number
JP2011096087A
JP2011096087A JP2009250790A JP2009250790A JP2011096087A JP 2011096087 A JP2011096087 A JP 2011096087A JP 2009250790 A JP2009250790 A JP 2009250790A JP 2009250790 A JP2009250790 A JP 2009250790A JP 2011096087 A JP2011096087 A JP 2011096087A
Authority
JP
Japan
Prior art keywords
unit
processing unit
abnormality detection
processing
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009250790A
Other languages
English (en)
Other versions
JP5434481B2 (ja
Inventor
Hiromichi Yasunori
裕通 安則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2009250790A priority Critical patent/JP5434481B2/ja
Publication of JP2011096087A publication Critical patent/JP2011096087A/ja
Application granted granted Critical
Publication of JP5434481B2 publication Critical patent/JP5434481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】処理部の動作状態の変化に対応して適切に異常を検出して安全性を高めることができる処理装置、該処理装置における制御方法を提供する。
【解決手段】CPU10は、自身がスリープ状態へ遷移する場合、通信制御部104によりスリープ状態に応じたWDパルスの監視間隔を指示する情報をASIC101の監視回路14へ送信し、監視回路14は、通信制御部17で指示の情報を受信すると、当該指示に基づきWDパルス監視時間設定部143により、WDパルスがCPU10から出力される間隔が変更されることを認識して間隔を設定する。以後、WDパルス監視部142は、設定された間隔に基づき、CPU10のWDパルス出力部102からWDパルスが周期的に出力されるか否かを判断し、出力されないと判断した場合にリセット出力部141からCPU10へリセット信号を入力する。
【選択図】図2

Description

本発明は、CPU(Central Processing Unit)を用いる処理装置に関し、特に、CPUの動作状態に応じて異常であるか否かを正確に判断することができる処理装置及び該処理装置における制御方法に関する。
内蔵する記憶部に記憶されたプログラムを実行させて多様な動作を実現させることができるマイクロコンピュータ(以下、マイコンという)を用いて、機器を制御する処理を行なう制御装置が多用されている。
特に車両の分野では、マイコンを用いるECU(Electronic Control Unit)が複数接続される制御システムを利用し、相互に連携してアクチュエータを電気的に制御する構成へ移行しつつある。
また、各分野にて省電力化が奨励されている。車両の分野で用いられるマイコンにもスリープ(休止、省電力)状態へ移行する機能を有するものが普及している。
マイコンを用いた処理では、予期していない状況となった場合、又は異常な信号が入力された場合などに、マイコンが正常な動作を維持することができなくなるときがある。車両の分野では、異常な動作が継続することは安全のためにもできるだけ回避できなければならない。このため、マイコンから周期的にウォッチドッグパルス(以下、WD(Watch Dog)パルス)が出力されるようにしてあり、マイコンの動作を監視する装置にて当該ウォッチドッグパルスを入力し、マイコンの動作が異常であると判断される場合にマイコンをリセットするようにした構成が一般的となりつつある。
ただし、CPUからの周期的な信号つまりWDパルスは、正常時であってもプログラム書き換え又は制御用のデータの更新時などには、一時的に停止する場合がある。この場合に、監視装置にて動作が異常であると判断されてリセット信号がCPUに入力されると、CPUが書き換えられたプログラムに基づく再起動ができないなどの誤作動がされ得る。
そこで特許文献1には、CPUからの周期的な正常信号を監視する車両用の電子制御装置に関し、本来のCPUの異常に基づき正常信号を送ることができない状況と、CPUが書き換えなどの理由により正常信号を送ることができない状況とを区別させる条件を通信手段により監視装置へ送信し、監視装置はCPUからの情報に基づき異常を検出するようにした発明が開示されている。
特開2007−185998号公報
しかしながら、特許文献1に開示されている発明では、CPUからの指示は送ったままで確認がされないので、CPU側から正常信号が送信される周期などの条件が変わるにも拘わらず、監視装置側ではそれ以前の条件に基づき異常か否かの判断がされる場合がある。また、特許文献1に開示されている発明では、複数回に亘ってCPUへリセットを指示する場合にリセット回数を計数しておき、不要にリセット信号の入力を繰り返させないように構成してある。しかしながら、CPUの仕様によっては、繰り返しリセットの指示を受け付けないなど、当該構成では更に誤作動を起こす可能性が否定できない。
本発明は斯かる事情に鑑みてなされたものであり、処理装置の動作状態の変化に対応して適切に異常を検出して安全性を高めることができる処理装置、該処理装置における制御方法を提供することを目的とする。
第1発明に係る処理装置は、信号処理を実行する処理部と、該処理部から周期的に出力される信号及び該信号に対して予め設定される検出条件に基づき前記処理部の動作の異常を検出する異常検出部とを備え、該異常検出部は、異常を検出した場合に前記処理部を再起動させるようにしてある処理装置において、前記処理部と前記異常検出部とは夫々通信手段を備えて相互に送受信を行なうようにしてあり、前記処理部は自身の動作状態が変化する場合に、前記検出条件の変更指示を前記異常検出部へ送信するようにしてあり、前記異常検出部は、前記変更指示を受信した場合に応答を前記処理部へ送信し、受信した変更指示に基づき検出条件を設定する手段を備え、前記処理部は、前記異常検出部から前記応答を受信した場合に、動作状態が変化するようにしてあることを特徴とする。
第2発明に係る処理装置は、前記異常検出部は、前記検出条件として予め複数の候補を記憶しておき、前記処理部は、前記変更指示として前記複数の候補の内のいずれかを示す情報を送信するようにしてあり、前記異常検出部は、前記変更指示に基づき検出条件を設定するようにしてあることを特徴とする。
第3発明に係る処理装置は、前記処理部は、前記異常検出部にて設定されている検出条件の送信要求を前記異常検出部へ送信し、前記送信要求に応じて前記異常検出部から送信される検出条件と自身の動作状態との対応の正誤を判断する手段を備え、誤と判断した場合、前記変更指示を異常検出部へ再送するようにしてあることを特徴とする。
第4発明に係る処理装置は、前記異常検出部は、外部から特定の2値信号の入力を受け付けるようにしてあり、前記2値信号が示す値が変化した場合に、検出条件を予め設定されてある検出条件とするようにしてあることを特徴とする。
第5発明に係る処理装置は、前記処理部は、前記異常検出部への検出条件の変更指示に付して、通信の成否を判断するための判断情報を送信するようにしてあり、前記異常検出部は、前記判断情報に基づき、前記変更指示の受信の成否を判断する手段を備え、該手段が否と判断した場合に、前記処理部への応答に付して否の情報を送信するようにしてあり、前記処理部は更に、前記異常検出部からの応答に前記否の情報が付されている場合、前記変更指示を再送するようにしてあることを特徴とする。
第6発明に係る処理装置は、前記検出条件は、前記処理部から周期的に出力される信号の周期よりも長い時間長であり、前記異常検出部は、前記処理部から前記時間長以上前記信号を受信しない場合に異常であると検出するようにしてあることを特徴とする。
第7発明に係る処理装置は、前記処理部は、自身の動作状態が省電力状態へ変化する場合に、前記時間長を延長させる変更指示を送信するようにしてあることを特徴とする。
第8発明に係る処理装置は、前記処理部は、前記異常検出部にて予め設定されてある前記検出条件である時間長に対する倍率を示す情報を、検出条件の変更指示として送信するようにしてあることを特徴とする。
第9発明に係る処理装置は、前記処理部は、周期的に出力する信号に基づく異常検出を停止させる指示を、前記変更指示として前記異常検出部へ送信するようにしてあることを特徴とする。
第10発明に係る制御方法は、信号処理を実行する処理部と、該処理部から周期的に出力される信号及び該信号に対して予め設定される検出条件に基づき前記処理部の動作の異常を検出する異常検出部とを備える処理装置で、前記異常検出部が、異常を検出した場合に前記処理部を再起動させる処理装置の制御方法において、前記処理部と前記異常検出部とは夫々通信手段を備えて相互に情報を送受信し、前記処理部は自身の動作状態が変化する場合に、前記検出条件の変更指示を前記異常検出部へ送信し、前記異常検出部は、前記変更指示を受信した場合に応答を前記処理部へ送信し、受信した変更指示に基づき検出条件を設定し、前記処理部は、異常検出部から応答を受信した場合に、動作状態を変化させることを特徴とする。
第1発明及び第10発明では、処理部と異常検出部とは、処理部から周期に出力される信号の入出力とは別に、通信手段により双方向に通信が可能であり、処理部は自身の動作状態が変化して信号の出力方法(例えば周期など)が変わる場合に、異常検出部へ異常検出条件の変更指示を送信し、更に、変更指示に応じて異常検出部から応答を受信した場合に実際に動作状態を変化させる。異常検出部では変更指示を受信できた場合に、応答を処理部へ送信する。
これにより、処理部では、異常検出部にて変更通知が問題なく受信されたことを確認してから動作状態を変化させる。異常検出部への検出条件を変更させる通知の送信を成功できた場合のみに、異常検出方法の変化をともなう動作状態の変化をさせる。つまり、異常検出部にて変更ができないにも拘わらず処理部側で勝手に動作状態が変化し、正常動作であるにも拘らず異常検出部にて異常と判断されてリセットがかかる事態が回避される。
第2発明では、予め処理部と異常検出部との夫々で、対応する検出条件を複数記憶しておき、処理部からの指示はいずれの検出条件であるかを示す変更指示が送信される。これにより、指示として送信される情報も少なくして通信負荷を軽減することも可能であり、動作を単純化させることも可能である。
第3発明では、処理部は異常検出部にて設定されている検出条件の送信要求を異常検出部へ送信でき、異常検出部は送信要求に応じて設定されている検出条件を処理部へ戻す。処理部は、異常検出部にて設定されている検出条件を得られる。処理部は、得られた検出条件と自身の動作状態との対応の正誤を判断し、誤の場合には設定が失敗している可能性があるから再度、検出条件の変更指示を送信する。
第4発明では、異常検出部では特定の2値信号の入力が受け付けられており、当該信号の状態が変化した場合に、検出条件が予め設定されていた条件に設定される。処理部の異常の検出条件を初期化することにより、処理部と異常検出部との両者が異常状態となった場合に、両者を初期化及び再起動させることが可能となる。異常状態となった場合であっても自動的に復帰できる可能性が上がる。
第5発明では、異常検出部にて変更指示を受信できたか否かを、処理部から送信される判断情報に基づき判断できる。判断情報とは例えば、情報を示す符号を反転させたもの、誤り符号などが考えられる。通信が失敗し、異常検出部にて変更指示を受信できなかった場合には、異常検出部から応答に失敗(否)を示す情報が付されて送信されるので、処理部は、異常検出部にて変更指示を受信できていないことを認識し、再送することが可能である。
第6発明では、異常検出部における処理部の異常を判断する検出条件は、処理部から周期的に出力される信号の出力周期よりも長い時間長である。異常検出部は、前記時間長以上経過しても周期的に出力されるべき信号を受信できない場合に、処理部を異常と判断する。そして、当該時間長を処理部から指示できるから、処理部にて動作状態が変化して出力周期が変化する場合であっても、異常検出部は当該動作状態の変更後の周期に対応して異常か否かを判断することが可能である。
第7発明では、処理部は、自身の動作状態が省電力状態へ変化する場合には、異常検出部にて処理部から出力される信号を監視する間隔を延長させる変更指示を送信する。処理部は、省電力状態へ変化する場合には、出力する周期をも長くすることで起動時間が短くなって有効に消費電力を削減可能である。これに応じて、異常検出部でも、処理部からの信号が出力されない期間が変更通知前よりも長くとも異常と検出しないようにすることが可能である。
第8発明では、処理部から異常検出部へ、処理部からの信号の周期に対応する時間長である検出条件を変更させる際に、実際の時間長ではなく予め設定してある元の時間長に対する倍率(例えば半分、2倍、4倍など)を変更指示とすることによって、送信する情報を少なくして通信負荷を軽減させ、動作を単純化させることも可能である。
第9発明では、異常検出部における処理部の異常の判断を停止させることも可能である。動作が正常か否かを判断させるための信号を出力できない処理部を使用する場合でも、異常検出部が無用に異常であると検出することを回避できる。なおこのとき、第4発明のように、特定の2値信号の状態を変化させることにより、異常の判断を復帰させることも可能である。
本発明による場合、動作状態の変化に対応して、周期的に出力される信号の周期が変更される処理部を含む場合であっても、異常検出部が検出条件の変更指示に対する応答を返して処理部でも確認してから動作状態を変化させることができ、処理部における異常を適切に検出することが可能である。したがって、正常であるにも拘わらず異常であると不要に検出することを回避して安全性を高めることができる。
本実施の形態におけるECUの構成を示す構成図である。 本実施の形態のECUのマイコン及びASICによって実現される機能を示す機能ブロック図である。 本実施の形態におけるECUのCPUが自身の動作状態の遷移に関して実行する処理手順の一例を示すフローチャートである。 本実施の形態におけるECUのASICが実行する処理手順の一例を示すフローチャートである。 本実施の形態におけるECUのCPUから、ASIC側へ通信によって送信されるデータの内容例を示す説明図である。
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。以下に示す実施の形態では、本発明に係る処理装置を車両に搭載されるECUに適用する場合を例に説明する。
図1は、本実施の形態におけるECUの構成を示す構成図である。ECU1は、例えば車両に搭載されるライト、ミラーなどの動作を制御するボディECUであって、自身に接続されるセンサ、又は各種スイッチなどの機器から取得される測定値、又は計算値、制御値などの各種物理量に基づき、ランプ、ワイパーなどの制御対象を制御する処理を実行する制御装置である。
ECU1は、マイコン100と、ASIC(Application Specific Integrated Circuit:特定用途集積回路)101とを含んで構成され、マイコン100及びASIC101のいずれも、ECU1外部のイグニッションスイッチ(IG)に接続されている。また、ASIC101はバッテリ(+B電源)と接続されている。
ECU1のマイコン100は、ECU1全体の制御処理を行なうCPU(コア)10と、他の構成部とのシリアル通信を行なう通信部11と、ボディECUとしての動作を実現するためのプログラムが記憶されるROM12とを備える。
CPU10は、ROM12に記憶されているプログラムを読み出して実行することにより、ボディECUとしての動作を実現する。CPU10は、ASIC101の電源回路13により、所定の電圧に制御されたバッテリ(+B)からの電力の供給を受ける端子を有する(Vcc)。CPU10はまた、図示しない入力インタフェースを介しイグニッション(IG)スイッチ又はアクセサリ(ACC)スイッチなどからの信号を入力する。CPU10は、リセット(RESET)信号を入力する端子を備え、リセット信号が入力された場合には自身を再起動させる。また、CPU10は、プログラムにより自身の動作が正常であることを示すためのWDパルスを周期的に出力するようにしてある。
ROM12は、EEPROM(Electronically Erasable Programmable Read Only Memory)、フラッシュメモリ、マスクROMなどを用いる。ROM12には、上述のプログラムが記憶されると共に、制御用の情報が記憶されてある。
通信部11は、ASIC101とのシリアル通信を実現する。通信部11は、ECU1に備えられるクロック(図示せず)からのクロック信号に同期してASIC101と情報を送受信する。
また、マイコン100(CPU10)は、自身の動作状態をスリープ状態(又は省電力状態)と、アクティブ状態(通常の稼働状態)との間で遷移させることが可能である。
ASIC101は、マイコン100の制御対象への出力、又はマイコン100の制御に用いる入力信号に対する規定された処理を行なうべく設計された回路である。ASIC101は、マイコン100の制御に用いる入力信号を入力し、信号が示す各情報を通信部15によってマイコン100へ送信する。また、ASIC101は、マイコン100から制御対象への出力の情報を通信部15により受信し、各制御対象へ出力する。これにより、マイコン100が入出力端子を多数備えない構成であっても、シリアル通信により、多くの情報の入出力が可能である。
ASIC101は、バッテリと接続してECU1の内部構成部へ電力の供給を制御する電源回路13、マイコン100の動作を監視する監視回路14、及び、マイコン100とのシリアル通信を行なう通信部15とを含む。
ASIC101の電源回路13は、バッテリと接続されてECU1の各構成部に、夫々適切な電圧を供給する。通信部15は、CPU10の通信部11と対応し、マイコン100との間で情報を送受信する。
監視回路14は、CPU10から周期的に出力されるWDパルスを監視する。具体的には、監視回路14は、CPU10からのWDパルスの信号を受け付ける端子を有する回路を含み、当該回路にてWDパルスのエッジの立ち上がりを検出した場合に、WDパルスとして検出する。
このように構成されるECU1において実現される機能の詳細について機能ブロック図を参照して説明する。図2は、本実施の形態のECUのマイコン100及びASIC101によって実現される機能を示す機能ブロック図である。
ECU1のマイコン100のCPU10はプログラムを読み出して実行することにより、WDパルス出力部102、状態判定部103及び通信制御部104の機能を有する。
CPU10は、WDパルス出力部102の機能により、周期的にWDパルスを生成してASIC101のWDパルス監視部142へ入力する。
CPU10は、状態判定部103の機能により、ECU1のマイコン100(CPU10)がアクティブ状態であるか、スリープ状態であるのか、更にはアクティブ状態からスリープ状態へ遷移するのか、又はスリープ状態からアクティブ状態へ遷移するのかを判定する。例えば、状態判定部103は、ASIC101を介して通信部11で受信した入力信号の情報に基づき、自身がスリープ状態へ遷移できるか否かを判断し、遷移できると判断した場合、通信制御部104によって通信部11からASIC101へ状態遷移を示す情報を送信する。
通信制御部104は、通信部11によるASIC101の通信部15との通信開始、停止などを制御する機能を有する。
一方ASIC101は、入力判定部16、リセット出力部141、WDパルス監視部142及びWDパルス監視時間設定部143の機能、並びに通信制御部17の機能を有する。なお、監視回路14は、リセット出力部141、WDパルス監視部142及びWDパルス監視時間設定部143に、入力判定部16の機能を合わせて構成される。入力判定部16は、入力される各信号を用いて特定の処理を行なう他の処理回路の一部としても機能を発揮する。
リセット出力部141は、後述するようにWDパルス監視部142から指示があった場合に、CPU10へリセット信号を出力する。
WDパルス監視部142は、CPU10のWDパルス出力部102から周期的に出力されるべきWDパルスを監視しており、WDパルスを直近で検出してからの経過時間を測定し、所定の周期でWDパルスを受信している場合には、CPU10は正常と判断し、前記所定の周期よりも長い経過時間となった場合には、CPU10は異常と判断する。詳細には、WDパルス監視部142は、WDパルスを直近で検出してから、設定されているWD監視時間を経過してもWDパルスが出力されない場合に、CPU10にて異常が発生していると判断してリセット出力部141へリセット信号を出力させるべく指示する。このときWDパルス監視部142は、異常と判断する根拠の現象(例えばWD監視時間が経過してもWDパルスを検出できないなど)を所定の複数回検出した場合に初めてCPU10の動作を異常であると判断してもよい。
WDパルス監視時間設定部143は、通信制御部17からWDパルス出力周期の情報を受け付け、WDパルス監視部142のWD監視時間を設定する機能を発揮する。また、WDパルス監視時間設定部143は、入力判定部16の機能によりイグニッションスイッチがオフの状態からオンになったことを検知する。WDパルス監視時間設定部143は、イグニッションスイッチがオフの状態からオンになったことを検知した場合、WDパルス監視部142のWD監視時間を初期化するようにしてある。
通信制御部17は、通信部15によるCPU10の通信部11からの通信開始、停止などの指示を受け付け、適宜情報をシリアル通信にて送信するようにする。
このように構成されるECU1にて、マイコン100とASIC101とで行なわれる動作について、フローチャートを参照して説明する。
図3は、本実施の形態におけるECU1のCPU10が自身の動作状態の遷移に関して実行する処理手順の一例を示すフローチャートである。CPU10は、自身の動作状態に対応するWDパルス出力周期毎に、以下に示す手順を繰り返し行なう。
CPU10は、WDパルス出力周期が到来するまで待機し(ステップS101)、WDパルス出力周期が到来した時点で、WDパルスをWDパルス出力部102により出力する(ステップS102)。
CPU10は、状態判定部103により、自身の動作状態がアクティブ状態からスリープ状態へ、又は逆に、スリープ状態からアクティブ状態へ遷移するか否かを判定し(ステップS103)、状態遷移しないと判定した場合(S103:NO)、処理を終了する。この場合CPU10は、処理をステップS101から繰り返す。
CPU10は、自身が状態遷移すると判定した場合(S103:YES)、スリープ状態への遷移か否かを判断する(ステップS104)。CPU10は、アクティブ状態からスリープ状態への遷移であると判断した場合(S104:YES)、状態遷移に応じてWDパルス出力周期を変化させる。したがってCPU10から、これに応じてASIC101の監視回路14に含まれるWDパルス監視部142での異常と判断するための条件(異常検出条件)を変更させるための処理を行なう。このためCPU10は、WDパルス出力周期をTsに設定し(ステップS105)、処理を次のステップS107へ進める。CPU10は、ステップS104にてスリープ状態からアクティブ状態への遷移であると判断した場合(S104:NO)、WDパルス出力周期をTaに設定し(ステップS106)、処理を次のステップS107へ進める。
次にCPU10は、状態遷移に応じて、ASIC101の監視回路14で異常と判定するための条件を変更させるために変更通知として、ステップS105又はステップS106にて設定されたWDパルス出力周期のデータを通信制御部104によりASIC101へ送信する(ステップS107)。CPU10は、WDパルス出力周期を示すデータを送信するに際し、通信制御部104はWD出力周期を示すデータを符号で表し、符号及び該符号を反転させたものを連続させてシリアル通信により送信させる(反転2連送)。その他、誤り符号を付して送信する構成としてもよい。反転2連送の例は、後述の図5にて詳細を説明する。
そしてCPU10は、WDパルス出力周期の送信に対する応答を受信したか否かを判断する(ステップS108)。CPU10は、応答を受信していないと判断した場合(S108:NO)、処理を終了する。この場合もCPU10は、処理をステップS101から繰り返し、ステップS103及びS104にて、遷移すると判断して再度WDパルス出力周期を送信することとなる。
CPU10は、ステップS108で応答を受信したと判断した場合(S108:YES)、受信内容は送信内容と同一であるか否かを判断する(ステップS109)。具体的には、受信したデータがステップS107で送信したWDパルス出力周期のデータと一致するか否かを判断する。CPU10は、受信内容は送信内容と同一であると判断した場合(S109:YES)、アクティブ状態からスリープ状態への状態遷移、又はスリープ状態からアクティブ状態へ状態遷移を実施し(ステップS110)、処理を終了する。この場合もCPU10は、処理をステップS101から繰り返す。なお、外部からリセット信号が入力されるなどするまでは状態は遷移されないのでステップS103にてNOと判断されてステップS101からステップS103までの処理が繰り返される。
CPU10は、ステップS109で受信内容が送信内容と異なると判断した場合(S109:NO)、ステップS105又はS106で設定したWDパルス出力周期のデータを再送し(ステップS111)、処理を終了する。
次に、ASIC101での処理を説明する。図4は、本実施の形態におけるECU1のASIC101が実行する処理手順の一例を示すフローチャートである。
ASIC101では、通信制御部17により、CPU10からWDパルス出力周期のデータを受信したか否かを判断する(ステップS201)。CPU10からWDパルス出力周期のデータを受信していないと判断した場合(S201:NO)、WDパルス監視時間設定部143により、入力判定部16にて受け付けられるイグニッションスイッチの状態が、オフの状態からオンとなったか否かを判断する(ステップS202)。ステップS202にて、イグニッションスイッチの状態は変化していないと判断した場合(S202:NO)、WDパルス監視部142により、WDパルス出力部102からのWDパルス出力周期は、正常か否かを判断する(ステップS203)。正常/異常の判断は、設定されるWD監視時間に基づき判断する。WD監視時間はWDパルス出力周期以上の長さであって、WDパルス監視部142は、WD監視時間が経過してもCPU10からWDパルスが出力されない場合、CPU10が異常であると判断する。
WDパルス監視部142により、正常であると判断された場合(S203:YES)、ASIC101は処理を終了する。この場合、ASIC101は、処理をステップS21から繰り返す。
WDパルス監視部142により、異常であると判断された場合(S203:NO)、WDパルス監視部142は、リセット出力部141へ指示をしてリセット信号を出力させ(ステップS204)、処理を終了する。この場合もASIC101は、処理をステップS201から繰り返す。
ステップS201にて、ASIC101は、通信制御部17によりCPU10からWDパルス出力周期のデータの受信を完了したと判断した場合(S201:YES)、データの受信は成功した否かを判断する(ステップS205)。具体的には、図3のフローチャートに示した処理手順の内のステップS107においてWDパルス出力周期のデータを送信する際に付されたWDパルス出力周期を示す符号の反転させたもの、又は誤り符号など基づき成功したか否かを判断する。
ASIC101は、CPU10からのWDパルス出力周期のデータの受信に成功したと判断した場合(S205:YES)、応答として受信データを設定し(ステップS206)、WDパルス監視時間設定部143の処理により、受信したWDパルス出力周期のデータに基づき、WD監視時間を変更する(ステップS207)。
ASIC101は、CPU10からのWDパルス出力周期のデータの受信に失敗したと判断した場合(S205:NO)、応答としてエラーコードを設定し(ステップS208)、処理を次へ進める。
ASIC101は、ステップS206又はステップS208で設定された応答をCPU10へ送信し(ステップS209)、処理をステップS202へ進める。
更に、ASIC101では、WDパルス監視時間設定部143がステップS202にてイグニッションスイッチがオフからオンとなったと判断した場合(S202:YES)、WD監視時間を初期化し(ステップS210)、処理をステップS203へ進め、処理を終了する。
次に、図3及び図4のフローチャートのステップS107のWDパルス出力周期を送信する際に付され、ASIC101側で送信が成功したか否かを判断するための判断情報について具体例を示す。図5は、本実施の形態におけるECU1のCPU10から、ASIC101側へ通信によって送信されるデータの内容例を示す説明図である。
図5の上段に、送信されるデータが示されている。図5の例では、WDパルス出力周期は、4ビットで表されている。そして、WDパルス出力周期を示す4ビットを反転させた4ビットが付加されて全部で8ビットのデータが、WDパルス出力周期のデータとしてCPU10から送信される。
図5の下部は、WDパルス出力周期を示す4ビットの具体例が示されている。図5の例では、WDパルス出力周期は、初期的に設定されている基準時間に対する倍率で長さが規定されている。(d3,d2,d1,d0)が(1,0,0,0)である場合には基準時間の4倍、(0,1,0,0)である場合には基準時間の2倍であることを示す。CPU10がスリープ状態へ遷移する場合には、WDパルス出力周期が長くなるので、4倍、又は2倍などの倍率によって、WD監視時間を長くさせるようなデータを送信する。
また、(0,0,1,0)である場合には基準時間、(0,0,0,1)である場合には基準時間の0.5倍(半分)であることを示す。なお、(0,0,0,0)は、WDパルス監視部142によるWDパルスが出力されているか否かの監視を停止させる指示を意味している。
そして、図5に示すように、上述の5つの例以外のビットパターンを用いて、他の時間を指定することも可能である。当該5つの例以外のビットパターンのデータを受信した場合にエラーと判断することも可能である。
WDパルス出力周期を示すためには、図5に示した例以外でも、具体的な長さに対応する符号列を用いる構成としてもよい。このようにして、実際の出力周期の数値を送信せずともよく、データの長さが短く済むので、通信負荷を軽減することも可能であり、動作を単純化させることも可能である。なお、任意の長さの符号列を用いて実際のWDパルス出力周期の長さを表してもよい。更に、CPU10側でWD監視時間を符号列で表して指定し、WDパルス監視時間設定部143は、受信したデータが示す時間をWD監視時間として設定する構成としてもよい。
なお、開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 ECU(処理装置)
10 CPU(処理部)
102 WDパルス出力部
11,15 通信部
14 監視回路(異常検出部)
141 リセット出力部
142 WDパルス監視部
143 WDパルス監視時間設定部
16 入力判定部

Claims (10)

  1. 信号処理を実行する処理部と、該処理部から周期的に出力される信号及び該信号に対して予め設定される検出条件に基づき前記処理部の動作の異常を検出する異常検出部とを備え、該異常検出部は、異常を検出した場合に前記処理部を再起動させるようにしてある処理装置において、
    前記処理部と前記異常検出部とは夫々通信手段を備えて相互に送受信を行なうようにしてあり、
    前記処理部は自身の動作状態が変化する場合に、前記検出条件の変更指示を前記異常検出部へ送信するようにしてあり、
    前記異常検出部は、前記変更指示を受信した場合に応答を前記処理部へ送信し、受信した変更指示に基づき検出条件を設定する手段を備え、
    前記処理部は、前記異常検出部から前記応答を受信した場合に、動作状態が変化するようにしてあること
    を特徴とする処理装置。
  2. 前記異常検出部は、前記検出条件として予め複数の候補を記憶しておき、
    前記処理部は、前記変更指示として前記複数の候補の内のいずれかを示す情報を送信するようにしてあり、
    前記異常検出部は、前記変更指示に基づき検出条件を設定するようにしてあること
    を特徴とする請求項1に記載の処理装置。
  3. 前記処理部は、
    前記異常検出部にて設定されている検出条件の送信要求を前記異常検出部へ送信し、前記送信要求に応じて前記異常検出部から送信される検出条件と自身の動作状態との対応の正誤を判断する手段を備え、
    誤と判断した場合、前記変更指示を異常検出部へ再送するようにしてあること
    を特徴とする請求項1又は2に記載の処理装置。
  4. 前記異常検出部は、
    外部から特定の2値信号の入力を受け付けるようにしてあり、
    前記2値信号が示す値が変化した場合に、検出条件を予め設定されてある検出条件とするようにしてあること
    を特徴とする請求項1乃至3のいずれかに記載の処理装置。
  5. 前記処理部は、前記異常検出部への検出条件の変更指示に付して、通信の成否を判断するための判断情報を送信するようにしてあり、
    前記異常検出部は、
    前記判断情報に基づき、前記変更指示の受信の成否を判断する手段を備え、
    該手段が否と判断した場合に、前記処理部への応答に付して否の情報を送信するようにしてあり、
    前記処理部は更に、前記異常検出部からの応答に前記否の情報が付されている場合、前記変更指示を再送するようにしてあること
    を特徴とする請求項1乃至4のいずれかに記載の処理装置。
  6. 前記検出条件は、前記処理部から周期的に出力される信号の周期よりも長い時間長であり、
    前記異常検出部は、前記処理部から前記時間長以上前記信号を受信しない場合に異常であると検出するようにしてあること
    を特徴とする請求項1乃至5のいずれかに記載の処理装置。
  7. 前記処理部は、自身の動作状態が省電力状態へ変化する場合に、前記時間長を延長させる変更指示を送信するようにしてあること
    を特徴とする請求項6に記載の処理装置。
  8. 前記処理部は、前記異常検出部にて予め設定されてある前記検出条件である時間長に対する倍率を示す情報を、検出条件の変更指示として送信するようにしてあること
    を特徴とする請求項6又は7に記載の処理装置。
  9. 前記処理部は、周期的に出力する信号に基づく異常検出を停止させる指示を、前記変更指示として前記異常検出部へ送信するようにしてあること
    を特徴とする請求項1乃至8のいずれかに記載の処理装置。
  10. 信号処理を実行する処理部と、該処理部から周期的に出力される信号及び該信号に対して予め設定される検出条件に基づき前記処理部の動作の異常を検出する異常検出部とを備える処理装置で、前記異常検出部が、異常を検出した場合に前記処理部を再起動させる処理装置の制御方法において、
    前記処理部と前記異常検出部とは夫々通信手段を備えて相互に情報を送受信し、
    前記処理部は自身の動作状態が変化する場合に、前記検出条件の変更指示を前記異常検出部へ送信し、
    前記異常検出部は、
    前記変更指示を受信した場合に応答を前記処理部へ送信し、
    受信した変更指示に基づき検出条件を設定し、
    前記処理部は、異常検出部から応答を受信した場合に、動作状態を変化させる
    ことを特徴とする制御方法。
JP2009250790A 2009-10-30 2009-10-30 処理装置及び制御方法 Expired - Fee Related JP5434481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009250790A JP5434481B2 (ja) 2009-10-30 2009-10-30 処理装置及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009250790A JP5434481B2 (ja) 2009-10-30 2009-10-30 処理装置及び制御方法

Publications (2)

Publication Number Publication Date
JP2011096087A true JP2011096087A (ja) 2011-05-12
JP5434481B2 JP5434481B2 (ja) 2014-03-05

Family

ID=44112908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009250790A Expired - Fee Related JP5434481B2 (ja) 2009-10-30 2009-10-30 処理装置及び制御方法

Country Status (1)

Country Link
JP (1) JP5434481B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186744A (ja) * 2015-03-27 2016-10-27 日本電産サンキョー株式会社 情報処理装置及び情報処理方法
JP2017094908A (ja) * 2015-11-24 2017-06-01 株式会社デンソー 電子制御装置
KR20190085268A (ko) * 2018-01-10 2019-07-18 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법
CN114967837A (zh) * 2021-02-26 2022-08-30 卡西欧计算机株式会社 指针显示动作控制装置及方法、指针显示装置、存储介质
US11960877B2 (en) 2017-11-06 2024-04-16 Toyota Jidosha Kabushiki Kaisha Updating system, electronic control unit, updating management device, and updating management method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181709A (ja) * 1991-07-05 1993-07-23 Fujitsu Ltd 間欠動作用ウォッチドッグタイマ
JPH0725433U (ja) * 1993-10-12 1995-05-12 日新電機株式会社 ウォッチドッグタイマ装置
JPH07334392A (ja) * 1994-06-06 1995-12-22 Mitsubishi Electric Corp リセット装置及び異常動作検出装置
JP2002318003A (ja) * 2001-04-20 2002-10-31 Noritz Corp マイクロコンピュータ装置
JP2005031993A (ja) * 2003-07-14 2005-02-03 Mitsubishi Electric Corp 電子制御装置
JP2005100029A (ja) * 2003-09-24 2005-04-14 Mitsubishi Electric Corp 車載電子制御装置
JP2009114932A (ja) * 2007-11-06 2009-05-28 Keihin Corp 通信異常検知装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181709A (ja) * 1991-07-05 1993-07-23 Fujitsu Ltd 間欠動作用ウォッチドッグタイマ
JPH0725433U (ja) * 1993-10-12 1995-05-12 日新電機株式会社 ウォッチドッグタイマ装置
JPH07334392A (ja) * 1994-06-06 1995-12-22 Mitsubishi Electric Corp リセット装置及び異常動作検出装置
JP2002318003A (ja) * 2001-04-20 2002-10-31 Noritz Corp マイクロコンピュータ装置
JP2005031993A (ja) * 2003-07-14 2005-02-03 Mitsubishi Electric Corp 電子制御装置
JP2005100029A (ja) * 2003-09-24 2005-04-14 Mitsubishi Electric Corp 車載電子制御装置
JP2009114932A (ja) * 2007-11-06 2009-05-28 Keihin Corp 通信異常検知装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186744A (ja) * 2015-03-27 2016-10-27 日本電産サンキョー株式会社 情報処理装置及び情報処理方法
JP2017094908A (ja) * 2015-11-24 2017-06-01 株式会社デンソー 電子制御装置
US11960877B2 (en) 2017-11-06 2024-04-16 Toyota Jidosha Kabushiki Kaisha Updating system, electronic control unit, updating management device, and updating management method
KR20190085268A (ko) * 2018-01-10 2019-07-18 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법
KR102407523B1 (ko) 2018-01-10 2022-06-10 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법
CN114967837A (zh) * 2021-02-26 2022-08-30 卡西欧计算机株式会社 指针显示动作控制装置及方法、指针显示装置、存储介质

Also Published As

Publication number Publication date
JP5434481B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
CN107852352B (zh) 中继装置、电子控制装置以及车载系统
JP5434481B2 (ja) 処理装置及び制御方法
US9778970B2 (en) Memory check, abnormality threshold count, and reset in an onboard electronic control unit
JP4518150B2 (ja) 車両用電子制御装置
US8090993B2 (en) I/O unit and industrial controller
CN111193649B (zh) 车辆通信系统及其控制方法
JP4367513B2 (ja) 電子制御装置
JP5861438B2 (ja) 制御装置及び処理監視方法
CN110809755A (zh) 电子控制系统
JP2009244991A (ja) データ通信方法、データ通信システム、電子制御ユニット、及び回路基板
JP2011093389A (ja) 制御システム、電子装置、制御装置及び装置起動方法
JP7147525B2 (ja) 通信装置及び制御方法
JP2011039608A (ja) 処理システム、動作状態制御方法及びコンピュータプログラム
JP2011123569A (ja) 処理装置
WO2015076012A1 (ja) 電子制御装置、ソフトウェア書き換えシステム
JP5683191B2 (ja) 監視装置、及び電子制御システム
JP5867350B2 (ja) 車両用電子制御装置
JP6344036B2 (ja) 車両用情報処理装置
WO2019235286A1 (ja) 通信装置及び制御方法
JP5304210B2 (ja) 制御システム
JP2011096088A (ja) 処理装置
JP4800280B2 (ja) 電子制御装置
JP5029123B2 (ja) 電子制御装置及び通信システム
JP5392058B2 (ja) 処理装置及び制御方法
JP2011096089A (ja) 入出力装置及び制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees