JP2011077290A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011077290A JP2011077290A JP2009227112A JP2009227112A JP2011077290A JP 2011077290 A JP2011077290 A JP 2011077290A JP 2009227112 A JP2009227112 A JP 2009227112A JP 2009227112 A JP2009227112 A JP 2009227112A JP 2011077290 A JP2011077290 A JP 2011077290A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- semiconductor device
- power supply
- elimination filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
Abstract
【課題】チューナー回路とデジタル回路との間でESD保護とノイズ分離とを両立可能な半導体装置を提供する。
【解決手段】半導体装置は、アナログ用の電源電圧及びグランド電圧である第1の電源系AVDD及びAVSSで動作するチューナー回路21と、デジタル用の電源電圧及びグランド電圧である第2の電源系DVDD及びVSSで動作するデジタル回路22と、第1の電源系と第2の電源系との間を結合するバンドエリミネーションフィルタ23とを含む。バンドエリミネーションフィルタ23は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。
【選択図】図2
【解決手段】半導体装置は、アナログ用の電源電圧及びグランド電圧である第1の電源系AVDD及びAVSSで動作するチューナー回路21と、デジタル用の電源電圧及びグランド電圧である第2の電源系DVDD及びVSSで動作するデジタル回路22と、第1の電源系と第2の電源系との間を結合するバンドエリミネーションフィルタ23とを含む。バンドエリミネーションフィルタ23は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。
【選択図】図2
Description
本願開示は、一般に半導体装置に関し、詳しくはチューナー回路とデジタル回路とが同一の素子に集積される半導体装置に関する。
近年の受信器に用いられる半導体素子では、アナログ回路であるチューナー回路とデジタル回路である制御回路とが同一の素子に集積されている。アナログ回路はアナログ回路用の電源で駆動し、デジタル回路はデジタル回路用の電源で駆動することになる。このように同一の素子において異なる電源系統を用いる回路ブロックが混在する場合、回路ブロック間でのESD(Electrostatic Discharge:静電放電)保護を行なうことが必要である。
図1は、回路ブロック間でのESD保護回路の構成の一例を示す図である。このようなESD保護回路は例えば特許文献1等に開示されている。図1の半導体装置10は、チューナー回路部11、デジタル回路部12、及びESD保護部13を含む。チューナー回路部11は、半導体装置10の外部から電源端子を介して印加されるアナログ用の電源電圧AVDD及びグランド電圧AVSSにより動作する。デジタル回路部12は、半導体装置10の外部から電源端子を介して印加されるデジタル用の電源電圧DVDD及びグランド電圧DVSSにより動作する。ESD保護部13は、2つのダイオード13A及び13Bを互いに逆方向に並列接続した構成である。
このように電源系が異なる場合、例えば人体などに蓄積した電荷がチューナー回路部11側の端子を通して放電すると、電源電圧AVDD及びグランド電圧AVSSが上昇する。仮にESD保護部13が設けられていない場合には、チューナー回路部11側の電源系の電圧が上昇した状態でデジタル回路部12側の電源系の電圧が上昇していない状態となる。このような状態になると、チューナー回路部11とデジタル回路部12との間の信号送受信経路において、入力回路が放電電圧により破壊される恐れがある。ESD保護部13は、一方の電源系のグランド電圧が他方の電源系のグランド電圧より所定の電圧(約0.7V)以上上昇すると、ダイオードが導通して2つの電源系の間でグランドを接続するよう機能する。これにより、一方の電源系の電圧上昇に応じて、他方の電源系も電圧上昇することにより、上記のような回路破壊を回避できる。
チューナー回路部11は、微弱な受信信号電圧を増幅して処理する回路であるために、ノイズに弱い性質がある。またデジタル回路部12は、その動作に伴い数100mV程度のノイズを生成し、ノイズ源となり易い性質がある。従って、ノイズ分離の観点からは、チューナー回路部11とデジタル回路部12との間で電源を分離することが望ましい。しかしながら、ESD保護部13のダイオードは、非導通状態において数pF程度の容量となる。近年のチューナー回路部11が処理対象とする高い周波数においては、ESD保護部13により、数10Ω程度の無視できない容量結合が発生してしまう。従って、デジタル回路部12で発生したノイズが、この容量結合を介して半導体装置10に伝搬してしまうという問題がある。
以上を鑑みると、チューナー回路とデジタル回路との間でESD保護とノイズ分離とを両立可能な半導体装置を提供することが望ましい。
半導体装置は、第1の電源系で動作するチューナー回路と、第2の電源系で動作するデジタル回路と、第1の電源系と第2の電源系との間を結合するバンドエリミネーションフィルタとを含むことを特徴とする。
本願開示の少なくとも1つの実施例によれば、バンドエリミネーションフィルタにより、静電放電の周波数スペクトラムの殆どの周波数成分を通過させ、第1の電源系と第2の電源系との間で静電放電により大きな電圧差が発生することを避けることができる。またチューナー回路においては、受信信号の周波数範囲のノイズさえ削減されればよいので、バンドエリミネーションフィルタの阻止帯域の中心周波数を受信信号の周波数に合わせることにより、チューナー回路に有害なノイズを遮断することができる。このようにして、バンドエリミネーションフィルタにより、ESD保護機能に加えてノイズ削減機能を提供する。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図2は、半導体装置の構成の一例を示す図である。図2に示す半導体装置20は、チューナー回路部21、デジタル回路部22、及びバンドエリミネーションフィルタ(BEF)23を含む。チューナー回路部21は、第1の電源系AVDD及びAVSSで動作する。ここでAVDD及びAVSSはアナログ用の電源電圧及びグランド電圧である。デジタル回路部22は、第2の電源系DVDD及びDVSSで動作する。ここでDVDD及びDVSSはデジタル用の電源電圧及びグランド電圧である。バンドエリミネーションフィルタ23は、これら第1の電源系と第2の電源系との間を結合する。バンドエリミネーションフィルタ23は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。
図3は、静電放電の周波数スペクトラムとバンドエリミネーションフィルタの周波数特性との関係を示す図である。静電放電が発生すると、瞬時の放電現象として、極めて短い高電圧パルスが回路に印加される。そのような短いパルスの周波数スペクトラムは、幅広い周波数範囲に分布するものとなる。具体的には、静電放電の周波数スペクトラム26は、直流成分から数GHzの高周波域まで分布するものとなる。それに対して、特定の阻止帯域の周波数の信号を遮断しそれ以外の周波数の信号を通過するバンドエリミネーションフィルタ23は、例えば周波数特性25のような特性を有する。ここで周波数f0は、バンドエリミネーションフィルタ23の阻止帯域の中心周波数である。図3から分かるように、バンドエリミネーションフィルタ23は、静電放電の周波数スペクトラム26の殆どの周波数成分を通過させるので、静電放電のエネルギーは第1の電源系と第2の電源系との間で殆ど伝搬することになる。従って、第1の電源系と第2の電源系との間で、静電放電により大きな電圧差が発生することを避けることができる。これにより、バンドエリミネーションフィルタ23はESD保護機能を提供する。
またバンドエリミネーションフィルタ23は、デジタル回路部12が生成するノイズ成分のうち、阻止帯域以外の周波数成分のノイズについては通過させることになる。しかしながらチューナー回路部21は、微弱な受信信号電圧を増幅して処理する回路であるために受信信号の周波数範囲のノイズには弱いが、それ以外の周波数であれば特別にノイズに弱いわけではない。つまりチューナー回路部21においては、受信信号の周波数範囲のノイズさえ削減されればよい。バンドエリミネーションフィルタ23の阻止帯域の中心周波数を受信信号の周波数に合わせることにより、受信信号の周波数範囲のノイズを遮断することができる。即ち、デジタル回路部12により発生したノイズのうちでチューナー回路部11に影響を与えるようなノイズ成分については、第2の電源系から第1の電源系に伝搬することはない。このようにして、バンドエリミネーションフィルタ23は、前述のESD保護機能に加えてノイズ削減機能を提供する。
図4は、半導体装置の構成の別の一例を示す図である。図4に示す半導体装置30は、チューナー回路部31、デジタル回路部32、バンドエリミネーションフィルタ(BEF)33、及びローパスフィルタ34を含む。チューナー回路部31は、第1の電源系AVDD及びAVSSで動作する。AVDD及びAVSSはアナログ用の電源電圧及びグランド電圧である。デジタル回路部32は、第2の電源系DVDD及びDVSSで動作する。DVDD及びDVSSはデジタル用の電源電圧及びグランド電圧である。バンドエリミネーションフィルタ33は、これら第1の電源系と第2の電源系との間を結合する。バンドエリミネーションフィルタ33は、特定の阻止帯域において信号を減衰し、阻止帯域以外の周波数の信号をそのまま通過させる。バンドエリミネーションフィルタ33は、その阻止帯域の中心周波数を可変な構成となっている。バンドエリミネーションフィルタ33の阻止帯域の中心周波数は、チューナー回路部31により制御する。
チューナー回路部31は、例えば選択するチャネルが異なると、検波対象の信号の周波数が異なることになる。即ち、選択チャネルが変化すると、ノイズに弱い周波数範囲も変化することになる。バンドエリミネーションフィルタ33の阻止帯域の中心周波数を、チューナー回路部31が同調する周波数に合わせて変化させれば、ノイズに弱い周波数範囲が変化しても常にその周波数範囲のノイズを削減することができる。これにより、選択チャネル或いは選択周波数範囲に関わらず、デジタル回路部32のノイズの影響によるチューナー回路部31の誤動作を避けることができる。
図4の構成では、バンドエリミネーションフィルタ33の阻止帯域の中心周波数を制御するための制御信号をチューナー回路部31からバンドエリミネーションフィルタ33に供給する経路において、ローパスフィルタ34が設けられている。これは、制御信号を供給する経路を介してデジタル回路部32の発生するノイズがチューナー回路部31に流れ込むのを防ぐためである。
図5は、ノイズの周波数スペクトラムとローパスフィルタの周波数特性との関係を示す図である。デジタル回路部12がクロック信号に同期して動作すると、ノイズ周波数スペクトラム36として示すように、所定の周波数成分及びその倍調波の周波数成分でノイズが発生する。それに対して、遮断周波数以上の周波数の信号を遮断し遮断周波数以下の周波数の信号を通過するローパスフィルタ34は、例えば周波数特性35のような特性を有する。図5から分かるように、ローパスフィルタ34は、ノイズの周波数スペクトラム36の殆どの周波数成分を遮断する。従って、デジタル回路部12で発生したノイズが、制御信号の経路を介してチューナー回路部11に流入することはなく、チューナー回路部11を誤動作させることはない。
またローパスフィルタ34は、チューナー回路部11が生成する制御信号である直流電圧成分は、そのまま通過させることになる。従って、ローパスフィルタ34は、デジタル回路部32からのノイズを遮断しながらも制御信号の情報はバンドエリミネーションフィルタ33に供給することができる。
図6は、図4の半導体装置30のより詳細な構成を示す図である。チューナー回路部31は、局部発振器41、ローノイズアンプ42、ミキサ43、バッファアンプ44、及びADコンバータ45を含む。アンテナ38により受信したRF信号が、ローノイズアンプ42により増幅され、ミキサ43に供給される。ミキサ43は、局部発振器41が発振するローカル信号と受信RF信号とを掛け合わせることにより中間周波数信号を生成する。中間周波数信号はバッファアンプ44で増幅され、その後ADコンバータ45によりアナログ信号からデジタル信号に変換される。なおミキサ43の前段に中心周波数の可変なバンドパスフィルタであるRFフィルタを設け、所望の受信チャネルの周波数近傍の信号だけを通過させるようにしてもよい。この場合、局部発振器41が発振するローカル信号の周波数は、所望の受信チャネルの周波数に合わせて変化させてよい。
局部発振器41は、制御電圧発生回路51、バラクタ52、インダクタ53、反転アンプ54、及びアンプ55を含む。制御電圧発生回路51は、局部発振器41の発振周波数を定める制御信号として直流電圧を生成する。この直流電圧値に応じて、可変容量素子であるバラクタ52の容量値が変化する。バラクタ52とインダクタ53とで並列LC回路を構成し、この並列LC回路の両端を反転アンプ54の入出力に接続することによりLC発振回路を構成する。LC発振回路は、バラクタ52の容量値とインダクタ53のインダクタンスとの積に応じた共振周波数で発振する。この発振信号は、アンプ55を介してミキサ43にローカル信号として印加される。
ローパスフィルタ34は、抵抗素子61及び容量素子62を含む。バンドエリミネーションフィルタ33は、バラクタ71及びインダクタ72を含む。バラクタ71には、局部発振器41の制御電圧発生回路51が生成する制御用の直流電圧が印加される。この直流電圧値に応じて、可変容量素子であるバラクタ71の容量値が変化する。バラクタ71とインダクタ72とで並列LC回路を構成し、この並列LC回路がバンドエリミネーションフィルタ33となる。バラクタ71の容量値とインダクタ72のインダクタンスとの積に応じた共振周波数の信号に対しては、バンドエリミネーションフィルタ33の並列LC回路が共振し、両端の電圧差が大きくなっても電流は通過しない状態となる。即ち、互いに逆位相であるバラクタ71を流れる電流とインダクタ72を流れる電流とが、共振状態では振幅が等しくなり、並列LC回路を通過する電流は殆どゼロとなる。この共振周波数が、バンドエリミネーションフィルタ33の阻止帯域の中心周波数となる。
具体例として例えばWiMaxの2.5GHz帯アプリケーションでは、チューナーの受信周波数範囲として2.3−2.7GHzが用いられる。この場合、バンドエリミネーションフィルタ33の阻止帯域もこの2.3−2.7GHzの周波数帯をカバーするように設計する。バラクタ71の容量をC、インダクタ72のインダクタンスをLとした場合、1/(2π√LC)が阻止帯域の中心周波数となる。従って、この中心周波数を有する阻止帯域が、2.3−2.7GHzの周波数帯をカバーできるように、L及びCの値を設定する。
仮にローパスフィルタ34が設けられていないとすると、デジタル回路部32で発生したノイズ成分が、バンドエリミネーションフィルタ33のバラクタ71の一端と制御信号供給経路とを介して局部発振器41に流入してしまう。そこでローパスフィルタ34を設けることにより、ノイズ成分を遮断している。ローパスフィルタ34の容量素子62の一端が接続されるグランド電位は、安定した電位であることが好ましく、半導体装置30の外部の固定電位に接続するのが望ましい。安定したグランド電位が存在しない場合には、ローパスフィルタ34を省いた構成とすることも可能である。
図7は、図6の半導体装置の変形例を示す図である。図7において、図6と同一の構成要素は同一の番号で参照し、その説明は省略する。図7の半導体装置30Aにおいては、図6に示すローパスフィルタ34が削除されている。このように削除しても、バンドエリミネーションフィルタ33の阻止帯域の中心周波数を受信信号の周波数に合わせることにより、受信信号の周波数範囲のノイズを遮断して、2つの電源系の間でのノイズ削減機能を提供できることに変わりはない。またバンドエリミネーションフィルタ33が、静電放電の周波数スペクトラムの殆どの周波数成分を通過させてESD保護機能を提供できることにも変わりはない。なお、チューナー回路部31の処理対象の周波数が変わらない場合或いは大きくは変化しない場合には、バンドエリミネーションフィルタ33を固定容量値の容量素子とインダクタとの並列LC回路で構成すればよい。この場合、局部発振器41からバンドエリミネーションフィルタ33への制御信号供給経路が存在しないので、制御信号供給経路を介してノイズが混入することもない。制御信号供給経路を無くしたこの構成は、図2に示す構成に相当する。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
20 半導体装置
21 チューナー回路部
22 デジタル回路部
23 バンドエリミネーションフィルタ
21 チューナー回路部
22 デジタル回路部
23 バンドエリミネーションフィルタ
Claims (5)
- 第1の電源系で動作するチューナー回路と、
第2の電源系で動作するデジタル回路と、
第1の電源系と第2の電源系との間を結合するバンドエリミネーションフィルタと
を含むことを特徴とする半導体装置。 - 前記バンドエリミネーションフィルタの阻止帯域の中心周波数を前記チューナー回路により制御することを特徴とする請求項1記載の半導体装置。
- 前記チューナー回路は、
局部発振器と、
前記局部発振器が発振するローカル信号と受信RF信号とを掛け合わせるミキサと、
前記局部発振器の発振周波数を定める制御信号を生成する制御回路と
を含み、前記制御信号に応じて前記阻止帯域の中心周波数を制御することを特徴とする請求項2記載の半導体装置。 - 前記バンドエリミネーションフィルタは第1のLC並列回路を含み、前記局部発振器は第2のLC並列回路を含み、前記制御信号は前記第1のLC並列回路の容量値と第2のLC並列回路の容量値との両方を1つの電圧値で制御する電圧信号であることを特徴とする請求項3記載の半導体装置。
- 前記制御信号を前記チューナー回路から前記バンドエリミネーションフィルタに供給する経路に設けられたローパスフィルタを更に含むことを特徴とする請求項3又は4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227112A JP2011077290A (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227112A JP2011077290A (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011077290A true JP2011077290A (ja) | 2011-04-14 |
Family
ID=44020968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009227112A Withdrawn JP2011077290A (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011077290A (ja) |
-
2009
- 2009-09-30 JP JP2009227112A patent/JP2011077290A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138229B2 (ja) | スイッチ半導体集積回路 | |
US10637395B2 (en) | Resonator circuit | |
CN101682293A (zh) | 压控振荡器、以及使用其的锁相环电路和无线通信设备 | |
US20110204983A1 (en) | Fundamental wave/overtone crystal oscillator | |
US7498893B2 (en) | Circuit for generating a high-frequency oscillation in a specified frequency band | |
JP2010041346A (ja) | 副振動抑圧型の水晶発振回路 | |
JP6292447B2 (ja) | 送受信切替装置 | |
US8513998B2 (en) | Provision of an AC signal | |
CN111373657B (zh) | 放大电路、前端电路以及接收电路 | |
US20090003496A1 (en) | Reception apparatus | |
JP2011077290A (ja) | 半導体装置 | |
JP2016163350A (ja) | チューナー回路 | |
JP2016009938A (ja) | 正負電位生成回路 | |
JP5431379B2 (ja) | ダイオード保護回路、lnb、およびアンテナシステム | |
US7679441B2 (en) | High frequency power amplifier | |
JP2007174367A (ja) | 信号検出回路 | |
EP2826154B1 (en) | Improved local oscillator (lo) driver circuit for a mixer | |
EP2974027B1 (en) | Fast turn on system for a synthesized source signal | |
US7292834B2 (en) | Switchable high frequency bandpass filter | |
KR101255465B1 (ko) | 커패시터와 저항이 삽입된 버랙터 및 이를 이용한 밀리미터파 전압 제어 발진기 | |
JP2003163606A (ja) | スイッチ半導体集積回路 | |
JP2010004304A (ja) | 電力増幅回路及び送信機並びに送受信機 | |
JP2011160262A (ja) | リミッタ回路 | |
US20150061753A1 (en) | Signal output circuit and signal output method | |
JP2002335125A (ja) | 電圧制御発振器及びそれを用いた通信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121204 |