JP2011071566A - Package component and semiconductor package - Google Patents

Package component and semiconductor package Download PDF

Info

Publication number
JP2011071566A
JP2011071566A JP2011006363A JP2011006363A JP2011071566A JP 2011071566 A JP2011071566 A JP 2011071566A JP 2011006363 A JP2011006363 A JP 2011006363A JP 2011006363 A JP2011006363 A JP 2011006363A JP 2011071566 A JP2011071566 A JP 2011071566A
Authority
JP
Japan
Prior art keywords
plating layer
package
package component
lead frame
rough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011006363A
Other languages
Japanese (ja)
Other versions
JP5264939B2 (en
Inventor
Kazumitsu Seki
和光 関
Takashi Yoshie
崇 吉江
Harunobu Sato
晴信 佐藤
Yoshihito Miyahara
義仁 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011006363A priority Critical patent/JP5264939B2/en
Publication of JP2011071566A publication Critical patent/JP2011071566A/en
Application granted granted Critical
Publication of JP5264939B2 publication Critical patent/JP5264939B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To provide a package component such as a leadframe and a heat-sink, for example, that excels in adhesion to a sealing resin or the like in producing a semiconductor package or the like and does not deteriorate in the adhesion. <P>SOLUTION: The package component, used for a package composition mounted with semiconductor devices and the like, of which surface partially having a coated surface which is sealed with an insulative resin or is applied an adhesive layer, includes: a conductive substrate; and a conductive coating film coating partially or whole the surface thereof. The conductive coating film includes a roughened surface plated layer having a roughened surface profile on the coated surface. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、パッケージ部品に関し、さらに詳しく述べると、半導体素子やその他の素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成のパッケージや接合手段として接着剤層を使用した構成のパッケージにおいて有用な、例えばリードフレーム、放熱板等のパッケージ部品に関する。本発明は、また、かかるパッケージ部品を備えた半導体パッケージやその他のパッケージに関する。   The present invention relates to a package component, and more specifically, a package having a configuration in which a semiconductor element or other element is mounted and then an element mounting portion is sealed with an insulating resin, or a package having an adhesive layer as a bonding means. For example, it relates to package parts such as a lead frame and a heat sink. The present invention also relates to a semiconductor package or other package provided with such a package component.

周知の通り、ＩＣチップ、ＬＳＩチップ等の半導体素子を例えばリードフレームのような基板上に搭載した構成の半導体パッケージにはいろいろな種類のものがあり、そのひとつに、半導体素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成の樹脂封止型半導体パッケージがある。半導体パッケージは、通常、製造後に保管され、要求に応じてエンドユーザーに提供される。エンドユーザーは、入手した半導体パッケージをはんだリフローなどによって配線基板等の基板に実装し、最終的な電子機器を完成する。   As is well known, there are various types of semiconductor packages having a structure in which a semiconductor element such as an IC chip or LSI chip is mounted on a substrate such as a lead frame. There is a resin-encapsulated semiconductor package in which a mounting portion is sealed with an insulating resin. Semiconductor packages are typically stored after manufacture and provided to end users upon request. The end user mounts the obtained semiconductor package on a board such as a wiring board by solder reflow or the like to complete a final electronic device.

ここで、半導体パッケージにおけるリードフレームやその他のパッケージ部品（例えば、放熱板など）と封止樹脂の間には、密着性の劣化という重要な問題が発生している。例えばリードフレームについてみると、通常、銅もしくはその合金から形成されるとともに、その表面に耐食性、耐熱性の改善などを目的としてニッケル（Ｎｉ）めっき層が被覆されている製品がある。Ｎｉめっき層は、通常、緻密かつ平滑な結晶構造を有している。しかし、このようなＮｉめっき層では、界面のせん断強度が低いため、Ｎｉめっき層と封止樹脂の間の密着性が良好でない。   Here, an important problem of deterioration of adhesion occurs between the lead frame and other package parts (for example, a heat sink) in the semiconductor package and the sealing resin. For example, regarding a lead frame, there is a product that is usually formed of copper or an alloy thereof and the surface thereof is coated with a nickel (Ni) plating layer for the purpose of improving corrosion resistance and heat resistance. The Ni plating layer usually has a dense and smooth crystal structure. However, in such a Ni plating layer, since the shear strength at the interface is low, the adhesion between the Ni plating layer and the sealing resin is not good.

さらに、Ｎｉめっき層と封止樹脂の間の密着性は、経時的に劣化する傾向にある。例えば半導体パッケージを実装基板に実装するまで保管している間、封止樹脂が空気中の水分を吸収すると、封止樹脂の膨脹によりクラックなどの欠陥が発生し、また、半導体素子の剥れなどが引き起こされる。より具体的に述べると、封止樹脂に吸収された水分は、半導体パッケージの実装時のはんだリフロー工程（この工程では、約１８０〜２６０℃の高温が適用される）による熱によって急激に気化膨脹し、封止樹脂自体に大きな応力を発生させる。その結果、リードフレームや半導体素子と封止樹脂の界面においてクラック（亀裂）が発生したり、封止樹脂がリードフレームから剥離することがある。これらの欠陥は、半導体パッケージの信頼性を低下させる原因となっている。このため、特に密着性に優れ、しかも密着性の劣化がないリードフレームやその他のパッケージ部品を提供することが待望されている。   Furthermore, the adhesion between the Ni plating layer and the sealing resin tends to deteriorate over time. For example, if the sealing resin absorbs moisture in the air while the semiconductor package is stored on the mounting board, defects such as cracks occur due to the expansion of the sealing resin, and the semiconductor element peels off. Is caused. More specifically, the moisture absorbed in the sealing resin is rapidly vaporized and expanded by heat from a solder reflow process (in this process, a high temperature of about 180 to 260 ° C. is applied) when mounting the semiconductor package. Then, a large stress is generated in the sealing resin itself. As a result, cracks (cracks) may occur at the interface between the lead frame or the semiconductor element and the sealing resin, or the sealing resin may peel from the lead frame. These defects cause a decrease in the reliability of the semiconductor package. For this reason, there is a long-awaited need to provide lead frames and other package parts that are particularly excellent in adhesion and that do not deteriorate adhesion.

また、上記のような密着性劣化の問題は、封止樹脂においてのみ発生するわけではない。半導体素子とパッケージ部品間の接合やパッケージ部品どうしの接合は接着剤層を介して行われることが多く、介在する接着剤層に原因しても、封止樹脂の使用時と同様な問題が発生している。   Further, the above-described problem of adhesion deterioration does not occur only in the sealing resin. Bonding between semiconductor elements and package parts and bonding between package parts are often performed via an adhesive layer, and problems similar to those when using sealing resin occur even if the adhesive layer is interposed. is doing.

上記したような問題点を解決する方法も鋭意検討されている。一例を示すと、出願人は、少なくとも一部が樹脂中に封入される金属製のインサート部材（例えば、リードフレーム）において、インサート部材の樹脂中に封入される部分の表面が、めっきによって形成された多数の半球状の粒状体からなる凹凸面に形成されていることを特徴とする樹脂用インサート部品を発明し、すでに特許出願した（特許文献１）。このインサート部品は、好ましくは銅製のリードフレームであり、また、めっきは、好ましくは、粗面状に形成された銅めっきと、その上のＮｉ又はＮｉ合金めっきとからなる。   A method for solving the above-mentioned problems has been studied earnestly. For example, in the case of a metal insert member (for example, a lead frame) in which at least a part is encapsulated in the resin, the applicant forms the surface of the portion of the insert member encapsulated in the resin by plating. Invented a resin insert part characterized in that it is formed on a concavo-convex surface composed of a large number of hemispherical granules, and has already filed a patent application (Patent Document 1). This insert part is preferably a lead frame made of copper, and the plating is preferably composed of copper plating formed in a rough surface shape and Ni or Ni alloy plating thereon.

また、図３０に示すように、リードフレームに黒色酸化膜を形成し、封止樹脂との密着性をアンカー効果により強化する方法が提案されている（特許文献２）。図示のリードフレーム１０１は、銅又は銅合金のプレス成形品であり、チップ搭載部１０２、内部リード部１０３、外部リード部１０４及びワイヤボンディング部１０５を備えている。チップ搭載部１０２及びワイヤボンディング部１０５の上面には、それぞれ、銀めっき層１０２ａ及び１０５ａが形成されている。また、チップ搭載部１０２の上には回路チップ１０６が搭載されている。回路チップ１０６とワイヤボンディング部１０５とはワイヤ１０７によって接続されている。また、リードフレーム１０１の全体が封止樹脂１０８で封止されている。そして、リードフレーム１０１と封止樹脂１０８との密着性をアンカー効果により強化するため、銀めっき層１０２ａ及び１０５ａが形成されていない部分に限定して、黒色酸化膜（酸化第二銅ＣｕＯの層）１０９が形成されている。黒色酸化膜１０９は、リードフレーム１０１を有機アルカリの溶液中で陽極酸化することによって形成することができる。   Further, as shown in FIG. 30, a method has been proposed in which a black oxide film is formed on a lead frame and the adhesion with a sealing resin is enhanced by an anchor effect (Patent Document 2). The illustrated lead frame 101 is a press-formed product of copper or copper alloy, and includes a chip mounting portion 102, an internal lead portion 103, an external lead portion 104, and a wire bonding portion 105. Silver plating layers 102a and 105a are formed on the upper surfaces of the chip mounting portion 102 and the wire bonding portion 105, respectively. A circuit chip 106 is mounted on the chip mounting portion 102. The circuit chip 106 and the wire bonding part 105 are connected by a wire 107. The entire lead frame 101 is sealed with a sealing resin 108. In order to reinforce the adhesion between the lead frame 101 and the sealing resin 108 by the anchor effect, the black oxide film (cupric oxide CuO layer is limited to the portion where the silver plating layers 102a and 105a are not formed. 109) is formed. The black oxide film 109 can be formed by anodizing the lead frame 101 in an organic alkali solution.

しかしながら、最近における半導体パッケージの小型化、高機能化などに伴い、リードフレームや放熱板などのパッケージ部品と封止樹脂や接着剤層との密着性をさらに改善するとともに、密着性の劣化を防止することが望ましい。   However, along with recent miniaturization and higher functionality of semiconductor packages, the adhesion between package components such as lead frames and heat sinks and sealing resin and adhesive layers is further improved, and deterioration of adhesion is prevented. It is desirable to do.

また、上記したような樹脂封止型の半導体パッケージの他に、パッケージの全体を封止樹脂で被覆していない半導体パッケージにおいて新たな問題が発生している。この種の半導体パッケージのひとつとして、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージと呼ばれる半導体パッケージがある。この半導体パッケージの場合、リードフレームのリードとダイパッドが、封止樹脂の表面に露出した構成を有している。すなわち、一部を拡大して説明すると、図３１に模式的に示すように、リードフレームは、銅からなる導体基材１１１とその両面を被覆したＮｉめっき層１１２ａ及び１１２ｂを有し、半導体素子（図示せず）を搭載した側のみに封止樹脂１１９が被覆されている。半導体パッケージの外側に位置するＮｉめっき層１１２ａは、したがって、外部に露出している。図示しないが、外部露出型放熱板を備えた半導体パッケージもこの半導体パッケージに包含される。   In addition to the resin-encapsulated semiconductor package as described above, a new problem occurs in a semiconductor package in which the entire package is not covered with the encapsulating resin. One example of this type of semiconductor package is a semiconductor package called a QFN (Quad Flat Non-leaded) package. In the case of this semiconductor package, the lead frame lead and die pad are exposed on the surface of the sealing resin. That is, a part of the lead frame will be described. As schematically shown in FIG. 31, the lead frame has a conductor base 111 made of copper and Ni plating layers 112a and 112b covering both sides thereof, and a semiconductor element. The sealing resin 119 is covered only on the side on which (not shown) is mounted. Therefore, the Ni plating layer 112a located outside the semiconductor package is exposed to the outside. Although not shown, a semiconductor package including an externally exposed heat sink is also included in this semiconductor package.

これらの半導体パッケージにおいて、パッケージ部品の外部に露出した部分が新たな問題を引き起こしている。露出部分は、半導体パッケージの取り扱い中にキズ、シミなどが付き易く、製品の外観品質を低下させ、修復不可能を引き起こし、また、レーザーマーキング性に支障をきたすからである。本発明者らの経験によれば、キズの多くは擦れキズ、引っ掻きキズ、抑えキズなどであり、シミは、薬品のシミ、指紋（皮脂）のシミなどであり、いずれの欠陥も無視できない。参考までに、パッケージ部品におけるキズの発生例を図３２及び図３３を参照して説明する。ここでは、めっき後の切断工程でのキズの発生を確認するためにリール状銅製リードフレームに粗面Ｎｉめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを押えるためにリード固定テープを貼付した。得られたリードフレームのＮｉめっき層の表面状態を顕微鏡（×５０）で観察したところ、図３２（Ａ）に示すように、擦りキズと思われる一本の線が確認された。さらに、この擦りキズを電子顕微鏡（×２，０００）で拡大して観察したところ、図３２（Ｂ）に示すように、金型と擦れた部分の結晶がつぶれていることが確認された。さらに続けて、同じリードフレームについて、別の部位のＮｉめっき層の表面状態を顕微鏡（×５０）で観察したところ、図３３（Ａ）に示すように、押えキズと思われるキズ模様が確認された。さらに、このキズ模様を電子顕微鏡（×２０，０００）で拡大して観察したところ、図３３（Ｂ）に示すように、金型で押えた部分の結晶がつぶされていることが確認された。なお、かかる半導体パッケージにおいても、Ｎｉめっき層１１２ｂの表面が平滑であるため、封止樹脂１１９とＮｉめっき層１１２ｂとの間の不十分な密着力の問題を解決できていない。   In these semiconductor packages, a portion exposed outside the package component causes a new problem. This is because the exposed portion is easily scratched and stained during handling of the semiconductor package, deteriorates the appearance quality of the product, makes it impossible to repair, and impairs laser marking properties. According to the experience of the present inventors, most of the scratches are rubbing scratches, scratch scratches, suppression scratches, etc., and the stains are chemical stains, fingerprint (sebum) stains, etc., and any defect cannot be ignored. For reference, an example of generation of scratches in a package component will be described with reference to FIGS. 32 and 33. FIG. Here, in order to check the generation of scratches in the cutting process after plating, a rough Ni plating layer is applied to the reel-like copper lead frame, and then cut into a sheet size for shipping, in order to suppress lead variations. A lead fixing tape was attached. When the surface state of the Ni plating layer of the obtained lead frame was observed with a microscope (× 50), as shown in FIG. 32 (A), a single line considered to be a scratch was confirmed. Furthermore, when this scratch was observed with an electron microscope (× 2,000) in an enlarged manner, it was confirmed that the crystal in the portion rubbed with the mold was crushed as shown in FIG. Further, when the surface state of the Ni plating layer in another part was observed with a microscope (× 50) for the same lead frame, a scratch pattern that seems to be a presser scratch was confirmed as shown in FIG. It was. Furthermore, when this scratch pattern was enlarged and observed with an electron microscope (× 20,000), as shown in FIG. 33 (B), it was confirmed that the crystal in the portion pressed by the mold was crushed. . Even in such a semiconductor package, since the surface of the Ni plating layer 112b is smooth, the problem of insufficient adhesion between the sealing resin 119 and the Ni plating layer 112b cannot be solved.

特開平６−２９４３９号公報（特許請求の範囲、段落０００７）Japanese Unexamined Patent Publication No. Hei 6-29439 (Claims, paragraph 0007) 特開平９−１４８５０９号公報（特許請求の範囲、段落０００６〜０００７、図２）JP-A-9-148509 (Claims, paragraphs 0006 to 0007, FIG. 2)

本発明の目的は、したがって、密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することにある。   Accordingly, an object of the present invention is to provide a package component such as a lead frame or a heat radiating plate which has excellent adhesion and does not deteriorate in adhesion.

また、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を提供することにある。   Another object of the present invention is to provide a package component that is excellent in adhesion and has no deterioration in adhesion, and that does not cause defects such as scratches and spots.

さらに、本発明の目的は、密着性に優れ、密着性に劣化がないパッケージ部品を備えた半導体パッケージを提供することにある。   Furthermore, the objective of this invention is providing the semiconductor package provided with the package components which are excellent in adhesiveness and there is no deterioration in adhesiveness.

さらにまた、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を備えた半導体パッケージを提供することにある。   Furthermore, an object of the present invention is to provide a semiconductor package provided with a package component which is excellent in adhesion and has no deterioration in adhesion, and which does not cause defects such as scratches and spots.

本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。   These and other objects of the present invention will be readily understood from the following detailed description.

本発明は、その１つの面において、半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品にある。 In one aspect, the present invention is used for the configuration of a package on which a semiconductor element is mounted or other package, and is provided with a coated surface that is sealed with an insulating resin or to which an adhesive layer is applied. In package parts provided on at least part of the surface,
The package component comprises a conductive base material and a conductive coating partially or entirely covering the surface thereof, and the conductive coating has a roughened surface profile on the coated surface. A package component comprising a rough surface plating layer.

また、本発明は、そのもう１つの面において、少なくとも１個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。   According to another aspect of the present invention, there is provided a semiconductor package comprising at least one semiconductor element in combination with the package component of the present invention.

以下の詳細な説明から理解されるように、本発明によれば、半導体パッケージ等の作製に使用した時に、封止樹脂、接着剤等との密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することができる。   As will be understood from the following detailed description, according to the present invention, when used for producing a semiconductor package or the like, it has excellent adhesion with a sealing resin, an adhesive, etc., and there is no deterioration in adhesion, For example, package parts such as a lead frame and a heat sink can be provided.

また、本発明のパッケージ部品は、密着性に優れ、密着性に劣化がないばかりでなく、半導体パッケージ等の製造途中あるいはハンドリング中にキズやシミなどの欠陥を生じることがなく、生産性の向上、そして外観品質の向上に大きく貢献することができる。   In addition, the package parts of the present invention not only have excellent adhesiveness and are not deteriorated in adhesiveness, but also do not cause defects such as scratches and spots during the manufacturing or handling of semiconductor packages, etc., thereby improving productivity. , And can greatly contribute to the improvement of appearance quality.

さらに、本発明のパッケージ部品を使用することによって、半導体パッケージを含めたいろいろなタイプの製品外観及び性能に優れたパッケージを容易に、歩留まりよく製造することができる。   Furthermore, by using the package component of the present invention, various types of packages including semiconductor packages with excellent product appearance and performance can be easily manufactured with high yield.

特に本発明によれば、パッケージ部品に対して、粗面めっき層と平滑面めっき層を組み合わせて導電性皮膜を付与することができるので、半導体パッケージ等に課されている、密着性の向上、ハンドリング時のキズやシミの防止等の多様化された要求特性を同時に満足させることができる。   In particular, according to the present invention, since the conductive coating can be applied to the package component by combining the rough surface plating layer and the smooth surface plating layer, the improvement in adhesion imposed on the semiconductor package or the like, Diversified required characteristics such as scratches and stains during handling can be satisfied at the same time.

本発明による半導体パッケージの好ましい１形態を示した断面図である。It is sectional drawing which showed one preferable form of the semiconductor package by this invention. 図１に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing a configuration of a lead frame of the present invention used in the semiconductor package shown in FIG. 1. 本発明のリードフレームにおける粗面めっき層の形成を示した断面図である。It is sectional drawing which showed formation of the rough surface plating layer in the lead frame of this invention. 本発明のリードフレームにおける表面めっき層の形成を示した断面図である。It is sectional drawing which showed formation of the surface plating layer in the lead frame of this invention. 本発明による半導体パッケージの好ましい１形態を示した断面図である。It is sectional drawing which showed one preferable form of the semiconductor package by this invention. 図５に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。FIG. 6 is an enlarged cross-sectional view showing a configuration of a lead frame of the present invention used in the semiconductor package shown in FIG. 5. 図５に示した半導体パッケージで使用できる本発明の別のリードフレームの構成を示した拡大断面図である。FIG. 6 is an enlarged cross-sectional view showing a configuration of another lead frame of the present invention that can be used in the semiconductor package shown in FIG. 5. 本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。It is sectional drawing which showed another preferable form of the semiconductor package by this invention. 本発明による半導体パッケージのさらにもう１つの好ましい形態を示した断面図である。It is sectional drawing which showed another preferable form of the semiconductor package by this invention. 本発明に従い粗面めっき層を導電性皮膜として形成する方法を模式的に示した斜視図である。It is the perspective view which showed typically the method of forming a rough surface plating layer as an electroconductive film according to this invention. 本発明に従い粗面めっき層及び平滑面めっき層を導電性皮膜として片面のみに形成する方法を模式的に示した断面図である。It is sectional drawing which showed typically the method of forming a rough surface plating layer and a smooth surface plating layer only as one side as a conductive film according to this invention. 粗面Ｎｉめっき層（膜厚０．５μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the rough Ni plating layer (film thickness 0.5 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 粗面Ｎｉめっき層（膜厚１．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the rough Ni plating layer (film thickness 1.0 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 粗面Ｎｉめっき層（膜厚３．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing surface morphology of rough Ni plating layer (film thickness: 3.0 μm), scanning electron micrograph (SEM, × 5,000) showing cross-sectional morphology and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 粗面Ｎｉめっき層（膜厚５．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the rough Ni plating layer (film thickness 5.0 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 平滑面Ｎｉめっき層（膜厚０．５μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the smooth Ni plating layer (film thickness 0.5 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 平滑面Ｎｉめっき層（膜厚１．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the smooth Ni plating layer (film thickness 1.0 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 平滑面Ｎｉめっき層（膜厚３．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the smooth Ni plating layer (film thickness 3.0 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). 平滑面Ｎｉめっき層（膜厚５．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。Scanning electron micrograph (SEM, × 10,000) showing the surface morphology of the smooth Ni plating layer (thickness 5.0 μm), scanning electron micrograph (SEM, × 5,000) showing the cross-sectional morphology, and atoms It is a surface analysis figure by an atomic force microscope (AFM, 10 micrometer < 2 >). リードフレームをシートサイズに切断した後の、平滑面Ｎｉめっき層の表面状態を示した顕微鏡写真である。It is the microscope picture which showed the surface state of the smooth surface Ni plating layer after cut | disconnecting a lead frame to sheet size. リードフレームをシートサイズに切断した後の、平滑面Ｎｉめっき層の表面状態を示した顕微鏡写真である。It is the microscope picture which showed the surface state of the smooth surface Ni plating layer after cut | disconnecting a lead frame to sheet size. カップせん断強さの測定に用いられた方法を説明する模式図である。It is a schematic diagram explaining the method used for the measurement of cup shear strength. 異なるＮｉめっき層について、カップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of cup shear strength about a different Ni plating layer. 異なるＮｉめっき層について、カップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of cup shear strength about a different Ni plating layer. カップせん断強さの測定に用いられたサンプルについて、３層構造のＮｉめっき層の構成を模式的に示した断面図である。It is sectional drawing which showed typically the structure of the Ni plating layer of a 3 layer structure about the sample used for the measurement of cup shear strength. ３層構造の平滑面Ｎｉめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of the initial cup shear strength about the smooth surface Ni plating layer of a 3 layer structure. ３層構造の平滑面Ｎｉめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of the cup shear strength after aging about the smooth surface Ni plating layer of a 3 layer structure. ３層構造の粗面Ｎｉめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of the initial cup shear strength about the rough surface Ni plating layer of a 3 layer structure. ３層構造の粗面Ｎｉめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。It is the graph which plotted the measurement result of the cup shear strength after aging about the rough surface Ni plating layer of a 3 layer structure. 従来の気密封止型半導体パッケージの一例を示した断面図である。It is sectional drawing which showed an example of the conventional airtight sealing type semiconductor package. 従来の非気密封止型半導体パッケージの一例を部分的に示した断面図である。It is sectional drawing which showed partially an example of the conventional non-hermetic sealing type semiconductor package. リードフレームをシートサイズに切断した後の、粗化Ｎｉめっき層の表面状態を示した顕微鏡写真である。It is the microscope picture which showed the surface state of the roughening Ni plating layer after cutting a lead frame into sheet size. リードフレームをシートサイズに切断した後の、粗化Ｎｉめっき層の表面状態を示した顕微鏡写真である。It is the microscope picture which showed the surface state of the roughening Ni plating layer after cutting a lead frame into sheet size.

本発明は、半導体素子を搭載したパッケージ（半導体パッケージ）又はその他のパッケージの構成に用いられるパッケージ部品にある。ここで、半導体パッケージに組み込まれる半導体素子の種類、数、搭載部位などは、特に限定されるものではない。例えば、半導体素子は、ＩＣチップ、ＬＳＩチップなどの半導体チップを包含する。これらの半導体素子は、１個のみが搭載されていてもよく、必要なら、２個もしくはそれ以上の半導体素子が任意に組み合わさって搭載されてもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。   The present invention resides in a package component (semiconductor package) on which a semiconductor element is mounted or a package component used for other package configurations. Here, the type, number, mounting portion, and the like of the semiconductor elements incorporated in the semiconductor package are not particularly limited. For example, the semiconductor element includes a semiconductor chip such as an IC chip or an LSI chip. Only one of these semiconductor elements may be mounted. If necessary, two or more semiconductor elements may be mounted in any combination. Further, any active element or passive element may be mounted instead of or in combination with such a semiconductor element.

本発明のパッケージ部品は、半導体パッケージ以外のパッケージにも適用することができる。本発明の実施において適当なその他のパッケージとしては、ガラス端子などがある。   The package component of the present invention can also be applied to packages other than semiconductor packages. Other suitable packages in the practice of the present invention include glass terminals.

上記のような半導体パッケージやその他のパッケージにおいて、本発明のパッケージ部品は、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えることが必須である。すなわち、本発明のパッケージ部品は、以下に詳細に説明するように、粗面めっき層の存在によって絶縁性樹脂や接着剤層との密着性を改善できることを大きな特徴としているからである。   In the semiconductor package and other packages as described above, the package component of the present invention is required to have at least a part of the surface that is sealed with an insulating resin or to which an adhesive layer is applied. is there. That is, as described in detail below, the package component of the present invention is characterized in that the adhesion with the insulating resin or the adhesive layer can be improved by the presence of the rough plating layer.

パッケージ部品は、その使用によって本発明の作用効果が発揮される限りにおいて特に限定されるものではない。適当なパッケージ部品は、半導体パッケージやその他のパッケージにおいて広く使用されている部品、典型的には、リードフレーム、放熱板などである。これらのパッケージ部品は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。例えば、リードフレームに半導体チップを搭載するとともに、その半導体チップに密着させて放熱板を取り付けることができる。   The package component is not particularly limited as long as the effects of the present invention are exhibited by its use. Suitable package components are components widely used in semiconductor packages and other packages, typically lead frames, heat sinks, and the like. These package parts may be used alone or in combination of two or more. For example, a semiconductor chip can be mounted on a lead frame, and a heat sink can be attached in close contact with the semiconductor chip.

本発明によるパッケージ部品は、導体基材と、その表面を被覆した導電性皮膜とからなる。導電性皮膜は、導体基材の表面に全体的に被覆されていてもよく、必要とされる部分のみに部分的に被覆されていてもよい。   The package component according to the present invention includes a conductive base material and a conductive film covering the surface thereof. The conductive film may be entirely coated on the surface of the conductor base material, or may be partially coated only on a required portion.

本発明のパッケージ部品において、導体基材は、そのパッケージ部品の種類や求められる特性などに応じていろいろな材料から形成することができる。導体基材の形成に適当な材料としては、以下に列挙するものに限定されるわけではないけれども、例えば銅やその合金もしくは化合物、そして銅以外の金属（非銅系金属）の合金もしくは化合物を挙げることができる。非銅系金属の例としては、アルミニウム、鉄−ニッケル合金などを挙げることができる。例えば、パッケージ部品がリードフレームである場合、導電性に優れ、加工のし易い銅やその合金を導体基材に有利に使用することができる。また、パッケージ部品が放熱板である場合、導体基材はさらに伝熱特性や放熱特性に優れていることが望ましく、従って、銅、アルミニウム等やその合金を導体基材として有利に使用することができる。   In the package component of the present invention, the conductor base material can be formed from various materials depending on the type of the package component and the required characteristics. Suitable materials for forming the conductive substrate are not limited to those listed below, but include, for example, copper and its alloys or compounds, and alloys or compounds of metals other than copper (non-copper metals). Can be mentioned. Examples of non-copper metals include aluminum and iron-nickel alloys. For example, when the package component is a lead frame, copper and its alloy, which are excellent in conductivity and easy to process, can be advantageously used for the conductor base material. Further, when the package component is a heat sink, it is desirable that the conductor base material is further excellent in heat transfer characteristics and heat dissipation characteristics, and therefore, copper, aluminum, etc. and its alloys can be advantageously used as the conductor base material. it can.

導電性皮膜は、導体基材と同一の材料から形成されていてもよく、異なる材料から形成されていてもよい。また、導電性皮膜は、通常、単層の形で形成されるけれども、必要ならば、２層もしくはそれ以上の多層構造の形で形成されてもよい。さらに、導電性皮膜は、好ましくはめっき法によってめっき層として形成されるけれども、必要ならば、めっき法以外の薄膜形成技術、例えば蒸着、スパッタリングなどによって形成されてもよい。   The conductive film may be formed from the same material as the conductor base material, or may be formed from a different material. In addition, the conductive film is usually formed in a single layer form, but may be formed in a multi-layer structure having two or more layers if necessary. Furthermore, the conductive film is preferably formed as a plating layer by a plating method, but may be formed by a thin film forming technique other than the plating method, for example, vapor deposition, sputtering, or the like, if necessary.

本発明のパッケージ部品の場合、その導体基材を被覆した導電性皮膜が、粗面化された表面プロファイルをもった粗面めっき層を少なくとも部分的に有することが必要である。粗面めっき層は、通常、無光沢である。パッケージ部品における粗面めっき層の形成部位は、特に限定されるわけではないけれども、半導体パッケージやその他のパッケージが絶縁性樹脂で封止される時に、その封止樹脂が密着されるべき部分や、パッケージ部品どうしの接合や素子の接合のために、接着剤の塗布や粘着テープの貼付によって接着剤層が適用される部分などが典型的であり、これらの部位を、本発明では特に「被覆面」という。また、本発明のパッケージ部品の場合、封止樹脂や接着剤層が適用される必要のない部位、すなわち、半導体パッケージやその他のパッケージにおいてパッケージ部品がそのまま外部に露出される部位は、パッケージ部品に被覆面と区別するため、「非被覆面」という。   In the case of the package component of the present invention, it is necessary that the conductive film covering the conductor base material has at least a rough surface plating layer having a roughened surface profile. The rough plating layer is usually matte. The formation site of the rough plating layer in the package component is not particularly limited, but when the semiconductor package or other package is sealed with an insulating resin, the portion to which the sealing resin should be closely attached, For bonding of package parts and bonding of elements, a part to which an adhesive layer is applied by applying an adhesive or applying an adhesive tape is typical. " Further, in the case of the package component of the present invention, a portion where the sealing resin or the adhesive layer does not need to be applied, that is, a portion where the package component is exposed to the outside as it is in the semiconductor package or other package is the package component. In order to distinguish it from the coated surface, it is referred to as “uncoated surface”.

導電性皮膜の粗面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。   Although the rough plating layer of the conductive film may be formed by a method other than the plating method as necessary, it is advantageous to form it by a plating method from the viewpoint of simplicity and cost. In particular, the electrolytic plating method can be used advantageously. Suitable plating metals are, for example, nickel, copper, palladium, gold, silver, tin, chromium or alloys thereof, although not limited to those listed below.

粗面めっき層の形成に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、粗面めっき層をニッケルから形成するような場合には、塩化ニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適な塩化ニッケルめっき浴は、次のような組成を有することができる。   The plating bath used for the formation of the rough plating layer can be arbitrarily changed according to the type of the target plating layer. For example, when the rough surface plating layer is formed from nickel, a nickel chloride plating bath or the like can be advantageously used. For example, a nickel chloride plating bath suitable for practicing the present invention can have the following composition.

塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ｐＨ ４．５〜５．５ Nickel chloride 75g / L
Sodium thiocyanate 15g / L
Ammonium chloride 30g / L
pH 4.5-5.5

このような塩化ニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
浴温 常温（約２５℃）
処理時間 約１５秒間〜約３０分間
陰極電流密度 約１〜３Ａ／ｃｍ２ Such a nickel chloride plating bath can be used, for example, under the following processing conditions.
Bath temperature Room temperature (about 25 ℃)
Treatment time: about 15 seconds to about 30 minutes Cathode current density: about 1 to 3 A / cm 2

粗面めっき層は、いろいろな膜厚で形成することができる。粗面めっき層の膜厚は、そのめっき層の構成（単層もしくは多層）やめっき層に求められている特性などによって変動してくるけれども、通常、約０．２〜５０μｍの範囲であり、好ましくは、約０．３〜１０μｍの範囲である。本発明の実施において、粗面めっき層の膜厚が特に限定されることはない。   The rough plating layer can be formed with various film thicknesses. The thickness of the rough plating layer varies depending on the configuration (single layer or multilayer) of the plating layer and the characteristics required for the plating layer, but is usually in the range of about 0.2 to 50 μm. Preferably, it is in the range of about 0.3 to 10 μm. In the practice of the present invention, the thickness of the rough plating layer is not particularly limited.

本発明のパッケージ部品において、導電性皮膜として形成される粗面めっき層は、上記したようにいろいろな部位に形成することができる。   In the package component of the present invention, the rough plating layer formed as a conductive film can be formed at various sites as described above.

１つの面において、本発明のパッケージ部品は、その実質的にすべての表面が被覆面によって占有されており、その被覆面が、粗面化された表面プロファイルをもった粗面めっき層からなることが好ましい。このようなパッケージ部品は、好ましくは、半導体パーケージなどで使用することができ、典型例は、リードフレームである。例えば、この半導体パッケージの場合、リードフレームの所定の位置に１個もしくはそれ以上の半導体素子を搭載するとともに、リードフレームの実質的に全部を絶縁性樹脂で封止することができる。なお、このような半導体パッケージにおいて、一部の表面が外部に露出した外部露出型放熱板などをリードフレームに併用してもよい。   In one aspect, the package component of the present invention is such that substantially all of its surface is occupied by the coated surface, and the coated surface comprises a rough surface plating layer having a roughened surface profile. Is preferred. Such a package component can be preferably used in a semiconductor package or the like, and a typical example is a lead frame. For example, in the case of this semiconductor package, one or more semiconductor elements can be mounted at a predetermined position of the lead frame, and substantially all of the lead frame can be sealed with an insulating resin. In such a semiconductor package, an externally exposed heat radiating plate having a part of the surface exposed to the outside may be used in combination with the lead frame.

もう１つの面において、本発明のパッケージ部品は、その表面に被覆面と非被覆面を同時に備えることができる。非被覆面は、パッケージ部品の表面のなかで、絶縁性樹脂及び（又は）接着剤層の不存在において外部に露出されるべき特定の表面である。この場合、パッケージ部品の表面における被覆面と非被覆面の使い分けは、パッケージ部品の種類や使用目的などに応じて任意に変更することができ、複数のパッケージ部品を使用する場合には、その選択肢はさらに多岐に及ぶことができる。   In another aspect, the package component of the present invention can have a coated surface and an uncoated surface on its surface at the same time. An uncoated surface is a specific surface to be exposed to the outside in the absence of an insulating resin and / or adhesive layer among the surfaces of the package component. In this case, the use of the coated surface and the non-coated surface on the surface of the package component can be arbitrarily changed according to the type of package component and the purpose of use. Can be even more diverse.

例えば、リードフレームをパッケージ部品として樹脂封止により半導体パッケージを作製する場合、リードフレームの一部を外部に露出した状態とした場合、このリードフレームの露出表面が、本発明でいう非被覆面となる。リードフレームの素子搭載側の表面は、絶縁性樹脂で封止された状態であるので、本発明でいう被覆面である。   For example, when a semiconductor package is manufactured by resin sealing using a lead frame as a package component, when a part of the lead frame is exposed to the outside, the exposed surface of the lead frame is referred to as an uncoated surface in the present invention. Become. Since the surface on the element mounting side of the lead frame is in a state sealed with an insulating resin, it is a covering surface in the present invention.

また、パッケージ部品が放熱板である場合、その放熱板の表面は少なくとも部分的に外部に露出しているので、この露出部分が非被覆面となる。放熱板の残りの部分は通常絶縁性樹脂で封止され、被覆面となる。   Further, when the package component is a heat sink, the surface of the heat sink is at least partially exposed to the outside, and this exposed portion becomes an uncovered surface. The remaining part of the heat radiating plate is usually sealed with an insulating resin to form a coated surface.

さらに、半導体素子が配線基板上に搭載されており、その配線基板に接着剤層を介して蓋状の放熱板が接合されているような場合、放熱板の接合面が被覆面となり、放熱板の外部に露出した面が非被覆面となる。   Furthermore, when a semiconductor element is mounted on a wiring board and a lid-like heat sink is bonded to the wiring board via an adhesive layer, the bonding surface of the heat sink becomes a covering surface, and the heat sink The surface exposed outside is an uncoated surface.

上記のように被覆面と非被覆面を同時に備える本発明のパッケージ部品において、非被覆面は、所望ならば被覆面と同一もしくは類似の粗面めっき層を有していてもよいけれども、平滑な表面プロファイルをもった平滑面めっき層を導電性皮膜として有していることが好ましい。平滑面めっき層は、通常、光沢又は半光沢である。非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同一もしくは異なるめっき金属から形成することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。   As described above, in the package component of the present invention having the coated surface and the uncoated surface at the same time, the uncoated surface may have the same or similar rough plating layer as the coated surface, if desired. It is preferable to have a smooth surface plating layer having a surface profile as the conductive film. The smooth surface plating layer is usually glossy or semi-glossy. The smooth plating layer on the non-coated surface can be formed from the same or different plated metal as the rough plating layer on the covering surface. Suitable plating metals are, for example, nickel, copper, palladium, gold, silver, tin, chromium or alloys thereof, although not limited to those listed below.

平滑面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。また、その際に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、平滑面めっき層をニッケルから形成するような場合には、スルファミン酸ニッケルめっき浴、ワットニッケルめっき浴、臭化ニッケルめっき浴、ウッドニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適なスルファミン酸ニッケルめっき浴は、次のような組成を有することができる。   Although the smooth surface plating layer may be formed by a method other than the plating method as necessary, it is advantageous to form the smooth surface plating layer by a plating method from the viewpoint of simplicity and cost. In particular, the electrolytic plating method can be used advantageously. Moreover, the plating bath used in that case can be arbitrarily changed according to the kind of object plating layer. For example, when the smooth surface plating layer is formed from nickel, a nickel sulfamate plating bath, a Watt nickel plating bath, a nickel bromide plating bath, a wood nickel plating bath, or the like can be advantageously used. For example, a nickel sulfamate plating bath suitable for the practice of the present invention can have the following composition.

スルファミン酸ニッケル ３２０ｇ／Ｌ
硼酸 ３０ｇ／Ｌ
臭化ニッケル １０ｇ／Ｌ
ｐＨ ３．０〜４．０ Nickel sulfamate 320g / L
Boric acid 30g / L
Nickel bromide 10g / L
pH 3.0-4.0

このようなニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
浴温 約３０〜５０℃
処理時間 約１５秒間〜約３０分間
陰極電流密度 約３〜３０Ａ／ｃｍ２ Such a nickel plating bath can be used, for example, under the following processing conditions.
Bath temperature about 30-50 ° C
Processing time: about 15 seconds to about 30 minutes Cathode current density: about 3-30 A / cm 2

また、非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同様に、任意の膜厚で形成することができる。平滑面めっき層の膜厚は、そのめっき層の構成（単層もしくは多層）やめっき層に求められている特性などによって変動してくるけれども、通常、約０．２〜５０μｍの範囲であり、好ましくは、約０．３〜１０μｍの範囲である。本発明の実施において、平滑面めっき層の膜厚が特に限定されることはない。   Moreover, the smooth surface plating layer of an uncoated surface can be formed by arbitrary film thickness similarly to the rough surface plating layer of a coating surface. Although the thickness of the smooth surface plating layer varies depending on the configuration (single layer or multilayer) of the plating layer and the characteristics required for the plating layer, it is usually in the range of about 0.2 to 50 μm. Preferably, it is in the range of about 0.3 to 10 μm. In the practice of the present invention, the thickness of the smooth surface plating layer is not particularly limited.

さらに詳しく述べると、本発明のパッケージ部品において、導体基材の被覆面の粗面めっき層は、その表面プロファイルとしていろいろな粗面化形態を有することができる。特に好ましい粗面化形態は、本発明者らが電子顕微鏡によって観察した結果によれば、めっき金属の針状結晶構造からなる。すなわち、以下に図面として添付した電子顕微鏡写真を参照して説明するように、導体基材の被覆面に形成された粗面めっき層の表面には、めっき金属に由来する先端が尖った針状の突起が無数に存在し、これらの突起が、封止樹脂や接着剤層に対するアンカーの役割を果たしている。針状の突起は、いろいろな形態を有することができるけれども、典型的には、三角錐状形態、梨地状形態、羽毛状形態などの形態である。また、針状の突起は、それが被覆面の全体に全面的に分布しているのが一般的に好ましいが、所期の効果が得られるのであるならば、被覆面の実質的な部分（例えば、約８０％もしくはそれ以上の領域）を占有しているだけでもよい。さらに、針状の突起は、それらの突起の全部が針状である必要はなく、場合によっては、所期の効果が得られるのであるならば、一部の突起が角のとれた丸みを帯びた先端を有する突起であってもよい。めっき金属の針状結晶構造は、その形状によって接合面積の増加をもたらすことに加えて、アンカー効果も導いているからである。   More specifically, in the package component of the present invention, the rough plating layer on the coated surface of the conductor base material can have various roughening forms as its surface profile. A particularly preferred roughened form consists of a needle-like crystal structure of plated metal according to the results of observation by the inventors with an electron microscope. That is, as will be described below with reference to an electron micrograph attached as a drawing, the surface of the rough plating layer formed on the coated surface of the conductor substrate has a needle-like shape with a sharp tip derived from the plating metal. There are an infinite number of protrusions, and these protrusions serve as anchors for the sealing resin and the adhesive layer. Needle-like protrusions can have various forms, but are typically in the form of a triangular pyramid form, a satin-like form, a feather-like form, or the like. In addition, it is generally preferable that the needle-like protrusions are distributed over the entire coated surface, but if the desired effect can be obtained, a substantial portion of the coated surface ( For example, it may occupy about 80% or more area). Furthermore, the needle-like protrusions do not have to be all needle-like, and in some cases, if the desired effect is obtained, some of the protrusions are rounded. It may be a protrusion having a tip. This is because the needle-like crystal structure of the plated metal leads to an increase in the bonding area depending on its shape, and also leads to an anchor effect.

粗面めっき層は、上記のようなめっき層のみからなる単層構造であってもよく、２層もしくはそれ以上のめっき層からなる多層構造であってもよい。多層構造の粗面めっき層としては、以下に列挙するものに限定されるわけではないけれども、
（１）導体基材上に順に形成された、下地めっき層（例えば、平滑面めっき層）及び粗面めっき層の組み合わせ、
（２）導体基材上に順に形成された、粗面めっき層及び表面めっき層の組み合わせ、
（３）導体基材上に順に形成された、下地めっき層（例えば、平滑面めっき層）、粗面めっき層及び表面めっき層の組み合わせ、
などを挙げることができる。多層構造（１）において、粗面めっき層を「表面めっき層」ということもできる。なお、下地めっき層は、存在もしくは不存在のいずれであってもよいけれども、もしも存在させる場合には、工数及びコストの削減などを考慮して、非被覆層に形成される平滑面めっき層を利用するのが好ましい。 The rough plating layer may have a single-layer structure composed only of the plating layer as described above, or may have a multilayer structure composed of two or more plating layers. The rough surface plating layer of the multilayer structure is not limited to those listed below,
(1) A combination of a base plating layer (for example, a smooth surface plating layer) and a rough surface plating layer formed in order on a conductor substrate;
(2) A combination of a rough surface plating layer and a surface plating layer formed in order on the conductor substrate,
(3) A combination of a base plating layer (for example, a smooth surface plating layer), a rough surface plating layer, and a surface plating layer formed in order on the conductor base material,
And so on. In the multilayer structure (1), the rough plating layer can also be referred to as a “surface plating layer”. Although the base plating layer may be present or absent, if it is present, a smooth surface plating layer formed on the non-coating layer is considered in consideration of man-hours and cost reduction. It is preferable to use it.

表面めっき層は、もしもそのめっき層を併用するのであるならば、粗面めっき層に特有の粗面化された表面プロファイルをそのまま複製する形で用いるのが好ましく、したがって、導電性皮膜の表面（粗面）が埋め込まれて表面が平滑になるような膜厚で形成するのは避けることが望ましい。   If the plating layer is used in combination, the surface plating layer is preferably used in a form that directly reproduces the roughened surface profile peculiar to the rough plating layer. It is desirable to avoid the formation of a film thickness such that the rough surface is buried and the surface becomes smooth.

表面めっき層は、通常、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属からめっきによって形成するのが好ましい。しかし、比較可能な作用効果が得られるのであるならば、めっき以外の手法で表面めっき層を形成してもよい。下地のめっき層を酸化処理することによって、粗面化させためっき層を形成することが推奨される。例えば、表面めっき層は、下地の粗面めっき層の酸化によって、酸化されためっき層（酸化膜）の形で形成してもよい。酸化膜は、好ましくは、粗面めっき層の表面を熱的に酸化するか、さもなければ化学的及び（又は）電気化学的に酸化することによって形成することができる。さもなければ、上記多層構造（１）の粗面めっき層（表面めっき層）などの場合には、下地めっき層を酸化処理（黒化処理など）することで、粗面化させることができる。   Usually, the surface plating layer is preferably formed by plating from a plating metal selected from the group consisting of gold, silver, copper, palladium, nickel, tin, chromium or an alloy thereof. However, the surface plating layer may be formed by a technique other than plating as long as a comparable effect can be obtained. It is recommended to form a roughened plating layer by oxidizing the underlying plating layer. For example, the surface plating layer may be formed in the form of an oxidized plating layer (oxide film) by oxidation of the underlying rough plating layer. The oxide film can preferably be formed by thermally oxidizing the surface of the rough plating layer or by chemically and / or electrochemically oxidizing the surface. Otherwise, in the case of the rough surface plating layer (surface plating layer) of the multilayer structure (1), the underlying plating layer can be roughened by oxidation treatment (blackening treatment or the like).

本発明はまた、本発明のパッケージ部品を備えた半導体パッケージやその他のパッケージにある。本発明は、特に、少なくとも１個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。半導体素子は、上記したように、ＩＣチップ、ＬＳＩチップ等の半導体チップやその他の素子を包含する。   The present invention also resides in a semiconductor package or other package provided with the package component of the present invention. In particular, the present invention lies in a semiconductor package comprising at least one semiconductor element in combination with the package component of the present invention. As described above, the semiconductor element includes a semiconductor chip such as an IC chip and an LSI chip and other elements.

本発明の半導体パッケージにおいて、パッケージ部品は、好ましくは、リードフレームである。かかる半導体パッケージにおいて、リードフレームの所定の位置に半導体素子が搭載され、しかも素子搭載部が絶縁性樹脂で封止されていることが好ましい。また、半導体パッケージは、リードフレームの実質的に全部が絶縁性樹脂で封止された樹脂封止型パッケージであることが好ましい。さらに、このような樹脂封止型パッケージの場合、一部の表面が外部に露出した外部露出型放熱板をさらに有しているも好ましい。   In the semiconductor package of the present invention, the package component is preferably a lead frame. In such a semiconductor package, it is preferable that a semiconductor element is mounted at a predetermined position of the lead frame, and that the element mounting portion is sealed with an insulating resin. The semiconductor package is preferably a resin-encapsulated package in which substantially all of the lead frame is sealed with an insulating resin. Furthermore, in the case of such a resin-sealed package, it is preferable to further include an externally exposed heat radiating plate with part of the surface exposed to the outside.

パッケージ部品がリードフレームである半導体パッケージにおいて、リードフレームの一部が外部に露出したパッケージも有利に採用することができる。このようなパッケージの典型例は、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージである。   In a semiconductor package in which the package component is a lead frame, a package in which a part of the lead frame is exposed to the outside can be advantageously employed. A typical example of such a package is a QFN (Quad Flat Non-leaded) package.

パッケージ部品が放熱板である半導体パッケージもある。この場合にも、放熱板の一部の表面が絶縁性樹脂の外部に露出していることが必須である。
パッケージ部品が放熱板である別の半導体パッケージもある。このような半導体パッケージの例として、半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して放熱板が接合されているタイプの半導体パッケージを挙げることができる。 In some semiconductor packages, the package component is a heat sink. Also in this case, it is essential that a part of the surface of the heat sink is exposed to the outside of the insulating resin.
There is another semiconductor package in which the package component is a heat sink. As an example of such a semiconductor package, a semiconductor package in which a semiconductor element is mounted on a wiring board and a heat sink is bonded to the wiring board via an adhesive layer can be given.

以上に説明したように、本発明のパッケージ部品及び半導体パッケージは、それぞれ、いろいろな形態で有利に実施することができる。以下、これらの発明を添付の図面を参照しながらさらに具体的に説明する。なお、本発明は、下記の具体的な実施形態に限定されるものではない。   As described above, the package component and the semiconductor package of the present invention can be advantageously implemented in various forms. Hereinafter, these inventions will be described more specifically with reference to the accompanying drawings. Note that the present invention is not limited to the following specific embodiments.

図１は、本発明のパッケージ部品としてリードフレーム（導体基材）を使用した半導体パッケージの断面図である。図示の半導体パッケージ１０において、リードフレーム１は、実質的に銅もくしはその合金からなっていてもよく、さもなければ、実質的に非銅系金属からなり、かつその最表層が銅もしくはその合金からなっていてもよい。後者の場合、非銅系合金としては例えば鉄−ニッケル（ＦｅＮｉ）合金などを使用することができ、また、その際、最表層として銅もしくはその合金をめっきやその他の成膜方法で形成することができる。リードフレームは、通常、薄板などの形態で導体基材を入手し、プレス加工、エッチングなどによってリードフレームの形に加工することができる。リードフレーム１は、その表面に導電性皮膜（ここでは、Ｎｉめっき層）２を有している。導電性皮膜２は、図示されるように、リードフレーム１の外周を実質的に覆うように形成されている。また、リードフレーム１は、ワイヤボンディング用に銀めっき層３を備えている。なお、図示していないが、図示の半導体パッケージ１０の場合、リードフレーム１と組み合わせてヒートスプレッダーを配置し、より高い放熱性を得ることもでき、そのような場合、ヒートスプレッダーを絶縁性の樹脂９で封止する際の密着性を高めるため、ヒートスプレッダーの表面に本発明の粗面めっき層を有利に適用することができる。   FIG. 1 is a cross-sectional view of a semiconductor package using a lead frame (conductor base) as a package component of the present invention. In the semiconductor package 10 shown in the figure, the lead frame 1 may be substantially made of copper or an alloy thereof, otherwise it is substantially made of a non-copper-based metal, and the outermost layer is made of copper or its It may be made of an alloy. In the latter case, for example, an iron-nickel (FeNi) alloy or the like can be used as the non-copper alloy, and at that time, copper or an alloy thereof is formed by plating or other film forming methods as the outermost layer. Can do. For the lead frame, a conductor base material is usually obtained in the form of a thin plate and can be processed into the shape of the lead frame by pressing, etching or the like. The lead frame 1 has a conductive film (here, Ni plating layer) 2 on its surface. As shown in the drawing, the conductive film 2 is formed so as to substantially cover the outer periphery of the lead frame 1. Further, the lead frame 1 includes a silver plating layer 3 for wire bonding. Although not shown, in the case of the semiconductor package 10 shown in the figure, a heat spreader can be arranged in combination with the lead frame 1 to obtain higher heat dissipation. In such a case, the heat spreader is replaced with an insulating resin. In order to improve the adhesion at the time of sealing with 9, the rough surface plating layer of the present invention can be advantageously applied to the surface of the heat spreader.

リードフレーム１には、その所定の位置に半導体素子５が搭載される。図示しないが、リードフレーム１と半導体素子５の接合には、任意の接合媒体（例えば、接着シート、ダイボンディング材など）を使用するのが一般的である。半導体素子５は、例えばＩＣチップ、ＬＳＩチップなどである。図示の例では１個の半導体素子５が搭載されているが、必要なら、２個もしくはそれ以上の半導体素子を搭載してもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。すなわち、本発明の実施において、半導体素子の種類等は特に限定されるものではない。   A semiconductor element 5 is mounted on the lead frame 1 at a predetermined position. Although not shown in the drawing, an arbitrary joining medium (for example, an adhesive sheet, a die bonding material, etc.) is generally used for joining the lead frame 1 and the semiconductor element 5. The semiconductor element 5 is, for example, an IC chip or an LSI chip. In the illustrated example, one semiconductor element 5 is mounted. However, if necessary, two or more semiconductor elements may be mounted. Further, any active element or passive element may be mounted instead of or in combination with such a semiconductor element. That is, in the practice of the present invention, the type of semiconductor element and the like are not particularly limited.

半導体素子５は、その外部接続端子（図示せず）がリードフレーム１の銀めっき層３とボンディングワイヤ８を介して接続される。ボンディングワイヤ８は、例えば金（Ａｕ）、アルミニウム（Ａｌ）などの細線からなる。また、必要ならば、図示のワイヤボンディング法に代えてフリップチップ（ＦＣ）法を使用して電気的接続を形成してもよい。   The semiconductor element 5 has an external connection terminal (not shown) connected to the silver plating layer 3 of the lead frame 1 via a bonding wire 8. The bonding wire 8 is made of a fine wire such as gold (Au) or aluminum (Al). Further, if necessary, the electrical connection may be formed by using a flip chip (FC) method instead of the wire bonding method shown in the drawing.

図示の半導体パッケージ１０では、半導体素子５の搭載部も含めて、リードフレーム１の実質的に全部（半導体パッケージの機能部）が絶縁性の樹脂９で封止されており、リードフレーム１の両端部、すなわち、外部リード部のみが露出している。すなわち、図示の半導体パッケージ１０の場合、リードフレーム１の実質的に全部が本発明でいう「（樹脂）被覆面」を構成している。封止樹脂９は、半導体パッケージ１０を外部の水分や衝撃などから保護する働きがあり、本発明の範囲を損なわない限り、任意の絶縁性樹脂を包含する。適当な封止樹脂としては、以下に列挙するものに限定されるわけではないけれども、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、塩化ビニル樹脂などを挙げることができる。   In the illustrated semiconductor package 10, substantially all of the lead frame 1 (the functional part of the semiconductor package) including the mounting portion of the semiconductor element 5 is sealed with an insulating resin 9, and both ends of the lead frame 1 are sealed. Only the portion, that is, the external lead portion is exposed. That is, in the case of the semiconductor package 10 shown in the figure, substantially all of the lead frame 1 constitutes the “(resin) coating surface” in the present invention. The sealing resin 9 has a function of protecting the semiconductor package 10 from external moisture and impact, and includes any insulating resin as long as the scope of the present invention is not impaired. Suitable sealing resins are not limited to those listed below, but include epoxy resins, polyimide resins, phenol resins, vinyl chloride resins, and the like.

リードフレーム１の導電性皮膜（Ｎｉめっき層）２は、図１の線分II−IIにそった部分拡大図である図２から理解されるように、その封止樹脂９の側において粗面化された表面プロファイルを有している。すなわち、リードフレーム１とその上方の導電性皮膜（粗面めっき層；Ｎｉめっき層）２ｂを拡大して示す図３に示されるように、粗面めっき層２ｂは、先の尖った針状突起１２をランダムに有している。針状突起１２は、粗面めっき層２ｂの表面において、間断なく分布していることが好ましい。また、接合面積の増加と高められたアンカー効果に基づく界面のせん断強度の増加を確実に得るため、極端にランダムに分布するのを避けることが好ましい。通常三角形の断面で形成される針状突起１２の高さも、ほぼ一定であることが好ましく、粗面めっき層２ｂの構成やめっき条件などによって変動はあるというものの、通常、約０．２〜３μｍの範囲であるのが好ましい。また、針状突起１２の高さを表面粗さＲａで表すと、約５０ｎｍ以上であるのが好ましい。図示の例の場合、導電性皮膜（粗面めっき層）２は、リードフレーム１の表面に直接的に形成されているけれども、必要ならば、リードフレーム１と導電性皮膜２の間に任意の下地層、例えばめっき層を介在させてもよい。   The conductive film (Ni plating layer) 2 of the lead frame 1 is roughened on the side of the sealing resin 9 as can be understood from FIG. 2 which is a partially enlarged view along the line II-II in FIG. It has a surface profile that is That is, as shown in FIG. 3 showing an enlarged view of the lead frame 1 and the conductive film (rough surface plating layer; Ni plating layer) 2b thereabove, the rough surface plating layer 2b has a sharp needle-like protrusion. 12 at random. The acicular protrusions 12 are preferably distributed without interruption on the surface of the rough plating layer 2b. It is also preferable to avoid an extremely random distribution in order to reliably obtain an increase in the shear strength of the interface based on an increase in the bonding area and an enhanced anchor effect. Usually, the height of the needle-like protrusions 12 formed in a triangular cross section is preferably substantially constant, and although it varies depending on the configuration of the rough surface plating layer 2b and plating conditions, it is usually about 0.2 to 3 μm. It is preferable that it is the range of these. Moreover, when the height of the needle-like protrusion 12 is represented by the surface roughness Ra, it is preferably about 50 nm or more. In the case of the illustrated example, the conductive film (rough surface plating layer) 2 is formed directly on the surface of the lead frame 1, but if necessary, any conductive film (rough surface plating layer) is provided between the lead frame 1 and the conductive film 2. An underlayer such as a plating layer may be interposed.

リードフレーム１の被覆面に導電性皮膜として形成された粗面めっき層２は、その上にさらに追加の層を有していることが好ましい。好適な追加の層として、図４に示すような表面層、好ましくは表面めっき層６ｂを挙げることができる。なお、図では片面のみが示されているが、図２から理解されるように、表面めっき層は、もしも形成される場合、リードフレーム１の表裏両面（そしてさらに、側面）に形成されるのが一般的である。表面めっき層の膜厚は、所望とする効果などに応じて広い範囲で変更することができるというものの、通常、約０．００５〜１μｍの範囲であり、好ましくは、約０．０１〜０．０５μｍの範囲である。   The rough surface plating layer 2 formed as a conductive film on the coated surface of the lead frame 1 preferably further has an additional layer thereon. As a suitable additional layer, a surface layer as shown in FIG. 4, preferably a surface plating layer 6 b can be mentioned. Although only one side is shown in the figure, as understood from FIG. 2, the surface plating layer is formed on both the front and back surfaces (and further on the side surfaces) of the lead frame 1 if formed. Is common. Although the film thickness of the surface plating layer can be changed in a wide range according to the desired effect and the like, it is usually in the range of about 0.005 to 1 μm, preferably about 0.01 to 0.00. The range is 05 μm.

表面めっき層は、下地である粗面めっき層２ｂの針状突起１２のプロファイルを正確に再現する必要があり、したがって、突起複製に好適なめっき法で、かつそれに必要なめっき厚で形成することが好ましい。例えば、表面めっき層は、金、銀、銅、パラジウム、ニッケル、すず、クロムなどやその合金からめっき法によって有利に形成することができる。めっき法は、常用の手法に従って実施することができる。   The surface plating layer needs to accurately reproduce the profile of the needle-like protrusion 12 of the rough surface plating layer 2b, which is the base, and therefore should be formed by a plating method suitable for protrusion replication and with a plating thickness required for it. Is preferred. For example, the surface plating layer can be advantageously formed by plating from gold, silver, copper, palladium, nickel, tin, chromium, or an alloy thereof. The plating method can be performed according to a conventional method.

別法によれば、粗面めっき層を熱的もしくは化学的及び（又は）電気化学的手法によって酸化して、目的とする表面めっき層を形成してもよい。表面めっき層の形成に用いられる酸化法は、特に限定されるものではなく、一例を示すと、黒化処理液を使用した酸化法を挙げることができる。黒化処理液は、強アルカリ化合物及び酸化剤を主成分として含有し、例えば、次のような組成を有することができる。   According to another method, the target surface plating layer may be formed by oxidizing the rough surface plating layer by thermal, chemical and / or electrochemical techniques. The oxidation method used for forming the surface plating layer is not particularly limited, and an example is an oxidation method using a blackening treatment solution. The blackening treatment liquid contains a strong alkali compound and an oxidizing agent as main components, and can have, for example, the following composition.

亜塩素酸ナトリウム（ＮａＣｌＯ２） ５〜１００ｇ／Ｌ
水酸化ナトリウム（ＮａＯＨ） ５〜６０ｇ／Ｌ
リン酸三ナトリウム（Ｎａ３ＰＯ４） ０〜２００ｇ／Ｌ Sodium chlorite (NaClO 2 ) 5-100 g / L
Sodium hydroxide (NaOH) 5-60g / L
Trisodium phosphate (Na 3 PO 4 ) 0-200 g / L

このような黒化処理液は、例えば、次のような処理条件で使用することができる。
浴温 約５０〜１００℃
処理時間 約５秒間〜約５分間
電流密度 約０〜１０Ａ／ｄｍ２ Such a blackening treatment liquid can be used, for example, under the following treatment conditions.
Bath temperature about 50-100 ° C
Processing time: about 5 seconds to about 5 minutes Current density: about 0-10 A / dm 2

本発明による半導体パッケージは、図１を参照して先に説明した半導体パッケージ１０以外の半導体パッケージも包含する。本発明の半導体パッケージは、本発明の範囲でいろいろな形態を有することができ、その典型例を図５、図８及び図９を参照して以下に説明する。   The semiconductor package according to the present invention includes a semiconductor package other than the semiconductor package 10 described above with reference to FIG. The semiconductor package of the present invention can have various forms within the scope of the present invention, and typical examples thereof will be described below with reference to FIGS.

図５は、本発明による半導体パッケージの好ましい１形態を示した断面図である。図示の半導体パッケージ１０は、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージと呼ばれるもので、リードフレーム１の外部リード１ａとダイパッド１ｂの裏面が、封止樹脂９の表面に露出している。すなわち、リードフレーム１は、外部に露出した非被覆面と、封止樹脂９に接した被覆面とを同時に有している。ダイパッド１ｂに搭載された半導体素子５は、その外部接続端子（図示せず）が外部リード１ａの銀めっき層（図示せず）とボンディングワイヤ（Ａｕワイヤ）８を介して接続される。   FIG. 5 is a cross-sectional view showing a preferred embodiment of a semiconductor package according to the present invention. The illustrated semiconductor package 10 is called a QFN (Quad Flat Non-leaded) package. The external leads 1 a of the lead frame 1 and the back surfaces of the die pads 1 b are exposed on the surface of the sealing resin 9. That is, the lead frame 1 has an uncoated surface exposed to the outside and a coated surface in contact with the sealing resin 9 at the same time. The semiconductor element 5 mounted on the die pad 1b has its external connection terminal (not shown) connected to a silver plating layer (not shown) of the external lead 1a via a bonding wire (Au wire) 8.

図示のＱＦＮパッケージ１０の場合、そのリードフレーム１は、図６に模式的に示す構成を有している。リードフレーム１は、銅からなる導体基材からなり、その封止樹脂の側の面に、先に具体的に説明した粗面めっき層（ここでは、Ｎｉめっき層）２ｂを所定の膜厚で有している。また、リードフレーム１の、ＱＦＮパッケージ１０の外側に位置する面には、平滑面めっき層（ここでは、Ｎｉめっき層）７ａが所定の膜厚で形成されている。   In the case of the illustrated QFN package 10, the lead frame 1 has a configuration schematically shown in FIG. The lead frame 1 is made of a conductor base material made of copper, and the rough surface plating layer (here, Ni plating layer) 2b specifically described above is formed on the surface of the sealing resin side with a predetermined film thickness. Have. Further, a smooth surface plating layer (here, Ni plating layer) 7a is formed with a predetermined film thickness on the surface of the lead frame 1 located outside the QFN package 10.

図５に示したＱＦＮパッケージ１０では、図６に示したリードフレーム１に代えて、図７に模式的に示すような別のリードフレームを使用することもできる。図示のリードフレーム１は、平滑面めっき層７ａと同じ平滑面めっき層７ｂを封止樹脂９の側にも有することを特徴とする。すなわち、このＱＦＮパッケージ１０の場合、リードフレーム１の両面にそれぞれ平滑面めっき層７ａ及び７ｂを形成した後、片面のみに粗面めっき層（Ｎｉめっき層）２ｂを選択的に形成することができる。   In the QFN package 10 shown in FIG. 5, instead of the lead frame 1 shown in FIG. 6, another lead frame as schematically shown in FIG. 7 can be used. The illustrated lead frame 1 has the same smooth surface plating layer 7b as the smooth surface plating layer 7a on the sealing resin 9 side. That is, in the case of the QFN package 10, after the smooth surface plating layers 7a and 7b are formed on both surfaces of the lead frame 1, the rough surface plating layer (Ni plating layer) 2b can be selectively formed only on one surface. .

図８は、本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。図示の半導体パッケージ１０の場合、リードフレーム１に接着テープ１３を介してアルミニウム製の放熱板（ヒートシンクともいう）４が接合され、さらにその放熱板４の上に半導体素子５が搭載されている。放熱板４は、アルミニウム以外に、銅やその他の高伝熱性金属材料から形成することができる。放熱板４に搭載された半導体素子５は、その外部接続端子（図示せず）がリードフレーム１の銀めっき層（図示せず）とボンディングワイヤ（Ａｕワイヤ）８を介して接続されている。   FIG. 8 is a cross-sectional view showing another preferred embodiment of the semiconductor package according to the present invention. In the case of the illustrated semiconductor package 10, an aluminum heat sink (also referred to as a heat sink) 4 is bonded to the lead frame 1 via an adhesive tape 13, and a semiconductor element 5 is mounted on the heat sink 4. The heat radiating plate 4 can be made of copper or other highly heat-conductive metal material in addition to aluminum. The semiconductor element 5 mounted on the heat sink 4 has its external connection terminal (not shown) connected to a silver plating layer (not shown) of the lead frame 1 via a bonding wire (Au wire) 8.

図示の半導体パッケージ１０において、リードフレーム１の実質的に全体と放熱板４の片面が封止樹脂９によって封止されており、従って、放熱板４の裏面のみが、封止樹脂９の表面に露出している。すなわち、この半導体パッケージ１０の場合には、リードフレーム１だけでなく、放熱板４にもまた本発明を適用することができる。リードフレーム１が、封止樹脂９に接した被覆面を有し、かつ放熱板４が、外部に露出した非被覆面と、封止樹脂９に接した被覆面とを同時に有しているからである。リードフレーム１と放熱板４の被覆面に本発明に従い粗面めっき層が形成され、かつ放熱板４の非被覆面に本発明に従い平滑面めっき層が形成されている。   In the illustrated semiconductor package 10, substantially the entire lead frame 1 and one side of the heat sink 4 are sealed with the sealing resin 9. Therefore, only the back surface of the heat sink 4 is on the surface of the sealing resin 9. Exposed. That is, in the case of this semiconductor package 10, the present invention can be applied not only to the lead frame 1 but also to the heat sink 4. The lead frame 1 has a coated surface in contact with the sealing resin 9, and the heat radiating plate 4 has an uncoated surface exposed to the outside and a coated surface in contact with the sealing resin 9 at the same time. It is. A rough surface plating layer is formed on the coated surface of the lead frame 1 and the heat sink 4 according to the present invention, and a smooth surface plated layer is formed on the uncoated surface of the heat sink 4 according to the present invention.

図９は、本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。図示の半導体パッケージ１０の場合、回路基板１５の上に金（Ａｕ）バンプ１７を介して半導体素子５がフリップチップ（ＦＣ）接続され、さらに封止樹脂９で封止されている。また、回路基板１５には、はんだボール１８が外部接続端子として取り付けられている。さらに、半導体素子５の放熱のため、銅もしくは銅合金製の放熱板（ヒートスラグともいう）１４が回路基板１５及び半導体素子５の背面に接合されている。放熱板１４は、半導体素子５を収納するため、図示のように凹部が加工されている。放熱板１４と回路基板１５は接着剤層（ポリイミドテープ）１６によって接合されており、この部分に本発明を適用することができる。すなわち、放熱板１４と回路基板１５の接合面をそれぞれ被覆面とし、本発明に従い粗面めっき層から形成する。さらに、放熱板１４の外面を非被覆面とし、平滑面めっき層から形成する。   FIG. 9 is a sectional view showing another preferred embodiment of the semiconductor package according to the present invention. In the case of the illustrated semiconductor package 10, the semiconductor element 5 is flip-chip (FC) connected to the circuit board 15 via gold (Au) bumps 17 and further sealed with a sealing resin 9. Further, solder balls 18 are attached to the circuit board 15 as external connection terminals. Further, a heat radiating plate (also referred to as a heat slug) 14 made of copper or a copper alloy is bonded to the circuit board 15 and the back surface of the semiconductor element 5 for heat dissipation of the semiconductor element 5. The heat radiating plate 14 has a recessed portion as illustrated in order to accommodate the semiconductor element 5. The heat sink 14 and the circuit board 15 are joined by an adhesive layer (polyimide tape) 16, and the present invention can be applied to this portion. That is, the joining surfaces of the heat sink 14 and the circuit board 15 are respectively covered surfaces, and are formed from the rough plating layer according to the present invention. Further, the outer surface of the heat radiating plate 14 is formed as a non-coated surface and is formed from a smooth surface plating layer.

本発明の実施において、パッケージ部品の導電性皮膜は、上記したように、めっき法によって有利に形成することができ、特に電解めっき法が好適である。電解めっき法によって粗面めっき層や平滑面めっき層を形成する場合、常用のめっき法及びめっき処理装置を任意に使用して本発明を実施することができる。
例えば、それぞれニッケルからなる粗面めっき層及び平滑面めっき層は、図１０及び図１１に模式的に示すようなめっき処理装置を使用して有利に実施することができる。 In the practice of the present invention, as described above, the conductive film of the package component can be advantageously formed by a plating method, and an electrolytic plating method is particularly suitable. When forming a rough surface plating layer or a smooth surface plating layer by an electrolytic plating method, the present invention can be carried out using any conventional plating method and plating apparatus.
For example, the rough surface plating layer and the smooth surface plating layer each made of nickel can be advantageously implemented using a plating apparatus as schematically shown in FIGS.

図１０を参照すると、めっき処理装置５０は、処理槽５１と処理液（ニッケルめっき浴）５２とからなる。処理液５２は、上記したように、形成対象のめっき層にあわせて最適な組成を有することができる。処理槽５１に浸漬されたリードフレーム等の導体基材（パッケージ部品の前駆体）１は、付属の案内ローラー（図示せず）によって矢印方向に搬送可能である。処理液５２は、例えばそれが塩化ニッケルめっき浴である場合、常温で保持され、また、導体基材１の滞留時間は、約１５秒間〜約３０分間である。また、処理槽５１は、電解めっきのため、整流器５６に接続された２枚の白金電極板（＋）５４及び５５を備えている。白金電極板に代えて、ニッケルチップを使用することもできる。さらに、導体基材１も整流器５６から給電されている。   Referring to FIG. 10, the plating apparatus 50 includes a processing tank 51 and a processing liquid (nickel plating bath) 52. As described above, the treatment liquid 52 can have an optimal composition in accordance with the plating layer to be formed. A conductor base material (a precursor of package parts) 1 such as a lead frame immersed in the processing tank 51 can be conveyed in the direction of the arrow by an attached guide roller (not shown). For example, when the treatment liquid 52 is a nickel chloride plating bath, the treatment liquid 52 is held at room temperature, and the residence time of the conductor base material 1 is about 15 seconds to about 30 minutes. Moreover, the processing tank 51 is provided with two platinum electrode plates (+) 54 and 55 connected to a rectifier 56 for electrolytic plating. A nickel chip can be used instead of the platinum electrode plate. Further, the conductor base 1 is also supplied with power from the rectifier 56.

図１０のめっき処理装置５０は、粗面めっき層又は平滑面めっき層を別々に形成する場合に有用である。例えば図６及び図７を参照して説明したように粗面めっき層と平滑面めっき層を同時に有する１枚の導体基材を形成する場合や、粗面めっき層及び平滑面めっき層のいずれか一方のみを有する１枚の導体基材を形成したい場合には、図１０のめっき処理装置５０を改造してこれを行うことができる。一般的には、非めっき面をメカニカルマスクやレジスト膜によって遮蔽する方法や、電解遮蔽方法を有利に使用することができる。非めっき面を遮蔽した状態で電解めっきを行うことによって、導体基材の露出面のみに選択的にめっきを析出させることができる。   The plating apparatus 50 of FIG. 10 is useful when forming a rough surface plating layer or a smooth surface plating layer separately. For example, as described with reference to FIG. 6 and FIG. 7, when forming one conductor base material having a rough surface plating layer and a smooth surface plating layer at the same time, or any of the rough surface plating layer and the smooth surface plating layer If it is desired to form one conductor base material having only one, this can be done by modifying the plating apparatus 50 of FIG. In general, a method of shielding the non-plated surface with a mechanical mask or a resist film or an electrolytic shielding method can be advantageously used. By performing electroplating in a state where the non-plated surface is shielded, plating can be selectively deposited only on the exposed surface of the conductor base material.

図１１は、電解遮蔽方法を実施するために図１０のめっき処理装置５０を改造した例である。本例の場合、１つの処理槽５１に２台の整流器５６ａ及び５６ｂを設置し、処理槽５１内に２つの電気回路を形成している。整流器５６ａに接続された一方の電気回路は、白金電極板（ニッケルチップでもよい）５５を備え、整流器５６ｂに接続された他方の電気回路は、図１０の白金電極板５４に代えて、ダミー電極板５７を備えている。ダミー電極板５７は、導体基材１の遮蔽面にニッケルめっきが析出するのを抑えるために配置されるもので、図示のように、導体基材１の裏面を通過したニッケルイオン（Ｎｉ＋）がダミー電極板５７の表面に選択的に析出可能である。この方法によって、導体基材１の片面のみに粗面めっき層を形成することが容易に可能である。 FIG. 11 shows an example in which the plating apparatus 50 of FIG. 10 is modified in order to implement the electrolytic shielding method. In the case of this example, two rectifiers 56 a and 56 b are installed in one processing tank 51, and two electric circuits are formed in the processing tank 51. One electric circuit connected to the rectifier 56a includes a platinum electrode plate (may be a nickel chip) 55, and the other electric circuit connected to the rectifier 56b is a dummy electrode instead of the platinum electrode plate 54 of FIG. A plate 57 is provided. The dummy electrode plate 57 is disposed in order to suppress nickel plating from being deposited on the shielding surface of the conductor base material 1, and nickel ions (Ni + ) that have passed through the back surface of the conductor base material 1 as shown in the figure. Can be selectively deposited on the surface of the dummy electrode plate 57. By this method, it is possible to easily form a rough surface plating layer only on one side of the conductor substrate 1.

次いで、本発明をその実施例を参照してさらに説明する。なお、以下の実施例では特に銅製リードフレームにＮｉめっきを異なるめっき条件で形成した例について本発明を説明するが、本発明は、これらの特定に例に限定されないことを理解されたい。   The invention will now be further described with reference to the examples. In the following examples, the present invention will be described with respect to examples in which Ni plating is formed on copper lead frames under different plating conditions. However, it should be understood that the present invention is not limited to these specific examples.

実施例１
粗面Ｎｉめっき層の形成：
微量の鉄（Ｆｅ）を含有する銅合金材（商品名「ＣＤＡ１９４」）をサンプルとして用意し、その片面に粗面Ｎｉめっき層を異なる膜厚で電解めっきし、下記の４種類のサンプルを作製した。 Example 1
Formation of rough surface Ni plating layer:
A copper alloy material (trade name “CDA194”) containing a small amount of iron (Fe) is prepared as a sample, and a rough surface Ni plating layer is electroplated with a different film thickness on one side to produce the following four types of samples. did.

サンプルＡ：膜厚０．５μｍ
サンプルＢ：膜厚１．０μｍ
サンプルＣ：膜厚３．０μｍ
サンプルＤ：膜厚５．０μｍ Sample A: film thickness 0.5 μm
Sample B: film thickness 1.0 μm
Sample C: film thickness 3.0 μm
Sample D: Film thickness 5.0 μm

本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。
塩化ニッケルめっき浴：
塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ｐＨ： 約４．５〜５．５
浴温： 常温（約２５℃）
陰極電流密度： 約１〜３Ａ／ｃｍ２ The composition and plating conditions of the electrolytic plating bath used in this example were as follows.
Nickel chloride plating bath:
Nickel chloride 75g / L
Sodium thiocyanate 15g / L
Ammonium chloride 30g / L
pH: about 4.5 to 5.5
Bath temperature: Room temperature (about 25 ° C)
Cathode current density: about 1 to 3 A / cm 2

無光沢の表面をもったサンプルＡ〜Ｄのそれぞれについて、
（Ａ）走査電子顕微鏡（ＳＥＭ、×１０，０００）による表面形態の観察、
（Ｂ）走査電子顕微鏡（ＳＥＭ、×５，０００）による断面状態の観察、及び
（Ｃ）原子間力顕微鏡（ＡＦＭ）による表面状態の解析
を行うとともに、平均表面粗さＲａも求めた。ＡＦＭは、測定範囲：１０μｍ２で実施した。これらの測定結果は、図１２〜図１５に示され、また、下記の第１表にまとめられている。 For each of samples A to D having a matte surface,
(A) Observation of surface morphology with a scanning electron microscope (SEM, × 10,000),
(B) Observation of the cross-sectional state with a scanning electron microscope (SEM, × 5,000) and analysis of the surface state with (C) atomic force microscope (AFM) were performed, and the average surface roughness Ra was also determined. AFM was performed in a measurement range: 10 μm 2 . These measurement results are shown in FIGS. 12 to 15 and are summarized in Table 1 below.

図１２…サンプルＡ（Ｎｉ膜厚：０．５μｍ）
図１３…サンプルＢ（Ｎｉ膜厚：１．０μｍ）
図１４…サンプルＣ（Ｎｉ膜厚：３．０μｍ）
図１５…サンプルＤ（Ｎｉ膜厚：５．０μｍ） Fig. 12 Sample A (Ni film thickness: 0.5 μm)
FIG. 13 Sample B (Ni film thickness: 1.0 μm)
FIG. 14 ... Sample C (Ni film thickness: 3.0 μm)
FIG. 15 ... Sample D (Ni film thickness: 5.0 μm)

これらの測定結果から理解されるように、粗面Ｎｉめっき層は、膜厚が増加すればするほど針状突起の形成及び表面粗さが顕著となり、表面積も増大する。   As understood from these measurement results, as the thickness of the rough Ni plating layer increases, the formation of needle-like protrusions and surface roughness become more remarkable, and the surface area also increases.

実施例２
平滑面Ｎｉめっき層の形成：
微量の鉄（Ｆｅ）を含有する銅合金材（商品名「ＣＤＡ１９４」）をサンプルとして用意し、その片面に平滑面Ｎｉめっき層を異なる膜厚で電解めっきし、下記の４種類のサンプルを作製した。 Example 2
Formation of smooth surface Ni plating layer:
A copper alloy material (trade name “CDA194”) containing a small amount of iron (Fe) is prepared as a sample, and a smooth surface Ni plating layer is electroplated with a different film thickness on one side to produce the following four types of samples. did.

サンプルＩ：膜厚０．５μｍ
サンプルII：膜厚１．０μｍ
サンプルIII：膜厚３．０μｍ
サンプルIV：膜厚５．０μｍ Sample I: film thickness 0.5 μm
Sample II: Film thickness 1.0μm
Sample III: Film thickness 3.0μm
Sample IV: film thickness 5.0 μm

本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。スルファミン酸ニッケルめっき浴：
スルファミン酸ニッケル ３２０ｇ／Ｌ
硼酸 ３０ｇ／Ｌ
臭化ニッケル １０ｇ／Ｌ
ｐＨ： 約３．０〜４．０
浴温： 約３０〜５０℃
陰極電流密度： 約３〜３０Ａ／ｃｍ２ The composition and plating conditions of the electrolytic plating bath used in this example were as follows. Nickel sulfamate plating bath:
Nickel sulfamate 320g / L
Boric acid 30g / L
Nickel bromide 10g / L
pH: about 3.0 to 4.0
Bath temperature: about 30-50 ° C
Cathode current density: about 3 to 30 A / cm 2

半光沢の表面をもったサンプルＩ〜IVのそれぞれについて、
（Ａ）走査電子顕微鏡（ＳＥＭ、×１０，０００）による表面形態の観察、
（Ｂ）走査電子顕微鏡（ＳＥＭ、×５，０００）による断面状態の観察、及び
（Ｃ）原子間力顕微鏡（ＡＦＭ）による表面状態の解析
を行うとともに、平均表面粗さＲａも求めた。ＡＦＭは、測定範囲：１０μｍ２で実施した。これらの測定結果は、図１６〜図１９に示され、また、下記の第１表にまとめられている。 For each of samples I-IV with a semi-glossy surface,
(A) Observation of surface morphology with a scanning electron microscope (SEM, × 10,000),
(B) Observation of the cross-sectional state with a scanning electron microscope (SEM, × 5,000) and analysis of the surface state with (C) atomic force microscope (AFM) were performed, and the average surface roughness Ra was also determined. AFM was performed in a measurement range: 10 μm 2 . These measurement results are shown in FIGS. 16 to 19 and are summarized in Table 1 below.

図１６…サンプルＩ（Ｎｉ膜厚：０．５μｍ）
図１７…サンプルII（Ｎｉ膜厚：１．０μｍ）
図１８…サンプルIII（Ｎｉ膜厚：３．０μｍ）
図１９…サンプルIV（Ｎｉ膜厚：５．０μｍ） FIG. 16 ... Sample I (Ni film thickness: 0.5 μm)
Figure 17 Sample II (Ni film thickness: 1.0 μm)
Fig. 18 Sample III (Ni film thickness: 3.0 μm)
Fig. 19 Sample IV (Ni film thickness: 5.0 μm)

これらの測定結果から理解されるように、平滑面Ｎｉめっき層は、膜厚が増加したにもかかわらず表面粗さに顕著な変動は認められず、表面積も増大しない。   As understood from these measurement results, the smooth-surface Ni plating layer does not show a significant variation in the surface roughness and does not increase the surface area even though the film thickness increases.

上記第１表にまとめた測定結果から理解されるように、本発明に従ってパッケージ部品の両面に粗面めっき層を形成するかもしくは粗面めっき層と平滑面めっき層を組み合わせて形成した場合、パッケージ部品と封止樹脂、接着剤等との密着性を改善したり、パッケージ部品の表面におけるキズ、シミ等の発生を防止し、外観品質の向上を図ることができる。   As understood from the measurement results summarized in Table 1 above, when a rough plating layer is formed on both sides of a package component according to the present invention or a combination of a rough plating layer and a smooth plating layer is used, the package The adhesion between the component and the sealing resin, the adhesive, etc. can be improved, and the appearance quality can be improved by preventing the occurrence of scratches and spots on the surface of the package component.

パッケージ表面におけるキズの発生の防止は、図２０及び図２１から理解できるであろう。   The prevention of scratches on the package surface can be understood from FIGS.

上記のような手法に従ってリード状銅製リードフレームに平滑面Ｎｉめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを抑えるためにリード固定テープを貼付した。得られたリードフレームのＮｉめっき層の表面状態を顕微鏡（×５０）で観察したけれども、図２０（Ａ）に示すように、図３２（Ａ）で観察されたような擦りキズは認められず、また、電子顕微鏡（×２，０００）で拡大して観察もしたけれども、図２０（Ｂ）に示すように、Ｎｉめっき層の結晶状態に変化は認められなかった。同じリードフレームについて、別の部位のＮｉめっき層の表面状態を顕微鏡（×５０）で観察したけれども、図２１（Ａ）に示すように、図３３（Ａ）で観察されたような押えキズは認められず、また、電子顕微鏡（×２０，０００）で拡大して観察もしたけれども、図２１（Ｂ）に示すように、Ｎｉめっき層の結晶状態に変化は認められなかった。   After applying a smooth Ni plating layer to the lead-shaped copper lead frame according to the above-described method, the lead-like copper lead frame was cut into a sheet size for shipping, and a lead fixing tape was applied to suppress lead variation. Although the surface state of the Ni plating layer of the obtained lead frame was observed with a microscope (× 50), as shown in FIG. 20 (A), no scratch was observed as observed in FIG. 32 (A). In addition, although observed with an electron microscope (× 2,000), no change was observed in the crystal state of the Ni plating layer as shown in FIG. For the same lead frame, the surface state of the Ni plating layer in another part was observed with a microscope (× 50), but as shown in FIG. 21 (A), the presser flaw as observed in FIG. Although not observed, and also observed with an electron microscope (x20,000), the change in the crystal state of the Ni plating layer was not observed as shown in FIG.

実施例３
カップせん断強さの測定：
本例では、前記実施例１で作製したサンプルＡ〜Ｄ及び前記実施例２で作製したサンプルＩ〜IVについて、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層及び平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。 Example 3
Measurement of cup shear strength:
In this example, with respect to Samples A to D prepared in Example 1 and Samples I to IV prepared in Example 2, the cup shear strength was measured according to the procedure prescribed in SEMI standard G69-0996, The adhesion of the resin to the surface Ni plating layer and the smooth surface Ni plating layer was evaluated.

まず、図２２（Ａ）に示すような、高さｈ：３ｍｍ、底面直径ｄ１：３．５６８ｍｍ、上面直径ｄ２：３ｍｍ及び表面積：１０．２ｍｍ２の円錐台形カップ２１を、下記の２種類の封止樹脂：
封止樹脂Ａ…ＯＣＮタイプ（Ｎ社製）
封止樹脂Ｂ…ＢＮＬタイプ（Ｈ社製）
から成形した。カップ２１を図２２（Ｂ）に示すようにサンプル（リードフレーム）１の上に載置し、１７５℃で６時間にわたって加熱（ポストキュア）した。 First, a truncated cone-shaped cup 21 having a height h: 3 mm, a bottom diameter d 1 : 3.568 mm, a top diameter d 2 : 3 mm, and a surface area: 10.2 mm 2 as shown in FIG. Types of sealing resin:
Sealing resin A ... OCN type (manufactured by N company)
Sealing resin B ... BNL type (manufactured by Company H)
Molded from The cup 21 was placed on the sample (lead frame) 1 as shown in FIG. 22B and heated (post-cured) at 175 ° C. for 6 hours.

加熱によってカップ２１が硬化し、サンプル１上に成形後、図２２（Ｂ）に示すように、ゲージ（図示せず）をカップ２１に押し付けて矢印方向に移動させ、せん断強さを測定した。シェアテストは、ゲージの高さ５０μｍ、速度２００μｍ／秒、そしてシェアテスト温度室温（約２５℃）で行った。図２３は、封止樹脂Ａを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフであり、また、図２４は、封止樹脂Ｂを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。   The cup 21 was cured by heating, and after molding on the sample 1, as shown in FIG. 22B, a gauge (not shown) was pressed against the cup 21 and moved in the direction of the arrow, and the shear strength was measured. The shear test was performed at a gauge height of 50 μm, a speed of 200 μm / second, and a shear test temperature of room temperature (about 25 ° C.). FIG. 23 is a graph plotting the cup shear strength measured for each sample when the sealing resin A is used, and FIG. 24 is measured for each sample when the sealing resin B is used. It is the graph which plotted the cup shear strength.

実施例４
本例では、それぞれ３層構造をもった粗面Ｎｉめっき層及び平滑面Ｎｉめっき層に対する樹脂の密着性をカップせん断強さで評価した。 Example 4
In this example, the adhesiveness of the resin to the rough surface Ni plating layer and the smooth surface Ni plating layer each having a three-layer structure was evaluated by cup shear strength.

サンプルＩ−１〜Ｉ−７の作製：
前記実施例２に記載の手法に従って、銅合金材（商品名「ＣＤＡ１９４」）の片面に平滑面Ｎｉめっき層を異なる膜厚（０．３，０．５，０．７，１．０，１．２，１．５及び２．０μｍ）で電解めっきした。次いで、図２５（Ａ）に示すように、形成された平滑面Ｎｉめっき層の上に膜厚０．０５μｍのパラジウム（Ｐｄ）めっき層と膜厚０．００５μｍの金（Ａｕ）めっき層を順次形成した。Ａｕめっき層の表面は、Ｎｉめっき層と同様に平滑なままであった。 Preparation of samples I-1 to I-7:
According to the method described in Example 2, a smooth surface Ni plating layer is formed on one surface of a copper alloy material (trade name “CDA194”) with different film thicknesses (0.3, 0.5, 0.7, 1.0, 1). .2, 1.5 and 2.0 μm). Next, as shown in FIG. 25A, a 0.05 μm-thick palladium (Pd) plating layer and a 0.005 μm-thick gold (Au) plating layer are sequentially formed on the formed smooth surface Ni plating layer. Formed. The surface of the Au plating layer remained smooth like the Ni plating layer.

サンプルＡ−１〜Ａ−７の作製：
前記実施例１に記載の手法に従って、銅合金材（商品名「ＣＤＡ１９４」）の片面に粗面Ｎｉめっき層を異なる膜厚（０．３，０．５，０．７，１．０，１．２，１．５及び２．０μｍ）で電解めっきした。次いで、図２５（Ｂ）に示すように、形成された粗面Ｎｉめっき層の上に膜厚０．０５μｍのパラジウム（Ｐｄ）めっき層と膜厚０．００５μｍの金（Ａｕ）めっき層を順次形成した。Ａｕめっき層の表面は、Ｎｉめっき層の粗化面をそのまま再現していた。
カップせん断強さの測定： Preparation of Samples A-1 to A-7:
In accordance with the method described in Example 1, a rough Ni plating layer is formed on one surface of a copper alloy material (trade name “CDA194”) with different film thicknesses (0.3, 0.5, 0.7, 1.0, 1). .2, 1.5 and 2.0 μm). Next, as shown in FIG. 25B, a 0.05 μm-thick palladium (Pd) plating layer and a 0.005 μm-thick gold (Au) plating layer are sequentially formed on the formed rough Ni plating layer. Formed. The surface of the Au plating layer reproduced the roughened surface of the Ni plating layer as it was.
Measurement of cup shear strength:

上記のようにして作製したサンプルＩ−１〜Ｉ−７及びサンプルＡ−１〜Ａ−７について、前記実施例３と同様の手法でカップせん断強さを測定した。なお、本例では、ＢＮＬタイプの封止樹脂Ｂを使用して円錐台形カップを成形した。
まず、初期（ポストキュア直後）のサンプルＩ−１〜Ｉ−７を使用して、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。図２６は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。 With respect to Samples I-1 to I-7 and Samples A-1 to A-7 produced as described above, the cup shear strength was measured by the same method as in Example 3. In this example, a frustoconical cup was molded using BNL type sealing resin B.
First, using the samples I-1 to I-7 in the initial stage (immediately after the post-cure), the cup shear strength was measured according to the procedure prescribed in SEMI standard G69-0996, and the resin of the smooth surface Ni plating layer was measured. Adhesion was evaluated. FIG. 26 is a graph plotting the measured cup shear strength for each sample.

次いで、サンプルＩ−１〜Ｉ−７を、空気中で、３００℃のホットプレート上で１０秒間にわたってエージングした後、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。なお、エージング処理は、半導体パッケージの実際の作製を考慮して、はんだリフロー工程における高温処理を模擬したものである。図２７は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。   Samples I-1 to I-7 were then aged on a hot plate at 300 ° C. for 10 seconds in air, and then the cup shear strength was measured according to the procedure defined in SEMI standard G69-0996. The adhesion of the resin to the smooth surface Ni plating layer was evaluated. The aging process simulates the high temperature process in the solder reflow process in consideration of the actual production of the semiconductor package. FIG. 27 is a graph plotting the measured cup shear strength for each sample.

引き続いて、初期（ポストキュア直後）のサンプルＡ−１〜Ａ−７を使用して、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層に対する樹脂の密着性を評価した。図２８は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。   Subsequently, using the samples A-1 to A-7 in the initial stage (immediately after the post-cure), the cup shear strength was measured according to the procedure prescribed in SEMI standard G69-0996, and the resin for the rough Ni plating layer was measured. The adhesion was evaluated. FIG. 28 is a graph plotting the measured cup shear strength for each sample.

次いで、サンプルＡ−１〜Ａ−７を、空気中で、３００℃のホットプレート上で１０秒間にわたってエージングした後、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層に対する樹脂の密着性を評価した。図２９は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。   Samples A-1 to A-7 were then aged on a hot plate at 300 ° C. for 10 seconds in air, and then the cup shear strength was measured according to the procedure defined in SEMI standard G69-0996. The adhesion of the resin to the rough surface Ni plating layer was evaluated. FIG. 29 is a graph plotting the measured cup shear strength for each sample.

平滑面めっき層の測定結果を示す図２６及び図２７のグラフならびに粗面めっき層の測定結果を示す図２８及び図２９のグラフから理解されるように、粗面めっき層の場合、めっき層に対する樹脂の密着性は平滑面めっき層のそれよりもはるかに高く、エージングによってその密着性が顕著に低下することもない。   As can be understood from the graphs of FIGS. 26 and 27 showing the measurement results of the smooth surface plating layer and the graphs of FIGS. 28 and 29 showing the measurement results of the rough surface plating layer, in the case of the rough surface plating layer, The adhesiveness of the resin is much higher than that of the smooth surface plating layer, and the adhesiveness is not significantly reduced by aging.

１ パッケージ部品（リードフレーム）
２ 導電性皮膜
３ 銀めっき層
４ 放熱板
５ 半導体素子
８ ボンディングワイヤ
９ 封止樹脂
１０ 半導体パッケージ
１４ 放熱板
１５ 配線基板 1 Package parts (lead frame)
DESCRIPTION OF SYMBOLS 2 Conductive film 3 Silver plating layer 4 Heat sink 5 Semiconductor element 8 Bonding wire 9 Sealing resin 10 Semiconductor package 14 Heat sink 15 Wiring board

Claims (23)

半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品。 In a package component that is used for the configuration of a package on which a semiconductor element is mounted or other package, and is provided with a covering surface to be sealed with an insulating resin or to which an adhesive layer is applied at least on a part of the surface ,
The package component comprises a conductive base material and a conductive coating partially or entirely covering the surface thereof, and the conductive coating has a roughened surface profile on the coated surface. A package component comprising a rough plating layer. 前記パッケージ部品の実質的にすべての表面が、前記被覆面によって占有されており、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とする請求項１に記載のパッケージ部品。   The package component according to claim 1, wherein substantially all of the surface of the package component is occupied by the covering surface and comprises a rough surface plating layer having a roughened surface profile. . 前記パッケージ部品の表面が、前記絶縁性樹脂及び（又は）接着剤層の不存在において外部に露出される非被覆面を、前記被覆面とともに有しており、該非被覆面において、前記導電性皮膜が、平滑な表面プロファイルをもった平滑面めっき層からなることを特徴とする請求項１に記載のパッケージ部品。   The surface of the package component has an uncoated surface that is exposed to the outside in the absence of the insulating resin and / or the adhesive layer together with the coated surface, and the conductive coating is formed on the uncoated surface. The package component according to claim 1, wherein the package component comprises a smooth surface plating layer having a smooth surface profile. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なるめっき金属から形成されていることを特徴とする請求項３に記載のパッケージ部品。   The package component according to claim 3, wherein the rough plating layer on the covering surface and the smooth surface plating layer on the non-covering surface are formed of the same or different plating metals. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なる膜厚を有していることを特徴とする請求項３又は４に記載のパッケージ部品。   5. The package component according to claim 3, wherein the rough plating layer on the covering surface and the smooth surface plating layer on the non-covering surface have the same or different film thickness. 前記めっき金属が、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金からなることを特徴とする請求項４又は５に記載のパッケージ部品。   The package component according to claim 4 or 5, wherein the plating metal is made of nickel, copper, palladium, gold, silver, tin, chromium, or an alloy thereof. 前記導電性皮膜の粗面化された表面プロファイルが、めっき金属の針状結晶構造からなることを特徴とする請求項１〜６のいずれか１項に記載のパッケージ部品。   The package part according to any one of claims 1 to 6, wherein the roughened surface profile of the conductive film has a needle-like crystal structure of a plated metal. 前記めっき金属が、ニッケル、銅、パラジウム又はその合金からなることを特徴とする請求項７に記載のパッケージ部品。   The package component according to claim 7, wherein the plating metal is made of nickel, copper, palladium, or an alloy thereof. 前記被覆面において、前記導電性皮膜が、２層もしくはそれ以上の多層構造からなることを特徴とする請求項１〜８のいずれか１項に記載のパッケージ部品。   The package component according to claim 1, wherein the conductive film has a multilayer structure of two layers or more on the covering surface. 前記導電性皮膜の多層構造が、下記の群：
（１）導体基材上に順に形成された、平滑面めっき層及び粗面めっき層、
（２）導体基材上に順に形成された、粗面めっき層及び表面めっき層、及び
（３）導体基材上に順に形成された、平滑面めっき層、粗面めっき層及び表面めっき層、
から選ばれる一員であることを特徴とする請求項９に記載のパッケージ部品。 The multi-layer structure of the conductive film has the following group:
(1) A smooth surface plating layer and a rough surface plating layer, which are sequentially formed on a conductor substrate,
(2) Rough surface plating layer and surface plating layer formed in order on conductor base material, and (3) Smooth surface plating layer, rough surface plating layer and surface plating layer formed in order on conductor base material,
The package component according to claim 9, wherein the package component is a member selected from the group consisting of: 前記表面めっき層が、下地の粗面めっき層の粗面化された表面プロファイルを複製していることを特徴とする請求項１０に記載のパッケージ部品。   The package component according to claim 10, wherein the surface plating layer duplicates the roughened surface profile of the underlying rough surface plating layer. 前記表面めっき層が、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属から形成されていることを特徴とする請求項１１に記載のパッケージ部品。   12. The package component according to claim 11, wherein the surface plating layer is formed of a plating metal selected from the group consisting of gold, silver, copper, palladium, nickel, tin, chromium, or an alloy thereof. 前記表面めっき層が、下地のめっき層を酸化処理することにより粗面化させためっき層からなることを特徴とする請求項１０に記載のパッケージ部品。   The package component according to claim 10, wherein the surface plating layer is a plating layer roughened by oxidizing the underlying plating layer. 前記導体基材が、銅又は非銅系金属の合金もしくは化合物からなることを特徴とする請求項１〜１３のいずれか１項に記載のパッケージ部品。   The package component according to any one of claims 1 to 13, wherein the conductor base material is made of an alloy or a compound of copper or a non-copper metal. 前記非銅系金属が、アルミニウム又は鉄−ニッケルであることを特徴とする請求項１４に記載のパッケージ部品。   The package component according to claim 14, wherein the non-copper metal is aluminum or iron-nickel. リードフレーム、放熱板又はその組み合わせであることを特徴とする請求項１〜１５のいずれか１項に記載のパッケージ部品。   The package component according to claim 1, wherein the package component is a lead frame, a heat sink, or a combination thereof. 少なくとも１個の半導体素子を、請求項１〜１６のいずれか１項に記載のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージ。   A semiconductor package comprising at least one semiconductor element in combination with the package component according to claim 1. 前記パッケージ部品がリードフレームであり、該リードフレームの所定の位置に前記半導体素子が搭載され、絶縁性樹脂で封止されていることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein the package component is a lead frame, and the semiconductor element is mounted at a predetermined position of the lead frame and sealed with an insulating resin. 前記リードフレームの実質的に全部が前記絶縁性樹脂で封止されたパッケージであることを特徴とする請求項１８に記載の半導体パッケージ。   19. The semiconductor package according to claim 18, wherein substantially all of the lead frame is a package sealed with the insulating resin. 一部の表面が外部に露出した外部露出型放熱板をさらに有していることを特徴とする請求項１９に記載の半導体パッケージ。   The semiconductor package according to claim 19, further comprising an externally exposed heat radiating plate with a part of the surface exposed to the outside. 前記リードフレームの一部が外部に露出したパッケージであることを特徴とする請求項１８に記載の半導体パッケージ。   19. The semiconductor package according to claim 18, wherein a part of the lead frame is a package exposed to the outside. 前記パッケージ部品が放熱板であり、その一部の表面が外部に露出していることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein the package component is a heat sink, and a part of the surface is exposed to the outside. 前記半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して前記放熱板が接合されていることを特徴とする請求項２２に記載の半導体パッケージ。   The semiconductor package according to claim 22, wherein the semiconductor element is mounted on a wiring board, and the heat sink is bonded to the wiring board via an adhesive layer.
JP2011006363A 2011-01-14 2011-01-14 Package parts and semiconductor packages Expired - Fee Related JP5264939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011006363A JP5264939B2 (en) 2011-01-14 2011-01-14 Package parts and semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011006363A JP5264939B2 (en) 2011-01-14 2011-01-14 Package parts and semiconductor packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008211056A Division JP4698708B2 (en) 2008-08-19 2008-08-19 Package parts and semiconductor packages

Publications (2)

Publication Number Publication Date
JP2011071566A true JP2011071566A (en) 2011-04-07
JP5264939B2 JP5264939B2 (en) 2013-08-14

Family

ID=44016444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011006363A Expired - Fee Related JP5264939B2 (en) 2011-01-14 2011-01-14 Package parts and semiconductor packages

Country Status (1)

Country Link
JP (1) JP5264939B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199635A1 (en) * 2020-03-30 2021-10-07 ローム株式会社 Semiconductor device
US11569143B2 (en) 2018-07-27 2023-01-31 Tdk Corporation Electronic component package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6150938B2 (en) 2014-04-04 2017-06-21 三菱電機株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333853A (en) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd Integrated circuit package
JPS63157452A (en) * 1986-12-20 1988-06-30 Shinko Electric Ind Co Ltd Lead frame
JPH0453237A (en) * 1990-06-21 1992-02-20 Shinko Electric Ind Co Ltd Manufacture of semiconductor device
JPH1070224A (en) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ic lead frame material and production thereof
JP2001127229A (en) * 1999-11-01 2001-05-11 Nec Corp Lead frame and resin-sealed semiconductor device provided therewith

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333853A (en) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd Integrated circuit package
JPS63157452A (en) * 1986-12-20 1988-06-30 Shinko Electric Ind Co Ltd Lead frame
JPH0453237A (en) * 1990-06-21 1992-02-20 Shinko Electric Ind Co Ltd Manufacture of semiconductor device
JPH1070224A (en) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ic lead frame material and production thereof
JP2001127229A (en) * 1999-11-01 2001-05-11 Nec Corp Lead frame and resin-sealed semiconductor device provided therewith

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569143B2 (en) 2018-07-27 2023-01-31 Tdk Corporation Electronic component package
WO2021199635A1 (en) * 2020-03-30 2021-10-07 ローム株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP5264939B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP3841768B2 (en) Package parts and semiconductor packages
JP4698708B2 (en) Package parts and semiconductor packages
KR100819800B1 (en) Lead frame for semiconductor package
US7524702B2 (en) Conductor substrate, semiconductor device and production method thereof
US10325876B2 (en) Surface finish for wirebonding
JP3760075B2 (en) Lead frame for semiconductor packages
JP6493952B2 (en) Lead frame and manufacturing method thereof
JP6741356B1 (en) Lead frame
JP4628263B2 (en) Package component, manufacturing method thereof, and semiconductor package
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP6408431B2 (en) Lead frame, lead frame manufacturing method, and semiconductor device
JP5264939B2 (en) Package parts and semiconductor packages
JP6693642B2 (en) Lead frame
JP6733941B1 (en) Substrate for mounting semiconductor elements
JP6744020B1 (en) Lead frame
KR101663695B1 (en) Leadframe and semiconductor package thereof and manufacture method thereof
JPH10284666A (en) Electronic component device
TW200536095A (en) Ball grid array package structure, heat slug structure, and laser mark rework method
JP3346458B2 (en) Wiring board having semiconductor chip bonding leads and semiconductor device
KR101168414B1 (en) Leadframe and method of manufacturig same
JP4307473B2 (en) Conductor base material and semiconductor device manufacturing method
JP2006196920A (en) Conductor substrate, semiconductor device, and production method thereof
JPH04174546A (en) Manufacture of semiconductor lead frame

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees