JP3346458B2 - Wiring board having semiconductor chip bonding leads and semiconductor device - Google Patents
Wiring board having semiconductor chip bonding leads and semiconductor deviceInfo
- Publication number
- JP3346458B2 JP3346458B2 JP25306297A JP25306297A JP3346458B2 JP 3346458 B2 JP3346458 B2 JP 3346458B2 JP 25306297 A JP25306297 A JP 25306297A JP 25306297 A JP25306297 A JP 25306297A JP 3346458 B2 JP3346458 B2 JP 3346458B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- gold plating
- gold
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体チップ接合
用リードを有する配線基板および半導体装置に関し、特
に、アルミ電極とインナーリードとの接合強度の向上を
図った半導体チップ接合用リードを有する配線基板およ
び半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board having a semiconductor chip bonding lead and a semiconductor device, and more particularly to a wiring board having a semiconductor chip bonding lead for improving the bonding strength between an aluminum electrode and an inner lead. And a semiconductor device.
【０００２】[0002]
【従来の技術】従来のインナーリード（半導体チップ接
合用リード）を有する配線基板として、例えば、ＢＧＡ
（Ball Grid Array ）用配線基板およびＣＳＰ（Chip S
cale Package）用配線基板が知られている。ＢＧＡは、
半導体チップを搭載する配線基板に金属ボール端子を格
子状に配列したパッケージ構造を有するものである。Ｃ
ＳＰは、半導体チップを搭載する配線基板がチップとほ
ぼ同じ大きさのパッケージである。ＣＳＰ用配線基板
は、半導体チップを直接接続するものであり、マザーボ
ードと異なりインターポーザとも称せられている。これ
らの配線基板のインナーリードに施される金めっきの厚
さとしては、０．５μｍ以上〜１．５μｍ未満が標準化
されている。2. Description of the Related Art A conventional wiring board having inner leads (leads for joining semiconductor chips) is, for example, a BGA.
(Ball Grid Array) wiring board and CSP (Chip S)
A wiring board for a cale package is known. BGA is
It has a package structure in which metal ball terminals are arranged in a grid on a wiring board on which a semiconductor chip is mounted. C
The SP is a package in which a wiring board on which a semiconductor chip is mounted is approximately the same size as the chip. The CSP wiring board directly connects semiconductor chips, and is called an interposer unlike a motherboard. The thickness of the gold plating applied to the inner leads of these wiring boards is standardized to be 0.5 μm or more and less than 1.5 μm.
【０００３】インナーリードに金めっきを施すことによ
り、μＢＧＡ（USP5148265参照）のように半導体チップ
に形成されたアルミ電極（アルミパッド）に直接インナ
ーリードを接合する場合に、金とアルミの拡散反応によ
ってそれらを接続させることができる。また、金めっき
の厚さを上記範囲とすることにより、金の目付け重量を
低減してインターポーザの価格を低減することができ
る。[0003] By applying gold plating to the inner lead, when the inner lead is directly joined to an aluminum electrode (aluminum pad) formed on a semiconductor chip like μBGA (see US Pat. No. 5,148,265), a diffusion reaction between gold and aluminum occurs. They can be connected. Further, by setting the thickness of the gold plating within the above range, the weight per unit area of gold can be reduced and the price of the interposer can be reduced.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来の半導体
チップ接合用リードを有する配線基板によれば、インナ
ーリード上の金めっきの厚さが薄いと、高温における半
導体チップのアルミ電極と金との反応によって金／アル
ミの金属間化合物が成長し、接合強度が著しく低下す
る。これは、形成された金／アルミの金属間化合物が非
常に脆弱なために起こる現象である。例えば、金ワイヤ
とアルミパッドのボンディングでは、通常、拡散層が厚
さ７μｍ形成されると、接合強度が半減する。しかし、
銅箔に金めっきを施してなるインナーリード（金リー
ド）の場合には、金の厚さが限定されるため、接合層が
全部金属間化合物で占められてしまい、短期間で接合強
度が低下する。従って、金めっきの厚さが上記標準範囲
（０．５〜１．５μｍ）の上限付近で管理されている場
合は問題ないが、めっき厚さの薄い下限方向の範囲では
接合強度が急速に低くなり、信頼性の低下を招く。ま
た、金の結晶の粒径が小さいと、下地銅金属の拡散が促
進されて銅／アルミの金属間化合物が形成されるので、
さらに接合強度が低下する。However, according to the conventional wiring board having leads for joining semiconductor chips, if the thickness of the gold plating on the inner leads is small, the aluminum electrode of the semiconductor chip and the gold at high temperatures may not be connected. A gold / aluminum intermetallic compound grows by the reaction, and the bonding strength is significantly reduced. This is a phenomenon that occurs because the formed gold / aluminum intermetallic compound is very fragile. For example, when bonding a gold wire and an aluminum pad, if the diffusion layer is formed with a thickness of 7 μm, the bonding strength is reduced by half. But,
In the case of the inner lead (gold lead) made by plating copper foil with gold, the thickness of gold is limited, so the bonding layer is entirely occupied by the intermetallic compound, and the bonding strength is reduced in a short time I do. Therefore, there is no problem when the thickness of the gold plating is controlled in the vicinity of the upper limit of the standard range (0.5 to 1.5 μm), but the bonding strength rapidly decreases in the range of the thinner plating thickness in the lower limit direction. And lowers the reliability. Also, if the particle size of the gold crystal is small, the diffusion of the underlying copper metal is promoted and a copper / aluminum intermetallic compound is formed,
Further, the bonding strength is reduced.
【０００５】従って、本発明の目的は、所定の時間経過
後も半導体チップのアルミ電極とインナーリード間の必
要な接合強度を有し、信頼性の高い半導体チップ接合用
リードを有する配線基板および半導体装置を提供するこ
とにある。SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a wiring board and a semiconductor having a semiconductor chip bonding lead which has a required bonding strength between an aluminum electrode of a semiconductor chip and an inner lead even after a predetermined time has elapsed, and has high reliability. It is to provide a device.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体チップに形成されたアルミ電極に接
続されるインナーリードを備えた配線基板において、前
記インナーリードは、銅あるいは銅合金で形成され、こ
の上に金めっきが施され、前記金めっきは、１５０℃の
温度下に１０００時間放置された後、１０ｇ／リード以
上の接合強度を有し、前記アルミ電極と前記インナーリ
ードとが接合されるように１．５μｍ以上の厚さおよび
１．０μｍ以上の結晶粒径を有することを特徴とする半
導体チップ接合用リードを有する配線基板を提供する。In order to achieve the above object, the present invention provides a wiring board having inner leads connected to aluminum electrodes formed on a semiconductor chip, wherein the inner leads are made of copper or copper alloy. And gold plating is performed thereon, and the gold plating is performed at 150 ° C.
After standing at temperature for 1000 hours, 10 g / lead or less
It has a bonding strength of the above thickness and above 1.5μm to said aluminum electrode and said inner leads are bonded
Provided is a wiring board having a semiconductor chip bonding lead, which has a crystal grain size of 1.0 μm or more .
【０００７】本発明は、上記目的を達成するため、アル
ミ電極を有する半導体チップと、絶縁テープの第１の面
に形成され、前記アルミ電極と接合されるインナーリー
ドを有する配線層と、前記絶縁テープの第２の面にアレ
イ状に配置され、前記配線層とビアホールを介して接続
されたはんだボールとを備え、前記インナーリードは、
厚さが１．５μｍ以上および結晶粒径が１．０μｍ以上
の金めっきが施されていることを特徴とする半導体装置
を提供する。In order to achieve the above object, the present invention provides a semiconductor chip having aluminum electrodes, a wiring layer formed on a first surface of an insulating tape and having inner leads joined to the aluminum electrodes, A solder ball connected to the wiring layer via a via hole, the inner lead being disposed in an array on the second surface of the tape,
Provided is a semiconductor device, which is provided with gold plating having a thickness of 1.5 μm or more and a crystal grain size of 1.0 μm or more.
【０００８】[0008]
【発明の実施の形態】図１は、本発明の実施の形態に係
る半導体チップ接合用リードを有する配線基板を適用し
た半導体装置を示す。この半導体装置は、アルミ電極６
を有する半導体チップ１と、アルミ電極６に接続する配
線リード３が形成されたポリイミドフィルム４と、半導
体チップ１からの熱を放熱する放熱板８とを備える。ポ
リイミドフィルム４には、半導体チップ１を収納するた
めのデバイスホール４ａ、およびアレイ状のビアホール
７が形成されており、接着剤５によって放熱板８に接合
される。配線リード３には、ビアホール７に形成された
導電層７ａを介してはんだボール２が接続される。FIG. 1 shows a semiconductor device to which a wiring board having leads for bonding semiconductor chips according to an embodiment of the present invention is applied. This semiconductor device has an aluminum electrode 6
And a polyimide film 4 on which wiring leads 3 connected to the aluminum electrodes 6 are formed, and a radiator plate 8 for radiating heat from the semiconductor chip 1. A device hole 4 a for accommodating the semiconductor chip 1 and an array of via holes 7 are formed in the polyimide film 4, and the polyimide film 4 is joined to a heat sink 8 by an adhesive 5. The solder ball 2 is connected to the wiring lead 3 via a conductive layer 7 a formed in the via hole 7.
【０００９】配線リード３は、アルミ電極６に直接接続
するインナーリード３ａが銅あるいは銅合金で形成さ
れ、この上に、直接あるいはニッケル等の下地めっきの
上に金めっきが施されており、その金めっきの厚さを
１．５μｍ以上とし、かつ、金めっきの結晶粒径を１．
０μｍ以上とする。また、インナーリード３ａの金めっ
きは、９９．９９重量％以上の金の純度を有し、かつ、
ヌープ硬さ（ＩＳＯ４５４５〜４５４７（ＤＰ））が６
０以下にしている。In the wiring lead 3, an inner lead 3a directly connected to the aluminum electrode 6 is formed of copper or a copper alloy, and gold plating is applied directly or on a base plating of nickel or the like. The thickness of the gold plating is 1.5 μm or more, and the crystal grain size of the gold plating is 1.
0 μm or more. The gold plating of the inner lead 3a has a purity of gold of 99.99% by weight or more, and
Knoop hardness (ISO 4545-4547 (DP)) of 6
0 or less.
【００１０】上記構成の効果を表１を参照して説明す
る。The effects of the above configuration will be described with reference to Table 1.
【表１】 表１は、インナーリード３ａ上の金のめっき層が全部ア
ルミ／金の拡散層で占められてしまう時間を示す。[Table 1] Table 1 shows the time when the gold plating layer on the inner lead 3a is entirely occupied by the aluminum / gold diffusion layer.
【００１１】(1) インナーリード３ａ上の金めっきの厚
さを変えて加熱試験を行った結果、表１に示すように、
１５０℃の温度下に放置した場合に、金めっきの厚さが
０．５μｍと薄いときは、１５０時間で拡散が完了する
が、１．５μｍでは１２００時間、２．０μｍでは２４
００時間で拡散が完了する。従って、金めっき厚さを
１．５μｍ以上とすることにより、拡散が完了するまで
の時間が１２００時間以上となり、信頼性の高い半導体
装置を提供することができる。また、一般の民生機器
は、ＥＩＡＪ（日本電子機械工業会）規格の１５０℃の
高温放置試験で通常１０００時間が要求されているが、
このＥＩＡＪ規格にも容易に適合することができる。(1) As a result of performing a heating test by changing the thickness of the gold plating on the inner lead 3a, as shown in Table 1,
When left at a temperature of 150 ° C., when the thickness of the gold plating is as thin as 0.5 μm, diffusion is completed in 150 hours, but it is 1200 hours at 1.5 μm and 24 hours at 2.0 μm.
The diffusion is completed in 00 hours. Therefore, by setting the thickness of the gold plating to 1.5 μm or more, the time until the diffusion is completed becomes 1200 hours or more, and a highly reliable semiconductor device can be provided. In addition, general consumer equipment is usually required to be 1000 hours in a high-temperature storage test at 150 ° C. of EIAJ (Japan Electronic Machinery Manufacturers Association) standard.
It can be easily adapted to the EIAJ standard.
【００１２】(2) アルミの拡散については、アルミ上に
金ワイヤをボンディングして同様に加熱試験を行った結
果、拡散速度は金／アルミの１／１０程度であることが
判明した。従って、金めっきの結晶粒界を通して銅が急
速に粒界拡散浮上したとしても、銅とアルミの拡散反応
は、金／アルミに対して遅く、または時間的な遅れを伴
う。しかし、この実験の結果、銅とアルミの拡散反応に
よって得られる層は、薄くても金／アルミ／銅の３元系
の合金層になっており、銅が拡散した場合に、この部分
からも剥離することが明確になった。しかし、銅の拡散
は、金めっきの結晶粒径によっても影響され、金めっき
厚さが１．５μｍの場合に結晶粒径が１μｍでは、１５
０℃で４００時間加熱しても銅が拡散浮上しないが、
０．２５μｍの粒径では、２００時間程度でアルミの界
面に達することが確認された。従って、金めっきの結晶
粒径を１μｍ以上と大きくすることにより、銅の拡散を
防いで接合強度の低下を抑えることができ、信頼性の高
い半導体装置を提供することができる。(2) As for the diffusion of aluminum, a gold wire was bonded to aluminum and a similar heating test was conducted. As a result, it was found that the diffusion rate was about 1/10 of gold / aluminum. Therefore, even if copper rapidly floats through the grain boundaries of gold plating, the diffusion reaction between copper and aluminum is slow or has a time delay with respect to gold / aluminum. However, as a result of this experiment, the layer obtained by the diffusion reaction between copper and aluminum is a ternary alloy layer of gold / aluminum / copper even if it is thin. It became clear to peel off. However, the diffusion of copper is also affected by the crystal grain size of the gold plating.
Copper does not diffuse and float when heated at 0 ° C for 400 hours,
With a particle size of 0.25 μm, it was confirmed that the particles reached the aluminum interface in about 200 hours. Therefore, by increasing the crystal grain size of the gold plating to 1 μm or more, it is possible to prevent the diffusion of copper and suppress a decrease in bonding strength, thereby providing a highly reliable semiconductor device.
【００１３】なお、上記実施の形態では、ＢＧＡ構造の
半導体装置について説明したが、本発明は、ＣＳＰ構造
の半導体装置にも適用することができる。In the above embodiment, a semiconductor device having a BGA structure has been described. However, the present invention can be applied to a semiconductor device having a CSP structure.
【００１４】[0014]
＜実施例１＞図１に示す半導体装置の一製造方法につい
て説明する。<Embodiment 1> One method of manufacturing the semiconductor device shown in FIG. 1 will be described.
【００１５】まず、４００ピンのアルミ電極６を有する
半導体チップ１を用意する。このチップ１は、２．７μ
ｍの厚さを有する４００個のアルミ電極６がチップ１周
辺に１００μｍピッチで配置したものである。First, a semiconductor chip 1 having a 400-pin aluminum electrode 6 is prepared. This chip 1 is 2.7 μ
400 aluminum electrodes 6 having a thickness of m are arranged at a pitch of 100 μm around the chip 1.
【００１６】一方、接着剤５を貼り合わせたポリイミド
フィルム４を用意し、半導体チップ１を収納するための
デバイスホール４ａ、さらにはんだボール２を形成する
ビアホール７をパンチング金型で形成した後、この全面
に１８μｍ厚さの銅箔を貼り合わせる。On the other hand, a polyimide film 4 to which an adhesive 5 is adhered is prepared, and a device hole 4a for accommodating the semiconductor chip 1 and a via hole 7 for forming the solder ball 2 are formed by a punching die. A copper foil having a thickness of 18 μm is attached to the entire surface.
【００１７】この後、半導体チップ１が接続できるよう
にホトケミカルエッチング法により配線リード３を形成
し、さらに配線リード３に２．０μｍ厚さの金の電気め
っきを施す。半導体チップ１のアルミ電極６に接続する
配線リード３の部分のリード幅は５０μｍである。Thereafter, wiring leads 3 are formed by photochemical etching so that the semiconductor chip 1 can be connected, and the wiring leads 3 are electroplated with gold having a thickness of 2.0 μm. The lead width of the wiring lead 3 connected to the aluminum electrode 6 of the semiconductor chip 1 is 50 μm.
【００１８】金めっきには、半導体に使用されるヌープ
硬さ５０で純度９９．９９重量％の物性の得られる電気
めっき液（シアン化金カリューム浴）を用いた。この金
めっき液は、液中にタリューム（Ｔｌ）を結晶粒径調整
剤として１０ＰＰＭ程度含んでおり、このＴｌの濃度と
めっき電流密度によって、めっきの結晶粒径が制御でき
るようになっている。このめっき液を用いて電流密度
０．９Ａ／ＤＭ2 （平方デシメートル当たりの電流）で
金めっきを行い、めっき結晶粒径２．５μｍの金めっき
膜を２．０μｍの厚さに形成した。An electroplating solution (gold cyanide bath) having a Knoop hardness of 50 and a purity of 99.99% by weight, which is used for semiconductors, was used for gold plating. This gold plating solution contains about 10 PPM as a crystal grain size adjusting agent in the solution, and the crystal grain size of the plating can be controlled by the concentration of Tl and the plating current density. Using this plating solution, gold plating was performed at a current density of 0.9 A / DM 2 (current per square decimeter) to form a gold plating film having a plating crystal grain size of 2.5 μm and a thickness of 2.0 μm.
【００１９】このようにして形成した半導体チップ１と
配線テープを、通常のシングルポイントボンダーを用い
てアルミ電極６と配線リード３を接続して図１に示す半
導体装置を製造した。The semiconductor chip 1 and the wiring tape thus formed were connected to the aluminum electrode 6 and the wiring lead 3 by using a usual single point bonder to manufacture the semiconductor device shown in FIG.
【００２０】上述したようにして得られた半導体装置に
ついて、大気中１５０℃で１０００時間の高温放置試験
を行った結果、ボンディング接合強度は、初期値で１
３．０ｇ／リードであったものが、１０００時間経過後
では１１．０ｇ／リードの低下に止まった。一方、めっ
き条件を調整してめっき結晶粒径０．５μｍの配線テー
プを作成して同様の高温放置試験を行った結果、上記の
結果と同様の接合強度の低下に止まった。しかし、めっ
き厚さを１．０μｍの厚さに薄くした結果、結晶粒径が
２．５μｍでは５００時間経過で８．０ｇ／リードであ
ったものが、結晶粒径が０．５μｍでは５．０ｇ／リー
ドに低下した。The semiconductor device obtained as described above was subjected to a high-temperature storage test at 150 ° C. for 1000 hours in the air.
Although it was 3.0 g / lead, it decreased only to 11.0 g / lead after 1000 hours. On the other hand, a wiring tape having a plating crystal grain size of 0.5 μm was prepared by adjusting plating conditions, and a similar high-temperature storage test was performed. As a result, the same decrease in bonding strength as in the above results was observed. However, as a result of reducing the plating thickness to 1.0 μm, when the crystal grain size was 2.5 μm, it was 8.0 g / lead after 500 hours, but when the crystal grain size was 0.5 μm, it was 5. 0 g / lead.
【００２１】＜実施例２＞実施例１において、ニッケル
めっき下地２．０μｍを施してから、金めっきを同様に
行った。この場合には、金めっきの結晶粒径によらず銅
の接合界面への拡散を抑える効果があったが、金めっき
厚さが１．０μｍでは、高温放置５００時間で８．５ｇ
／リードに低下した。金めっき厚さが２．０μｍでは、
実施例１と同じく初期値が１３．０ｇ／リードであった
ものが、高温放置１０００時間経過で１１．０ｇ／リー
ドの接合強度の低下に止まった。<Example 2> In Example 1, gold plating was performed in the same manner as in Example 1, except that a nickel plating underlayer of 2.0 μm was applied. In this case, there was an effect of suppressing the diffusion of copper to the bonding interface irrespective of the crystal grain size of the gold plating. However, when the thickness of the gold plating was 1.0 μm, 8.5 g at 500 hours of high temperature standing.
/ Read. When the gold plating thickness is 2.0 μm,
Although the initial value was 13.0 g / lead as in Example 1, the bonding strength of 11.0 g / lead only dropped after 1000 hours of standing at high temperature.
【００２２】[0022]
【発明の効果】以上説明した通り、本発明によれば、イ
ンナーリード上の金めっきは、１５０℃の温度下に１０
００時間放置された後、１０ｇ／リード以上の接合強度
を有し、半導体チップのアルミ電極と接合されるように
１．５μｍ以上の厚さおよび１．０μｍ以上の結晶粒径
を有しているので、所定の時間経過後も半導体チップの
アルミ電極とインナーリード間の必要な接合強度を有
し、信頼性の高い半導体チップ接合用リードを有する配
線基板および半導体装置を提供することができる。As described above, according to the present invention, the gold plating on the inner lead is performed at a temperature of 150 ° C.
After standing for 00 hours, bonding strength of 10 g / lead or more
To be joined to the aluminum electrode of the semiconductor chip
Since it has a thickness of 1.5 μm or more and a crystal grain size of 1.0 μm or more, it has a necessary bonding strength between the aluminum electrode of the semiconductor chip and the inner lead even after a predetermined time has elapsed, and has a high reliability. A wiring board and a semiconductor device having high semiconductor chip bonding leads can be provided.
【図１】本発明の実施の形態に係る半導体チップ接合用
リードを有する配線基板を適用した半導体装置の構成図
である。FIG. 1 is a configuration diagram of a semiconductor device to which a wiring board having semiconductor chip bonding leads according to an embodiment of the present invention is applied.
１ 半導体チップ ２ はんだボール ３ 配線リード ３ａ インナーリード ４ ポリイミドフィルム ４ａ デバイスホール ５ 接着剤 ６ アルミ電極 ７ ビアホール ７ａ 導電層 ８ 放熱板 Reference Signs List 1 semiconductor chip 2 solder ball 3 wiring lead 3a inner lead 4 polyimide film 4a device hole 5 adhesive 6 aluminum electrode 7 via hole 7a conductive layer 8 heat sink
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 則夫 茨城県土浦市木田余町3550番地 日立電 線株式会社 システムマテリアル研究所 内 (56)参考文献 特開 平５−95075（ＪＰ，Ａ) 特開 平８−88245（ＪＰ，Ａ) 特開 平６−45396（ＪＰ，Ａ) 特開 平９−275125（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C25D 7/12 H01L 21/60 H01L 23/50 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Norio Okabe 3550 Kida Yomachi, Tsuchiura-shi, Ibaraki Hitachi Cable, Ltd. System Materials Research Laboratories (56) References JP-A-5-95075 (JP, A) JP-A-8-88245 (JP, A) JP-A-6-45396 (JP, A) JP-A-9-275125 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) C25D 7 / 12 H01L 21/60 H01L 23/50
Claims (6)
続されるインナーリードを備えた配線基板において、 前記インナーリードは、銅あるいは銅合金で形成され、
この上に金めっきが施され、 前記金めっきは、１５０℃の温度下に１０００時間放置
された後、１０ｇ／リード以上の接合強度を有し、前記
アルミ電極と前記インナーリードとが接合されるように
１．５μｍ以上の厚さおよび１．０μｍ以上の結晶粒径
を有することを特徴とする半導体チップ接合用リードを
有する配線基板。1. A wiring board having an inner lead connected to an aluminum electrode formed on a semiconductor chip, wherein the inner lead is formed of copper or a copper alloy,
Gold plating is applied on this, and the gold plating is left at a temperature of 150 ° C. for 1000 hours.
After that, it has a bonding strength of 10 g / lead or more so that the aluminum electrode and the inner lead are bonded.
A wiring board having semiconductor chip bonding leads, having a thickness of 1.5 μm or more and a crystal grain size of 1.0 μm or more .
金の純度を有する構成の請求項１記載の半導体チップ接
合用リードを有する配線基板。2. The method according to claim 1, wherein the gold plating is 99.99% by weight or more.
2. A wiring board having a semiconductor chip bonding lead according to claim 1, wherein the wiring board has a purity of gold .
した構成の請求項１記載の半導体チップ接合用リードを
有する配線基板。3. The wiring board according to claim 1, wherein said gold plating has a Knoop hardness of 60 or less .
めっきの上に前記金めっきが施された構成の請求項１記
載の半導体チップ接合用リードを有する配線基板。 4. The inner lead is made of a base such as nickel.
2. The wiring board having a semiconductor chip bonding lead according to claim 1 , wherein the gold plating is applied on the plating .
テープの第１の面に形成され、前記アルミ電極と接合さ
れるインナーリードを有する配線層と、前記絶縁テープ
の第２の面にアレイ状に配置され、前記配線層とビアホ
ールを介して接続されたはんだボールとを備え、前記イ
ンナーリードは、厚さが１．５μｍ以上および結晶粒径
が１．０μｍ以上の金めっきが施されていることを特徴
とする半導体装置。 5. A semiconductor chip having an aluminum electrode and an insulating chip
Formed on the first surface of the tape and joined to the aluminum electrode
Wiring layer having inner leads and insulating tape
Are arranged in an array on the second surface of
A solder ball connected via a
Inner leads have a thickness of 1.5μm or more and a grain size
Characterized by gold plating of 1.0 μm or more
Semiconductor device.
金の純度を有し、ヌープ硬さを６０以下とした構成の請
求項５記載の半導体装置。 6. The method according to claim 6, wherein the gold plating is at least 99.99% by weight.
It has a gold purity and a Knoop hardness of 60 or less.
The semiconductor device according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25306297A JP3346458B2 (en) | 1997-09-18 | 1997-09-18 | Wiring board having semiconductor chip bonding leads and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25306297A JP3346458B2 (en) | 1997-09-18 | 1997-09-18 | Wiring board having semiconductor chip bonding leads and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197483A JPH1197483A (en) | 1999-04-09 |
| JP3346458B2 true JP3346458B2 (en) | 2002-11-18 |
Family
ID=17245971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25306297A Expired - Fee Related JP3346458B2 (en) | 1997-09-18 | 1997-09-18 | Wiring board having semiconductor chip bonding leads and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346458B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112470297B (en) * | 2019-06-06 | 2022-09-06 | 新唐科技日本株式会社 | Semiconductor light emitting element and semiconductor light emitting device |
-
1997
- 1997-09-18 JP JP25306297A patent/JP3346458B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197483A (en) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841768B2 (en) | Package parts and semiconductor packages | |
| JPH08500469A (en) | Metal electronic package incorporating a multi-chip module | |
| JP4698708B2 (en) | Package parts and semiconductor packages | |
| US6759597B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPH11150135A (en) | Conductive paste of superior thermal conductivity and electronic device | |
| US7825501B2 (en) | High bond line thickness for semiconductor devices | |
| JP3475569B2 (en) | Package and manufacturing method thereof | |
| JP4628263B2 (en) | Package component, manufacturing method thereof, and semiconductor package | |
| US10651109B2 (en) | Selective plating of semiconductor package leads | |
| JP3346458B2 (en) | Wiring board having semiconductor chip bonding leads and semiconductor device | |
| JP3392992B2 (en) | Semiconductor package | |
| JP5264939B2 (en) | Package parts and semiconductor packages | |
| US7358617B2 (en) | Bond pad for ball grid array package | |
| JPH0616522B2 (en) | Copper alloy foil for tape carrier | |
| JPH01147836A (en) | Semiconductor device | |
| US10147697B1 (en) | Bond pad structure for semiconductor device packaging | |
| JP4881369B2 (en) | Manufacturing method of semiconductor device | |
| JPH03206633A (en) | Semiconductor device | |
| JP3288973B2 (en) | Semiconductor device, laminate, and module structure | |
| US20200020621A1 (en) | Selective Plating of Semiconductor Package Leads | |
| JP4123719B2 (en) | Tape carrier and semiconductor device using the same | |
| TWI280642B (en) | Leadframe and semiconductor package | |
| JPS6193654A (en) | Resin sealed type semiconductor device | |
| JP2675077B2 (en) | Lead frame for semiconductor device | |
| JPH0685102A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |