JPS6333853A - Integrated circuit package - Google Patents
Integrated circuit packageInfo
- Publication number
- JPS6333853A JPS6333853A JP17696386A JP17696386A JPS6333853A JP S6333853 A JPS6333853 A JP S6333853A JP 17696386 A JP17696386 A JP 17696386A JP 17696386 A JP17696386 A JP 17696386A JP S6333853 A JPS6333853 A JP S6333853A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- integrated circuit
- chip
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000465 moulding Methods 0.000 claims abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 11
- 239000000853 adhesive Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路パッケージに関する。[Detailed description of the invention] (Industrial application field) The present invention relates to integrated circuit packages.
（従来の技術および発明が解決しようとする問題点）
集積回路パッケージは、ＩＣチップ、このＩＣチップの
端子を外部に接続するための外部端子としてのリード部
、集積回路を機械的に支持するためのリードフレームお
よびＩＣチップとリードフレーム全体をモールド樹脂で
封止したハウジングとしてのパッケージからなっている
。(Prior Art and Problems to be Solved by the Invention) An integrated circuit package includes an IC chip, a lead portion as an external terminal for connecting the terminal of the IC chip to the outside, and a lead portion for mechanically supporting the integrated circuit. It consists of a package as a housing in which the entire lead frame, IC chip, and lead frame are sealed with molded resin.
かかる集積回路パッケージには、樹脂タイプのものとセ
ラミックタイプのものがあり、それぞれ一長一短がある
が、コスト的に見た場合には樹脂タイプのものが道かに
利用し易い。There are two types of such integrated circuit packages: resin type and ceramic type, each of which has advantages and disadvantages, but from a cost standpoint, resin type is the easiest to use.
しかしながら、樹脂タイプのものは通常端子のリード部
が集積回路の側方に出るため、いくつかの集積回路パフ
ケージを所定領域内に並置しようとする場合に実装密度
が上げられないという欠点があった。この点を出願人は
先にした特許出願（特願昭５８−１０１３１７号）に記
載の発明において解決したが、先に提供した集積回路パ
ッケージは、リードフレームとしてリードフレームの平
面に対し垂直方向に端子用の突起を設けたものまたは端
子となるべくリードフレーム自体を折り曲げ突部を設け
たものを用いているため、リードフレーム自体の加工と
ＩＣチップをリードフレームに装填する際に手間がかか
るという問題を生じた。However, the lead parts of the terminals of the resin type usually protrude to the side of the integrated circuit, which has the disadvantage that the packaging density cannot be increased when several integrated circuit puff cages are arranged side by side within a predetermined area. . The applicant solved this problem in the invention described in the earlier patent application (Japanese Patent Application No. 58-101317). The problem is that it takes time and effort to process the lead frame itself and load the IC chip into the lead frame, because the lead frame itself is provided with protrusions for terminals, or the lead frame itself is bent and provided with protrusions to serve as terminals. occurred.
（問題点を解決するための手段） 本発明は上記の点に鑑みてなされたものである。(Means for solving problems) The present invention has been made in view of the above points.
本発明者は、集積回路パッケージに用いられるリードフ
レームのＩＣチップと結線するリード部全面をモールド
樹脂の表面から露出させ端子とすれば、端子面は平面形
状をなし、量産性よく集積回路パッケージを製造できる
ことを見出して本発明をなし得たものである。The present inventor has discovered that if the entire surface of the lead part of a lead frame used in an integrated circuit package to be connected to an IC chip is exposed from the surface of the molded resin and used as a terminal, the terminal surface will have a planar shape and the integrated circuit package can be easily mass-produced. The present invention was achieved by discovering that it can be manufactured.
すなわち、本発明の集積回路パッケージは、リードフレ
ームのリード部にＩＣチップが結線された上で、モール
ド樹脂によりリードフレームとＩＣチップが封止されて
なる集積回路パッケージであって、前記リードフレーム
のリード部全面をモールド樹脂の表面に端子として露出
していることを特徴とする。That is, the integrated circuit package of the present invention is an integrated circuit package in which an IC chip is connected to the lead portion of a lead frame, and the lead frame and the IC chip are sealed with a molded resin. A feature is that the entire lead portion is exposed as a terminal on the surface of the molded resin.
以下、本発明を好ましい実施例を示す図面に基づいて説
明する。Hereinafter, the present invention will be explained based on drawings showing preferred embodiments.
第１図は本発明の集積回路パッケージに用いるリードフ
レーム１の一例を平面形状で示したものであり、パンケ
ージ単位のリードフレーム２ （図中の破線で囲まれて
いる部分）が複数形成されている。本発明に用いるリー
ドフレーム１としては、パッケージ単位のリードフレー
ム２が複数形成されているものを使用することが、製造
上望ましいが加工機の点で問題があればパッケージ単位
１つの形状のものであってもよい。FIG. 1 is a plan view showing an example of a lead frame 1 used in the integrated circuit package of the present invention, in which a plurality of lead frames 2 (encircled by broken lines in the figure) are formed for each pancage. There is. As the lead frame 1 used in the present invention, it is preferable to use one in which a plurality of lead frames 2 are formed for each package, but if there is a problem with the processing machine, it is preferable to use one that has a shape of one package unit. There may be.
リードフレーム２は、中央部にＩＣチップを設置するた
めのＩＣチンプマウント部２ａと、このマウント部２ａ
を取り囲んでいる８個のリード部２ｂから形成されてい
る。このリード部２ｂが後にモールド樹脂により封止さ
れた状態で樹脂表面、すなわちパッケージ表面から露出
して端子となるものであるが、その個数は特に８個に限
定されず、使用されるＩＣチップの機能に合わせて６個
でも幾らでもよい。また、その形状は、図示されている
ようにパッケージ端に位置する部分の幅り、が中央部に
位置する部分の幅Ｌ２より小さくすると、パンケージ化
した後、端子となるリード部２ｂが側面方向に脱落する
ことを防止できるという利点があるが、その形状は本実
施例の形状に限定されず、例えばテーパ状のものでもよ
い。しかし、モールド樹脂とリードフレームの接着性が
良好であれば同一幅のストレート形状のものでもよい。The lead frame 2 includes an IC chimp mount part 2a for installing an IC chip in the center, and this mount part 2a.
It is formed from eight lead parts 2b surrounding the lead part 2b. This lead portion 2b is later sealed with molded resin and exposed from the resin surface, that is, the package surface, and becomes a terminal, but the number is not particularly limited to eight, and it depends on the IC chip used. There may be as many as 6 pieces depending on the function. In addition, as shown in the figure, if the width of the part located at the edge of the package is smaller than the width L2 of the part located in the center, the lead part 2b that becomes the terminal will be moved in the side direction after being made into a pancage. However, its shape is not limited to the shape of this embodiment, and may be tapered, for example. However, as long as the adhesiveness between the mold resin and the lead frame is good, a straight shape with the same width may be used.
本発明に用いられるリードフレームｌの材質としては、
リードフレームに一般的に使用されているものを広く用
いることができ、例えば４２合金等の鉄系合金、ＫＬＦ
−５等の銅系合金、ＪＩＳのＳ ＵＳ３０４ 、Ｓ Ｕ
Ｓ３１６ 、Ｓ ＵＳ４１０．５ＵＳ４３０等のステン
レス鋼を用いることができる。The material of the lead frame l used in the present invention is as follows:
A wide range of materials commonly used for lead frames can be used, such as iron-based alloys such as 42 alloy, KLF
-5 etc. copper alloy, JIS S US304, S U
Stainless steel such as S316, SUS410.5US430, etc. can be used.
また、鉄系合金および銅系合金を用いた場合には、リー
ド部２ｂの端子面となる面、すなわちＩＣチップの設置
面と逆面に腐蝕、酸化防止のための金メッキ層およびニ
ッケルメッキ層を下地とした金メッキ層を設けることが
好ましい。In addition, when iron-based alloys and copper-based alloys are used, a gold plating layer and a nickel plating layer are applied to the terminal surface of the lead portion 2b, that is, the surface opposite to the IC chip mounting surface, to prevent corrosion and oxidation. It is preferable to provide a gold plating layer as a base.
第２図は第１図のＡ−Ａ線断面図を示すものである。FIG. 2 shows a cross-sectional view taken along the line A--A in FIG.
リード部２ｂとＩＣチップマウント部２ａの空隙３は、
モールド樹脂により封止された時に樹脂により埋められ
て樹脂とリードフレームを強固に、接着させるアンカー
の役目をなすものであり、その形状は樹脂とリードフレ
ームの接着力に大きく影響する。また、同図では図示は
されていないが、リード部２ｂとリード部２ｂの空隙４
（第１図）も同様の役目をなすものである。The gap 3 between the lead part 2b and the IC chip mount part 2a is
When sealed with mold resin, it is filled with resin and serves as an anchor to firmly adhere the resin and lead frame, and its shape greatly affects the adhesive strength between the resin and lead frame. Although not shown in the same figure, a gap 4 between the lead portions 2b and the lead portion 2b is also provided.
(Fig. 1) also plays a similar role.
第２図に示されたリードフレームはスタンピング加工に
より製造されたもので、空隙３はストレート形状をなし
ているが、より接着力をあげるためには、エツチング加
工により製造されたリードフレームを使用することが好
ましい。The lead frame shown in Figure 2 is manufactured by stamping, and the gap 3 has a straight shape, but in order to increase the adhesive strength, a lead frame manufactured by etching may be used. It is preferable.
すなわち、エンチング加工により製造されたリードフレ
ームの空隙３．４は、エツチングの方法により種々の形
状をなし、例えば、表裏同時のエツチング法の場合には
第３図に示すような中央部が大きく開口部が小さい樽型
形となり、また片面エツチング法では第４図に示すよう
な台形型（開口部小の方がモールド樹脂面）のものとな
るが、いずれもモールド樹脂による封止の際に空隙に充
填されたモールド樹脂がアンカーの働きをするため、リ
ードフレームからモールド樹脂全体が容易に抜けること
がなくなり、リードフレームと封止したモールド樹脂と
の接着性が向上する。また、ＩＣチップマウント部２ａ
とリード部２ｂの表面に、第３図、第４図に示すような
凹凸５を設けるとモールド樹脂とリードフレームの接触
面積が増加すると共に、凹凸がアンカーの役目をなしモ
ールド樹脂とリードフレームの接着性が更に向上する。That is, the gap 3.4 in the lead frame manufactured by etching takes various shapes depending on the etching method. For example, in the case of etching the front and back sides simultaneously, the gap 3.4 has a large opening in the center as shown in Fig. 3. In the case of the single-sided etching method, the etching results in a trapezoidal shape (the smaller opening is on the mold resin side), but in both cases, the voids are removed during sealing with the mold resin. Since the mold resin filled in the lead frame acts as an anchor, the entire mold resin does not easily come off from the lead frame, and the adhesiveness between the lead frame and the sealed mold resin is improved. In addition, the IC chip mount section 2a
When the surface of the lead portion 2b is provided with unevenness 5 as shown in FIGS. 3 and 4, the contact area between the mold resin and the lead frame increases, and the unevenness also acts as an anchor to prevent the contact between the mold resin and the lead frame. Adhesion is further improved.
本発明では使用するモールド樹脂に対応して形状を変化
させて設けることが好ましいが、モールド樹脂とリード
フレームの接着力がよく、特に必要がなければ当然設け
ることはない。In the present invention, it is preferable to provide the lead frame with its shape changed depending on the mold resin used, but the adhesive force between the mold resin and the lead frame is good, and it is naturally not necessary to provide the lead frame unless it is particularly necessary.
このような凹凸は、リードフレームをサンドブラシ等で
研磨する物理的方法、またはエツチング等の化学的方法
の何方の方法によっても形成することができる。Such irregularities can be formed by either a physical method such as polishing the lead frame with a sandbrush or a chemical method such as etching.
上記のようなリードフレーム２のＩＣチンプマウント部
２ａ上にＩＣチップ接着用の接着剤を所定形状で所定量
塗布し、ＩＣチップをマウント部２ａ上に接着してＩＣ
チップと端子り一ド２ｂを結線する前の中間体を得るこ
とができる。上記ＩＣチップの接着加工は、リードフレ
ームの端子面を固定面として、エアー吸引法または治具
による挟持法によりリードフレームを固定してなされる
が、本発明に用いるリードフレームの端子面には端子用
の突起部等がなく平面であるため、確実かつ容易にリー
ドフレームを加工機固定面に固定することができる。A predetermined amount of adhesive for bonding an IC chip is applied in a predetermined shape onto the IC chimp mount portion 2a of the lead frame 2 as described above, and the IC chip is bonded onto the mount portion 2a.
An intermediate body before the chip and the terminal wire 2b are connected can be obtained. The above IC chip bonding process is carried out by fixing the lead frame using the terminal surface of the lead frame as a fixing surface using an air suction method or a clamping method using a jig. Since the lead frame has no protrusions and is flat, the lead frame can be securely and easily fixed to the processing machine fixing surface.
次に、上記中間体のＩＣチップとリード部２ｂをワイヤ
ーボンディングにより結線するが、ここにおいても上記
接着加工と同様に端子面が固定面となり中間体を確実か
つ容易にワイヤーボンディング機固定面に固定すること
ができる。Next, the IC chip of the intermediate body and the lead part 2b are connected by wire bonding, but in this case as well, the terminal surface becomes the fixing surface as in the above adhesive process, and the intermediate body is reliably and easily fixed to the fixing surface of the wire bonding machine. can do.
ＩＣチップとリード部２ｂをワイヤーボンディングで結
線をした上記中間体に、モールド樹脂を用いてトランス
ファー成形により所定形状の樹脂モールド行ってリード
フレームとＩＣチップを封止しパッケージを形成する。The intermediate body, in which the IC chip and the lead portion 2b are connected by wire bonding, is molded into a predetermined shape by transfer molding using a molding resin to seal the lead frame and the IC chip to form a package.
このパッケージ形成操作において、モールド樹脂がリー
ド部２ｂの端子面ににじみ回った場合には、物理的研磨
または溶剤等による拭き取り等により付着したモールド
樹脂を取り去ることが必要になる。In this package forming operation, if the mold resin bleeds onto the terminal surface of the lead portion 2b, it is necessary to remove the adhered mold resin by physical polishing or wiping with a solvent or the like.
上記のようにして形成された複数のパッケージを有する
リードフレーム１をパッケージ昨位のリードフレーム２
の形状に断裁することにより、本発明の集積回路用パッ
ケージを得ることができる。A lead frame 1 having a plurality of packages formed as described above is connected to a lead frame 2 located next to the package.
By cutting into the shape, the integrated circuit package of the present invention can be obtained.
第５図は本発明の集積回路用パッケージ１０の斜視図で
あり、パッケージを構成するモールド樹脂１３の表面に
端子であるリード部２ｂが露出している。露出している
リード２ｂの形状は、前述の如くパッケージ端部の幅が
その中央部の幅より小さくなっており、これにより端子
２ｂの側面方向の脱落防止がなされている。FIG. 5 is a perspective view of the integrated circuit package 10 of the present invention, in which lead portions 2b, which are terminals, are exposed on the surface of the molded resin 13 constituting the package. As described above, the exposed lead 2b has a shape in which the width at the end of the package is smaller than the width at the center, thereby preventing the terminal 2b from falling off in the side direction.
第６図は第５図のＢ−Ｂの断面図であり、す−ドフレー
ム２のＩＣチンブマウント部２ａ上に接着剤１４を介し
てＩＣチップ１）が接着されており、ＩＣチップ１）は
リード部２ｂと金線１２により結線されている。そして
上記全体がモールド樹脂１３によって封止されており、
空隙３に充填されたモールド樹脂１３は接着のためのア
ンカーの働きをなしている。FIG. 6 is a cross-sectional view taken along line B-B in FIG. It is connected to the lead portion 2b by a gold wire 12. The entire above is sealed with mold resin 13,
The mold resin 13 filled in the void 3 functions as an anchor for adhesion.
第７図は上記のようにして得られた本発明の集積回路パ
ッケージＩＯをプラスチックカードに組み込んでＩＣカ
ードとしたものの斜視図であり、第８図はそのＣ−Ｃ線
断面図である。FIG. 7 is a perspective view of an IC card obtained by incorporating the integrated circuit package IO of the present invention obtained as described above into a plastic card, and FIG. 8 is a cross-sectional view taken along the line CC.
集積回路パッケージ１０はカード基材２０の所定部分に
設けられた凹部にその端子面がカード基材２０の表面と
同一面をなすように埋め込まれて、接着剤２１により強
固に固着されている。The integrated circuit package 10 is embedded in a recess provided in a predetermined portion of the card base material 20 so that its terminal surface is flush with the surface of the card base material 20, and is firmly fixed with an adhesive 21.
このカードは、所定のカード処理機に挿入されると端子
２ｂを介してカード処理機と集積回路との間で信号授受
が行われ、情報の処理がなされる。When this card is inserted into a predetermined card processing machine, signals are exchanged between the card processing machine and the integrated circuit via the terminal 2b, and information is processed.
また、本発明の集積回路パッケージは、カード以外にも
高実装密度が要求される集積回路に使用することができ
る。Furthermore, the integrated circuit package of the present invention can be used not only for cards but also for integrated circuits that require high packaging density.
（発明の効果）
本発明の集積回路パッケージは、上記のような構成を取
ることにより、リードフレームにリードフレームの平面
に対し垂直方向に端子用の突起を設ける必要、および端
子となるべくリードフレーム自体を折り曲げ突部を設け
る必要がなくなり、リードフレーム自体の加工が容易で
あるという利点と、ＩＣチップをリードフレームに接着
する工程およびＩＣチップとリード部を結線する工程に
おいて固定面となるリードフレームの端子面が平面であ
るため、その固定が６１ｍ実かつ容易になりパッケージ
の歩留りが向上すると共に生産性が向上するという利点
を有する。(Effects of the Invention) By adopting the above-described configuration, the integrated circuit package of the present invention eliminates the need to provide a terminal protrusion on the lead frame in a direction perpendicular to the plane of the lead frame, and the lead frame itself as a terminal. There is no need to bend the lead frame and provide protrusions, and the lead frame itself can be easily processed. Since the terminal surface is flat, it is easy to fix the terminal surface, which has the advantage of improving the yield of packages and productivity.
また、エツチング加工により形成されたリードフレーム
を用いた集積回路パッケージは、リードフレームの空隙
に充填されたモールド樹脂がアンカーとなり、モールド
樹脂とリードフレームの接着性が向上する。Furthermore, in an integrated circuit package using a lead frame formed by etching, the mold resin filled in the gap in the lead frame serves as an anchor, and the adhesiveness between the mold resin and the lead frame is improved.
以下、具体的実施例に基づいて本発明をさらに詳細に説
明する。Hereinafter, the present invention will be explained in more detail based on specific examples.
実施例１
０．１５＋＋＋ｍ厚みの４２合金板用意し、常法にした
がって水洗、乾燥を行った後、合金板の両面にホトレジ
ストを塗布乾燥して所定量の感光膜を形成した。次いで
、８リード端子とする２０ｍｍ Ｘ ２０ｍｒａのパッ
ケージ単位のリードフレームが５つ連結したリードフレ
ーム原版を用いて、常法により密着露光、現像を行った
後、合金板表裏から同時にエツチングを行い本発明に用
いるリードフレームを得た。Example 1 A 42 alloy plate having a thickness of 0.15+++m was prepared, and after washing and drying according to a conventional method, photoresist was applied to both sides of the alloy plate and dried to form a photoresist film of a predetermined amount. Next, using a lead frame master plate in which five lead frames of 20 mm x 20 mra package units each having 8 lead terminals were connected, contact exposure and development were carried out by a conventional method, and then etching was carried out simultaneously from the front and back of the alloy plate to form the present invention. A lead frame was obtained.
次に、得られたリードフレームを端子面が固定面となる
ようにエアー吸引台に乗せ確実に固定させて、グイ接着
剤を用いてそれぞれのＩＣチップマウント部にＩＣチッ
プを接着装填した。Next, the obtained lead frame was placed on an air suction stand and firmly fixed so that the terminal surface became the fixing surface, and IC chips were adhesively loaded into each IC chip mount part using Gui adhesive.
次に、ワイヤーボンディング機によりＩＣチップとリー
ド部を結線した。Next, the IC chip and the lead portion were wired using a wire bonding machine.
次に、エポキシ樹脂を用いてのトランスファー成形によ
り、ＩＣチップとリードフレームをそれぞれ封止した後
、パッケージ単位の所定位置でそれぞれ断裁して本発明
の集積回路パッケージを得た。Next, the IC chip and the lead frame were individually sealed by transfer molding using epoxy resin, and then each package was cut at predetermined positions to obtain an integrated circuit package of the present invention.
次に、得られた集積回路パッケージをプラスチックカー
ド内にその端子面がカード基材表面と同一となるように
埋め込んでＩＣカードを作成した。尚、パンケージとカ
ード基材はエポキシ接着剤で固着した。Next, the obtained integrated circuit package was embedded in a plastic card so that its terminal surface was flush with the surface of the card base material to produce an IC card. Note that the pan cage and card base material were fixed with epoxy adhesive.
作成したＩＣカードは、所定のカード処理機に挿入され
ると端子を介してカード処理機と集積回路との間で信号
授受が行われ、情報の処理が良好になされた。When the created IC card was inserted into a predetermined card processing machine, signals were exchanged between the card processing machine and the integrated circuit via the terminal, and information was processed successfully.
実施例２
０．１５１）１ｍ厚みの４２合金板用意し、スタンピン
グ法により実施例１と同形状のリードフレームを得た。Example 2 0.151) A 42 alloy plate with a thickness of 1 m was prepared, and a lead frame having the same shape as in Example 1 was obtained by a stamping method.
得られたリードフレームを用いて実施例１と同様にして
本発明の集積回路パッケージを得た１麦、カードにパン
ケージを装填してＩＣカードを作成した。An integrated circuit package of the present invention was obtained in the same manner as in Example 1 using the obtained lead frame, and a pancage was loaded onto the card to produce an IC card.
作成したＩＣカードは、所定のカード処理機に挿入され
ると端子を介してカード処理機と集積回路との間で信号
授受が行われ、情報の処理が良好になされた。When the created IC card was inserted into a predetermined card processing machine, signals were exchanged between the card processing machine and the integrated circuit via the terminal, and information was processed successfully.
比較例
実施例１のリードフレームとＩＣチップが封止された状
態のものと、実施例２のリードフレームとＩＣチップが
封止された状態のものを、それぞれのリードフレームを
治具により固定して封止樹脂部の引き剥がしテストを行
ったところ、実施例２の封止樹脂は、実施例１のものよ
り少ない剥離力で剥がれ、エツチングによるリードフレ
ームが樹脂との接着力が強いことが確認された。Comparative Example The lead frame of Example 1 with the IC chip sealed and the lead frame of Example 2 with the IC chip sealed were fixed with a jig. When a peel test was conducted on the sealing resin part, the sealing resin of Example 2 was peeled off with less peeling force than that of Example 1, confirming that the lead frame due to etching had strong adhesive strength with the resin. It was done.
第１図は本発明に用いられるリードフレームの平面図、
第２図は第１図のリードフレームのＡ−Ａ線断面図、第
３図、第４図は別の態様のリードフレームの第２図と同
位置における断面図、第５図は本発明の集積回路栴パッ
ケージの斜視図、第６図は第５図のパッケージのＢ−Ｂ
線断面図、第７図は本発明の集積回路柑パッケージを使
用したＩＣカードの斜視図であり、第８図は第７図のカ
ードのＣ−Ｃ線断面図である。
１・・・リードフレーム
２・・・パッケージ単位のリードフレーム２ａ・・ＩＣ
チップマウント部
２ｂ・・リード部
３・・・ＩＣチップマウント部とリード部の間の空隙
４・・・リード部２ｂ間の空隙
５・・・リードフレーム表面の凹凸
１０・・・集積回路用パッケージ
１）・・・ＩＣチップ
１２・・・結線用金線
１３・・・モールド樹脂
１４・・・ＩＣチップ接着用接着剤
２０・・・カード基板
２１・・・パッケージ接着用接着剤
第２図
第３図
第４図
第 ５ 図
第６図FIG. 1 is a plan view of a lead frame used in the present invention;
2 is a sectional view taken along the line A-A of the lead frame in FIG. 1, FIGS. 3 and 4 are sectional views at the same position as in FIG. 2 of another embodiment of the lead frame, and FIG. A perspective view of the integrated circuit package, Figure 6 is the B-B of the package in Figure 5.
7 is a perspective view of an IC card using the integrated circuit package of the present invention, and FIG. 8 is a sectional view taken along line CC of the card shown in FIG. 1...Lead frame 2...Lead frame 2a for each package...IC
Chip mount part 2b...Lead part 3...Gap between IC chip mount part and lead part 4...Gap between lead part 2b 5...Irregularities on lead frame surface 10...Integrated circuit package 1)...IC chip 12...Gold wire for connection 13...Mold resin 14...Adhesive for bonding IC chip 20...Card substrate 21...Adhesive for bonding package Fig. 2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (6)
れた上で、モールド樹脂によりリードフレームとＩＣチ
ップが封止されて構成される集積回路パッケージにおい
て、前記リードフレームのリード部全面をモールド樹脂
の表面に端子として露出させたことを特徴とする集積回
路パッケージ。(1) In an integrated circuit package configured by connecting an IC chip to the lead portion of a lead frame and then sealing the lead frame and IC chip with a molded resin, the entire surface of the lead portion of the lead frame is covered with the molded resin. An integrated circuit package characterized by having terminals exposed on the surface.
成されたものであることを特徴とする特許請求の範囲第
（１）項記載の集積回路パッケージ。(2) The integrated circuit package according to claim (1), wherein the lead frame is formed by etching.
状であることを特徴とする特許請求の範囲第（１）項ま
たは第（２）項記載の集積回路パッケージ。(3) The integrated circuit package according to claim (1) or (2), wherein the contact surface with the resin surface of the lead frame has an uneven shape.
が、パッケージ中央部に比べパッケージ端部において狭
くなっていることを特徴とする特許請求の範囲第（１）
項〜第（３）項いずれかに記載の集積回路パッケージ。(4) Claim No. 1, characterized in that the width of the lead portion exposed on the surface of the molded resin is narrower at the end of the package than at the center of the package.
The integrated circuit package according to any one of items (3) to (3).
金メッキ層で被われていることを特徴とする特許請求の
範囲第（１）項〜第（４）項いずれかに記載の集積回路
パッケージ。(5) The integrated circuit package according to any one of claims (1) to (4), wherein the entire surface of the lead portion exposed on the surface of the molding resin is covered with a gold plating layer.
ニッケルメッキ層を下地として金メッキ層で被われてい
ることを特徴とする特許請求の範囲第（１）項〜第（４
）項いずれかに記載の集積回路パッケージ。(6) The entire lead portion exposed on the mold resin surface is covered with a gold plating layer with a nickel plating layer as a base.
) An integrated circuit package as described in any of the above items.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696386A JPS6333853A (en) | 1986-07-28 | 1986-07-28 | Integrated circuit package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17696386A JPS6333853A (en) | 1986-07-28 | 1986-07-28 | Integrated circuit package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6333853A true JPS6333853A (en) | 1988-02-13 |
Family
ID=16022774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17696386A Pending JPS6333853A (en) | 1986-07-28 | 1986-07-28 | Integrated circuit package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333853A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174136A (en) * | 2001-12-07 | 2003-06-20 | Aoi Electronics Co Ltd | Resin mold semiconductor device |
| WO2006115267A1 (en) * | 2005-04-26 | 2006-11-02 | Dai Nippon Printing Co., Ltd. | Circuit member, circuit member manufacturing method, semiconductor device and multilayer structure on circuit member surface |
| JP2007250813A (en) * | 2006-03-16 | 2007-09-27 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| JP2011071566A (en) * | 2011-01-14 | 2011-04-07 | Shinko Electric Ind Co Ltd | Package component and semiconductor package |
-
1986
- 1986-07-28 JP JP17696386A patent/JPS6333853A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174136A (en) * | 2001-12-07 | 2003-06-20 | Aoi Electronics Co Ltd | Resin mold semiconductor device |
| WO2006115267A1 (en) * | 2005-04-26 | 2006-11-02 | Dai Nippon Printing Co., Ltd. | Circuit member, circuit member manufacturing method, semiconductor device and multilayer structure on circuit member surface |
| US8739401B2 (en) | 2005-04-26 | 2014-06-03 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member |
| US8742554B2 (en) | 2005-04-26 | 2014-06-03 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member |
| JP2007250813A (en) * | 2006-03-16 | 2007-09-27 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| JP2011071566A (en) * | 2011-01-14 | 2011-04-07 | Shinko Electric Ind Co Ltd | Package component and semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023202A (en) | Rigid strip carrier for integrated circuits | |
| KR100190981B1 (en) | Method of manufacturing one side resin sealing type semiconductor devices | |
| US4549247A (en) | Carrier element for IC-modules | |
| US20020001872A1 (en) | Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package | |
| JP3744927B2 (en) | Method for manufacturing encapsulated electronic components, in particular integrated circuits | |
| KR20120008086A (en) | Semiconductor device | |
| JP2000188353A (en) | Ball grid array type semiconductor device and its manufacture | |
| JPS63188964A (en) | Integrated circuit package | |
| KR920000076B1 (en) | Semiconductor device | |
| JPS6333854A (en) | Integrated circuit package | |
| JPS6333853A (en) | Integrated circuit package | |
| US5952711A (en) | Lead finger immobilization apparatus | |
| JP4111199B2 (en) | Semiconductor package and method for mounting the same on a circuit board | |
| JP2001177005A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04120765A (en) | Semiconductor device and manufacture thereof | |
| JPH01208847A (en) | Integrated circuit device | |
| JPS6333855A (en) | Circuit integrated package | |
| JPH07201928A (en) | Film carrier and semiconductor device | |
| JPH0276798A (en) | Manufacture of integrated circuit device | |
| KR100294912B1 (en) | UFPL package and method for manufacturing the same | |
| KR19990067768A (en) | Carrier to be used in fabricationg semiconductor device | |
| KR100458640B1 (en) | Lead frame, semiconductor package and method for packaging semiconductor | |
| JP3289000B2 (en) | Method for manufacturing semiconductor device | |
| JPH0366150A (en) | Semiconductor integrated circuit device | |
| KR20000008454A (en) | Pin grid array package and fabricating method of the same |