JPS6333854A - Integrated circuit package - Google Patents

Integrated circuit package

Info

Publication number
JPS6333854A
JPS6333854A JP17696586A JP17696586A JPS6333854A JP S6333854 A JPS6333854 A JP S6333854A JP 17696586 A JP17696586 A JP 17696586A JP 17696586 A JP17696586 A JP 17696586A JP S6333854 A JPS6333854 A JP S6333854A
Authority
JP
Japan
Prior art keywords
lead frame
lead
integrated circuit
package
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17696586A
Other languages
Japanese (ja)
Inventor
Megumi Ishihara
石原 恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP17696586A priority Critical patent/JPS6333854A/en
Publication of JPS6333854A publication Critical patent/JPS6333854A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an integrated circuit package not deformed due to a temperature change by bringing the difference of the linear expansion coefficient of a lead frame material and the linear expansion coefficient of a molding resin to 1.4X10<-5> or less. CONSTITUTION:The difference of the linear expansion coefficient of a lead frame material and the linear expansion coefficient of a molding resin is brought to 1.4X10<-5> or less. It is desirable on manufacture that a lead frame in which a plurality of lead frames 2 at a package unit are shaped is used as a lead frame 1 employed. The lead frame 2 is formed by an IC chip mounting section 2a for fitting an IC chip at a central section and eight lead sections 2b surrounding the mounting section 2a. The lead sections 2b are exposed from a resin surface, a package surface, under the state in which they are sealed subsequently with the molding resin, and employed as terminals. Air gaps 3 take a straight shape, but it is preferable that a lead frame manufactured through etching working is used for increasing adhesive force.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路パッケージに関する。[Detailed description of the invention] (Industrial application field) The present invention relates to integrated circuit packages.

(従来の技術) 集積回路パッケージは、ICチップ、このICチップの
端子を外部に接続するための外部端子としてのリード部
、集積回路を機械的に支持するためのリードフレームお
よびICチップとリードフレーム全体をモールド樹脂で
封止したハウジングとしてのパッケージからなっている
(Prior Art) An integrated circuit package includes an IC chip, a lead portion as an external terminal for connecting the terminal of the IC chip to the outside, a lead frame for mechanically supporting the integrated circuit, and the IC chip and the lead frame. It consists of a package that serves as a housing and is entirely sealed with molded resin.

かかる集積回路パッケージには、樹脂タイプのものとセ
ラミックタイプのものがあり、それぞれ一長一短がある
が、コスト的に見た場合には樹脂タイプのものが溝かに
利用し易い。
Such integrated circuit packages include resin-type and ceramic-type packages, each of which has advantages and disadvantages, but from a cost standpoint, resin-type packages are easier to use.

そのような樹脂タイプの一つにリードフレームのリード
部にICチップを結線した上で、す−ド部全面がパッケ
ージの表面に端子として露出するように、モールド樹脂
によりリードフレームとICチップを封止した集積回路
パッケージがある。
After connecting the IC chip to the lead part of the lead frame using one of these resin types, the lead frame and IC chip are sealed with molding resin so that the entire surface of the board part is exposed as a terminal on the surface of the package. There is an integrated circuit package that has stopped.

このタイプの集積回路パッケージは、サイズがコンパク
トにでき集積回路の高実装密度を可能とし、かつ製造が
容易でコスト的にも利点があるため、高実装密度が要求
される集積回路に利用され、特にICカード用の集積回
路パッケージとして利用されている。
This type of integrated circuit package is compact in size, enables high packaging density of integrated circuits, is easy to manufacture, and has cost advantages, so it is used for integrated circuits that require high packaging density. It is especially used as an integrated circuit package for IC cards.

(発明が解決しようとする問題点) しかしながら、かかる集積回路パッケージは、金属であ
るリードフレームとモールド樹脂の平面的2層構造であ
るため、温度変化によりバイメタルの如き挙動を示し反
り等の変形を生じてパッケージ内に装填されたICチッ
プの誤動作を誘発すると共に、著しい場合にはパッケー
ジの破壊が生じることがある。特に上記の現象は、IC
チップとリードフレームをモールド樹脂で封止した後の
モールド樹脂硬化工程で発生し、パッケージの生産性を
低下させるという問題になっている。
(Problems to be Solved by the Invention) However, since such an integrated circuit package has a planar two-layer structure consisting of a metal lead frame and a molded resin, it behaves like a bimetal due to temperature changes and is susceptible to deformation such as warping. This may cause malfunction of the IC chip loaded in the package and, in severe cases, may even destroy the package. In particular, the above phenomenon is caused by IC
This problem occurs during the mold resin curing process after the chip and lead frame are sealed with the mold resin, resulting in a reduction in package productivity.

(問題点を解決するための手段) 本発明は上記の点に濫みてなされたものである。(Means for solving problems) The present invention has been made in view of the above points.

本発明者は、集積回路パフケージに用いられるリードフ
レーム材の線膨張係数とモールド樹脂の線膨張係数との
差が小さくなるように、リードフレーム材とモールド樹
脂を選んでパッケージを作成すれば、温度変化による変
形のない集積回路パッケージを製造できることを見出し
て本発明をなし得たものである。
The present inventor has proposed that if a lead frame material and mold resin are selected to create a package so that the difference between the coefficient of linear expansion of the lead frame material and the coefficient of linear expansion of the mold resin used in the integrated circuit puff cage is small, the temperature The present invention was achieved by discovering that it is possible to manufacture an integrated circuit package that does not undergo deformation due to changes.

すなわち、本発明の集積回路パッケージは、リードフレ
ームのリード部にICチップを結線した上で、リード部
全面がパッケージの表面に端子として露出するように、
モールド樹脂によりリードフレームとICチップが封止
された集積回路パッケージであって、前記リードフレー
ム材の線膨張係数とモールド樹脂の線膨張係数との差が
1.4 Xl、O−’以下であることを特徴とする。
That is, in the integrated circuit package of the present invention, the IC chip is connected to the lead portion of the lead frame, and then the entire surface of the lead portion is exposed as a terminal on the surface of the package.
An integrated circuit package in which a lead frame and an IC chip are sealed with a mold resin, wherein the difference between the coefficient of linear expansion of the lead frame material and the coefficient of linear expansion of the mold resin is 1.4 Xl, O-' or less It is characterized by

以下、本発明を好ましい実施例を示す図面に基づいて説
明する。
Hereinafter, the present invention will be explained based on drawings showing preferred embodiments.

第1図は本発明の集積回路パッケージに用いるリードフ
レーム1の一例を平面形状で示したものであり、パッケ
ージ単位のリードフレーム2(図中の破線で囲まれてい
る部分)が複数形成されている。本発明に用いるリード
フレーム1としては、パッケージ単位のリードフレーム
2が複数形成されているものを使用することが、製造上
望ましいが加工機の点で問題があればパッケージ単位1
つの形状のものであってもよい。
FIG. 1 is a plan view showing an example of a lead frame 1 used in an integrated circuit package of the present invention, in which a plurality of lead frames 2 (the part surrounded by a broken line in the figure) are formed for each package. There is. As the lead frame 1 used in the present invention, it is preferable to use one in which a plurality of lead frames 2 are formed in package units.However, if there is a problem with the processing machine,
It may be of one shape.

リードフレーム2は、中央部にICチップを設置するた
めのICチップマウント部2aと、このマウント部2a
を取り囲んでいる8個のリード部2bから形成されてい
る。このリード部2bが後にモールド樹脂により封止さ
れた状態で樹脂表面、すなわちパッケージ表面から露出
して端子となるものであるが、その個数は特に8個に限
定されず、使用されるICチップの機能に合わせて6個
でも幾らでもよい。また、その形状は、図示されている
ようにパッケージ端に位置する部分の幅L 、が中央部
に位置する部分の幅■、2より小さくすると、パッケー
ジ化した後、端子となるリード部2bが側面方向にパッ
ケージから脱落することかを防止できるという利点があ
るが、その形状は本実施例の形状に限定されず、例えば
テーパ状のものでもよい。
The lead frame 2 includes an IC chip mount part 2a for installing an IC chip in the center, and this mount part 2a.
It is formed from eight lead parts 2b surrounding the lead part 2b. This lead portion 2b is later sealed with molded resin and exposed from the resin surface, that is, the package surface, and becomes a terminal, but the number is not particularly limited to eight, and it depends on the IC chip used. There may be as many as 6 pieces depending on the function. In addition, as shown in the figure, if the width L of the part located at the edge of the package is smaller than the width 2 of the part located in the center, the lead part 2b that becomes the terminal after packaging is Although it has the advantage of being able to prevent it from falling off from the package in the lateral direction, its shape is not limited to the shape of this embodiment, and may be tapered, for example.

しかし、モールド樹脂とリードフレームの接着性が良好
であれば同一幅のストレート形状のものでもよい。
However, as long as the adhesiveness between the mold resin and the lead frame is good, a straight shape with the same width may be used.

上記のリードフレーム1の材質としては、パッケージ表
面に露出するリード部2bの腐蝕防止および低線膨張係
数の点からステンレス鋼の使用が望ましく、例えば、J
ISのS U S 304.5US430.5US31
6.5US410等が使用され、好ましくは、ICチッ
プの誤動作を誘発する帯磁性がないオーステナイト系ス
テンレス鋼であるS U 5304 、S U 531
6等が使用される。
As the material of the lead frame 1, stainless steel is preferably used from the viewpoint of corrosion prevention of the lead portion 2b exposed on the package surface and low coefficient of linear expansion.
IS SUS304.5US430.5US31
6.5 US410 etc. are used, preferably S U 5304, S U 531, which are austenitic stainless steels that do not have magnetism that may cause IC chip malfunction.
6 etc. is used.

また、−S的リードフレームに使用される42合金等の
鉄系合金またはKLF−5,0LIN194等の銅系合
金もその線膨張係数を考慮して使用することができるが
、端子面には、前述の理由から金メツキ等を施すことが
望ましい。
In addition, iron-based alloys such as 42 alloy or copper-based alloys such as KLF-5,0LIN194 used in -S lead frames can be used taking into account their linear expansion coefficients, but on the terminal surface, For the reasons mentioned above, it is desirable to apply gold plating or the like.

上記のようなリードフレーム材の線膨張係数は、小さい
程リードフレーム自体の温度変化は小さくなり好ましい
が、本発明においては使用するモールド樹脂の線膨張係
数を考慮して1×10−’〜1.8 xlO−’in/
 in /’c程度線膨張係数のリードフレーム材を選
択使用する。
The smaller the coefficient of linear expansion of the lead frame material as described above is, the smaller the temperature change of the lead frame itself is, which is preferable. .8 xlO-'in/
A lead frame material with a coefficient of linear expansion of about in/'c is selected and used.

第2図は第1図のA−A線断面図を示すものである。FIG. 2 shows a cross-sectional view taken along the line A--A in FIG.

リード部2bとICチップマウント部2aの空隙3は、
モールド樹脂により封止された時に、樹脂により埋めら
れて樹脂とリードフレームを強固に接着させるアンカー
の役目をなすものであり、その形状は樹脂とリードフレ
ームの接着力に大きく影響する。また、同図では図示は
されていないが、リード部2bとリード部2bの空隙4
(第1図)も同様の役目をなすものである。
The gap 3 between the lead part 2b and the IC chip mount part 2a is
When sealed with mold resin, it is filled with resin and serves as an anchor to firmly adhere the resin and lead frame, and its shape greatly affects the adhesive strength between the resin and the lead frame. Although not shown in the same figure, a gap 4 between the lead portions 2b and the lead portion 2b is also provided.
(Fig. 1) also plays a similar role.

第2図に示されたリードフレームはスタンピング加工に
より製造されたもので、空隙3はストレート形状をなし
ているが、より接着力をあげるためには、エツチング加
工により製造されたリードフレームを使用することが好
ましい。
The lead frame shown in Figure 2 is manufactured by stamping, and the gap 3 has a straight shape, but in order to increase the adhesive strength, a lead frame manufactured by etching may be used. It is preferable.

すなわち、エツチング加工により製造されたリードフレ
ームの空隙3は、エツチングの方法により種々の形状を
なし、例えば、表裏同時のエツチング法の場合には第3
図に示すような中央部が大きく開口部が小さい樽型形と
なり、また片面エツチング法では第4図に示すような台
形型(開口部の小の方が樹脂面)のものとなるが、いず
れもモールド樹脂による封止の際に空隙に充填されたモ
ールド樹脂がアンカーの働きをするため、リードフレー
ムからモールド樹脂全体が容易に抜けることがなくなり
、リードフレームと封止したモールド樹脂との接着性が
向上する。また、ICチップマウント部2aとリード部
2bの表面に、第3図、第4図に示すような凹凸5を設
けるとモールド樹脂とリードフレームの接触面積が増加
すると共に、凹凸がアンカーの役目をなしモールド樹脂
とリードフレームの接着性が更に向上する。本発明では
使用するモールド樹脂に対応して形状を変化されて設け
ることが好ましいが、モールド樹脂とリードフレームの
接着力がよく、特に必要がなければ当然設けることはな
い。
That is, the void 3 of the lead frame manufactured by etching takes various shapes depending on the etching method. For example, in the case of simultaneous etching on the front and back sides,
As shown in the figure, the shape is barrel-shaped with a large central part and a small opening, and when using the single-sided etching method, it becomes a trapezoidal shape (the smaller opening is the resin side) as shown in Figure 4, but eventually When sealing with mold resin, the mold resin filled in the gap acts as an anchor, so the entire mold resin does not easily come off from the lead frame, improving the adhesion between the lead frame and the encapsulated mold resin. will improve. Furthermore, if the surfaces of the IC chip mount part 2a and the lead part 2b are provided with unevenness 5 as shown in FIGS. 3 and 4, the contact area between the mold resin and the lead frame will increase, and the unevenness will serve as an anchor. None The adhesion between the mold resin and the lead frame is further improved. In the present invention, it is preferable that the shape is changed depending on the mold resin used, but the adhesive strength between the mold resin and the lead frame is good, and it is naturally not necessary to provide the lead frame unless it is particularly necessary.

このような凹凸は、リードフレームをサンドブラシ等で
研磨する物理的方法、またはエツチング等の化学的方法
の何方の方法によっても形成することができる。
Such irregularities can be formed by either a physical method such as polishing the lead frame with a sandbrush or a chemical method such as etching.

上記のようなリードフレーム2のICチップマウント部
2a上にICチップ接着用の接着剤を所定形状で所定量
塗布し、ICチップをマウント部2a上に接着してIC
チップと端子り一ド2bを結線する前の中間体を得るこ
とができる。上記ICチップの接着加工はリードフレー
ムの端子面を固定面として、エアー吸引法または治具に
よる挟持法によりリードフレームを固定してなさされる
が、本発明に用いるリードフレームの端子面には端子用
の突起部等がなく平面であるため、確実かつ容易にリー
ドフレームを加工機固定面に固定することができる。
A predetermined amount of adhesive for bonding an IC chip is applied in a predetermined shape onto the IC chip mount portion 2a of the lead frame 2 as described above, and the IC chip is bonded onto the mount portion 2a.
An intermediate body before the chip and the terminal wire 2b are connected can be obtained. The above IC chip bonding process is carried out by fixing the lead frame using the terminal surface of the lead frame as a fixing surface using an air suction method or a clamping method using a jig. Since the lead frame has no protrusions and is flat, the lead frame can be securely and easily fixed to the processing machine fixing surface.

次に、上記中間体のICチップとリード部2bをワイヤ
ーボンディングにより結線するが、ここにおいても上記
接着加工と同様に端子面が固定面となり中間体を確実か
つ容易にワイヤーポンディング機固定面に固定すること
ができる。
Next, the IC chip of the intermediate body and the lead part 2b are connected by wire bonding, but in this case as well, the terminal surface becomes the fixing surface as in the above adhesive process, and the intermediate body can be reliably and easily attached to the fixing surface of the wire bonding machine. Can be fixed.

ICチップとリード部2bをワイヤーポンディングで結
線をした上記中間体に、モールド樹脂を用いてトランス
ファー成形により所定形状の樹脂モールド行ってリード
フレームとIcチップを封止しパッケージを形成する。
The intermediate body, in which the IC chip and the lead portion 2b are connected by wire bonding, is molded into a predetermined shape by transfer molding using a molding resin to seal the lead frame and the IC chip to form a package.

このパッケージ形成操作において、モールド樹脂がリー
ド部2bの端子面ににじみ回った場合には、物理的研磨
または溶剤等による拭き取り等により付着したモールド
樹脂を取り去ることが必要になる。
In this package forming operation, if the mold resin bleeds onto the terminal surface of the lead portion 2b, it is necessary to remove the adhered mold resin by physical polishing or wiping with a solvent or the like.

本発明に用いられるモールド樹脂としては、一般的に使
用されているモールド樹脂、例えばエポキシ樹脂、シリ
コーン樹脂、エポキシ・シリコーンハイブリット樹脂等
のものを広(使用することができ、その線膨張係数は小
さい程モールド樹脂自体の温度変化が小さくなり好まし
いが、リードフレームの線膨張係数の線膨張係数を考慮
して1.5 xio−’ 〜3.5 xlO−’in/
 in /℃程度であるものの使用が好ましい。
As the molding resin used in the present invention, a wide variety of commonly used molding resins such as epoxy resins, silicone resins, and epoxy-silicone hybrid resins can be used, and their linear expansion coefficients are small. The temperature change of the mold resin itself becomes smaller, which is preferable, but considering the linear expansion coefficient of the lead frame, it is 1.5 xio-' to 3.5 xlO-'in/
It is preferable to use one having a temperature of about in /°C.

上記のような線膨張係数であるモールド樹脂とリードフ
レーム材を選択することにより、リードフレームの線膨
張係数lXl0−’〜1.8 Xl0−5in/ in
 7℃とモールド樹脂の線膨張係数の差が最大で1.4
X10−5とすることができ温度変形の少ない本発明の
パッケージを得ることができるが、より温度変形の少な
いパッケージを得るためには、その差が1.OXl0−
’であることが望ましい。
By selecting the mold resin and lead frame material that have linear expansion coefficients as described above, the linear expansion coefficient of the lead frame can be adjusted to lXl0-' to 1.8 Xl0-5in/in.
The maximum difference between the linear expansion coefficient of 7℃ and the mold resin is 1.4.
Although it is possible to obtain the package of the present invention with less temperature deformation by using X10-5, in order to obtain a package with even less temperature deformation, the difference must be 1. OXl0-
' is desirable.

上記のようにして形成された複数のパッケージを存する
リードフレームlをパッケージ単位のリードフレーム2
の形状で断裁することにより、本発明の集積回路用パッ
ケージを得ることができる。
A lead frame l having a plurality of packages formed as described above is replaced with a lead frame 2 for each package.
The integrated circuit package of the present invention can be obtained by cutting in the shape of .

第5図は本発明の集積回路用パッケージ10の斜視図で
あり、パッケージを構成するモールド樹脂13の表面に
端子であるリード部2bが露出している。露出している
リード2bの形状は、前述の如くパッケージ端部の幅が
その中央部の幅より小さくなっており、これにより端子
2bの側面方向の脱落防止がなされている。
FIG. 5 is a perspective view of the integrated circuit package 10 of the present invention, in which lead portions 2b, which are terminals, are exposed on the surface of the molded resin 13 constituting the package. As described above, the exposed lead 2b has a shape in which the width at the end of the package is smaller than the width at the center, thereby preventing the terminal 2b from falling off in the side direction.

第6図は第5図のB−Bの断面図であり、リードフレー
ム2のICチップマウント部2a上に接着剤を介してI
Cチップ11が接着されており、ICチップ11はリー
ド部2bと金線12により結線されている。そして上記
全体がモールド樹脂13によって封止されており、空隙
3に充填されたモールド樹脂13は接着のためのアンカ
ーの働きをなしている。
FIG. 6 is a sectional view taken along line B-B in FIG.
A C chip 11 is bonded, and the IC chip 11 is connected to the lead portion 2b with a gold wire 12. The entire structure is sealed with a mold resin 13, and the mold resin 13 filling the gap 3 functions as an anchor for adhesion.

第7図は上記のようにして得られた本発明の集積回路パ
フケージlOをプラスチックカードに組み込んでICカ
ードとしたものの斜視図であり、第8図はそのC−C線
断面図である。
FIG. 7 is a perspective view of an IC card obtained by incorporating the integrated circuit puff cage 10 of the present invention obtained as described above into a plastic card, and FIG. 8 is a cross-sectional view taken along the line CC.

集積回路パッケージ10はカード基材20の所定部分に
設けられた凹部にその表面がカード基材20の表面と同
一面をなすように埋め込まれて、接着剤21により強固
に固着されている。
The integrated circuit package 10 is embedded in a recess provided in a predetermined portion of the card base material 20 so that its surface is flush with the surface of the card base material 20, and is firmly fixed with an adhesive 21.

このカードは、所定のカード処理機に挿入されると端子
2bを介してカード処理機と集積回路との間で信号授受
が行われ、情報の処理がなされる。
When this card is inserted into a predetermined card processing machine, signals are exchanged between the card processing machine and the integrated circuit via the terminal 2b, and information is processed.

また、本発明の集積回路パッケージは、カード以外にも
高実装密度が要求される集積回路に使用することができ
る。
Furthermore, the integrated circuit package of the present invention can be used not only for cards but also for integrated circuits that require high packaging density.

(発明の効果) 本発明においては、サイズがコンバクとにでき高実装密
度を可能とし、かつコスト的にも利点がある集積回路パ
ッケージを作成するにあたって、そのリードフレーム材
の線膨張係数とモールド樹脂の線膨張係数との差が極め
て小さくなるように、リードフレーム材とモールド樹脂
を選んでパッケージを作成したので、温度変形がなくI
Cチップの誤動作のない信顧性の高い集積回路パッケー
ジを提供することができると共に、その製造にあたって
は生産性を向上することができる。従って、本発明の集
積回路パッケージを使用したICカードは、カードの過
酷な条件下においても誤動作が生じない信顛性の高いも
のとなる。
(Effects of the Invention) In the present invention, in creating an integrated circuit package that can be compacted in size, enables high packaging density, and is advantageous in terms of cost, the linear expansion coefficient of the lead frame material and the mold resin are The lead frame material and molding resin were selected to create the package so that the difference between the linear expansion coefficient of
It is possible to provide a highly reliable integrated circuit package in which the C chip does not malfunction, and also to improve productivity in its manufacture. Therefore, an IC card using the integrated circuit package of the present invention has high reliability and does not malfunction even under severe card conditions.

以下、具体的実施例に基づいて本発明をさらに詳細に説
明する。
Hereinafter, the present invention will be explained in more detail based on specific examples.

実施例 0.15mm厚みの0LIN194合金板(線膨張係数
1.63X10−5in/ in /’c)を3枚用意
し、常法にしたがって水洗、乾燥を行った後、合金板の
両面にホトレジストを塗布乾燥して所定量の感光膜を形
成した。次いで、8リード端子とする2On+m X 
20mn+のパッケージ単位のリードフレームが5つ連
結したリードフレーム原版を用いて、常法により密着露
光、現像を行った後、合金板表裏から同時にエツチング
を行い本発明に用いるリードフレーム3枚を得た。
Example Three 0LIN194 alloy plates with a thickness of 0.15 mm (coefficient of linear expansion 1.63 x 10-5 in/in/'c) were prepared, and after washing and drying according to a conventional method, photoresist was applied to both sides of the alloy plates. A predetermined amount of photoresist film was formed by coating and drying. Next, 2On+m X with 8 lead terminals
Using a lead frame original plate in which five 20 mm+ package lead frames were connected, contact exposure and development were performed in a conventional manner, and then etching was performed simultaneously from the front and back of the alloy plate to obtain three lead frames used in the present invention. .

次に、得られたリードフレームを端子面が固定面となる
ようにエアー吸引台に乗せ、確実に固定させてグイ接着
剤を用いてそれぞれのICチップマウント部にICチッ
プを接着装填した後、ワイヤーボンディング機によりT
Cチップとリード部を結線した。
Next, place the obtained lead frame on an air suction stand so that the terminal surface becomes the fixed surface, securely fix it, and adhesively load the IC chip into each IC chip mount part using Gui adhesive. T by wire bonding machine
The C chip and the lead part were connected.

次に、エポキシ系樹脂のM H19F −0157(線
膨張係数3.2 Xl0−’in/ in /’C,東
L/Iしl製)、エポキシ系樹脂CV3300S (線
膨張係数2.1×10−’in/ in /’c、松下
電工■製)およびエポキシ系樹脂のCV:3soos 
C線膨張係数2.4 Xl0−5in/ in /’c
、松下電工■製)を用いてのトランスファー成形により
、3個のICチップを3枚のリードフレームにそれぞれ
封止した後、パッケージ単位の所定位置でそれぞれ断裁
して本発明の集積回路パッケージを3種類得た。
Next, epoxy resin M H19F-0157 (linear expansion coefficient 3.2 -'in/in/'c, manufactured by Matsushita Electric Works ■) and epoxy resin CV: 3soos
C linear expansion coefficient 2.4 Xl0-5in/in/'c
, Matsushita Electric Works Ltd.) by transfer molding to seal three IC chips in three lead frames, and then cut each package at a predetermined position to form three integrated circuit packages of the present invention. I got the kind.

次に、得られた集積回路パッケージをプラスチックカー
ド内にその端子面がカード基材表面と同一となるように
埋め込んでICカードを作成した。尚、パッケージカー
ド基材はエポキシ接着剤で固着した。
Next, the obtained integrated circuit package was embedded in a plastic card so that its terminal surface was flush with the surface of the card base material to produce an IC card. Note that the package card base material was fixed with epoxy adhesive.

作成したICカードは、所定のカード処理機に挿入され
ると端子を介してカード処理機と集積回路との間で信号
授受が行われ、情報の処理が良好になされた。
When the created IC card was inserted into a predetermined card processing machine, signals were exchanged between the card processing machine and the integrated circuit via the terminal, and information was processed successfully.

実施例2 0.15mm厚みの5US304 (yI膨張係数1.
73XIO−’in/ in /’c、大日本印刷■製
)を3枚用意し、実施例1と同様にして、本発明の集積
回路パッケージを3種類得た。
Example 2 5US304 with a thickness of 0.15 mm (yI expansion coefficient 1.
73XIO-'in/in/'c, manufactured by Dainippon Printing Co., Ltd.) were prepared, and in the same manner as in Example 1, three types of integrated circuit packages of the present invention were obtained.

実施例3 0.15mm厚みの42ALLOYC線膨張係数0.4
3 Xl0−’in/ in /’c、大日本印刷■製
)を3枚用意し、実施例1と同様にして、本発明の集積
回路パッケージを3種類得た。
Example 3 0.15mm thickness 42ALLOYC linear expansion coefficient 0.4
3 Xl0-'in/in/'c, manufactured by Dainippon Printing Co., Ltd.) were prepared, and in the same manner as in Example 1, three types of integrated circuit packages of the present invention were obtained.

比較例 上記のようにして作成した実施例1、実施例2および実
施例3の集積回路パッケージ9種について、温度サイク
ルテスト(条件 低温−55℃から高温150℃の状態
を100回繰り返す)を行ったところ下表のような結果
が得られ線膨張係数の差が1.2 Xl0−’in/ 
in /’c以下のものが良好であることが確認された
Comparative Example The nine types of integrated circuit packages of Examples 1, 2, and 3 prepared as described above were subjected to a temperature cycle test (conditions: low temperature -55°C to high temperature 150°C repeated 100 times). However, the results shown in the table below were obtained, and the difference in linear expansion coefficient was 1.2 Xl0-'in/
It was confirmed that a value of in/'c or less is good.

実施例1 実施例2 実施例3 0LIN194 5LIS304  42ALLOYM
H19F−0157良好   良好   変形大(0,
47)   (0,37)   (1,67)CV33
00S   良好   良好   破壊(0,77) 
  (0,67)   (1,97)CV3500S 
  変形大  良好   破壊(1,57)   (1
,47)   (2,77)注:表のカッコ内の数値は
、 (樹脂の線膨張係数)−(フレーム材の線膨張係数)X
IO−’。
Example 1 Example 2 Example 3 0LIN194 5LIS304 42ALLOYM
H19F-0157 Good Good Large deformation (0,
47) (0,37) (1,67)CV33
00S Good Good Destruction (0,77)
(0,67) (1,97)CV3500S
Large deformation Good Destruction (1,57) (1
, 47) (2, 77) Note: The numbers in parentheses in the table are (linear expansion coefficient of resin) - (linear expansion coefficient of frame material)
IO-'.

4、r:g:J面勺緒早iた明 第1図は本発明に用いられるリードフレームの平面図、
第2図は第1図のA−A線断面図、第3図、第4図は別
の態様のリードフレームの第2図と同位置における断面
図、第5図は本発明の集積回路浦パッケージの斜視図、
第6図は第5図のB−B線断面図、第7図は本発明の集
積回路坩パッケージを使用したICカードの斜視図であ
り、第8図は第7図のC−C線断面図である。
4. r: g: J side Figure 1 is a plan view of the lead frame used in the present invention.
FIG. 2 is a sectional view taken along the line A-A in FIG. 1, FIGS. 3 and 4 are sectional views of another embodiment of the lead frame at the same position as in FIG. 2, and FIG. Perspective view of the package,
6 is a sectional view taken along the line B-B in FIG. 5, FIG. 7 is a perspective view of an IC card using the integrated circuit crucible package of the present invention, and FIG. 8 is a sectional view taken along the line C-C in FIG. 7. It is a diagram.

1・・・リードフレーム 2・・・パッケージ単位のリードフレーム2a・・IC
チップマウント部 2b・・リード部 3・・・ICチップマウント部とリード部の間の空隙 4・・・リード部2b間の空隙 5・・・リードフレーム表面の凹凸 10・・・集積回路用パッケージ 11・・・ICチップ 12・・・結線用金線 20・ ・ ・カード基(反 13・・・モールド樹脂 14・・・Icチップ接着用接着剤 21・・・接着剤 出願人    大日本印刷株式会社 代理人  弁理士 小 西 淳 美 第2図 第3図 第4図 J 第 5Uj!J 第 7 図 第8囚
1...Lead frame 2...Lead frame 2a for each package...IC
Chip mount part 2b...Lead part 3...Gap between IC chip mount part and lead part 4...Gap between lead part 2b 5...Irregularities on lead frame surface 10...Integrated circuit package 11...IC chip 12...Gold wire for connection 20...Card base (reverse 13...Mold resin 14...Adhesive for bonding IC chip 21...Adhesive applicant Dai Nippon Printing Co., Ltd. Company agent Patent attorney Atsumi Konishi Figure 2 Figure 3 Figure 4 J Figure 5 Uj!J Figure 7 Prisoner 8

Claims (4)

【特許請求の範囲】[Claims] (1)リードフレームのリード部にICチップを結線し
た上で、リード部全面がパッケージの表面に端子として
露出するように、モールド樹脂によりリードフレームと
ICチップが封止された集積回路パッケージにおいて、
前記リードフレーム材の線膨張係数とモールド樹脂の線
膨張係数との差が1.4×1.0^−^5以下であるこ
とを特徴とする集積回路パッケージ。
(1) In an integrated circuit package in which an IC chip is connected to the lead portion of a lead frame, and the lead frame and IC chip are sealed with molding resin so that the entire lead portion is exposed as a terminal on the surface of the package.
An integrated circuit package characterized in that the difference between the coefficient of linear expansion of the lead frame material and the coefficient of linear expansion of the molding resin is 1.4×1.0^-^5 or less.
(2)前記リードフレームが、エッチング加工により形
成されたものであることを特徴とする特許請求の範囲第
(1)項記載の集積回路パッケージ。
(2) The integrated circuit package according to claim (1), wherein the lead frame is formed by etching.
(3)前記リードフレームの樹脂面との接触面が、凹凸
形状であることを特徴とする特許請求の範囲第(1)項
または第(2)項記載の集積回路パッケージ。
(3) The integrated circuit package according to claim (1) or (2), wherein the contact surface with the resin surface of the lead frame has an uneven shape.
(4)前記樹脂モールド樹脂面に露出するリード部の幅
が、パッケージ中央部に比べパッケージ端部において狭
くなっていることを特徴とする特許請求の範囲第(1)
項〜第(3)項いずれかに記載の集積回路パッケージ。
(4) Claim (1) characterized in that the width of the lead portion exposed to the resin surface of the resin mold is narrower at the end of the package than at the center of the package.
The integrated circuit package according to any one of items (3) to (3).
JP17696586A 1986-07-28 1986-07-28 Integrated circuit package Pending JPS6333854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17696586A JPS6333854A (en) 1986-07-28 1986-07-28 Integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17696586A JPS6333854A (en) 1986-07-28 1986-07-28 Integrated circuit package

Publications (1)

Publication Number Publication Date
JPS6333854A true JPS6333854A (en) 1988-02-13

Family

ID=16022805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17696586A Pending JPS6333854A (en) 1986-07-28 1986-07-28 Integrated circuit package

Country Status (1)

Country Link
JP (1) JPS6333854A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867483B2 (en) 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7288833B2 (en) 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867483B2 (en) 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
US7288833B2 (en) 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US7786554B2 (en) 2000-09-13 2010-08-31 Carsem (M) Sdn. Bhd. Stress-free lead frame
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7741161B2 (en) 2003-12-31 2010-06-22 Carsem (M) Sdn. Bhd. Method of making integrated circuit package with transparent encapsulant
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Similar Documents

Publication Publication Date Title
JP2875139B2 (en) Method for manufacturing semiconductor device
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP3169919B2 (en) Ball grid array type semiconductor device and method of manufacturing the same
AU671868B2 (en) Electronic module of extra-thin construction
US6650020B2 (en) Resin-sealed semiconductor device
JPS6333854A (en) Integrated circuit package
JPS63188964A (en) Integrated circuit package
JPH0738029A (en) Manufacture of quad leadframe for semiconductor device and manufacture of semiconductor device based on such leadframe
KR100358579B1 (en) Carrier element for semiconductor chips
US5440170A (en) Semiconductor device having a die pad with rounded edges and its manufacturing method
JPH06505126A (en) Carrier ring for semiconductor packages
US6002181A (en) Structure of resin molded type semiconductor device with embedded thermal dissipator
JP2001177005A (en) Semiconductor device and manufacturing method thereof
JPS6333853A (en) Integrated circuit package
JPH01208847A (en) Integrated circuit device
JP2006253357A (en) Semiconductor package and lead frame for use therein
JPS6333855A (en) Circuit integrated package
EP0711104B1 (en) Semiconductor device and method for making same
JP3136029B2 (en) Semiconductor device
JP3304513B2 (en) Semiconductor device with heat radiator and method of manufacturing the same
JP3111759B2 (en) Lead frame and method of manufacturing lead frame
JP2609863B2 (en) Lead frame for IC card
KR100575859B1 (en) ball grid array package
JPH0810207Y2 (en) Resin-sealed semiconductor device
CA2206786C (en) Electronic module of extra-thin construction