KR101168414B1 - Leadframe and method of manufacturig same - Google Patents

Leadframe and method of manufacturig same Download PDF

Info

Publication number
KR101168414B1
KR101168414B1 KR20100063798A KR20100063798A KR101168414B1 KR 101168414 B1 KR101168414 B1 KR 101168414B1 KR 20100063798 A KR20100063798 A KR 20100063798A KR 20100063798 A KR20100063798 A KR 20100063798A KR 101168414 B1 KR101168414 B1 KR 101168414B1
Authority
KR
South Korea
Prior art keywords
lead
metal
lead frame
insulating
metal substrate
Prior art date
Application number
KR20100063798A
Other languages
Korean (ko)
Other versions
KR20120003125A (en
Inventor
박충식
이형의
천현아
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20100063798A priority Critical patent/KR101168414B1/en
Publication of KR20120003125A publication Critical patent/KR20120003125A/en
Application granted granted Critical
Publication of KR101168414B1 publication Critical patent/KR101168414B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

본 발명은, 절연부 측면에 형성된 범프; 상기 범프상에 형성된 제 1금속부; 상기 절연부상에 형성되며, 상기 제 1금속부와 연결된 리드부; 상기 리드부 상면 중 상기 다이패드부에 인접한 위치에 도금된 이너 리드; 상기 범프 하면에 형성된 아우터 리드를 포함하는 리드 프레임. 및 그 제조 방법에 관한 것이다. 이에 의해, 더욱 미세한 회로패턴을 구현하며, 지지력을 향상시키고, 제조 공정 중 물리적인 변형이 발생하지 않는 리드 프레임 및 리드 프레임 제조 공정을 제공할 수 있다.The present invention, a bump formed on the side of the insulating portion; A first metal part formed on the bumps; A lead part formed on the insulating part and connected to the first metal part; An inner lead plated at a position adjacent to the die pad part of an upper surface of the lead part; A lead frame including an outer lead formed on the bottom surface of the bump. And a method for producing the same. As a result, it is possible to provide a lead frame and a lead frame manufacturing process that implement a finer circuit pattern, improve bearing capacity, and do not cause physical deformation during the manufacturing process.

Description

리드 프레임 및 그 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SAME}LEAD FRAME AND METHOD OF MANUFACTURING THEREOF {LEADFRAME AND METHOD OF MANUFACTURIG SAME}

본 발명은 리드 프레임 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 범프의 두께가 상부보다 하부를 크게 하여 미세회로가 가능하며 신뢰성, 즉, 완성된 패키지와 PCB와의 부착력을 개선하고, 절연층으로 역할하는 범프와 리드 프레임 소재와의 박리를 방지할 수 있는 리드 프레임 및 그 제조방법에 관한 것이다.The present invention relates to a lead frame and a method of manufacturing the same, and more particularly, a microcircuit is possible because the thickness of the bump is larger than the upper part, and the reliability, that is, the adhesion between the finished package and the PCB is improved, and the insulating layer The present invention relates to a lead frame capable of preventing peeling of a bump and a lead frame material, which serves as a lead, and a method of manufacturing the same.

일반적으로 제작되는 리드프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.In general, the shape of a lead frame manufactured is a die pad and a lead portion by using an etching method or a stamping method. However, the conventional method of manufacturing the lead frame is not easy to form a multi-row lead required for high integration of the semiconductor.

또한, 최근에 개발되고 있는 2단 에칭을 이용하여 제조된 리드 프레임은 이너리드의 구현 피치를 감소시키는 데 한계가 존재하여 구현할 수 있는 리드 핀 (lead pin) 의 수가 제한된다. 더욱이 다이패드부와 리드부와의 간격을 유지시키며 리드 프레임을 지지하는 지지부가 얇은 폴리이미드 막으로 구성되어 지지력이 약한 단점이 있다.In addition, a lead frame manufactured using a recently developed two-stage etching has a limit in reducing an implementation pitch of an inner lead, thereby limiting the number of lead pins that can be implemented. Furthermore, there is a disadvantage in that the supporting force is weak because the support portion for supporting the lead frame while keeping the gap between the die pad portion and the lead portion is composed of a thin polyimide film.

아울러, 절연층과 리드 프레임 소재 계면간 국부적인 박리가 발생하기 쉬우며, 절연층, 예를 들어 폴리이미드막을 형성하는 공정에서 물리적인 변형이 발생하는 문제점도 있다.In addition, local peeling easily occurs between the insulating layer and the interface of the lead frame material, and physical deformation occurs in the process of forming the insulating layer, for example, a polyimide film.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 미세한 회로패턴을 구현하며, 지지력을 향상시키고, 제조 공정 중 물리적인 변형이 발생하지 않는 리드 프레임 및 리드 프레임 제조 공정을 제공하는 데 있다.The present invention has been made to solve the above-described problem, an object of the present invention, to implement a finer circuit pattern, to improve the bearing capacity, the physical process during the lead frame and lead frame manufacturing process To provide.

전술한 문제를 해결하기 위한 본 발명의 일 실시형태에 따른 리드 프레임의 구조는, 절연부 측면에 형성된 범프; 상기 범프상에 형성된 제 1금속부; 상기 절연부상에 형성되며, 상기 제 1금속부와 연결된 리드부; 상기 리드부 상면 중 상기 다이패드부에 인접한 위치에 도금된 이너 리드; 상기 범프 하면에 형성된 아우터 리드를 포함한다.The structure of a lead frame according to an embodiment of the present invention for solving the above problems, the bump formed on the side of the insulating portion; A first metal part formed on the bumps; A lead part formed on the insulating part and connected to the first metal part; An inner lead plated at a position adjacent to the die pad part of an upper surface of the lead part; It includes an outer lead formed on the lower surface of the bump.

또한, 상기 리드 프레임은, 상기 절연부를 사이에 두고 상기 범프와 이격된 다이패드부를 더 포함할 수도 있으며, 상기 절연부 상에 형성되며, 상기 리드부와 이격된 내측 리드부를 더 포함할 수도 있다.The lead frame may further include a die pad part spaced apart from the bump with the insulating part interposed therebetween, and may further include an inner lead part formed on the insulating part and spaced apart from the lead part.

그리고 상기 리드 프레임은, 상기 내측 리드부상에 도금된 제 2금속부를 더 포함할 수 있으며, 상기 다이패드부 상, 하면에 각각 도금된 다이패드 상, 하부 금속부를 더 포함할 수 있다.The lead frame may further include a second metal part plated on the inner lead part, and may further include a die pad part and a lower metal part plated on the die pad part and the bottom surface, respectively.

특히, 상기 범프는 하부의 두께가 상부의 두께보다 큰 것이 바람직하며, 이 경우, 상기 범프의 두께는 하부로 갈수록 완곡하게 넓어질 수 있다.In particular, the bump is preferably a lower thickness than the upper thickness, in this case, the thickness of the bump can be smoothly widened toward the bottom.

또한, 본 발명의 일 실시형태에 따른 리드 프레임의 제조 방법은, (a) 금속기판의 상부를 하프 에칭하여 절연부 홈을 형성하는 단계; (b) 상기 금속기판의 상부에, 절연층이 코팅된 금속막을 압착하여, 상기 절연부 홈에 절연부를 형성하는 단계; (c) 상기 금속기판의 하면을 전면에칭하여 상기 절연부의 하부를 노출시키고, 상기 금속막의 상면을 패턴 에칭하여 상기 금속기판의 상면을 노출시키는 단계; (d) 상기 금속기판의 노출된 상, 하면을 도금하고, 상기 금속막상에 이너리드를 도금하는 단계; 및 (e) 상기 금속막 상면을 패턴에칭하여 리드부를 형성하는 단계를 포함한다.In addition, the method of manufacturing a lead frame according to an embodiment of the present invention includes the steps of: (a) forming an insulating groove by half etching an upper portion of a metal substrate; (b) pressing the metal film coated with the insulating layer on the metal substrate to form an insulating part in the insulating part groove; (c) exposing the lower surface of the metal substrate to the entire surface to expose the lower portion of the insulating portion, and pattern etching the upper surface of the metal film to expose the upper surface of the metal substrate; (d) plating exposed upper and lower surfaces of the metal substrate and plating inner leads on the metal film; And (e) patterning the upper surface of the metal film to form lead portions.

특히, 상기 (a)단계의 금속기판은 구리 기판이며, 상기 (b)단계의 절연층이 코팅된 금속막은 레진이 코팅된 구리기판 (RCC; Resin Coated Copper) 또는 동박 적층판 (CCL; Copper Clad Laminates)일 수 있다.In particular, the metal substrate of step (a) is a copper substrate, the metal layer coated with the insulating layer of step (b) is a resin coated copper substrate (RCC; Resin Coated Copper) or copper clad laminate (CCL; Copper Clad Laminates May be).

또한, 상기 (a) 단계는, 금속기판의 상부를 하프 에칭하여 하부 단차가 완곡한 절연부 홈을 형성하는 단계일 수 있다.
In addition, the step (a) may be a step of forming an insulating groove in which the lower step is curved by half etching the upper portion of the metal substrate.

본 발명에 의해, 미세한 회로패턴으로 인한 와이어 길이 감소 및 라우터빌리티 (Routability)로 인한 플립칩 본딩을 가능하게 한다.By the present invention, it is possible to reduce the wire length due to the fine circuit pattern and flip chip bonding due to the routerability.

또한, 범프의 두께가 상부보다 하부를 크게하여 미세회로가 가능하며 신뢰성, 즉, 완성된 패키지와 PCB 와의 부착력을 개선하고, 절연층으로 역할하는 범프와 리드 프레임 소재와의 박리를 방지한다.In addition, the thickness of the bumps is larger than the upper part so that the microcircuit is possible, thereby improving reliability, that is, improving adhesion between the finished package and the PCB, and preventing peeling of the bump and lead frame material serving as an insulating layer.

더욱이, RCC 또는 CCL 를 사용하여, 제조 공정시 물리적인 변형을 방지할 수 있다.Moreover, RCC or CCL can be used to prevent physical deformation in the manufacturing process.

도 1a 및 1b는 본 발명의 일 실시형태에 따른 리드 프레임 제조 공정의 단면도.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임의 상면도.
도 3은 본 발명의 일 실시형태에 따른 리드 프레임의 배면도.1A and 1B are cross-sectional views of a lead frame manufacturing process according to one embodiment of the invention.
2 is a top view of a lead frame according to an embodiment of the present invention.
3 is a rear view of a lead frame according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 리드 프레임 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a lead frame and a manufacturing method according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

도 1a 및 1b은 본 발명의 일 실시형태에 따른 리드 프레임 제조 공정의 단면도를 나타낸다. 도 1a 및 1b를 참조하면, 회로 주체가 되는 금속기판 (110)을 준비한다 (단계 a). 이 금속기판 (110)은 구리 (Cu)가 바람직하나. 전도성 물질인 구리 합금, 철 (Fe), 철 합금 등의 금속부재를 사용할 수도 있다. 여기서 사용될 금속기판 (100)의 두께는 10mil (1mil = 1,000분의 1인치) 이하가 바람직하며, 5mil 이하가 더욱 바람직하다.1A and 1B show cross-sectional views of a lead frame manufacturing process according to one embodiment of the invention. 1A and 1B, a metal substrate 110 serving as a circuit main body is prepared (step a). The metal substrate 110 is preferably copper (Cu). Metal members, such as copper alloy, iron (Fe), and an iron alloy which are conductive materials, can also be used. The thickness of the metal substrate 100 to be used here is preferably 10 mils (1 mil = 1 / 1,000 inch) or less, more preferably 5 mils or less.

여기서, 금속기판 (110)의 상부 및 하부에 포토 레지스트 (120)가 형성된다. 이 경우, 포토 레지스트 (120)는 액체 타입의 포토 레지스트 (LPR: Liquid Photo Resist), 필름 타입의 포토 레지스트 (DFR: Dry Film Resist) 등으로 형성될 수 있다. 이러한 금속기판 (110)의 상부 및 하부 각각에 포토마스크를 이용한 포토리소그래피 공정으로 포토 레지스트 (120)가 노광 및 현상된다.Here, photoresist 120 is formed on the upper and lower portions of the metal substrate 110. In this case, the photoresist 120 may be formed of a liquid type photoresist (LPR), a film type dry resist (DFR), or the like. The photoresist 120 is exposed and developed by a photolithography process using a photomask on each of the upper and lower portions of the metal substrate 110.

또한, 포토 레지스트 (120)의 도포는 금속기판 (110)의 상면에만 도포할 수도 있으나, 하면의 부재를 보호하기 위해 양면 도포가 바람직하다.In addition, although the application of the photoresist 120 may be applied only to the upper surface of the metal substrate 110, in order to protect the member on the lower surface, double-sided coating is preferable.

그 후, 하프 에칭을 수행하여 절연부홈 (130)을 형성한다 (단계 b). 여기서, 하프 에칭은 등방성 에칭으로서, 하부 단차부는 완곡한 형상을 갖게 된다. 이러한 완곡한 형상의 단차부는 이후 형성될 범프의 형상에 영향을 미친다 (후술). 그 후, 금속기판 (110) 상부에 레진이 코팅된 구리기판 (RCC; Resin Coated Copper) (또는 동박 적층판 (CCL; Copper Clad Laminates))과 같은 절연층이 코팅된 금속막을 준비한다 (단계 c). 그리고 RCC (140)를 금속기판 (110)의 상부에서 열 및 압력을 가하여 압착한다 ((d)단계). 이 경우, RCC (140)의 레진 (140b)이 코팅된 부분을 금속기판 (100) 상부에 압착한다. 그 결과, RCC (140)의 레진 (140b)은 절연부홈 (130)을 채움으로써, 절연부 (150)를 형성한다.Thereafter, half etching is performed to form the insulating grooves 130 (step b). Here, half etching is isotropic etching, and a lower step part has a curved shape. This stepped portion of the curved shape affects the shape of the bump to be formed later (described later). Thereafter, a metal film coated with an insulating layer such as a resin coated copper substrate (RCC; Resin Coated Copper (CCL) (CCL; Copper Clad Laminates)) is prepared on the metal substrate 110 (step c). . And the RCC 140 is pressed by applying heat and pressure on the upper portion of the metal substrate 110 (step (d)). In this case, the portion coated with the resin 140b of the RCC 140 is pressed onto the metal substrate 100. As a result, the resin 140b of the RCC 140 fills the insulation groove 130 to form the insulation 150.

그리고 감광제 (120)를 도포하고 포토리소그래피 공정을 통해, 노광, 현상하여 에칭 마스크를 형성한다 (단계 e). 이 에칭 마스크의 패턴은 절연부 (150)가 형성된 부분을 제외한 금속기판의 상면을 노출시키도록 형성된다. 그 후, 금속기판 (110)의 하면을 전면 에칭하여 상기 절연부 (150)의 하부를 노출시키고, RCC의 금속막 (140a)의 상면을 패턴 에칭하여 금속기판 (110)의 상면을 노출시킨다 (단계 f). 이와 같은 상면 및 하면의 에칭에 의해 범프 (170)및 다이패드부 (160)가 형성된다. 특히, 본 단계에서 형성된 범프의 (170) 형상은 하부의 두께가 상부의 두께보다 더 두꺼운 것이 특징이다. 이는 (b) 단계에서 하프 에칭시 하부 단차 부분이 완곡한 형상을 이루기 때문이다. 그 결과, 상부의 얇은 두께로 인해 회로 피치가 미세하게 되며, 하부의 넓은 두께로 인해 PCB에 실장시 견고함의 신뢰성을 증진시킬 수 있다. Then, the photosensitive agent 120 is applied and exposed and developed through a photolithography process to form an etching mask (step e). The pattern of the etching mask is formed to expose the top surface of the metal substrate except for the portion where the insulating portion 150 is formed. Thereafter, the bottom surface of the metal substrate 110 is etched entirely to expose the lower portion of the insulating portion 150, and the top surface of the metal film 140a of the RCC is pattern etched to expose the top surface of the metal substrate 110 ( Step f). The bump 170 and the die pad portion 160 are formed by etching the upper and lower surfaces. In particular, the shape of the bump 170 formed in this step is characterized in that the thickness of the lower portion is thicker than the thickness of the upper portion. This is because the lower stepped portion is curved in half etching in step (b). As a result, the circuit pitch becomes fine due to the thin thickness of the upper part, and the reliability of robustness when mounting on the PCB can be improved due to the wide thickness of the lower part.

그 후, 금속기판 (110) 상에 감광제 (120)를 도포하고 포토리소그래피 공정을 통해, 노광, 현상하여, (g) 단계에 도시된 바와 같은 패턴이 형성된 도금 마스크 (120)를 RCC (140)의 에칭되지 않고 남은 금속막(140a) 상에 형성한다. Thereafter, the photoresist 120 is coated on the metal substrate 110 and exposed and developed through a photolithography process, so that the plating mask 120 having the pattern as shown in step (g) is formed. On the remaining metal film 140a without being etched.

그리고 이러한 도금 마스크 (120) 상부와, 금속기판 (110)의 하부를 도금하여 이너리드 (180a), 아우터 리드 (180b), 다이패드 금속부 (190a 및 190b), 및 제 1, 제 2금속부 (195a 및 195b)를 형성한다 (단계 h). 여기서, 아우터 리드 (180b) 및 다이패드 금속부 (190b)는 이후 반도체 칩 (20)이 실장될 면의 반대면으로서, PCB 기판에 반도체 패키지를 실장하는 경우, 솔더볼과의 접촉면이 된다. The upper surface of the plating mask 120 and the lower portion of the metal substrate 110 are plated to form an inner lead 180a, an outer lead 180b, die pad metal parts 190a and 190b, and first and second metal parts. (195a and 195b) are formed (step h). Here, the outer lead 180b and the die pad metal part 190b are opposite surfaces to which the semiconductor chip 20 is to be mounted thereafter, and when the semiconductor package is mounted on the PCB substrate, the outer lead 180b and the die pad metal part 190b become contact surfaces with the solder balls.

그 다음, 리드 프레임의 상하면에 감광제를 도포하고 (하면은 부재를 보호하기 위함) 포토리소그래피 공정을 통해, 노광, 현상하여, 패턴이 형성된 에칭 마스크 (120)를 형성한다 (단계 i). 이 에칭 마스크 (120)의 패턴은 리드프레임의 회로패턴을 형성하도록 구성된다. 그 결과, 에칭을 통해 제 2금속부 (195b)와 이너리드 (180a) 사이의 절연부 (150)가 노출된다. 이에 의해 절연부 상의 내, 외측에 내측 리드부 (165b)와 리드부 (165a)가 서로 이격되어 형성된다 (단계 j).Then, a photosensitive agent is applied to the upper and lower surfaces of the lead frame (the lower surface is to protect the member), and is exposed and developed through a photolithography process to form an etching mask 120 having a pattern formed thereon (step i). The pattern of the etching mask 120 is configured to form a circuit pattern of the lead frame. As a result, the insulating portion 150 between the second metal portion 195b and the inner lead 180a is exposed through etching. As a result, the inner lead portion 165b and the lead portion 165a are formed to be spaced apart from each other on the inside and the outside of the insulation portion (step j).

그 후, 다이패드 금속부 (190a)에 칩 (20)을 실장하고, 반도체 칩 (20)을 이너리드 (180a) 및 제 2금속부 (195b)를 와이어 (30)를 통해 전기적으로 연결한다 (단계 k). 그리고 최종적으로, 리드 프레임과 반도체 칩을 일괄적으로 봉지재를 이용하여 몰드 수지, EMC (Epoxy Mold Compound) (40)로 패킹처리한다. Thereafter, the chip 20 is mounted on the die pad metal part 190a, and the semiconductor chip 20 is electrically connected to the inner lead 180a and the second metal part 195b through the wire 30 ( Step k). Finally, the lead frame and the semiconductor chip are collectively packed with a mold resin and an EMC (Epoxy Mold Compound) 40 using an encapsulant.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 금속기판 120: 에칭(도금) 마스크
130: 절연부홈 140: RCC (또는 CCL)
140a: 금속막 140b: 레진 (절연체)
150: 절연부 160: 다이패드부
165a: 리드부 165b: 내측 리드부
170: 범프 180a: 이너리드
180b: 아우터 리드 190a, 190b: 다이패드 금속부
195a: 제 1금속부 195b: 제 2금속부
20: 칩 30: 와이어
40: EMC 110: metal substrate 120: etching (plating) mask
130: insulation groove 140: RCC (or CCL)
140a: metal film 140b: resin (insulator)
150: insulation portion 160: die pad portion
165a: lead portion 165b: inner lead portion
170: bump 180a: inner lead
180b: outer lead 190a, 190b: die pad metal part
195a: first metal part 195b: second metal part
20: Chip 30: Wire
40: EMC

Claims (10)

절연부 내측면에 형성되고 금속재질로 이루어진 다이패드부;
상기 절연부 외측면에 형성된 범프;
상기 범프상에 형성된 제 1금속부;
상기 절연부상에 형성되며, 상기 제 1금속부와 연결된 리드부;
상기 리드부 상면 중 상기 다이패드부에 인접한 위치에 도금된 이너 리드;
상기 범프 하면에 형성된 아우터 리드를 포함하되,
상기 범프는,
하부의 수평방향 두께가 상부의 수평방향 두께보다 크게 형성된 리드 프레임.
A die pad part formed on an inner side of the insulating part and made of a metal material;
A bump formed on an outer surface of the insulating part;
A first metal part formed on the bumps;
A lead part formed on the insulating part and connected to the first metal part;
An inner lead plated at a position adjacent to the die pad part of an upper surface of the lead part;
Including an outer lead formed on the lower surface of the bump,
The bump,
A lead frame in which the lower horizontal thickness is greater than the upper horizontal thickness.
삭제delete 제 1항에 있어서,
상기 리드 프레임은,
상기 절연부 상에 형성되며, 상기 리드부와 이격된 내측 리드부를 더 포함하는 리드 프레임.
The method of claim 1,
The lead frame,
A lead frame formed on the insulating portion, and further comprising an inner lead portion spaced apart from the lead portion.
제 3항에 있어서,
상기 리드 프레임은,
상기 내측 리드부상에 도금된 제 2금속부를 더 포함하는 리드 프레임.
The method of claim 3, wherein
The lead frame,
And a second metal part plated on the inner lead part.
제 1항에 있어서,
상기 리드 프레임은,
상기 다이패드부 상, 하면에 각각 도금된 다이패드 상, 하부 금속부를 더 포함하는 리드 프레임.
The method of claim 1,
The lead frame,
The lead frame further comprises a lower metal portion on the die pad, respectively, plated on the die pad portion, the lower surface.
삭제delete 제 1항에 있어서,
상기 범프의 수평방향 두께는 상부에서 하부로 갈수록 완곡하게 넓어지는 리드 프레임.
The method of claim 1,
The horizontal thickness of the bump is a lead frame that is smoothly widened from top to bottom.
(a) 금속기판의 상부를 하프 에칭하여 절연부 홈을 형성하는 단계;
(b) 상기 금속기판의 상부에, 절연층이 코팅된 금속막을 압착하여, 상기 절연부 홈에 절연부를 형성하는 단계;
(c) 상기 금속기판의 하면을 전면에칭하여 상기 절연부의 하부를 노출시키고, 상기 금속막의 상면을 패턴 에칭하여 상기 금속기판의 상면을 노출시키는 단계;
(d) 상기 금속기판의 노출된 상, 하면을 도금하고, 상기 금속막상에 이너리드를 도금하는 단계; 및
(e) 상기 금속막 상면을 패턴에칭하여 리드부를 형성하는 단계를 포함하는 리드 프레임 제조 방법.
(a) half-etching an upper portion of the metal substrate to form an insulation groove;
(b) pressing the metal film coated with the insulating layer on the metal substrate to form an insulating part in the insulating part groove;
(c) exposing the lower surface of the metal substrate to the entire surface to expose the lower portion of the insulating portion, and pattern etching the upper surface of the metal film to expose the upper surface of the metal substrate;
(d) plating exposed upper and lower surfaces of the metal substrate and plating inner leads on the metal film; And
(e) patterning the upper surface of the metal film to form a lead part.
제 8항에 있어서,
상기 (a)단계의 금속기판은 구리 기판이며,
상기 (b)단계의 절연층이 코팅된 금속막은 레진이 코팅된 구리기판 (RCC; Resin Coated Copper) 또는 동박 적층판 (CCL; Copper Clad Laminates)인 리드 프레임 제조 방법.
The method of claim 8,
The metal substrate of step (a) is a copper substrate,
The metal film coated with the insulating layer of step (b) is a resin coated copper substrate (RCC; Resin Coated Copper) or copper clad laminate (CCL; Copper Clad Laminates).
제 8항 또는 제 9항에 있어서,
상기 (a) 단계는,
금속기판의 상부를 하프 에칭하여 하부 단차가 완곡한 절연부 홈을 형성하는 단계인 리드 프레임 제조 방법.
10. The method according to claim 8 or 9,
The step (a)
And half etching the upper portion of the metal substrate to form an insulating groove having a lower stepped portion.
KR20100063798A 2010-07-02 2010-07-02 Leadframe and method of manufacturig same KR101168414B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100063798A KR101168414B1 (en) 2010-07-02 2010-07-02 Leadframe and method of manufacturig same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100063798A KR101168414B1 (en) 2010-07-02 2010-07-02 Leadframe and method of manufacturig same

Publications (2)

Publication Number Publication Date
KR20120003125A KR20120003125A (en) 2012-01-10
KR101168414B1 true KR101168414B1 (en) 2012-07-25

Family

ID=45610212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100063798A KR101168414B1 (en) 2010-07-02 2010-07-02 Leadframe and method of manufacturig same

Country Status (1)

Country Link
KR (1) KR101168414B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same

Also Published As

Publication number Publication date
KR20120003125A (en) 2012-01-10

Similar Documents

Publication Publication Date Title
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
US20100052146A1 (en) Semiconductor package and fabrication method thereof
TWI397358B (en) Wire bonding substrate and fabrication thereof
KR20090078543A (en) Printed circuit board and semiconductor package using the same
US9112063B2 (en) Fabrication method of semiconductor package
JP2014078658A (en) Substrate for semiconductor package and manufacturing method of the same
KR101186879B1 (en) Leadframe and method of manufacturig same
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
KR101168414B1 (en) Leadframe and method of manufacturig same
KR100629887B1 (en) Metal chip scale semiconductor package and manufacturing method thereof
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP2011054670A (en) Semiconductor module, method of manufacturing the same, and portable device
KR101128999B1 (en) Manufacturing method for chip package and chip package produced by the method
US9974166B2 (en) Circuit board and manufacturing method thereof
TWI387080B (en) Qfn package structure and method
KR101187913B1 (en) Leadframe for semiconductor package and the fabrication method thereof
KR101107756B1 (en) Leadframe and method of manufacturig same
KR101168413B1 (en) Leadframe and method of manufacturig same
JP5587464B2 (en) Manufacturing method of semiconductor device
KR101168890B1 (en) Leadframe and method of manufacturig same
KR101098994B1 (en) Method for fabricating substrateless semiconductor chip package and substrateless semiconductor chip package fabricated using thereof
KR20130059580A (en) Semiconductor package and method for manufacturing the same
KR20100006898A (en) Semiconductor package and the fabrication method thereof
TW201832337A (en) Load circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8