JP2011066880A - ３−レベルパルス幅変調増幅器及びこれを含むオーディオ処理装置 - Google Patents

Abstract

【課題】３−レベルパルス幅変調器及びこれを含むオーディオ処理装置を提供すること。
【解決手段】ハーフ−ブリッジ３−レベルＰＷＭ増幅器が開示される。ハーフブリッジ３−レベルＰＷＭ増幅器はプリスケーリング部、ＰＷＭ生成器及び出力ステージを含む。ＰＷＭ生成器はプリスケーリング部から提供されるスケーリングされた信号の大きさによって３−レベルパルス幅変調信号を生成する。出力ステージは３−レベルパルス幅変調信号に基づいて出力ノードを駆動する。
【選択図】 図６

Description

本発明は、増幅器に係り、より詳細にはハーフブリッジ（ｈａｌｆ―ｂｒｉｄｇｅ）ＰＷＭ方式の増幅器に関する。

ＰＷＭ方式は、変調信号の大きさによってパルス（例えば、周期的パルス）の幅を変化させて変調する方式で、高効率、高解像度及び低電力の特性を有し、増幅器（例えば、クラスＤオーディオ増幅器）やオーディオ装置に広く使用されている。従って、ＰＷＭ増幅器はクラス−Ｄ増幅器と呼ばれることもある。

一般に、ＰＷＭ方式のオーディオ装置はオーディオ信号のサンプリングレートより、高い周波数を有するＰＷＭ変調信号でオーディオを伝達する。ＰＷＭオーディオ増幅器はアナログオーディオ信号をデジタルＰＷＭ信号に変換し、これを増幅してスピーカやヘッドホンに出力する。

スピーカを駆動するためには、通常フル−ブリッジ（ｆｕｌｌ―ｂｒｉｄｇｅ）形態のＰＷＭ増幅器が使用される。ヘッドホンのような低電力装置を駆動するためには、ゼロ（ｚｅｒｏ）電圧のグラウンドレベルを基準に入力信号が印加される、一般的にハーフ−ブリッジ（Ｈａｒｆ−ｂｒｉｄｇｅ）形態のＰＷＭ増幅器が使用される。

通常のＰＷＭ信号の駆動方式は２−レベル駆動方式で、ＰＷＭ信号によってあらかじめ決まった正電圧（＋）とグラウンドレベルとをスイッチングする方式または、正電圧と負電圧とをスイッチングする方式である。

このような２−レベルＰＷＭ駆動方式は、入力信号が「０」の時も出力ステージは５０：５０のＰＷＭデューティレシオを維持しつつ、スイッチングするため、オーディオ信号が消費する動的（ｄｙｎａｍｉｃ）電流以外の不必要な静的（Ｓｔａｔｉｃ）電流が常に消費されるため、出力効率が落ちる。

また、出力ステージの電源電圧のレベルが変動して電源電圧の間のレベルにミスマッチが発生した場合は、復元されるオーディオ信号にこのようなミスマッチによる歪曲が生じることになる。

図１は、アナログ増幅器入力信号の一例を示した波形のグラフである。

図２〜図４は、図１に図示された増幅器入力信号に対する通常の２−レベルＰＷＭ変調信号を示す。図１と図２〜図４の時間―比率はそれぞれ異なる。

図１に図示されたように、増幅器入力信号を正のピーク電圧（ＭＡＸ）と負のピーク電圧（ＭＩＮ）との間をスイングする信号と仮定する。

この場合、通常のＰＷＭ変調信号は２−レベル（ＶＤＤとＶＳＳ）を有するパルス信号である。図２〜図４に図示されたように、増幅器の入力信号が正のピーク電圧（ＭＡＸ）の時は、ＶＤＤレベルを有する「Ｈｉｇｈ」区間が最大で、増幅器入力信号が負のピーク電圧（ＭＩＮ）の時は、ＶＳＳレベルを有する「Ｌｏｗ」区間が最大である。アナログ入力信号がゼロ（「０」）の時は、２−レベルＰＷＭ変調信号の「Ｈｉｇｈ」区間と「Ｌｏｗ」区間の持続時間が同じになり、５０：５０のデューティレシオ（ｄｕｔｙ ｒａｔｉｏ）を有する。増幅器入力信号がピーク電圧（ＭＡＸ）の方に増加する時は、２−レベルＰＷＭ変調信号はＶＤＤレベルを有する「Ｈｉｇｈ」区間が次第に大きくなり、入力信号が負のピーク電圧（ＭＩＮ）の方に減少する時は、２−レベルＰＷＭ変調信号はＶＳＳレベルを有するＬｏｗ’区間が次第に大きくなる。

従来の２−レベルＰＷＭ増幅器（つまり、Ｃｌａｓｓ−Ｄ増幅器）は既存のＣｌａｓｓ−Ａ、Ｃｌａｓｓ−Ｂ、Ｃｌａｓｓ−ＡＢ増幅器に比べて比較的高い効率を有する。しかし、従来の２−レベルＰＷＭ増幅器もアナログ増幅器入力信号が「０」の間も、ＶＤＤレベルとＶＳＳレベル（または、グラウンドレベル）にスイッチングしつつ、電流を消費することになる。

米国特許６，７００，５１８号明細書 特開２００１−２１１０３６号公報 米国特許７，２２４，２１７号明細書

本発明の目的は、静的（ｓｔａｔｉｃ）電流消費を減らし効率を高めると共に、電源電圧の非対称による歪曲を防止することができるハーフブリッジ３−レベルＰＷＭ増幅器及びその駆動方法を提供することにある。

本発明の他の目的は、ハーフブリッジ３−レベルＰＷＭ増幅器を具備するオーディオ処理装置を提供することにある。

前述した本発明の目的を達成するために、本発明の一実施形態に係わる３−レベルＰＷＭ増幅器はＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）生成器及び出力ステージを含む。ＰＷＭ生成器は入力信号に基づいて第１レベルのパルス幅を可変したり、または第２レベルのパルス幅を可変して、第１レベル、第２レベル及び基準レベルを有する３−レベルパルス幅変調信号を生成する。出力ステージは、３−レベルパルス幅変調信号に基づいて出力ノードを第１電源電圧、第２電源電圧、または第３電源電圧レベルに駆動する。

実施形態において、３−レベルＰＷＭ増幅器は入力信号を少なくとも１つのゲイン値によってスケーリングしてＰＷＭ生成器に提供するプリスケーリング部を更に含め、ゲイン値は第１〜第３電源電圧の中で少なくとも１つの変動を補償する大きさを有することができる。

実施形態において、第３電源電圧はグラウンドレベルであり、第１電源電圧は第３電源電圧より高い正の電圧であり、前期第２電源電圧は第３電源電圧より低い負の電圧であってもよい。

実施形態において、第１電源電圧と第２電源電圧とのレベル変化に基づいてプリスケーリング部にゲイン値を提供する電源電圧センシング部をさらに含むことができる。

電源電圧センシング部は、第１電源電圧の測定されたレベルと第２電源電圧の測定されたべレベルとによるデジタル値を測定して提供するアナログデジタル変換器及びデジタル値に基づいてゲイン値を演算してゲイン値を提供する演算部を含むことができる。

演算部は、第１電源電圧と第２電源電圧それぞれのレベルによるデジタル値の大きさを比べてゲイン値を提供することができる。

演算部は、第１電源電圧と第２電源電圧の理想的なレベルと第１電源電圧の測定されたレベルと第２電源電圧の測定されたレベルに少なくとも１つのゲイン値を提供することができる。

実施形態において、プリスケーリング部は基準レベルに基づいて入力信号を基準レベル以上の第１入力信号と基準レベル以上の第１入力信号と基準レベル以下の第２入力信号とに分離する信号分離器、第１入力信号または第２入力信号にゲイン値を乗算して、第１スケーリングされた信号及び第２スケーリングされた信号に提供するスケーラ及び第１スケーリングされた信号及び第２スケーリングされた信号を合算して、スケーリングされた信号としてＰＷＭ生成器に提供する合算器を含むことができる。

プリスケーリング部は、第１入力信号及び第２入力信号に対してそれぞれゲイン値に含まれる第１ゲイン値、第２ゲイン値を乗算して第１スケーリングされた信号及び第２スケーリングされた信号として提供することができる

プリスケーリング部は第１入力信号に対してゲイン値を乗算して第１スケーリングされた信号として提供することができる。

プリスケーリング部は第２入力信号に対してゲイン値を乗算して第２スケーリングされた信号として提供することができる。

プリスケーリング部は、第１入力信号と第２入力信号に対して非対称的にスケーリングを実行することができる。

実施形態において、ＰＷＭ生成器は基準レベル以上の正の第１信号部分の大きさによって第１レベルのパルス幅を可変した第１パルス幅変調信号と基準レベル以下の負の第２信号部分の大きさによって第２レベルのパルス幅を可変した第２パルス幅信号を結合して３−レベルパルス幅変調信号を出力することができる。正の第１信号部分と負の第２信号部分は入力信号に含むことができる。

基準レベルはグラウンドレベルであり、第１信号部分は正にスケーリングされた信号であり、第２信号部分は負にスケーリングされた信号であってもよい。

ＰＷＭ生成器は、第１信号部分を第１レベルと基準レベルとの間をスイングする第１三角波信号と比べて第１パルス幅変調信号を提供する第１比較器及び第２信号部分を基準レベルと第２レベルとの間をスイングする第２三角波信号と比べて第２パルス幅変調信号を提供する２比較器を具備することができる。実施形態において、出力ステージは、第１イネーブル信号に応答して出力ノードを第１電源電圧に駆動するプルアップ部、第２イネーブル信号に応答して出力ノードを第２電源電圧に駆動するプルダウン部及び第３イネーブル信号に応答して出力ノードを第３電源電圧に駆動するグランドスイッチング部を含み、第３電源電圧はグラウンドレベルであり、第１電源電圧は第３電源電圧より高い正の電圧であり、第２電源電圧は第３電源電圧より低い負の電圧であってもよい。

実施形態において、プルアップ部は出力ノードと第１電源電圧との間に接続し、第１イネーブル信号に応答してターンオン・オフされるプルアップトランジスタを含み、プルダウン部は出力ノードと第２電源電圧との間に接続し、第２イネーブル信号に応答してターンオン・オフされるプルダウントランジスタを含み、グラウンドスイッチング部は、出力ノードと第３電源電圧との間に接続され、第３イネーブル信号に応答してターンオン・オフされる少なくとも1つのスイッチを含むことができる。

実施形態において、入力信号はシグマ・デルタ変調された信号であってもよい。

実施形態において、３−レベルＰＷＭ増幅器はハーフ−ブリッジＰＷＭ増幅器であってもよい。

本発明の他の目的を達成するために、本発明の一実施形態にかかわるオーディオ処理装置はボリューム調節部及びハーフ−ブリッジ３−レベルＰＷＭ増幅器を含む。ボリューム調節部はボリューム制御信号に応答して受信された入力信号のオーディオソースデータをボリューム調節してボリューム調節された入力信号を提供する。ハーフ−ブリッジ３−レベルＰＷＭ増幅器は、入力信号を第１レベル、第２レベル及び基準レベルを有する３−レベルパルス幅変調信号に変換し、変換された３−レベルパルス幅変調信号に基づいて負荷の一端子に接続される出力ノードを駆動する。

実施形態において、ハーフ−ブリッジ３−レベルＰＷＭ増幅器は、ボリューム調節された入力信号を少なくとも１つのゲイン値に応じてスケーリングして、スケーリングされた信号として提供するプリスケーリング部、スケーリングされた信号に基づいて第１レベルのパルス幅を可変したり、または第２レベルのパルス幅を可変して、第１レベル、第２レベル及び基準レベルを有する３−レベルパルス幅変調信号を生成するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）生成器、及び負荷の一端子に接続される出力ノードを第１電源電圧、第２電源電圧、または第３電源電圧レベルに駆動する出力ステージを具備し、ゲイン値は第１〜第３電源電圧の中で少なくとも１つのレベル変動を補償する大きさであってもよい。

本発明によると、不必要な静的電流の防止だけでなく、電源電圧のレベルが変動しても非対称が生じないオーディオ信号（ＡＳ）を復元することができ、電力消費を減少させて信号の歪曲を防止することができる。

アナログ増幅器入力信号の一形態を示した波形のグラフである。 図１に図示された増幅器入力信号に対する通常の２−レベルＰＷＭ変調信号を示す。 図１に図示された増幅器入力信号に対する通常の２−レベルＰＷＭ変調信号を示す。 図１に図示された増幅器入力信号に対する通常の２−レベルＰＷＭ変調信号を示す。 本発明の一実施形態による３−レベルＰＷＭ増幅器の概略的な構成を示したブロック図である。 本発明の他の実施形態による３−レベルＰＷＭ増幅器の概略的な構成を示したブロック図である。 図５及び図６に図示されたシグマ・デルタ変調器の一実施形態を概略的に示したブロック図である。 図５に図示された３−レベルＰＷＭ生成器の一実施形態を概略的に示したブロック図である。 図５または図６に図示された出力ステージの構成を示した回路図である。 図５の出力ステージで第１電源電圧と第２電源電圧とにレベル変動が発生した場合を示す。 本発明の一実施形態による図５または図６のプリスケーリング部の構成を概略的に示したブロック図である。 本発明の他の実施形態による図５または図６のプリスケーリング部の構成を示したブロック図である。 本発明のまた他の実施形態による図５または図６のプリスケーリング部の構成を示したブロック図である。 本発明の一実施形態による図６の電源電圧センシング部の構成を概略的に示したブロック図である。 本発明の一実施形態による図６の電源電圧センシング部の構成を概略的に示したブロック図である。 図８の３−レベルＰＷＭ生成器に入力される信号がパルス−幅変調された波形を示したグラフである。 本発明の一実施形態により図１６の入力信号に対する３−レベルＰＷＭ生成器のパルス−幅変調された出力信号を示した波形である。 本発明の一実施形態により図１６の入力信号に対する３−レベルＰＷＭ生成器のパルス−幅変調された出力信号を示した波形である。 図９に図示された出力ステージの各レベル別動作を示した回路図である。 図９に図示された出力ステージの各レベル別動作を示した回路図である。 図９に図示された出力ステージの各レベル別動作を示した回路図である。 ＰＷＭ出力信号の各レベルを示した信号である。 図３に図示されたマッパを示したテーブルである。 ３−レベルＰＷＭ増幅器の入力信号の一形態を示した波形図である。 スケーリングされた信号ＳＩＭの一実施形態を示した波形図である。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２５に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 図２６に図示されたスケーリングされた信号に対する本発明の実施形態による３−レベルＰＷＭ変調信号を示した。 本発明の一実施形態によるオーディオ処理装置の概略的な構成を示したブロック図である。

図５は、本発明の一実施形態による３−レベルＰＷＭ増幅器１０の概略的な構成を示したブロック図である。

図５を参照すると、３−レベルＰＷＭ増幅器１０はプリスケーリング部１００、シグマ−デルタ変調器（ｓｉｇｍａ―ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ、２００、ＳＤＭ）、３−レベルＰＷＭ生成器３００、マッパ４００及び出力ステージ５００を含む。ハーフ−ブリッジＰＷＭ増幅器１０はローパスフィルタ（ＬＰＦ）６００を更に含むこともできる。

図６は本発明の他の実施形態による３−レベル増幅器２０の概略的な構成を示したブロック図である。

図６を参照すると、３−レベルＰＷＭ増幅器２０は、プリスケーリング部１００、シグマ−デルタ変調器（ｓｉｇｍａ―ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ、２００、ＳＤＭ）、３−レベルＰＷＭ生成器３００、マッパ４００、出力ステージ５００、ローパスフィルタ６００及び電源電圧センシング部７００を含んで構成することができる。入力信号ＩＭはパルス−コード変調されたオーディオソース信号のようなパルスコード変調（ＰＣＭ、ｐｕｌｓｅ ｃｏｄｅ ｍｏｄｕｌａｔｉｏｎ）信号である。

プリスケーリング部１００は、入力信号ＩＭを少なくとも１つのゲイン値Ｇによりプリスケーリングして、スケーリングされた信号ＳＩＭを提供する。ここで、ゲイン値Ｇは出力端５００に提供される電源電圧（ＶＤＤ，ＶＳＳ）のレベル変動を逆に補償することができる値としてあらかじめ設定することができ、または図６の電源電圧センシング部７００からのフィードバックに基づいて動的に選択することができる。プリスケーリング部１００の構成と動作については後述する。

シグマ−デルタ変調器２００はアナログ入力信号ＩＭを量子化する。シグマ−デルタ変調はオーバーサンプリングと結合してＰＣＭデータの量子化雑音を減らし、少ないビット数で高解像度を得るための変調方式である。図５に図示されてはいないが、プリスケーリング部１００、シグマ−デルタ変調器２００の間にオーバーサンプラが挿入されることがある。例えば、増幅器がオーディオ増幅器の場合、オーバーサンプリングされたオーディオ入力信号は直接ＰＷＭ信号に変換するには解像度（ｒｅｓｏｌｕｔｉｏｎ）が高い。従って、シグマ−デルタ変調器２００を経てスケーリングされた信号ＳＩＭの解像度をＰＷＭ信号に変換するのに適する水準まで低下させる必要がある。

図７は、図５及び図６に図示されたシグマ・デルタ変調器２００の一実施形態を概略的に示したブロック図である。

図７を参照すると、シグマ・デルタ変調器２００は加算器２１０、ループフィルタ２２０及びＭ−ビート量子化器２３０を具備する。従って、シグマ−デルタ変調器２００の出力信号ＯＭはＭビットに量子化された信号である。Ｍはオーディオソース信号がＰＣＭ変調されたスケーリングされた信号ＳＩＭのビット数に比べてずっと少ないビット数であり、例えば、スケーリングされた信号（ＳＩＭ）が１６ビットまたは２０ビットで構成されると、シグマ・デルタ変調器２００の出力信号ＯＭは４ビットまたは５ビットで構成することができる。

図８は、図５に図示された３−レベルＰＷＭ生成器３００の一実施形態を概略的に示したブロック図である。

図８を参照すると、３−レベルＰＷＭ生成器３００は入力信号（つまり、シグマ・デルタ変調器（２００）の出力信号）の大きさ（レベル）によってパルスの幅を可変し、パルスバウンダリ（ｂｏｕｎｄａｒｙ）電圧を選択してパルス幅変調信号（ＰＷＭＯ）を生成して出力する。

３−レベルＰＷＭ生成器３００はアナログ方式のＰＷＭ生成器であってもよい。３−レベルＰＷＭ生成器３００はランプ信号発生器３３０、第１比較器３１０、第２比較器３２０及び加算器３４０を含むことができる。ランプ信号発生器３３０は図１６に図示されたように、第１三角波信号ＳＡ１及び第２三角波信号ＳＡ２を発生する。第１三角波信号ＳＡ１は図１６に図示されたように、第１レベル（ＬＥＶＥＬ１、例えば、あらかじめ設定された正の電圧）と基準レベル（例えば、グラウンドレベル）の間を周期的に増減する三角波形の信号であってもよい。第２三角波信号ＳＡ２は、図１０に図示されたように基準レベルと第２レベル（ＬＥＶＥＬ２、例えば、あらかじめ設定された負のレベル）の間を周期的に増減する三角波形の信号であってもよい。第１三角波信号ＳＡ１と第２三角波信号ＳＡ２とは周期と波形は同様だが、位置差が１８０度の信号であってもよい。

第１比較器３１０は第１三角波信号ＳＡ１と第１入力信号（ＯＭ１、つまり、正のスケーリングされた信号）とを比べてその比較結果を出力する。第２比較器３２０は第２三角波信号ＳＡ２と第２入力信号（ＯＭ２、つまり、負のスケーリングされた信号）とを比べてその比較結果を出力する。加算器３４０は第１比較器３１０の出力信号ＰＷＭＯ１と第２比較器３２０の出力信号ＰＷＭＯ２とを加えてパルス幅変調信号ＰＷＭＯとして出力する。

ここで、第１入力信号（ＯＭ１、つまり、正のスケーリングされた信号）はシグマ−デルタ変調器２００の出力信号ＯＭのうち基準レベル（例えば、グラウンドレベル つまり「０」）以上の信号であってもよい。第２入力信号（ＯＭ２、つまり正のスケーリングされた信号）はシグマ−デルタ変調器２００の出力信号ＯＭのうち基準レベル（例えば、グラウンドレベルつまり「０」）以下の信号であってもよい。第１比較器３１０は第１入力信号ＯＭ１が第１三角波信号ＳＡ１より大きければ第１レベル（ＬＥＶＥＬ１）を出力し、小さければ基準レベル（例えば、グラウンドレベル）を出力し、第２比較器３２０は第２入力信号ＯＭ２が第２三角波信号ＳＡ２より大きければ基準レベル（例えば、グラウンドレベル）を出力し、小さければ第２レベル（ＬＥＶＥＬ２）を出力する。このように、３−レベルＰＷＭ生成器３００は第１レベル（ＬＥＶＥＬ１）、第２レベル（ＬＥＶＥＬ２）及び基準レベルを有する３−レベルパルス幅変調信号のＰＷＭ変調信号ＰＷＭＯを出力することができる。

図９は、図５または図６の３−レベルＰＷＭ増幅器の出力ステージ５００の構成を示した回路図である。

出力ステージ５００は３−レベルＰＷＭ変調信号ＰＷＭＯに基づいて出力ノードＮＯを第１電源電圧ＶＤＤのレベル、第２電源電圧ＶＳＳのレベルまたは第３電源電圧ＧＮＤのレベルに駆動する。

図９を参照すると、出力ステージ５００はプルアップトランジスタ５１０、プルダウントランジスタ５２０及びグラウンドスイッチング部５３０を含む。プルアップトランジスタ５１０は第１電源電圧ＶＤＤと出力ノードＮＯの間に接続され、第１イネーブル信号ＥＮ１に応答して出力ノードＮＯを第１電源電圧ＶＤＤレベルに駆動する。出力ノードＮＯは負荷（５４０、例えば、ヘッドホン、イヤホン、ヘッドセットなど）の一端子に接続される。負荷５４０の他の端子はグラウンドＧＮＤに接続される。

プルダウントランジスタ５２０は出力ノードＮＯと第２電源電圧ＶＳＳとの間に接続され、第２イネーブル信号ＥＮ２に応答して出力ノードＮＯを第２電源電圧ＶＳＳレベルに駆動する。グラウンドスイッチング部５３０は出力ノードＮＯと第３電源電圧ＧＮＤとの間に接続され、第３イネーブル信号ＥＮ３に応答してオン・オフされる。グラウンドスイッチング部５３０がオンされる場合、出力ノードＮＯは第３電源電圧（例えば、グラウンド）に接続され、出力ノードＮＯの電圧はグラウンドレベルになる。グラウンドスイッチング部５３０は１つ以上のスイッチ素子ＳＷで構成することができ、スイッチ素子ＳＷはトランジスタやトランスミッションゲートなどで具現することができる。

出力ステージ５００から提供される出力信号ＯＵＴはローパスフィルタ６００から信号成分を除外した高周波部分がフィルターリングされてオーディオ信号ＡＳに復元される。ローパスフィルタ６００で復元されるオーディオ信号ＡＳが元のオーディオソース信号とほぼ同様に復元されるためには、出力ステージ５００に提供される第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳのレベルが相互マッチされるべきである。もし、第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳのレベルが相互マッチしなければ、オーディオ信号ＡＳにも第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳのレベルが相互マッチしない程度に応じた非対称現象が発生する。このような、オーディオ信号ＡＳにおける非対称現象はオーディオ信号のハーモニックディストーション（ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ）を非常に増加させ、増幅器の性能を阻害する原因となる。本発明の実施形態においては、このような電源電圧ＶＤＤ，ＶＳＳの物理的な非対称を避けることがきでない状況で復元されたオーディオ信号ＡＳから発生される非対称歪曲をＰＷＭ変換を行う前に補償する。

図１０は、図５の出力ステージ５００で第１電源電圧と第２電源電圧とにレベル変動が起きた場合を示す。

図１０では、出力ステージ５００に提供される第１電源電圧ＶＤＤと第２電源電圧ＶＳＳとにレベル変動が発生して、第１電源電圧ＶＤＤと第２電源電圧ＶＳＳの大きさ（絶対値）に非対称が発生した場合である。このような場合は、出力ステージ５００から負荷５４０を駆動するＰＷＭ信号（ＰＷＭＯ）の正の成分と負の成分の間に非対称が発生して復元されるオーディオ信号ＡＳに歪曲が発生することになる。このような歪曲は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳの大きさが増加するほどさらに大きくなる。

図１１は、本発明の一実施形態による図５または図６のプリスケーリング部の構成を概略的に示したブロック図である。

図１１の実施形態は、入力信号ＩＭのうち基準レベル以上の第１入力信号ＩＭ１と基準レベル以下の第２入力信号ＩＭ２それぞれに対してスケーリングする実施形態である。また、入力信号ＩＭの第１入力信号ＩＭ１と第２入力信号ＩＭ２との間には基準値（遷移点）の相関（ｃｏｒｒｅｌａｔｉｏｎ）が存在する。

図１１を参照すると、プリスケーリング部１１０は信号分離器１１１、スケーラ部１１５及び合算器１１９を含む。スケーラ部１１５は第１乗算器１１６及び第２乗算器１１８を含んで構成することができる。また、信号分離器１１１は第１選択器１１２及び第２選択器１１４を含んで構成することができる。

信号分離器１１１においては入力信号ＩＭを基準レベル（例えば、グラウンド）以上の（正の）第１入力信号ＩＭ１と基準レベル以下の（負の）第２入力信号ＩＭ２に分離する。具体的に、第１選択器１１２は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭのうち基準レベル以上の部分だけを選択して（正の）第１入力信号ＩＭ１に提供する。また、第２選択器１１４は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭのうち基準レベル以下の部分だけを選択して（負の）第２入力信号ＩＭ２に提供する。サインビートＳＢは入力信号ＩＭが基準レベル以上の場合は「０」であり、入力信号ＩＭが基準レベル以下の場合「１」である。従って、入力信号ＩＭが基準レベル以上の場合、第１選択器１１２から（正の）第１入力信号ＩＭ１が提供され入力信号ＩＭが基準レベル以下の場合、第２洗濯器１１４から（負の）第２入力信号ＩＭ２が提供される。

スケーラ部１１５は第１乗算器（スケーラ、１１６）及び第２乗算器（スケーラ、１１８）を含む。第１乗算器１１６は（正の）第１入力信号ＩＭ１に第１ゲインＧ１を乗算して第１スケーリングされた信号ＳＩＭ１を提供する。第２乗算器１１８は負の第２入力信号ＩＭ２に第２ゲインＧ２を乗算して、第２スケーリングされた信号ＳＩＭ２を提供する。合算器１１９は第１スケーリングされた信号ＳＩＭ１と第２スケーリングされた信号ＳＩＭ２とを合算してスケーリングされた信号ＳＩＭに提供する。第１ゲインＧ１値と第２ゲインＧ２値とはあらかじめ設定したり、図６の電源電圧センシング部７００で動的に提供することができる。

図１０のように、動作の間第１電源電圧ＶＤＤのレベルが正常（理想的の）レベル（ＶＤＤ_{ｉｄｅａｌ}）より△ＶＤＤだけ減少し、第２電源電圧ＶＳＳのレベルが正常（理想的の）レベル（ＶＳＳ_{ｉｄｅａｌ}）より△ＶＳＳだけ増加して出力ステージ５００に提供されると仮定してみよう。もし、プリスケーリング部１００が含まれなければ、復元されるオーディオ信号ＡＳの正の部分は（ＶＤＤ_{ｉｄｅａｌ}−△ＶＤＤ）／ＶＤＤｉｄｅａだけ変化し、復元されるオーディオ信号ＡＳの負の部分は（ＶＳＳ_{ｉｄｅａｌ}−△ＶＳＳ）／ＶＳＳ_{ｉｄｅａｌ}だけ変化するため、オーディオ信号ＡＳに相当する非対称が発生する。

しかし、本発明の実施形態においては、復元されるオーディオ信号ＡＳの変動分を相殺するほどのゲイン値をプリスケーリング部１１０からオーディオ信号ＡＳの復元前にあらかじめスケーリングして復元されるオーディオ信号ＡＳが対称となるようにする。ここで、第１ゲインＧ１値はオーディオ信号ＡＳの正の部分の変動分を相殺する値であるのでＶＤＤ_{ｉｄｅａｌ}／（ＶＤＤ _{ｉｄｅａｌ}−△ＶＤＤ）になり、第２ゲインＧ２値はオーディオ信号ＡＳの負の部分の変動分を相殺する値であるのでＶＳＳ_{ｉｄｅａｌ}／（ＶＳＳ _{ｉｄｅａｌ}−△ＶＤＤ）になる。従って、第１スケーリングされた信号ＳＩＭ１は第１入力信号ＩＭ１よりレベルが ＶＤＤ_{ｉｄｅａｌ}／（ＶＤＤ_{ｉｄｅａｌ}−△ＶＤＤ）だけ変化（ここでは増加）され、第２スケーリングされた信号ＳＩＭ２は第２入力信号ＳＩＭ２よりレベルがＶＳＳ_{ｉｄｅａｌ}／（ＶＳＳ _{ｉｄｅａｌ}−△ＶＳＳ）だけ変化（ここでは減少）する。このように、スケーリングされた信号ＳＩＭがシグマ−デルタ変調器２００及び３−レベルＰＷＭ生成器３００及び出力ステージ５００を通過し、出力ステージ５００から第１電源電圧ＶＤＤと第２電源電圧ＶＳＳのレベル変動があってもこのレベル変動を相殺するだけのスケーリングがプリスケーリング部１００ですでに成されているので、オーディオ信号ＡＳの正の部分と負の部分には非対称が生じない。

このようなスケーリングは図１１の実施形態でのように、第１入力信号ＩＭ１と第２入力信号ＩＭ２とに対してそれぞれ実行されることもあり、または図１２に図示されたように第１入力信号ＩＭ１と第２入力信号ＩＭ２の中で１つに限り実行することもある。

図１２は本発明の他の実施形態による図５または図６のプリスケーリング部の構成を示したブロック図である。

図１２の実施形態は入力信号ＩＭのうち基準レベル以下の第２入力信号ＩＭ２に対してスケーリングする実施形態である。

図１２を参照すると、プリスケーリング部１２０は信号分離器１２１、スケーラ１２５及び合算器１２９を含む。スケーラ１２５は１つの乗算器１２８を含んで構成することができる。また、信号分離器１２０は第１選択器１２２及び第２選択器１２４を含んで構成することができる。

信号分離器１２１では、入力信号ＩＭを基準レベル（例えば、グラウンド）以上の（正の）第１入力信号ＩＭ１と基準レベル以下の（負の）第２入力信号ＩＭ２とに分離する。具体的に、第１選択器１２２は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭの中で基準レベル以上の部分だけを選択して（正の）第１入力信号ＩＭ１として提供する。また、第２選択器１２４は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭの中で基準レベル以下の部分だけを選択して（負の）第２入力信号ＩＭ２として提供する。サインビートＳＢは入力信号ＩＭが基準レベル以上の場合は「０」であり、入力信号ＩＭが基準レベル以下の場合は「１」である。従って、入力信号ＩＭが基準レベル以上の場合は第１選択器１２２から（正の）第１入力信号ＩＭ１が提供され、入力信号ＩＭが基準レベル以下の場合は第２選択器１２４から（負の）第２入力信号ＩＭ２が提供されることができる。

図１２の実施形態ではスケーラ１２５が１つの乗算器１２８だけを含んで第２入力信号ＩＭ２にゲイン値Ｇ２を乗算して第２スケーリングされた信号ＳＩＭ２として提供する。合算器１２９は第１入力信号ＩＭ１と第２スケーリングされた信号ＳＩＭ２とを合算してスケーリングされた信号ＳＩＭとして提供する。従って、スケーリングされた信号ＳＩＭの正の部分は入力信号ＩＭの正の部分（第１入力信号（ＩＭ１））と同様で、スケーリングされた信号ＳＩＭの負の部分は入力信号ＩＭの負の部分（第２入力信号（ＩＭ２））に比べてゲインＧ２だけレベルが変化する（ここでは減少）ことになる。ゲインＧ２値はあらかじめ設定することもでき、図６の電源電圧センシング部７００から提供することもできる。

図１２の実施形態において、ゲインＧ２値は｜ＶＤＤ｜／｜ＶＳＳ｜とすることができる。図１２の実施形態のように第２入力信号ＩＭ２だけがスケーリングされても復元されるオーディオ信号ＡＳから非対称は生じない。

図１３は本発明のまた他の実施形態による図５または図６のプリスケーリング部の構成を示したブロック図である。

図１３の実施形態は入力信号ＩＭのうち基準レベル以上の第１入力信号ＩＭ２に対してスケーリングする実施形態である。

図１３を参照すると、プリスケーリング部１３０は信号分離器１３１、スケーラ１３５及び合算器１３９を含む。スケーラ１３５は乗算器１３６を含んで構成することができる。また信号分離器１３１は第１選択器１３２及び第２選択器１３４を含んで構成することができる。

信号分離器１３１では入力信号ＩＭを基準レベル（例えば、グラウンド）以上の（正の）第１入力信号ＩＭ１と基準レベル以下の（負の）第２入力信号ＩＭ２とに分離する。具体的に第１選択器１３２は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭのうち基準レベル以上の部分だけを選択して（正の）第１入力信号ＩＭ１として提供する。また第２選択器１３４は入力信号ＩＭのサインビートＳＢに沿って入力信号ＩＭの中で基準レベル以下の部分だけを選択して（負の）第２入力信号（ＩＭ２）として提供する。サインビートＳＢは入力信号ＩＭが基準レベル以上の場合は「０」であり、入力信号ＩＭが基準レベル以下の場合は「１」である。従って、入力信号ＩＭが基準レベル以上の場合は第１選択器１３２から第１入力信号ＩＭ１が提供され、入力信号ＩＭが基準レベル以下の場合は第２選択器１３４から第２入力信号ＩＭ２が提供される。

図１３の実施形態においては、スケーラ１３５が１つの乗算器１３６だけを含んで第１入力信号ＩＭ１にゲイン値Ｇ１を乗算して第１スケーリングされた信号ＳＩＭ１として提供する。合算器１３９は第１スケーリングされた信号ＳＩＭ１と第２入力信号ＩＭ２とを合算してスケーリングされた信号ＳＩＭとして提供する。従って、スケーリングされた信号ＳＩＭの負の部分は入力信号ＩＭの負の部分（第２入力信号（ＩＭ２））と同様であり、スケーリングされた信号ＳＩＭの正の部分は入力信号ＩＭの負の部分（第１入力信号（ＩＭ１））に比べてゲインＧ１だけレベルが変化（ここでは増加）する。ゲインＧ１値はあらかじめ設定することもでき、図６の電源電圧センシング部７００から提供することもできる。

図１３の実施形態において、ゲインＧ１値は｜ＶＤＤ｜／｜ＶＳＳ｜とすることができる。図１３の実施形態でのように第１入力信号ＩＭ１だけがスケーリングされても復元されるオーディオ信号ＡＳから非対称は生じない。

図１１〜図１３の実施形態についての説明で第１電源電圧ＶＤＤが△ＶＤＤだけレベルが減少し、第２電源電圧ＶＳＳが△ＶＳＳだけレベルが増加する場合を説明した。しかし、本発明は第１電源電圧ＶＤＤが△ＶＤＤだけレベルが増加し、第２電源電圧ＶＳＳが△ＶＳＳだけレベルが減少する場合にも同様に適用することができる。つまり、本発明は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳのレベル変動が生じる場合適用することができる。

つまり、プリスケーリング部１００は第１入力信号ＩＭ１及び第２入力信号ＩＭ２に対して非対称的にスケーリングを実行することができる。

図１４は本発明の一実施形態による図６の電源電圧センシング部の構成を概略的に示したブロック図である。

図１４の実施形態による電源電圧センシング部７１０は図１１のプリスケーラ１１０と共に図６の３−レベルＰＷＭ増幅器２０に採用することができる。

図１４を参照すると、電源電圧センシング部７１０はアナログ−デジタル変換器７１１及び演算部７１３を含んで構成することができる。アナログ−デジタル変換器７１１は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳそれぞれのレベルに応じたデジタル値を提供する。
演算部７１３はアナログ−デジタル変換器７１１から提供されるデジタル値に基づいてゲイン値を演算し、演算されたゲイン値をプリスケーリング部１００に提供する。より具体的に、演算部７１３は第１電源電圧ＶＤＤのデジタル値と正常レベルＶＤＤ_{ｉｄｅａｌ}の差を演算し、その演算された差異値に応じてＶＤＤ_{ｉｄｅａｌ}／（ＶＤＤ_{ｉｄｅａｌ}−△ＶＤＤ）の第１ゲイン値Ｇ１をプリスケーリング部１００に提供する。また演算部７１３は第２電源電圧ＶＳＳのデジタル値と正常レベル ＶＳＳ_{ｉｄｅａｌ}の差を演算し、その演算された差異値に応じてＶＳＳ_{ｉｄｅａｌ}／（ＶＳＳ _{ｉｄｅａｌ}−△ＶＳＳ）の第２ゲイン値Ｇ２をプリスケーリング部１００に提供する。

図１５は、本発明の他の実施形態による図６の電源電圧センシング部の構成を概略的に示したブロック図である。

図１５の実施形態による電源電圧センシング部７２０は、図１２のプリスケーラ１２０または図１３のプリスケーラ１３０と共に図６の３−レベルＰＷＭ増幅器２０に採用することができる。

図１５を参照すると、電源電圧センシング部７２０はアナログ−デジタル変換器７２１及び演算部７２３を含んで構成することができる。アナログ−デジタル変換器７２１は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳそれぞれのレベルに応じたデジタル値を提供する。演算部７２３は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳそれぞれのレベルに応じたデジタル値の大きさを比べてその比較結果に応じて第１ゲインＧ１値または第２ゲイン値Ｇ２を提供する。つまり、演算部７２３は第１電源電圧ＶＤＤと第２電源電圧ＶＳＳそれぞれの絶対値を比べて第１電源電圧ＶＤＤの絶対値が第２電源電圧ＶＳＳの絶対値より大きい場合は｜ＶＳＳ｜／｜ＶＤＤ｜のゲイン値Ｇ１を提供し、第１電源電圧ＶＤＤの絶対値が第２電源電圧ＶＳＳの絶対値より小さい場合は｜ＶＳＳ｜／｜ＶＤＤ｜のゲイン値Ｇ２を提供する。

図６のように、電源電圧センシング部７００が具備される３−レベルＰＷＭ増幅器２０は、電源電圧のミスマッチされる量が増幅器が動作するたびに変わったり生成された固定偏差によって変動し、ゲイン値Ｇ１，Ｇ２を固定させるのが困難である場合適用可能である。

図１６は図８の３−レベルＰＷＭ生成器に入力される信号がパルス−幅変調された波形を示したグラフである。

図１７及び図１８は本発明の一実施形態によって図１６の入力信号に対する３−レベルＰＷＭ生成器のパルス−幅変調された出力信号を示した波形図である。

図１６において、点線は本発明と比べるためにプリスケーリング部１００を経ない入力信号を示す。また図１７において、点線は本発明と比べるためにプリスケーリング部１００を経ない入力信号がＰＷＭ生成器３００に入力された場合のＰＷＭ出力信号を示す。

図５〜図１８を参照して３−レベルＰＷＭ増幅器（１０または２０）の動作を説明すると以下の通りである。

正の入力信号（入力信号のうち０より大きい信号、ＯＭ１、ここでＯＭ１は第１スケーリングされた信号（ＳＩＭ１）がシグマ−デルタ変調された信号である）が入力される区間では、第１比較器３１０は第１三角波信号ＳＡ１と正の入力信号ＯＭ１とを比べて正の入力信号ＯＭ１が第１三角波信号ＳＡ１より大きい区間では第１レベル（ＬＥＶＥＬ１）の信号を出力し、小さければ基準レベルＧＮＤの信号を出力する。ここで正の入力信号ＯＭ１は入力信号ＯＭ１１に比べレベルアップされているが、これは出力端の電源電圧ＶＤＤ、ＶＳＳのレベル変動を反映してプリスケーリング部１００から第１入力信号ＩＭ１に第１ゲインＧ１を乗算したものである。

この区間の間第２比較器３２０は、図１８に図示されたように第２三角波信号ＳＡ２の毎周期ごとに（例えば、第２三角波信号ＳＡ２が０になるたび）第２レベル（ＬＥＶＥＬ２）を有する最小パルス信号を出力することができる。ＰＷＭ出力信号ＰＷＭＯのパルス幅はあらかじめ設定された最小の大きさから最大の大きさまで変化することができる。最小のパルス信号とは、ＰＷＭ出力信号が有することができるパルス信号のうち最小の大きさのパルス幅を有する信号で、リターンゼロパルスとも呼ばれる。

負の入力信号（入力信号のうち０より小さい信号ＯＭ２、ここでＯＭ２は第２スケーリングされた信号（ＳＩＭ２）がシグマ−デルタ変調された信号である）が入力される区間では、第２比較器３２０は第２三角波信号ＳＡ２と負の入力信号ＯＭ２を比べて負の入力信号ＯＭ２が第２三角波信号ＳＡ２より大きい区間では基準レベルＧＮＤの信号を出力し、小さければ第２レベル（ＬＥＶＥＬ２）の信号を出力する。ここで、負の入力信号ＯＭ２は入力信号ＯＭ２２に比べてレベルダウンされているが、これは出力端の電源電圧ＶＤＤ、ＶＳＳのレベル変動を反映してプリスケーリング部１００で第２入力信号ＩＭ２に第２ゲインＧ２を乗算したものである。

この区間の間第１比較器３１０は、図１７に図示されたように、第１三角波信号ＳＡ１の毎周期ごとに（例えば、第１三角波信号（ＳＡ１）が第１レベル（ＬＥＶＥＬ１）になるたび）第１レベル（ＬＥＶＥＬ１）を有する最小パルス信号を出力することができる。

従って、第１比較器３１０の出力信号ＰＷＭＯ１と第２比較器３２０の出力信号ＰＷＭＯ２とを合算した信号のＰＷＭ出力信号ＰＷＭＯは図１７に図示されたように第１レベル（ＬＥＶＥＬ１）、第２レベル（ＬＥＶＥＬ２）及び基準レベル（ＧＮＤ）を有する３−レベルパルス信号であってもよい。第１比較器３１０と第２比較器３２０から最小パルス信号（リターンゼロパルス）が出力されれば、ＰＷＭ出力信号ＰＷＭＯは図１８に図示されたパルス信号であってもよい。

図１６及び図１７を再び参照すると、第１入力信号ＯＭ１が入力信号ＯＭ１１に比べて第１ゲインＧ１だけスケーリングされて第１比較器３１０の出力信号ＰＷＭＯ１のパルス幅が第１ゲインＧ１だけ増加したことがわかる。つまり、図１７で第１入力信号ＯＭ１に該当する部分で実線のパルス幅が点線のパルス幅に比べて第１ゲインＧ１だけ増加したことがわかる。これは後述する出力ステージ５００でプルアップトランジスタ５１０がオンされる時間がその分さらに増加するということである。また、第２入力信号ＯＭ２が入力信号ＯＭ２２に比べて第２ゲインＧ２だけスケーリングされて第２比較器３２０の出力信号ＰＷＭＯ２のパルス幅が第２ゲインＧ２だけ減少したことがわかる。つまり、図１７で第２入力信号ＯＭ２に該当する部分で実線のパルス幅が点線のパルス幅に比べて第２ゲインＧ２だけ減少したことがわかる。これは後述する出力ステージ５００でプルダウントランジスタ５２０がオンされる時間がそれだけさらに減少するということである。つまり、本発明の実施形態においては、出力ステージ５００の第１電源電圧ＶＤＤと第２電源電圧ＶＳＳのレベル変動が発生するとしても、このレベル変動分を相殺するだけのゲイン値Ｇ１，Ｇ２に入力信号ＩＭ１、ＩＭ２をあらかじめスケーリングする。従って、このようなスケーリングによって出力ステージ５００のプルアップトランジスタ５１０とプルダウントランジスタ５２０のオン・オフ時間を増加させたり減少させたりして、第１電源電圧ＶＤＤと第２電源電圧ＶＳＳのレベル変動分を相殺することができる。

図１６では、便宜上入力信号ＯＭ１、ＯＭ２を正弦波の形のアナログ信号で図示するが、実質的には三角波信号ＳＡ１、ＳＡ２と比較される信号は上述したようにスケーリングされた信号ＳＩＭ１、ＳＩＭ２がシグマ−デルタ変調された信号であってもよい。従って、図１６に図示された入力信号ＯＭ１、ＯＭ２の波形とは異なってもよい。

また、図８で便宜上第１比較器３１０と第２比較器３２０とは別々に具備されるものを図示したが、これに限定されるものではない。例えば、第１比較器３１０と第２比較器３２０とは１つに具現され、正の入力信号ＯＭ１が入力される区間ではこれを第１三角波信号ＳＡ１と比べてＰＷＭ出力信号ＰＷＭＯを出力し、負の入力信号ＯＭ２が入力される区間ではこれを第２三角波信号ＳＡ２と比べてＰＷＭ出力信号ＰＷＭＯを出力するように構成することができる。

図１９〜図２１は、図７に図示された出力ステージ５００の各レベル別動作を示した回路図である。図２２はＰＷＭ出力信号の各レベルを示した信号である。図２３は図３に図示されたマッパを示したテーブルである。

図１９〜図２３を参照すると、本発明の一実施形態によるＰＷＭ生成器３００の出力信号、つまりＰＷＭ出力信号ＰＷＭＯは図２２に図示されたように、３−レベル（例えば、第１レベル（ＬＥＶＥＬ１）、基準レベル（ＧＮＤ）及び第２レベル（ＬＥＶＥＬ２）を有する。ここで、第１レベル（ＬＥＶＥＬ１）は基準レベルＧＮＤより高く、第２レベル（ＬＥＶＥＬ２）は基準レベルＧＮＤより低いこともある。

従って、出力ステージ５００もＰＷＭ出力信号ＰＷＭＯのレベルに応じて図１９〜図２１に図示されたように３つの動作モードに分けることができる。図１９〜図２１に図示されたように出力ステージ５００を駆動するために、マッパ４００は図２２に図示されたように、ＰＷＭ出力信号ＰＷＭＯによりイネーブル信号ＥＮ１，ＥＮ２，ＥＮ３を選択的に活性化することができる。

ＰＷＭ出力信号ＰＷＭＯが第１レベル（ＬＥＶＥＬ１）の場合は第１イネーブル信号ＥＮ１だけ「０」に活性化され残りの信号ＥＮ２，ＥＭ３は非活性化されることにより、出力ステージ５００は出力ノードＮＯを第１電源電圧ＶＤＤに駆動する。

ＰＷＭ出力信号ＰＷＭＰが第２レベル（ＬＥＶＥＬ２）の場合は第２イネーブル信号ＥＮ２だけ「１」に活性化され、残りの信号ＥＮ１，ＥＭ２は非活性化されることにより、出力ステージ５００は出力ノードＮＯを第２電源電圧ＶＳＳに駆動する。

そして、ＰＷＭ出力信号ＰＷＭＯが基準レベルＧＮＤの場合は第３イネーブル信号ＥＮ３だけ「１」に活性化され、残りの信号ＥＮ１，ＥＭ２は非活性化されることにより、出力ステージ５００は出力ノードＮＯを第３電源電圧ＧＮＤに駆動する。

このような方法で、ＰＷＭ出力信号ＰＷＭＯのレベルに応じて出力ノードＮＯを駆動するとき、プルアップトランジスタ５１０がオンされる時間を第１電源電圧ＶＤＤの変動分を相殺するだけ増加させ、プルダウントランジスタ５２０がオンされる時間を第２電源電圧ＶＳＳの変動分を相殺するだけ減少させることができる。

図２４は３−レベルＰＷＭ増幅器の入力信号ＩＭの一形態を示した波形図である。図２５はスケーリングされた信号ＳＩＭの一形態を示した波形図である。図２６〜図２９及び図３０〜３３は、図２５に図示されたスケーリングされた信号ＳＩＭに対する本発明の実施形態による３−レベルＰＷＭ変調信号ＰＷＭＯを示す。

図２４に図示されたように、増幅器の入力信号ＩＭが正のピーク電圧ＭＡＸ１と負のピーク電圧ＭＩＮ１の間をスイングする信号と仮定する。この場合、図２５に図示されたように、スケーリングされた信号ＳＩＭは正のピーク電圧ＭＡＸ２と負のピーク電圧ＭＩＮ２の間をスイングする信号となる。

図２５〜図３３を参照すると、図２５に示された８段階のスケーリングされた信号ＳＩＭの変化（１〜８）に対して各場合別にＰＷＭ出力は図２６〜図２９及び図３０〜図３３に図示されたように３−レベル（ＬＥＶＥＬ１、ＧＮＤ、ＬＥＶＥＬ２）をスイッチングすることになる。

まず、図２６のように０から正のピーク電圧ＭＡＸ方向に増加するスケーリングされた信号ＳＩＭに対してＰＷＭ出力信号は図２６のような形で第１レベル（ＬＥＶＥＬ１）のパルス幅が増加する。この場合、ＰＷＭ出力信号の一周期ごとに第２レベル（ＬＥＶＥＬ２）の最小パルスも出力される。次第に増加するパルス幅を有する第１レベル（ＬＥＶＥＬ１）パルス以外はグラウンドレベルが出力されるため不必要な静的電流の発生が防止される。

スケーリングされた信号ＳＩＭが正のピーク電圧ＭＡＸ２に到達すると、ＰＷＭ出力信号は図２７のような形で第１レベル（ＬＥＶＥＬ１）のパルスは最大幅になる。スケーリングされた信号ＳＩＭが正のピーク電圧ＭＡＸ２で０に向かって減少する間は、図２８のように第１レベル（ＬＥＶＥＬ１）のパルスの幅が減少する。

スケーリングされた信号ＳＩＭが０になると、図２９のようにＰＷＭ出力信号は大部分の時間の間グラウンドレベルを維持することになる。

図１及び図２のように、通常の２−レベルＰＷＭ出力の場合は入力信号が０の時ＶＤＤパルスとＶＳＳパルスが５０：５０デューティを有してスイッチングし、グラウンドレベルが存在しないため、静的電流が最大に消費される。しかし、本発明の一実施形態による３−レベルＰＷＭ増幅器を使用すると、０入力に対して静的電流がほぼ消耗されない。

０で負のピーク電圧ＭＩＮ方向に減少するスケーリングされた信号ＳＩＭに対してＰＷＭ出力信号は図３０のような形で第２レベル（ＬＥＶＥＬ２）のパルス幅が増加する。この際、第２レベル（ＬＥＶＥＬ２）のパルス以外はグラウンドレベルが出力されて不必要な静的電流が発生しない。

スケーリングされた信号ＳＩＭが負のピーク電圧ＭＩＮ２に到達するとＰＷＭ出力信号は図３１のような形で第２レベル（ＬＥＶＥＬ２）のパルスは最大幅になる。スケーリングされた信号ＳＩＭが負のピーク電圧ＭＩＮで０に向かって増加する間は、図３２のように第２レベル（ＬＥＶＥＬ２）のパルスの幅が減少する。スケーリングされた信号ＳＩＭがまた０になると、図３３のようにＰＷＭ出力信号は大部分の時間グラウンドレベルを維持することになる。

図１６〜図３３を参照した説明では、図１１のように第１入力信号ＩＭ１と第２入力信号ＩＭ２とをそれぞれスケーリングした場合を説明した。しかし、図１６〜図３３の説明は図１２または図１３のように第１入力信号ＩＭ１と第２入力信号ＩＭ２のうち１つの信号だけをスケーリングした場合にも同様に適用される。また、図１６〜図３３を参照した説明で第１電源電圧ＶＤＤは△ＶＤＤだけレベルが減少し、第２電源電圧ＶＳＳは△ＶＳＳだけレベルが増加する場合を説明したが、本発明は第１電源電圧ＶＤＤは△ＶＤＤだけレベルが増加し、第２電源電圧ＶＳＳは△ＶＳＳだけレベルが減少する場合にも同様に適用することができる。

図３４は本発明の一実施形態によるオーディオ処理装置の概略的な構成を示したブロック図である。

図３４を参照すると、本発明の一実施形態によるオーディオ処理装置８００はボリューム調節部８１０及びハーフ−ブリッジ３−レベルＰＷＭ増幅器８２０を含む。ハーフ−ブリッジ３−レベルＰＷＭ増幅器８２０は、プリスケーリング部８３０、シグマ・デルタ変調器８４０、３−レベルＰＷＭ生成器８５０及び出力部８６０を含んで構成することができる。ここで、出力部８６０は図５のマッパ４００と出力ステージ５００とを含んで構成することができる。

ボリューム調節部８１０はボリュームテーブル８１１及び乗算器８１３を含んで構成することができる。ボリュームテーブル８１１は受信されたボリューム制御信号ＶＣＯＮに応答してボリューム値ＶＯＬを出力する。ボリューム値ＶＯＬはオーディオソースデータＡＳＤのレベルを調節するためのレベル調節値である。オーディオソースデータＡＳＤはパルスコード変調ＰＣＭデータであってもよい。

このために、ボリュームテーブル８１１は各ボリューム制御信号ＶＣＯＮに対応するボリューム値ＶＯＬをマッピングしたテーブルを貯蔵することができる。オーディを処理装置８００の使用者がオーディオ信号のボリュームを調節すると、これに対応してボリューム制御信号ＶＣＯＮを発生することができる。ボリューム制御信号ＶＣＯＮは複数のビットで生成されたデジタルコードであってもよい。
例えば、ボリューム制御信号ＶＣＯＮが４ビットであれば、１６段階にボリューム調節ができる。

乗算器８１３はオーディオソースデータＡＳＤとボリューム値ＶＯＬとを乗算して、ボリューム調節された入力信号ＩＭを出力する。つまり、乗算器８１３はボリューム値ＶＯＬに応じてオーディオソースデータＡＳＤのレベルを増加または減少させる役割をする。ボリューム値ＶＯＬが１（０ｄＢ）以上であれば、オーディオソースデータＡＳＤのレベルは増加し、ボリューム値が１（０ｄＢ）以下であれば、オーディオソースデータＡＳＤのレベルは減少する。通常的に最大ボリューム値ＶＯＬは１（０ｄＢ）である。

オーディオソースデータＡＳＤはアナログオーディオ信号をあらかじめ決定されたサンプリングレート（例えば、４８ｋＨｚ）でサンプリングした信号をパルス符号変調した信号であってもよい。オーディオソースデータＡＳＤは複数（例えば、１６〜２０）のビットで構成することができる。

プリスケーリング部８３０は入力信号ＩＭをゲインＧ値によってスケーリングして、スケーリングされた信号ＳＩＭを提供する。シグマ・デルタ変調器８４０はスケーリングされた信号ＳＩＭをシグマ・デルタ変調して変調信号ＱＳとして提供する。３−レベル生成器８５０は変調信号ＱＳの大きさによって第１ベルのパルス幅または第２レベルのパルス幅を可変し、そのレベルを選択して第１レベル、第２レベル及び基準レベルを有する３−レベルパルス幅変調信号ＰＷＭＯを生成する。出力部８６０では負荷の一端子に接続される出力ノードを第１電源電圧、第２電源電圧または第３電源電圧レベルで駆動する。出力部８６０から提供される出力信号ＯＵＴはローパスフィルタ８７０で高周波成分がフィルターリングされてオーディオ信号ＡＳとして復元される。図３４のハーフ−ブリッジ３−レベルＰＷＭ増幅器８２０として図５のハーフブリッジ３−レベルＰＷＭ増幅器１０または図６のハーフ−ブリッジ３−レベルＰＷＭ増幅器２０を採用することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

本発明による３−レベルハーフブリッジＰＷＭ増幅器は不必要な静的電流の防止だけでなく、電源電圧のレベルが変動しても非対称が発生しないオーディオ信号ＡＳを復元することができる。従って、向上された効率を提供してシステムの電力消費を減少することができる。

２０ ３−レベルＰＷＭ増幅器
１００ プリスケーリング部
２００ シグマ−デルタ変調器
３００ ３−レベルＰＷＭ生成器
４００ マッパ
５００ 出力ステージ
６００ ローパスフィルタ（ＬＰＦ）
７００ 電源電圧センシング部

Claims (21)

1. 入力信号に基づいて第１レベルのパルス幅を可変し、または前記入力信号に基づいて第２レベルのパルス幅を可変して前記第１レベル、前記第２レベル及び基準レベルを有する３−レベルパルス幅変調信号を生成するＰＷＭ生成器と、
   前記３−レベルパルス幅変調信号に基づいて出力ノードを第１電源電圧、第２電源電圧、または第３電源電圧レベルで駆動する出力ステージとを具備することを特徴とする３−レベルＰＷＭ増幅器。
2. 前記入力信号を少なくとも１つのゲイン値によってスケーリングして前記ＰＷＭ生成器に提供するプリスケーリング部をさらに含み、前記ゲイン値は前記第１〜第３電源電圧のうち少なくとも１つの変動を補償する大きさを有することを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
3. 前記第３電源電圧はグラウンドレベルであり、
   前記第１電源電圧は前記第３電源電圧より高い正電圧であり、
   前記第２電源電圧は前記第３電源電圧より低い負電圧であることを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
4. 前記第１電源電圧と前記第２電源電圧のレベル変化に基づいて前記プリスケーリング部に前記少なくとも１つのゲイン値を提供する電源電圧センシング部をさらに含むことを特徴とする請求項２に記載の３−レベルＰＷＭ増幅器。
5. 前記電源電圧センシング部は、
   前記第１電源電圧の測定されたレベルと前記第２電源電圧の測定されたレベルのデジタル値を提供するアナログデジタル変換器と、
   前記デジタル値に基づいて前記少なくとも１つのゲイン値を演算して提供する演算部とを含むことを特徴とする請求項３に記載の３−レベルＰＷＭ増幅器。
6. 前記演算部は、
   前記第１電源電圧と前記第２電源電圧それぞれのレベルによるデジタル値を比べて前記少なくとも１つのゲイン値を提供することを特徴とする請求項４に記載の３−レベルＰＷＭ増幅器。
7. 前記演算部は、
   前記第１電源電圧及び前記第２電源電圧の理想的なレベルと前記第１電源電圧の測定されたレベルと前記第２電源電圧の測定されたレベルとに基づいて、前記少なくとも１つのゲイン値を提供することを特徴とする請求項４に記載の３−レベルＰＷＭ増幅器。
8. 前記プリスケーリング部は、
   前記基準レベルに基づいて前記入力信号を前記基準レベル以上の第１入力信号と前記基準レベル以下の第２入力信号に分離する信号分離器と、
   前記第１入力信号または前記第２入力信号に前記少なくとも１つのゲイン値を乗算して、第１スケーリングされた信号及び第２スケーリングされた信号を提供するスケーラと、
   前記第１スケーリングされた信号及び前記第２スケーリングされた信号を合算して、前記スケーリングされた信号を前記ＰＷＭ生成器に提供する合算器と、を含むことを特徴とする請求項２に記載の３−レベルＰＷＭ増幅器。
9. 前記プリスケーリング部は、
   前記第１入力信号及び前記第２入力信号に対してそれぞれ前記少なくとも１つのゲイン値に含まれる第１ゲイン値及び第２ゲイン値を乗算して、前記第１スケーリングされた信号及び前記第２スケーリングされた信号を提供することを特徴とする請求項８に記載の３−レベルＰＷＭ増幅器。
10. 前記プリスケーリング部は、
    前記第１入力信号に対して前記少なくとも１つのゲイン値を乗算して前記第１スケーリングされた信号を提供することを特徴とする請求項８に記載の３−レベルＰＷＭ増幅器。
11. 前記プリスケーリング部は、
    前記第２入力信号に対して前記少なくとも１つのゲイン値を乗算して前記第２スケーリングされた信号に提供することを特徴とする請求項８に記載の３−レベルＰＷＭ増幅器。
12. 前記プリスケーリング部は前記第１入力信号と前記第２入力信号とに対して非対称的に前記スケーリングを実行することを特徴とする請求項８に記載の３−レベルＰＷＭ増幅器。
13. 前記ＰＷＭ生成器は、
    前記基準レベル以上の正の第１信号部分の大きさによって前記第１レベルのパルス幅を可変した正の第１パルス幅変調信号と、前記基準レベル以下の負の第２信号部分の大きさによって前記第２レベルのパルス幅を可変した負の第２パルス幅変調信号とを結合して前記３−レベルパルス幅変調信号を出力し、
    前記正の第１信号部分と前記負の第２信号部分とは前記入力信号に含まれることを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
14. 前記基準レベルはグラウンドレベルであり、前記第１信号部分は正にスケーリングされた信号であり、前記第２信号部分は負にスケーリングされた信号であることを特徴とする請求項１２に記載の３−レベルＰＷＭ増幅器。
15. 前記ＰＷＭ生成器は、
    前記第１信号部分を、前記第１レベルと前記基準レベルとの間をスイングする第１三角波信号と比べて前記第１パルス幅変調信号を提供する第１比較器と、
    前記第２信号部分を、前記基準レベルと前記第２レベルとの間をスイングする第２三角波信号と比べて前記第２パルス幅変調信号を提供する第２比較器とを具備することを特徴とする請求項１３に記載の３−レベルＰＷＭ増幅器。
16. 前記出力ステージは、
    第１イネーブル信号に応答して前記出力ノードを前記第１電源電圧に駆動するプルアップ部と、
    第２イネーブル信号に応答して前記出力ノードを前記第２電源電圧に駆動するプルダウン部と、
    第３イネーブル信号に応答して前記出力ノードを前記第３電源電圧に駆動するスインググラウンド部を含み、
    前記第３電源電圧はグラウンドレベルであり、
    前記第１電源電圧は前記第３電源電圧より高い正電圧であり、
    前記第２電源電圧は前記第３電源電圧より低い負電圧であることを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
17. 前記プルアップ部は前記出力ノードと前記第１電源電圧との間に接続され、前記第１イネーブル信号に応答してターンオン・オフされるプルアップトランジスタを含み、
    前記プルダウン部は前記出力ノードと前記第２電源電圧との間に接続され、前記第２イネーブル信号に応答してターンオン・オフされるプルダウントランジスタを含み、
    前記スイッチンググラウンド部は前記出力ノードと前記第３電源電圧との間に接続され、前記第３イネーブル信号に応答してターンオン・オフされる少なくとも１つのスイッチを含むことを特徴とする請求項１６に記載の３−レベルＰＷＭ増幅器。
18. 前記入力信号はシグマ・デルタ変調された信号であることを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
19. 前記３−レベルＰＷＭ増幅器はハーフ−ブリッジ３−レベルＰＷＭ増幅器であることを特徴とする請求項１に記載の３−レベルＰＷＭ増幅器。
20. ボリューム制御信号に応答して受信された入力信号のオーディオソースデータをボリューム調節してボリューム調節された入力信号を出力するボリューム調節部と、
    前記入力信号を第１レベル、第２レベル及び基準レベルを有する３−レベルパルス幅変調信号に変換し、変換された３−レベルパルス幅変調信号に基づいて負荷の一端子に接続される出力ノードを駆動するハーフ−ブリッジ３−レベルＰＷＭ増幅器を含むことを特徴とするオーディオ処理装置。
21. 前記ハーフ−ブリッジ３−レベルＰＷＭ増幅器は、
    前記ボリューム調節された入力信号を少なくとも１つのゲイン値によりスケーリングしてスケーリングされた信号を提供するプリスケーリング部と、
    前記スケーリングされた信号に基づいて前記第１レベルのパルス幅を可変し、前記第２レベルのパルス幅を可変して前記第１レベル、前記第２レベル及び前記基準レベルを有する前記３−レベルパルス幅変調信号を生成するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）生成器と、
    前記負荷の一端子に接続される前記出力ノードを第１電源電圧、第２電源電圧、または第３電源電圧レベルに駆動する出力ステージを具備し、前記ゲイン値は前記第１〜第３電源電圧のうち少なくとも１つのレベル変動を補償する大きさであることを特徴とする請求項２０に記載のオーディオ処理装置。

Images