JP2011066543A - メモリアクセス制御装置及びメモリアクセス制御方法 - Google Patents

Abstract

【課題】データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるメモリアクセス制御装置及びそのようなメモリアクセス制御方法を提供すること。
【解決手段】データ処理装置１００と大容量メモリ３００との間のメモリアクセス制御を行うメモリアクセス制御装置４００内にデータ記憶部４０２と、処理部４０３とを設ける。データ処理装置１００と大容量メモリ３００との間のデータの入出力の際に、必要に応じて処理部４０３内で所定の処理を実行する。
【選択図】図１

Description

本発明は、メモリへの大容量のデータの入出力を制御するメモリアクセス制御装置及びメモリアクセス制御方法に関する。

入出力装置からのデータを効率良く転送する手法の１つとして、入出力装置とシステムメモリとの間でデータ転送を行うＤＭＡ（Direct Memory Access）方式が知られている。ＤＭＡ方式は、一般にデータ転送制御装置やＤＭＡコントローラ等と呼ばれる専用のハードウェアを必要とするが、入出力装置とシステムメモリとの間で直接的にデータ転送を行うことが可能であり、データ転送効率に優れている。また、ＣＰＵを介さずにデータ転送処理を行うことができるので、ＣＰＵの負荷を軽減することが可能である。これによって、システム全体の処理の高速化が実現される。

ここで、複数のバスにデータ転送制御装置を接続する場合は、例えば特許文献１に示されるような複数のバスＩ／Ｆ回路を備えたバスブリッジが必要である。特許文献１では、データ転送制御装置に中継装置を持たせることにより、複数のバスにデータ転送制御装置を接続することが可能である。また、この中継装置にデータ記憶部を持たせることでデータの連続転送を可能とした技術が特許文献２において提案されている。

以上のようなＤＭＡ方式は、例えば、デジタルカメラ等の画像処理装置に用いられている。デジタルカメラにおいては、画像処理部内にシステムメモリを設けるとともに、画像処理部の外部にＤＲＡＭ等の大容量メモリを配置している。このような構成において、大容量メモリに格納された画像データは画像処理部内のシステムメモリに蓄積されつつ、逐次処理される。画像処理の終了後、処理されたデータが大容量メモリに格納されるか又はデジタルカメラの周辺装置に転送されることで出力される。

特開平１１−１３４２８９号公報 特開２００４−３５５０４１号公報

近年、デジタルカメラでは、撮像素子の高画素化や高性能化が進行し、また表示装置も高階調で高画質に対応した表示を行えるようになっている。このため、画像処理装置で処理すべき画像データのデータサイズも増大している。これに対し、画像処理装置内のシステムメモリは小容量であることが多い。

また、画像処理装置で取り扱う画像データの高画質化に伴って画像処理の複雑度も増している状況にある。一例としてフィルタ処理について説明する。フィルタ処理は、画像データを複数の処理単位に分割し、分割した処理単位毎に所定のフィルタ演算を実行する処理である。このフィルタ処理の際のフィルタの性能を向上させるためには、カーネルサイズを拡大し且つ演算精度を上げる必要がある。この場合、１つの処理単位のフィルタ処理に必要となる画像データのデータサイズが増加する。１つの処理単位のデータサイズが増加すると、分割処理によるオーバーヘッド（負荷）が生じてしまう。このように、高画質化を図ることはシステム性能を低下させる一因となっている。

本発明は、上記の事情に鑑みてなされたもので、データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるメモリアクセス制御装置及びそのようなメモリアクセス制御方法を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様のメモリアクセス制御装置は、メモリから画像データを入力する入力データ制御部と、前記入力された画像データに所定の処理を行う処理部と、前記処理が行われた画像データを前記メモリに出力する出力データ制御部とを具備することを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様のメモリアクセス制御方法は、メモリから画像データを入力し、前記入力された画像データに所定の処理を行い、前記処理が行われた画像データを前記メモリに出力することを特徴とする。

本発明によれば、データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるメモリアクセス制御装置及びそのようなメモリアクセス制御方法を提供することができる。

本発明の一実施形態に係るメモリアクセス制御装置を有する画像処理装置の一例の構成を示す図である。 ベイヤ画像データの画素配列を示す図である。 メモリアクセス制御装置の詳細な構成を示す図である。 ビニング処理の際にデータ記憶部に記憶される画像データについて示した図である。 ビニング処理の際の画像データの識別について示した図である。 ビニング処理の際の演算部の出力について示した図である。 ビニング処理後に得られる画像データについて示した図である。 簡易輝度画像生成処理の際にデータ記憶部に記憶される画像データについて示した図である。 簡易輝度画像生成処理の際の画像データの識別について示した図である。 簡易輝度画像生成処理の際の演算部の出力について示した図である。 簡易輝度画像生成後に得られる画像データについて示した図である。

以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係るメモリアクセス制御装置を用いた画像処理装置の一例の構成を示す図である。ここで、図１は、画像処理装置の例として、デジタルカメラを示している。図１に示すデジタルカメラは、データ処理装置１００と、設定部２００と、大容量メモリ３００と、メモリアクセス制御装置４００とを有している。ここで、データ処理装置１００に含まれる各部はそれぞれインターコネクトバス１０６を介してメモリアクセス制御装置４００に接続されている。また、メモリアクセス制御装置４００は、大容量メモリ３００に接続されている。

図１において、データ処理装置１００は、撮像部１０１と、画像生成部１０２と、画像圧縮部１０３と、画像表示部１０４と、画像記録部１０５とを有している。ここで、撮像部１０１、画像生成部１０２、画像圧縮部１０３、画像表示部１０４、画像記録部１０５はそれぞれが１つ以上の入出力Ｉ／Ｆ（インタフェース）を有していて、大容量メモリ３００以外とのデータ転送も可能に構成されている。

撮像部１０１は被写体を撮像し、この撮像によって得られる被写体の像をデジタルの画像データとして取り込む。撮像部１０１において取り込まれた画像データはインターコネクトバス１０６を介してメモリアクセス制御装置４００へ転送される。そして、この画像データは、メモリアクセス制御装置４００の制御に従って大容量メモリ３００に格納される。なお、本実施形態において、撮像部１０１において得られる画像データはベイヤ画像データであるとする。ベイヤ画像データとは、Ｒ（赤）データとＧ（緑）データの行と、Ｇ（緑）データとＢ（青）データの行とが交互に配置される画像データのことである。図２にベイヤ画像データの画素配列を示す。

画像生成部１０２は、大容量メモリ３００からメモリアクセス制御装置を介して読み出されて処理された画像データを、インターコネクトバス１０６を介して受け取る。そして、画像生成部１０２は、受け取った画像データを処理する。画像生成部１０２において処理された画像データはインターコネクトバス１０６を介してメモリアクセス制御装置４００へ入力される。そして、この画像データは、メモリアクセス制御装置４００の制御に従って大容量メモリ３００に格納される。

画像圧縮部１０３は、画像データの記録時には、画像生成部１０２において処理され、大容量メモリ３００に格納された画像データを圧縮する。また、画像データの再生時には、画像圧縮部１０３は、圧縮された画像データを伸張する。

画像表示部１０４は、画像生成部１０２で生成された画像データに基づく画像を表示する。画像記録部１０５は、画像圧縮部１０３で圧縮された画像データを記録する。

設定部２００は、例えばプロセッサであり、大容量メモリ３００からメモリアクセス制御装置４００に入力される画像データのフォーマットとメモリアクセス制御装置４００に実行させるデータ処理の内容等を設定するための特定情報をメモリアクセス制御装置４００に出力する。なお、画像データのフォーマットとしては、ＹＣ４２２等の画像形式を示す情報、１フレーム分の画像データにおける各画像データのビット数及び配置を示す情報、さらには各画像データの座標位置を示す情報等を含む。例えば、ＹＣ４２２であれば、輝度（Ｙ）と色差（Ｃｂ、Ｃｒ）とのデータ数比がＹ：Ｃｒ：Ｃｂ＝４：２：２である。

メモリアクセス制御装置４００は、データ処理装置１００と大容量メモリ３００との間のデータの入出力を中継する。また、本実施形態において、メモリアクセス制御装置４００は、データ処理装置１００からインターコネクトバス１０６を介して入力された画像データを内部で一時的に記憶し、この記憶した画像データに対して所定の処理を施した上で大容量メモリ３００に出力する。なお、この所定の処理は、四則演算のような単純な演算処理や画像データの特定性分を抽出する処理、及びこれらの処理の組み合わせの処理である。

図３は、メモリアクセス制御装置４００の詳細な構成を示す図である。図３に示すように、メモリアクセス制御装置４００は、メモリアクセス制御部４０１と、データ記憶部４０２と、処理部４０３と、メモリアクセス制御部４０４とを有している。即ち、メモリアクセス制御装置４００は、データ読み出し用のメモリアクセス制御部４０１とデータ書き込み用のメモリアクセス制御部４０４の２つのメモリアクセス制御部を有し、これら２つのメモリアクセス制御部はそれぞれ大容量メモリ３００とインターコネクトバス１０６とに接続されている。

入力データ制御部としての機能を有するメモリアクセス制御部４０１は、設定部２００からのメモリアクセス指示を受けて、データ入力元装置から所定の読み出し単位毎に入力されてくるデータを受け取る。なお、データ処理装置１００から大容量メモリ３００にデータの書き込みを行う場合には、データ処理装置１００がデータ入力元装置となる。一方、大容量メモリ３００からデータ処理装置１００へデータの読み出しを行う場合には、大容量メモリ３００がデータ入力元装置となる。

データ記憶部４０２は、メモリアクセス制御部４０１で受信された画像データを記憶する。ここで、本実施形態におけるデータ記憶部４０２は、単一或いは複数のＦＩＦＯメモリから構成され、メモリアクセス制御部４０１から転送されてくる複数の読み出し単位毎の画像データを記憶できるだけの記憶容量を有しているものとする。

処理部４０３は、データ記憶部４０２に記憶されたデータに対して設定部２００からの指示に応じた所定の処理を実行する。この処理部４０３は、データ選択部４０３１と、演算部４０３２とを有している。データ選択部４０３１は、データ記憶部４０２に記憶された複数読み出し単位のデータから、所定の処理の対象となるデータを選択するための識別を行う。演算部４０３２は、データ選択部４０３１によって選択されたデータに対して所定の処理の内容に応じた演算を実行する。ここで、演算部４０３２は、四則演算等の汎用的な演算部の組み合わせで構成されているものである。

ここで、処理部４０３は、入力された複数のデータを選択する構造であることから、データ記憶部４０２は複数のデータを同時に参照できるものとすることが望ましい。このような構成とすることにより、データ選択を行う際の転送レイテンシを抑えることができる。

出力データ制御部としての機能を有するメモリアクセス制御部４０４は、設定部２００からのメモリアクセス指示を受けて、データ出力先装置に所定の書き込み単位毎にデータを出力する。なお、データ処理装置１００から大容量メモリ３００にデータの書き込みを行う場合には、大容量メモリ３００がデータ出力先装置となる。一方、大容量メモリ３００からデータ処理装置１００へデータの読み出しを行う場合には、データ処理装置１００がデータ出力先装置となる。

以下、本実施形態におけるメモリアクセス制御装置４００の動作について説明する。上述したように、本実施形態ではメモリアクセス制御装置４００にメモリアクセス制御をさせるだけではなく、画像データに対する簡易的な処理も実行させる。

まず、撮像部１０１で得られるベイヤ画像データにおける複数の同色成分の混合処理（以下、ビニング処理と言う）を実行させる例を説明する。なお、ビニング処理を行うことによって、画像のサイズが縮小される。

まず、画像データを読み出す際の設定について説明する。画像データの読み出しに先立って部２００は、データバスの幅とデータ処理に必要な画素数とを考慮して、メモリアクセス制御装置４００に対して、所定の処理を特定するための特定情報としての、メモリアクセス方法、画像フォーマット、実行させる処理を設定する。

なお、以下の説明においては、メモリアクセス制御部４０１が１回のデータ入力で取得できる画像データが４画素分であり、また、データ記憶部４０２が４画素×４の１６画素分の画像データを記憶できるものとする。この場合に、設定部２００は、メモリアクセス制御部４０１に対して、画像データの読み出し時に１フレーム分の画像データにおける偶数行と奇数行とを別々に取得するように指示を送る。さらに、設定部２００は、メモリアクセス制御部４０１に対して、画像フォーマットをBayer２×２（ＲＧＧＢの４画素を１単位とする）とすることを指示するとともに、各画像データのデータバス内の配置を指示する。さらに、設定部２００は、処理部４０３に対して、実行する処理をビニング処理とするように指示する。

このような設定を行うことにより、図４（ａ）、図４（ｂ）に示すようにして、奇数行のみの画像データ、偶数行のみの画像データをデータ記憶部４０２にそれぞれ記憶させることができる。なお、図４（ａ）、図４（ｂ）では、図２の８列目以降のデータについては図示を省略している。

なお、メモリアクセス制御部４０１は偶数行の画像データと奇数行の画像データとを別々に取得する機能を有していない場合も考えられる。この場合には単位毎の画像データを一括して取得してから、後で奇数行、偶数行の画像データを選択するようにしても良い。即ち、データ記憶部４０２に図４（ａ）、図４（ｂ）に示す形式で画像データが記憶されるのであれば、メモリアクセス制御部４０１に対する設定は上述したものに限定されない。

続いて、画像データ読み出し開始後の処理の一連の流れについて説明する。画像データ読み出しの開始後、メモリアクセス制御部４０１は、データ入力元装置としての撮像部１０１からインターコネクトバス１０６を介して画像データを取得し、取得した画像データを図４（ａ）及び図４（ｂ）の形式でデータ記憶部４０２に記憶させる。データ記憶部４０２に、メモリアクセス制御部４０４が出力可能な分の画像データがデータ記憶部４０２に記憶されると、メモリアクセス制御部４０４は処理部４０３から出力される画像データのデータ出力先装置（大容量メモリ３００）への画像データ出力を開始する。

メモリアクセス制御部４０４の画像データ出力と並行して処理部４０３のデータ選択部４０３１は、データ記憶部４０２に記憶されている画像データを読み出し、読み出した画像データの位置を例えば図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）に示すように識別する。即ち、読み出し単位毎の画像データにおける同色成分の位置を識別する。なお、ベイヤ画像の場合、緑成分の位置については、図５（ｂ）、図５（ｃ）に示すように、偶数行の画像データと奇数行の画像データとのそれぞれについて識別される。

データ選択部４０３１において画像データの位置が識別された後、演算部４０３２は、ビニング処理が行えるようにデータ記憶部４０２に記憶された画像データを読み出して加算する。ここで、ビニング処理の加算式を示す。
R'(m,n)＝(R(2m,2n)＋R(2m,2(n+1))＋R(2(m+1),2n)＋R(2(m+1),2(n+1)))/4
G'(m,n)＝(G(2m,2n)＋G(2m,2(n+1))＋G(2(m+1),2n)＋G(2(m+1),2(n+1)))/4
B'(m,n)＝(B(2m,2n)＋B(2m,2(n+1))＋B(2(m+1),2n)＋B(2(m+1),2(n+1)))/4
なお、上式に示すｍ，ｎは画素位置を示すためのパラメータである。なお、Ｒ'（ｍ,ｎ）、Ｇ'（ｍ，ｎ）、Ｂ'（ｍ，ｎ）の配列も図２に示したベイヤ画像の配列に準じたものである。

図５（ａ）を例にとると、演算部４０３２において、アドレス０に記憶されたＲ（０,０）、Ｒ（０,２）とアドレス２に記憶されたＲ（２,０）、Ｒ（２,２）の４項が加算された後、１/４が乗じられる。これによって新たな画像データＲ'（０,０）が得られる。

図４（ａ）に示すようにしてデータ記憶部４０２に記憶された画像データに対するビニング処理の結果として、図６（ａ）に示す画像データが得られる。また、図４（ｂ）に示すようにしてデータ記憶部４０２に記憶された画像データに対するビニング処理の結果として、図６（ｂ）に示す画像データが得られる。これらのような実行結果を演算部４０３２はメモリアクセス制御部４０４に出力する。

以上の一連の処理を１フレーム分の画像データに対して連続的に実行することで、図７に示すようなビニング処理後の画像データがデータ出力先装置としての大容量メモリ３００に出力されることになる。

次に、撮像部１０１で得られるベイヤ画像データから輝度画像を簡易生成する処理を実行させる例を説明する。輝度画像は、例えば撮像部１０１を介して得られた画像における被写体の顔部の画像を検出する場合等に用いられる。

以下の説明においては、縦方向に２画素、横方向に２画素の４画素から１画素分の輝度画像を算出する例について説明する。この場合に得られる輝度画像のサイズは元のベイヤ画像の１/４となる。

まず、画像データを読み出す際の設定について説明する。画像データを読み出すに先立って設定部２００は、データバスの幅とデータ処理に必要な画素数とを考慮して、メモリアクセス制御装置４００に対して、メモリアクセス方法、画像フォーマット、実行させる処理を設定する。

例えば、メモリアクセス制御部４０１が１回のデータ入力で取得できる画像データが４画素分であり、また、データ記憶部４０２が４画素×４の１６画素分の画像データを記憶できるものとすると、設定部２００は、メモリアクセス制御部４０１に対して、画像データの読み出し時に１フレーム分の画像データを２行ずつ取得するように指示を送る。さらに、設定部２００は、メモリアクセス制御部４０１に対して、画像フォーマットをBayer２×２とすることを指示するとともに、各画像データのデータバス内の配置を指示する。さらに、設定部２００は、処理部４０３に対して、実行する処理を簡易輝度画像生成処理とするように指示する。これにより、図８（ａ）及び図８（ｂ）に示すように、データ記憶部４０２にはＲ、Ｇからなる画像データとＧ、Ｂからなる画像データとが交互に記憶される。

なお、データ記憶部４０２の容量に余裕がある場合には、単位毎の画像データを一括して取得してから、後で２行ずつ画像データを選択するようにしても良い。即ち、データ記憶部４０２に図８（ａ）、図８（ｂ）に示す形式で画像データが記憶されるのであれば、メモリアクセス制御部４０１に対する設定は上述したものに限定されない。

続いて、画像データ読み出し開始後の処理の一連の流れについて説明する。画像データ読み出しの開始後、メモリアクセス制御部４０１は、データ入力元装置としての撮像部１０１からインターコネクトバス１０６を介して画像データを取得し、取得した画像データを図８（ａ）及び図８（ｂ）の形式でデータ記憶部４０２に記憶させる。データ記憶部４０２に、メモリアクセス制御部４０４が出力可能な分の画像データがデータ記憶部４０２に記憶されると、メモリアクセス制御部４０４は処理部４０３から出力される画像データのデータ出力先装置としての大容量メモリ３００への画像データ出力を開始する。

メモリアクセス制御部４０４の画像データ出力と並行して処理部４０３のデータ選択部４０３１は、データ記憶部４０２に記憶されている画像データを読み出し、読み出した画像データにおいて加算を行う画像データの位置を例えば図９（ａ）、図９（ｂ）、図９（ｃ）、図９（ｄ）に示すように識別する。即ち、読み出した単位毎の画像データにおいて、左上端から縦方向２画素、横方向２画素ずつの画素位置を識別する。

データ選択部４０３１において画像データの位置が識別された後、演算部４０３２は、簡易輝度画像生成処理が行えるようにデータ記憶部４０２に記憶された画像データを読み出して加算する。ここで、簡易輝度画像生成処理の加算式を以下に示す。なお、以下の式に示すｍ，ｎは画素位置を示すためのパラメータである。
Y'(m,n)＝(R(2m,2n)＋G(2m,2n+1)＋G(2m+1,2n)＋B(2m+1,2n+1))/4
図９（ａ）を例にとると、演算部４０３２において、アドレス０に記憶されたＲ（０,０）、Ｇ（０,１）とアドレス１に記憶されたＧ（１,０）、Ｂ（１,１）の４項が加算された後、１/４が乗じられる。これによって輝度画像データＹ'（０,０）が得られる。なお、実際の輝度画像の生成には色成分毎に所定の係数を乗じる必要があるが、ここでは共通の係数１/４を乗じている。

図８（ａ）に示すようにしてデータ記憶部４０２に記憶された画像データに対する簡易輝度画像生成処理の結果として、図１０（ａ）に示す輝度画像データが得られる。また、図８（ｂ）に示すようにしてデータ記憶部４０２に記憶された画像データに対する簡易輝度画像生成処理の結果として、図１０（ｂ）に示す輝度画像データが得られる。これらのような実行結果を演算部４０３２はメモリアクセス制御部４０４に出力する。

以上の一連の処理を１フレーム分の画像データに対して連続的に実行することで、図１１に示すような輝度画像データがデータ出力先装置としての大容量メモリ３００に出力される。

このように、本実施形態では、メモリアクセス制御装置内の単純なデータ処理だけでビニング処理や簡易的な輝度画像生成処理を行うことが可能である。即ち、上述の例で示したビニング処理と輝度画像の簡易生成は、何れもベイヤ画像から、ビニング処理と輝度画像の生成にそれぞれ必要な４項のデータを抽出し、この抽出した４項のデータを加算することによって実現することが可能である。したがって、演算部４０３２は、データ選択部４０３１で識別された４項のデータを加算する加算部と、加算部の出力に１/４を乗じる乗算部とから構成できる。このようにして画像処理機能を分解すると、一見異なる機能であっても演算資源の共通化を図ることが可能である。

以上説明したように、本実施形態によれば、データ処理装置１００側からメモリアクセス制御装置４００を介して大容量メモリ３００へ画像データを書き込む際に、メモリアクセス制御装置４００内でビニング処理や簡易輝度画像生成処理を施している。これにより、大容量メモリ３００に書き込まれる画像データのデータサイズが減少するため、大容量メモリ３００の使用量を削減することができる。

即ち、本実施形態では、メモリアクセスを行う際に、メモリアクセス制御装置４００内で汎用的な処理の組み合わせで所定のデータ処理が実行可能なようにデータ記憶部４０２からデータを選択する。これにより、画像処理装置（デジタルカメラ）内で頻繁に実行されるデータ処理を一般化して演算資源の共有化を図ることが可能である。

また、メモリアクセス制御装置４００内にて処理を行うことによって、システム全体の処理性能を低下させずにデータ出力先装置にデータを出力することができる。さらに、データ処理装置１００の各部において一部の処理を行う必要がなくなるのでデータ処理装置１００の各部におけるデータ処理の負荷軽減の効果もある。

なお、上述の例においては、データ入力元装置をデータ処理装置１００、データ出力先装置を大容量メモリ３００として説明を行っている。これに対し、データ入力元装置とデータ出力先装置をともに大容量メモリ３００としても良い。即ち、上述の例においては、撮像部１０１で得られた画像データを大容量メモリ３００に格納する際に処理を行うようにしているが、撮像部１０１で得られた画像データを大容量メモリ３００に格納してから処理を行うようにしても良い。

また、データ入力元装置を大容量メモリ３００、データ出力先装置をデータ処理装置１００としても良い。このようにすれば、大容量メモリ３００からメモリアクセス制御装置４００を介してデータ処理装置１００へ画像データを入力する際におけるインターコネクトバス１０６の負荷を軽減することができる。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上述の実施形態においては、メモリアクセス制御装置内で行うデータ処理の例として加算処理を用いたビニング処理や輝度画像の簡易生成処理について例示している。しかしながら、四則演算処理（実際には減算処理は加算処理によって代用でき、除算処理は乗算処理によって代用できる）を適宜組み合わせて用いることにより、メモリアクセス制御装置内で各種の空間フィルタ処理を行うことも可能である。この空間フィルタ処理を利用して、例えば特定色のみや輝度データのみといった特定データのみの抽出する処理等を行うことが可能となる。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

１００…データ処理装置、１０１…撮像部、１０２…画像生成部、１０３…画像圧縮部、１０４…画像表示部、１０５…画像記録部、２００…設定部、３００…大容量メモリ、４００…メモリアクセス制御装置、４０１…メモリアクセス制御部、４０２…データ記憶部、４０３…処理部、４０４…メモリアクセス制御部、４０３１…データ選択部、４０３２…演算部

Claims (6)

1. メモリから画像データを入力する入力データ制御部と、
   前記入力された画像データに所定の処理を行う処理部と、
   前記処理が行われた画像データを前記メモリに出力する出力データ制御部と、
   を具備することを特徴とするメモリアクセス制御装置。
2. 前記処理部は、
   前記所定の処理を特定するための特定情報に基づいて、前記入力された画像データの中から特定の画素位置の画像データを選択するデータ選択部と、
   前記特定情報に基づいて、前記選択された特定の画素位置の画像データに対して前記所定の処理に対応した演算を行う演算部と、
   を有することを特徴とする請求項１に記載のメモリアクセス制御装置。
3. 前記所定の処理は、前記選択された特定の画素位置の画像データのデータサイズを削減する処理を含むことを特徴とする請求項２に記載のメモリアクセス制御装置。
4. 前記選択された特定の画素位置の画像データのデータサイズを減じる処理は、前記選択された特定の画素位置の画像データについての四則演算処理、前記選択された特定の画素位置の画像データの中の特定成分の画像データのみを抽出する処理、及び前記選択された特定の画素位置の画像データについての四則演算処理と前記選択された特定の画素位置の画像データの中の特定成分のデータのみを抽出する処理の組み合わせを含むことを特徴とする請求項３に記載のメモリアクセス制御装置。
5. 前記所定の処理の内容を設定するための設定部をさらに具備することを特徴とする請求項１に記載のメモリアクセス制御装置。
6. メモリから画像データを入力し、
   前記入力された画像データに所定の処理を行い、
   前記処理が行われた画像データを前記メモリに出力する、
   をことを特徴とするメモリアクセス制御方法。

Images