JP2011061650A - 差動伝送シリアル通信装置 - Google Patents

Abstract

【課題】差動伝送シリアル通信装置において、１組の差動伝送路で、パケット送信とパケットの再送要求を行なえるようにする。
【解決手段】差動伝送路で接続されたパケット送信側装置とパケット受信側装置とを含む差動伝送シリアル通信装置であって、パケット受信側装置は、受信したパケットのデータエラーが検出されると、差動伝送路を短絡する伝送路制御部を備え、パケット送信側装置は、パケット送信後に差動伝送路の短絡を検出すると、パケット受信側装置からパケットの再送要求があったと判定する再送要求検知部を備える。
【選択図】図１

Description

本発明は、差動伝送シリアル通信装置に関し、特に、１組の差動伝送路でパケットの再送要求を行なえる差動伝送シリアル通信装置に関する。

ＰＣＩ Ｅｘｐｒｅｓｓに代表されるように差動伝送を行なうシリアル通信方式が知られている。図５は、従来の差動伝送シリアル通信装置の接続構成例を示す図である。

本図の例では、パケット送信側装置１１０からパケット受信側装置１２０に対してデータパケットを送信する場合を例に説明する。本図に示すように、パケット送信側装置１１０、パケット受信側装置１２０とも、物理層１１１・１２１、データリンク層１１２・１２１を有しており、物理層同士が２組の差動伝送路で接続されている。また、パケット送信側装置１１０のデータリンク層１１２には、リトライバッファ１１３が設けられている。なお、データリンク層の上位には、トランザクション層、ソフトウェア層も存在するが、ここでは省略している。

まず、パケット送信側装置１１０が、第１の差動伝送路１３０ａによってパケットを送信し、同時に送信パケットをリトライバッファ１１３に格納する。

パケット受信側装置１２０は、パケットを受信すると、データリンク層１２２でデータエラーが生じていないことを確認して、正常に受信したことを示す正常受信通知用のパケットを第２の差動伝送路１３０ｂにより送信する。データエラーが生じていた場合には、再送要求用のパケットを第２の差動伝送路１３０ｂにより送信する。

パケット送信側装置１１０は、正常受信通知を受信すると、リトライバッファ１１３に格納しているパケットを破棄し、次のパケット送信を第１の差動伝送路１３０ａによって行なう。一方、再送要求を受信すると、リトライバッファ１１３に格納しているパケットを第１の差動伝送路１３０ａによって再送する。

このように、従来の差動伝送シリアル通信装置は、伝送データエラーが発生した場合にパケット再送を行なえるように、２組の差動伝送路を用いて、パケット送信を行なっている。

図６は、差動伝送路１３０周辺の典型的な構成を示す図であり、１組の差動伝送路１３０に対応している。本図に示すように、送信用出力バッファ２０１からＡＣカップル用コンデンサ２０２、差動伝送路１３０を通じ、受信用入力バッファ２０３に接続される。受信用入力バッファ２０３の入力端では、抵抗２０４によって終端される。

PCI Express Base Specification Revision 1.1 March 28,2005

双方向の通信を行なうアプリケーション等では、規格通りに２組の差動伝送路を使用して通信を行なうため問題とならないが、ＬＳＩテスタ、メモリテスタといった一方向の差動伝送路のみを多数使用するようなアプリケーションでは、通常のデータ伝送のためには１組の差動伝送路で足りるのにもかかわらず、再送要求を行なえるようにするために、逆方向の差動伝送路を別途用意する必要がある。

現状では、伝送データエラーが起こらないという前提で、１組の差動伝送路のみを用いてシステムが構成されているが、今後、伝送速度が上がった場合、伝送エラーが発生する確率が高まり、伝送データエラーを検出して再送要求を行なうことが必要になる可能性が高い。

この場合、従来の再送要求方式では、それぞれのレーンに対して２組、すなわち、現状の２倍の差動伝送路が必要となり、配線が増加する等の問題が生じる。

そこで、本発明は、差動伝送シリアル通信装置において、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なえるようにすることを目的とする。

上記課題を解決するため、本発明によれば、差動伝送路で接続されたパケット送信側装置とパケット受信側装置とを含む差動伝送シリアル通信装置であって、前記パケット受信側装置は、受信したパケットのデータエラーが検出されると、前記差動伝送路を短絡する伝送路制御部を備え、前記パケット送信側装置は、パケット送信後に前記差動伝送路の短絡を検出すると、前記パケット受信側装置から前記パケットの再送要求があったと判定する再送要求検知部を備えた差動伝送シリアル通信装置が提供される。

本発明では、パケット受信側装置は、データエラーが検出された場合に、差動伝送路を短絡し、パケット送信側装置は、差動伝送路の短絡を検出するようにしているため、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なうことができるようになる。

このとき、前記再送要求検知部は、前記差動伝送路の信号レベルを監視することで、前記差動伝送路の短絡を検出することができる。

また、上記課題を解決するため、本発明によれば、差動伝送路で接続されたパケット送信側装置とパケット受信側装置とを含む差動伝送シリアル通信装置であって、前記パケット受信側装置は、受信したパケットのデータエラーが検出されると、前記差動伝送路をハイインピーダンス状態にする伝送路制御部を備え、前記パケット送信側装置は、パケット送信後に前記差動伝送路がハイインピーダンス状態になったことを検出すると、前記パケット受信側装置から前記パケットの再送要求があったと判定する再送要求検知部を備えた差動伝送シリアル通信装置が提供される。

本発明では、パケット受信側装置は、データエラーが検出された場合に、差動伝送路をハイインピーダンス状態とし、パケット送信側装置は、差動伝送路がハイインピーダンス状態になったことを検出するようにしているため、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なうことができるようになる。

このとき、前記再送要求検知部は、前記差動伝送路の信号レベルを監視することで、前記差動伝送路がハイインピーダンス状態になったことを検出することができる。

本発明によれば、差動伝送シリアル通信装置において、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なえるようになる。

本実施形態の差動伝送シリアル通信装置の接続構成例を示す図である。 差動伝送路周辺の具体的な構成を示す図である。 本実施形態のパケット送信手順を示すフローチャートである。 差動伝送路周辺の具体的な構成の別例を示す図である。 従来の差動伝送シリアル通信装置の接続構成例を示す図である。 差動伝送路周辺の典型的な構成を示す図である。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の差動伝送シリアル通信装置の接続構成例を示す図である。

本図の例では、パケット送信側装置１０からパケット受信側装置２０に対してデータパケットを送信する場合を例に説明する。本図に示すように、パケット送信側装置１０、パケット受信側装置２０とも、物理層１１・２１、データリンク層１２・２２を有している。

本実施形態では、物理層同士が１組の差動伝送路３０で接続されている。また、パケット送信側装置１０の物理層１１は、再送要求検知部１３を含み、データリンク層１２には、リトライバッファ１４が設けられている。パケット受信側装置２０の物理層２１は、伝送路制御部２３を含んでいる。なお、データリンク層の上位には、トランザクション層、ソフトウェア層も存在するが、ここでは省略している。

伝送路制御部２３は、データリンク層２２からデータエラー検出の通知を受けると、パケット送信側装置１０に対して再送要求を行なうために差動伝送路３０を制御する。具体的には、スイッチを用いて差動伝送路３０の受信端を短絡する。あるいは、差動伝送路３０をＨｉインピーダンス状態としてもよい。

再送要求検知部１３は、差動伝送路３０の状態を監視することにより、パケット受信側装置２０からの再送要求を検知し、データリンク層１２に再送要求を送る処理を行なう。

具体的には、パケットを送信してから所定時間以内に差動伝送路３０の受信端が短絡されたことを検出すると、再送要求があったものと判定する。受信端が短絡されると、信号レベルが半減するため、信号レベルを監視することで受信端の短絡を検出することができる。信号レベルの監視は、例えば、コンパレータ等を用いて行なうことができる。

あるいは、パケットを送信してから所定時間以内に差動伝送路３０の受信端がＨｉインピーダンスとなったことを検出すると、再送要求があったものと判定する。受信端がＨｉインピーダンスになると、信号レベルが倍増するため、信号レベルを監視することで受信端のＨｉインピーダンスを検出することができる。

再送要求検知部１３、伝送路制御部２３はハードウェアで構成してもよいし、ソフトウェアで構成してもよい。

図２は、本実施形態の差動伝送路３０周辺の具体的な構成を示す図である。本図の例では、再送要求検知部１３は、パケットを送信してから所定時間以内に差動伝送路３０の受信端が短絡されたことを検出すると、再送要求があったものと判定する。

本図に示すように、パケット送信側装置１０の送信用出力バッファ１６からＡＣカップル用コンデンサ３２、差動伝送路３０を通じ、パケット受信側装置２０の受信用入力バッファ２４に接続される。受信用入力バッファ２４の入力端では、抵抗２５によって終端される。

パケット受信側装置２０の差動伝送路３０受信端部分には、伝送路制御部２３が設けられている。伝送路制御部２３は、データリンク層２２がデータエラーを検出すると差動伝送路３０受信端をスイッチを用いて短絡する。

パケット受信側装置２０の差動伝送路３０送信端部分には、再送要求検知部１３が設けられている。再送要求検知部１３は、差動伝送路３０送信端の信号レベルを監視し、差動伝送路３０受信端が短絡されたことを検知すると、データリンク層１２に、リトライバッファ１４に格納されているパケットの再送を要求する。
図３は、上記構成による本実施形態のパケット送信手順を示すフローチャートである。この手順は、パケット毎のＣＲＣエラーを想定し、パケット毎に行なうものとする。

まず、パケット送信側装置１０が、差動伝送路３０を用いてパケットを送信する（Ｓ１０１）。同時に、リトライバッファ１４にパケットを格納する（Ｓ１０２）。

パケット受信側装置２０は、パケットを受信すると（Ｓ２０１：Ｙｅｓ）、データリンク層２２が伝送データエラーのチェックを行なう。データエラーが検出されない場合（Ｓ２０２：Ｎｏ）には、受信したパケットを取り込んで（Ｓ２０３）、次のパケットの受信を待つ。このとき、正常受信通知は行なわない。

一方、データリンク層２２がデータエラーを検出すると（Ｓ２０２：Ｙｅｓ）、伝送路制御部２３が、差動伝送路３０を短絡する（Ｓ２０４）。そして、受信したパケットを破棄し（Ｓ２０５）、その後、差動伝送路３０の短絡を解除して（Ｓ２０６）、パケットの再送を待つ。

パケット送信側装置１０の再送要求検知部１３は、パケットを送信後、所定時間が経過するまで（Ｓ１０５）に、差動伝送路３０が短絡されたことを検出すると（Ｓ１０３：Ｙｅｓ）、再送要求があったものと判断し、データリンク層１２に再送要求を送る。そして、データリンク層１２がリトライバッファ１４に格納しているパケットを再送する（Ｓ１０４）。上述のように、差動伝送路３０の短絡は、信号レベルを監視し、信号レベルが半減したことを検出することで検知することができる。

一方、パケットを送信後、差動伝送路３０の短絡を所定時間検出しなかった場合（Ｓ１０５：Ｙｅｓ）は、伝送が成功したものとして、リトライバッファ１４に格納されているパケットを破棄し（Ｓ１０６）、次のパケットの送信を行なう。

このように、本実施形態によれば、データエラーが検出された場合に、差動伝送路３０の受信端を短絡するようにしているため、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なうことができるようになる。これにより、一方向の差動伝送路のみを多数使用するようなアプリケーションにおいても、差動伝送路を増やすことなく、伝送エラー発生時のデータ再送動作を行なうことができる。また、また、装置や基板サイズの増大、ケーブル・コネクタの増加を防ぐことができ、この結果、コストアップ、消費電力増加を避けることができる。

図４は、本実施形態の差動伝送路３０周辺の具体的な構成の別例を示す図である。本図の例では、再送要求検知部１３は、パケットを送信してから所定時間以内に差動伝送路３０の受信端がＨｉインピーダンスになったことを検出すると、再送要求があったものと判定する。

本図に示すように、パケット送信側装置１０の送信用出力バッファ１６からＡＣカップル用コンデンサ３２、差動伝送路３０を通じ、パケット受信側装置２０の受信用入力バッファ２４に接続される。受信用入力バッファ２４の入力端では、通常時閉状態のスイッチを介して抵抗２５によって終端される。

パケット受信側装置２０の差動伝送路３０受信端部分と抵抗２５との間には、データリンク層２２がデータエラーを検出すると差動伝送路３０受信端と抵抗２５とを、スイッチを開状態にすることで切断する伝送路制御部２３が設けられている。

パケット受信側装置２０の差動伝送路３０送信端部分には、差動伝送路３０送信端の信号レベルを監視し、差動伝送路３０受信端がＨｉインピーダンスになったことを検知すると、データリンク層１２に、リトライバッファ１４に格納されているパケットの再送を要求する再送要求検知部１３が設けられている。上述のように、受信端のＨｉインピーダンスは、信号レベルが倍増したことを検出することで検知することができる。

このような構成においても、上述のパケット送信手順を適用することで、１組の差動伝送路で、パケット送信とパケットの再送要求とを行なうことができるようになる。

１０…パケット送信側装置、１１…物理層、１２…データリンク層、１３…再送要求検知部、１４…リトライバッファ、１６…送信用出力バッファ、２０…パケット受信側装置、２１…物理層、２２…データリンク層、２３…伝送路制御部、２４…受信用入力バッファ、２５…抵抗、３０…差動伝送路、３２…ＡＣカップル用コンデンサ、１１０…パケット送信側装置、１１１…物理層、１１２…データリンク層、１１３…リトライバッファ、１２０…パケット受信側装置、１２１…物理層、１２２…データリンク層、１３０…差動伝送路、２０１…送信用出力バッファ、２０２…ＡＣカップル用コンデンサ、２０３…受信用入力バッファ、２０４…抵抗

Claims (4)

1. 差動伝送路で接続されたパケット送信側装置とパケット受信側装置とを含む差動伝送シリアル通信装置であって、
   前記パケット受信側装置は、受信したパケットのデータエラーが検出されると、前記差動伝送路を短絡する伝送路制御部を備え、
   前記パケット送信側装置は、パケット送信後に前記差動伝送路の短絡を検出すると、前記パケット受信側装置から前記パケットの再送要求があったと判定する再送要求検知部を備えたことを特徴とする差動伝送シリアル通信装置。
2. 請求項１に記載の差動伝送シリアル通信装置であって、
   前記再送要求検知部は、前記差動伝送路の信号レベルを監視することで、前記差動伝送路の短絡を検出することを特徴とする差動伝送シリアル通信装置。
3. 差動伝送路で接続されたパケット送信側装置とパケット受信側装置とを含む差動伝送シリアル通信装置であって、
   前記パケット受信側装置は、受信したパケットのデータエラーが検出されると、前記差動伝送路をハイインピーダンス状態にする伝送路制御部を備え、
   前記パケット送信側装置は、パケット送信後に前記差動伝送路がハイインピーダンス状態になったことを検出すると、前記パケット受信側装置から前記パケットの再送要求があったと判定する再送要求検知部を備えたことを特徴とする差動伝送シリアル通信装置。
4. 請求項３に記載の差動伝送シリアル通信装置であって、
   前記再送要求検知部は、前記差動伝送路の信号レベルを監視することで、前記差動伝送路がハイインピーダンス状態になったことを検出することを特徴とする差動伝送シリアル通信装置。