JP2011054836A - 半導体装置の欠陥検査方法 - Google Patents

Abstract

【課題】効率的に検査領域を設定することが可能な半導体装置の欠陥検査方法を提供する。
【解決手段】ＮｏｎパターンＤｉｅ１０及びパターンＤｉｅ１１を比較して第１の仮パターンを取得し、第１の仮パターン第１の微細部分の集合とし、第１の仮パターンのＹ座標それぞれについて、隣り合った第１の微細部分間のＸ軸方向の座標差が所望の値より大きくなる第１の微細部分を抽出し、抽出された第１の微細部分から第１のエッジ領域を規定し、ＮｏｎパターンＤｉｅ及びパターンＤｉｅを９０度回転させて比較して第２の仮パターンを抽出し、第２の仮パターンを第２の微細部分の集合とし、第２の仮パターンのＹ座標それぞれについて、隣り合った第２の微細部分間のＸ軸方向の座標差が所望の値より大きくなる第２の微細部分を抽出し、抽出された第２の微細部分から第２のエッジ領域を規定し、第１及び第２のエッジ領域に囲まれている領域を検査領域として導出する。
【選択図】 図６

Description

本発明は、半導体装置の欠陥検査方法に関する。

最近、半導体装置の欠陥検査方法として、検査対象の半導体装置の画像と基準となる画像とを比較し、これらの画像の差異を求めることで欠陥の検出を行う方法が考えられている。

実際は半導体装置をディスプレイ等を介して見ながら手作業で検査のための欠陥検査領域の設定を行っている。しかし、微細化が進んだ半導体装置において、検査箇所が複雑化し、且つ増大しているため、検査領域の設定に多大な時間を要するという問題がある。

関連する技術として、検査領域毎に感度ランクを設定し、ランク毎に検査光の光量を変えることで欠陥検査を行う方法が提案されている（例えば特許文献１を参照）。

特開２００８−７８６３５号公報

本発明は、効率的に検査領域を設定することが可能な半導体装置の欠陥検査方法を提供することを目的としている。

本発明の一視点に係る半導体の欠陥検査方法は、パターンが形成されていない第１の領域及びデバイスパターンが形成されている第２の領域を備える半導体基板を用意する工程と、前記第１の領域と、前記第２の領域とを比較して前記デバイスパターンに対応する第１の仮パターンを取得する工程と、前記第１の仮パターンを、行方向及び列方向に配列された第１の微細部分の集合として表す工程と、前記第１の仮パターンの複数の行それぞれについて、隣り合った前記第１の微細部分間の行方向の座標差が所望の値より大きくなる前記第１の微細部分を抽出する工程と、前記抽出された第１の微細部分に基づいて、前記第１の仮パターンの第１のエッジ領域を規定する工程と、前記第１の領域と、前記第２の領域とを比較して９０度回転された前記デバイスパターンに対応する第２の仮パターンを抽出する工程と、前記第２の仮パターンを、行方向及び列方向に配置した第２の微細部分の集合として表す工程と、前記第２の仮パターンの複数の行それぞれについて、隣り合った前記第２の微細部分間の行方向の座標差が所望の値より大きくなる前記第２の微細部分を抽出する工程と、前記抽出された第２の微細部分に基づいて、前記第２の仮パターンの第２のエッジ領域を規定する工程と、前記第１及び第２のエッジ領域に囲まれている領域を複数の検査領域として導出する工程とを含むことを特徴とする。

本発明によれば、効率的に検査領域を設定することが可能な半導体装置の欠陥検査方法を提供することができる。

本発明の実施形態に係る半導体装置の欠陥検査装置の基本的な構成を模式的に示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法を示したフローチャートである。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の一部を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の比較例を示した図である。 本発明の実施形態に係る半導体装置の欠陥検査方法の比較例を示した図である。

以下、本発明の実施形態の詳細を図面を参照して説明する。

（第１の実施形態）
図１を用いて、本実施形態に係る欠陥検査装置の基本的な構成を概略的に説明する。

図１は、本実施形態に係る欠陥検査装置の基本的な構成を模式的に示したブロック図である。

図１に示すように、本実施形態の欠陥検査装置は、検出部１、制御部２、記憶部３、表示部４、及び入力部５を備えている。

検出部１は、図示しないステージ上に配置されたウエハ（半導体基板）６の表面をピクセル画像として取得する構成を有している。この検出部１は、光学式、レーザー散乱式、ＳＥＭ（Scanning Electron Microscope）画像取得方式を用いる事が可能である。本実施形態では、例えばレーザー散乱式を用いている。制御部２は、検出部１の制御や、後述する各種演算処理等を行う。記憶部３は、検出部１が計測した結果や、制御部２が導出した演算結果等を記憶する。表示部４は、検出部１によって取得された画像や、制御部２が導出した演算結果等を表示する。そして、入力部（キーボードやマウス）５を用いて制御部２への指示等を行う。ウエハ６は、基板表面に、パターンが形成されていないＮｏｎパターンＤｉｅ（第１の領域）１０と、パターン（デバイスパターン）が形成されている複数のパターンＤｉｅ（第２の領域）１１とを備えている。なお、ＮｏｎパターンＤｉｅ１０はパターンＤｉｅ１１と同一寸法を有し、少なくともウエハ上に一つ存在すれば良い。また、ＮｏｎパターンＤｉｅ１０は１チップに含まれており、同様にパターンＤｉｅ１１は１チップに含まれている。さらに、パターンＤｉｅ１１に形成されるパターンは、複数の回路パターンの集合体を備えている。

次に、図２〜図１０を用いて、本実施形態の欠陥検査方法を説明する。

図２は、本実施形態に係る欠陥検査方法を示したフローチャートである。図３〜図１０は、本実施形態に係る欠陥検査方法を示した図である。

[ステップＳ１]
まず、図３に示すように、ウエハ６上に設けられた、一つのＮｏｎパターンＤｉｅ１０、及び選択された一つのパターンＤｉｅ１１のピクセル画像が、レーザー散乱式を用いた検出部１によって取得される。１ピクセルの大きさは０．１６μｍ程度であるが、０．１〜２０μｍ程度であれば良い。なお、ピクセル画像を取得する際は、Ｙ軸を固定し、Ｘ軸方向にレーザーを走査し、Ｘ軸方向のレーザーの照射が完了したら、Ｙ軸をずらし、Ｘ軸方向にレーザー走査をする工程を繰り返す。この方法では、Ｙ軸をずらして画像を取得していくため、Ｙ軸方向において、ズレが生じる可能性がある。

なお、図中では複数の回路パターンの集合体１１ａを黒い矩形で示している。

[ステップＳ２]
次に、ＮｏｎパターンＤｉｅ１０とパターンＤｉｅ１１との画像比較検査を行う。具体的には、パターンＤｉｅ１１のピクセルの濃淡階調（散乱光強度等から算出された数値）から、対応するＮｏｎパターンＤｉｅ１０のピクセルの濃淡階調（散乱光強度等から算出された数値）の差をとる。パターンＤｉｅ１１に設けられているパターンは、パターンの無いＮｏｎパターンＤｉｅ１０と比較されるため、欠陥パターン（第１の欠陥パターン）として抽出される。図４に示すように、この抽出された欠陥パターンは、ドット（第１の微細部分）の集合として表示される。１ドットは、所定数のピクセルをまとめて表示したものである。そして、ドットの集合（図中の破線に囲まれた領域）をブロック（Block）Ｂ_ｎ（ｎは例えば整数）と呼ぶ。なお、このブロックは回路パターンの集合体に対応している。また、このブロックは矩形である。これらブロックの周囲に存在する空白部分は、ＮｏｎパターンＤｉｅ１０とパターンＤｉｅ１１との間で濃淡快調さの無い、つまりパターンＤｉｅ１１の何もパターンが存在しない領域を示す。

[ステップＳ３]
次に、図５に示すように、ドットはＸ軸方向に順番に番号（ＩＤ）が割り当てられ、各ドットの中心部がドットの位置座標として検出される。この位置座標は、Ｘ座標（列）Ｘ_ｎ（ｎは例えば整数）及びＹ座標（行）Ｙ_ｎ（ｎは例えば整数）を用いて表される。Ｘ座標Ｘ_ｎ及びＹ座標Ｙ_ｎは、例えば絶対座標であり、Ｘ_ｎ＝３０１５．２２μｍ、Ｙ_ｎ＝３１８３３．５６μｍ等と表される。

また、Ｘ軸方向におけるブロックＢ_１０とブロックＢ_１１との間隔は６００μｍであり、ブロックＢ_１１とブロックＢ_１２との間隔は６００μｍである。また、Ｘ軸方向におけるブロックＢ_１３とブロックＢ_１４との間隔は２５０μｍであり、ブロックＢ_１５とブロックＢ_１６との間隔は８００μｍである。

[ステップＳ４]
次に、図６に示すように、各ブロックのＹ軸方向に平行な端部Ｃ_ｎ（ｎは例えば整数）を、制御部２によって演算処理を行うことで特定する。この端部Ｃ_ｎはブロックの端に配置されたドットの集合を示すものである。

まず、同一のＹ座標（同一の行）Ｙ_ｎを有するドットを抽出する。そして、抽出された複数のドットに対して、隣り合うドットのＸ座標値の差Ｗ_ｎ（ｎは例えば整数）をとり、このＸ座標値の差Ｗ_ｎが回路路パターンの集合体（ブロック）間の最小寸法値Ｗ_ｍｉｎよりも大きいか否かを判定する。すなわち、Ｘ_ｎ＋１−Ｘ_ｎ＞Ｗ_ｍｉｎを満たすＸ_ｎ及びＸ_ｎ＋１の組を全て抽出する。また、同一のＹ座標Ｙ_ｎのドットのうち、最小のＸ_ｍｉｎ及び最大のＸ_ｍａｘを抽出する。つまり、同一行の最左端に位置するドット及び最右端に位置するドットが抽出される。

他のＹ座標においても同様の処理を繰り返し行う。このようにして求められた各Ｙ座標におけるＸ_ｎ（第１のエッジ領域）、Ｘ_ｎ＋１（第１のエッジ領域）、Ｘ_ｍｉｎ（第４のエッジ領域）及びＸ_ｍａｘ（第４のエッジ領域）を参照することで、各ブロックのＹ軸方向に平行な端部Ｃ_ｎが抽出される。

より具体的にステップＳ４を説明する。まず、Ｙ座標Ｙ_１を有するドットを抽出し、隣り合うドット同士のＸ座標値の差Ｗ_ｎを求め、Ｗ_ｎ＞Ｗ_ｍｉｎを満たすＸ座標の組を抽出する。つまり、Ｘ_ｐ＋１−Ｘ_ｐ＝Ｗ_ｎ＞Ｗ_ｍｉｎとなる場合、Ｘ_ｐ及びＸ_ｐ＋１（ｐは例えば整数）の組が抽出され、Ｘ_ｑ＋１−Ｘ_ｑ＝Ｗ_ｎ＋１＞Ｗ_ｍｉｎとなる場合、Ｘ_ｑ及びＸ_ｑ＋１（ｑは例えば整数）の組が抽出される。また、Ｙ座標Ｙ_１の最左端に位置するＸ_ｍｉｎ及び最右端に位置するＸ_ｍａｘが抽出される。他のＹ座標においても同様の抽出処理を行う。そして、例えば各Ｙ座標において、Ｘ座標がＸ_ｍｉｎであるドットの集合（第４のエッジ領域）を端部Ｃ_１０とし、Ｘ座標がＸ_ｐであるドットの集合（第１のエッジ領域）を端部Ｃ_１１とする。同様に、各Ｙ座標において、Ｘ座標がＸ_ｐ＋１であるドットの集合（第１のエッジ領域）を端部Ｃ_１２とし、Ｘ座標がＸ_ｑであるドットの集合（第１のエッジ領域）を端部Ｃ_１３とし、Ｘ座標がＸ_ｑ＋１であるドットの集合（第１のエッジ領域）を端部Ｃ_１４とし、Ｘ座標がＸ_ｍａｘであるドットの集合（第４のエッジ領域）を端部Ｃ_１５とする。例えば、このようにして各ブロックのＹ軸方向に平行な端部Ｃ_ｎ（Ｃ_１０〜Ｃ_２３）が抽出される。

[ステップＳ５]
次に、図７に示すように、ウエハ６のノッチ方向を９０度回転させる。

[ステップＳ６]
次に、ステップＳ１と同様に、９０度回転された一つのＮｏｎパターンＤｉｅ１０、及び選択された一つのパターンＤｉｅ１１のピクセル画像が、レーザー散乱式を用いた検出部１によって取得される。なお、このパターンＤｉｅ１１は、ステップＳ１で取得されたパターンＤｉｅ１１と同一のものである。

[ステップＳ７]
次に、ステップＳ２と同様に、９０度回転されたＮｏｎパターンＤｉｅ１０と９０度回転されたパターンＤｉｅ１１との画像比較検査を行うことで、９０度回転された欠陥パターン（第２の欠陥パターン）が抽出される。この抽出された欠陥パターンは、ドット（第２の微細部分）の集合として表示される。

[ステップＳ８]
次に、ステップＳ３と同様に、ドットはＸ軸方向に順番に番号（ＩＤ）が割り当てられ、各ドットの中心部がドットの位置座標として検出される。この位置座標は、Ｘ座標（列）Ｘ_ｎ（９０度）及びＹ座標（行）Ｙ_ｎ（９０度）を用いて表される。

[ステップＳ９]
次に、ステップＳ４に示す方法と同様に、各ブロックのＹ軸方向に平行な端部Ｌ_ｎ（ｎは例えば整数）を、制御部２によって演算処理を行うことで特定する。この端部Ｌ_ｎはブロックの端に配置されたドットの集合を示すものである。

まず、同一のＹ座標（同一の行）Ｙ_ｎ（９０度）のを有するドットを抽出する。そして、抽出された複数のドットに対して、隣り合うドットのＸ座標値の差Ｗ_ｎ（９０度）をとり、回路パターンの集合体間の最小寸法値Ｗ_ｍｉｎ（９０度）よりも大きいか否かを判定する。すなわち、Ｘ_ｎ＋１（９０度）−Ｘ_ｎ（９０度）＞Ｗ_ｍｉｎ（９０度）を満たすＸ_ｎ（９０度）及びＸ_ｎ＋１（９０度）の組を全て抽出する。また、抽出された複数のドットのうち、最小のＸ_ｍｉｎ（９０度）と最大のＸ_ｍａｘ（９０度）とを抽出する。他のＹ座標において、同様の処理を繰り返し行う。このようにして求められた各Ｙ座標におけるＸ_ｎ（９０度）（第２のエッジ領域）、Ｘ_ｎ＋１（９０度）（第２のエッジ領域）、Ｘ_ｍｉｎ（９０度）（第５のエッジ領域）及びＸ_ｍａｘ（９０度）（第５のエッジ領域）を参照することで、図８に示すように、各ブロックのＹ軸方向に平行な端部Ｌ_ｎ（Ｌ_１０〜Ｌ_２３）が抽出される。なお、（９０度）は欠陥パターンを９０度回転させたときのドットの座標等を表している。

[ステップＳ１０]
次に、図９を用いてステップＳ１〜Ｓ４で導出された各ブロックの端部と、ステップＳ５〜Ｓ９で導出された各ブロックの端部とを足し合わせる方法の一例を説明する。

図９（ａ）、図９（ｂ）及び図９（ｃ）はそれぞれ、各ブロックの端部を足し合わせてブロックの位置を決定する方法の一部を示したものである。

図９（ａ）に示すように、ステップＳ１〜Ｓ４で導出されたＣ_ｎと、ステップＳ５〜Ｓ９で導出されたＬ_ｎとを用意する。

次に、図９（ｂ）に示すように、ステップＳ５〜Ｓ９で求めた各ドットの位置をー９０度回転させて、ステップＳ１〜Ｓ４で求めたドットの位置座標と関連付ける。

これにより、ステップＳ５〜Ｓ９で導出されたＸ_ｎ（９０度）、Ｘ_ｎ＋１（９０度）は、―９０度回転させたＹ_ｎ及びＹ_ｎ＋１（第３のエッジ領域）として表され、Ｘ_ｍｉｎ（９０度）及びＸ_ｍａｘ（９０度）は、―９０度回転させたＹ_ｍｉｎ及びＹ_ｍａｘ（第６のエッジ領域）として表される。

つまり、ステップＳ５〜Ｓ９で導出されたＬ_ｎは、―９０度回転され、例えば各ブロックのＸ軸方向に平行な端部Ｒ_ｎ（ｎは例えば整数）として表される。

次に、図９（ｃ）に示すように、ブロックの端部（外周）となるＣ_ｎ（Ｃ_１０〜Ｃ_２３）及びＲ_ｎ（Ｒ_１０〜Ｒ_２３）を参照する事で、前記端部に囲まれる全てのブロックＢ_ｎ（Ｂ_１０〜Ｂ_１６）が導出される。前記端部に囲まれる領域を導出することで、全てのブロックＢ_ｎ（Ｂ_１０〜Ｂ_１６）の位置が決定される。

[ステップＳ１１]
次に、図１０に示すように、ステップＳ１０によって導出された全てのブロックを表示部（ディスプレイ）４にて表示させる。そして、入力部５によって、欠陥検査を行うブロックＢ_ｎ（Ｂ_１０、Ｂ_１２、Ｂ_１４、及びＢ_１５）を選択して欠陥検査領域を決定する。

このようにして決定された欠陥検査領域を、全てのパターンＤｉｅ１１に適応し、欠陥検査を行う。

上述した実施形態によれば、パターンが形成されていないＮｏｎパターンＤｉｅ１０とパターンが形成されているパターンＤｉｅ１１とをピクセル画像で比較することで、パターンＤｉｅ１１に形成されているパターンを抽出している。そして、該パターンをドットの集合体として表示し、各ドットに、順番及び位置座標を設定している。この位置座標を用いて演算処理を行うことで、前記パターンに含まれる各ブロックの端部となるドットを抽出している。そして、この抽出されたドットに囲まれた領域を決定し、入力部５を用いることで、欠陥検査を行うブロックを選択して欠陥検査領域を決定している。

ところで、図１１に示すように、欠陥検査装置において、特定回路部の欠陥検査のための検査領域設定する際に、ディスプレイ等の画面にパターンＤｉｅを表示させ、検査を行うブロックの左上コーナーと右下コーナーの２点をユーザーが入力手段を用いて設定する方法がある。

また、図１２に示すように、メモリセルアレイなど大きさが同じで規則的な繰り返しパターンの複数のブロックを検査領域に設定する場合は、１つ目のブロックで設定した検査領域を基に２つ目以降にコピーすることで簡易的に設定が可能である。しかし、微細化が進んだ半導体装置においては、ブロックのサイズが複雑化し、また検査要望箇所が増大したことにより、コピーによる設定手法を用いても検査領域の設定作業に膨大な時間を要してしまっている。

上述する実施形態を用いることで、自動で全てのブロックの領域が抽出され、更に入力部５を用いることで、所望のブロックのみを欠陥検査領域として決定することが可能である。このため、微細化が進んだ半導体装置においても、検査領域の設定に要する時間を大幅に削減することができ、欠陥検査作業の効率を向上させることが可能である。

なお、上述した実施形態では、ステップＳ５において、ウエハ６のノッチの方向を９０度回転させている。しかし、ウエハ６を回転させる代わりに、ウエハ６のピクセル画像を取得する際のレーザーの走査方向を９０度回転させるようにしても良い。すなわち、Ｙ軸方向にレーザーを走査することでウエハ６のピクセル画像を取得しても良い。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。

１…検出部、 ２…制御部、 ３…記憶部、 ５…入力部、
６…ウエハ、 １０…ＮｏｎパターンＤｉｅ、 １１…パターンＤｉｅ、

Claims (5)

1. パターンが形成されていない第１の領域及びデバイスパターンが形成されている第２の領域を備える半導体基板を用意する工程と、
   前記第１の領域と、前記第２の領域とを比較して前記デバイスパターンに対応する第１の仮パターンを取得する工程と、
   前記第１の仮パターンを、行方向及び列方向に配列された第１の微細部分の集合として表す工程と、
   前記第１の仮パターンの複数の行それぞれについて、隣り合った前記第１の微細部分間の行方向の座標差が所望の値より大きくなる前記第１の微細部分を抽出する工程と、
   前記抽出された第１の微細部分に基づいて、前記第１の仮パターンの第１のエッジ領域を規定する工程と、
   前記第１の領域と、前記第２の領域とを比較して９０度回転された前記デバイスパターンに対応する第２の仮パターンを抽出する工程と、
   前記第２の仮パターンを、行方向及び列方向に配列された第２の微細部分の集合として表す工程と、
   前記第２の仮パターンの複数の行それぞれについて、隣り合った前記第２の微細部分間の行方向の座標差が所望の値より大きくなる前記第２の微細部分を抽出する工程と、
   前記抽出された第２の微細部分に基づいて、前記第２の仮パターンの第２のエッジ領域を規定する工程と、
   前記第１及び第２のエッジ領域に囲まれている領域を複数の検査領域として導出する工程と
   を含むことを特徴とする半導体装置の欠陥検査方法。
2. 前記複数の検査領域を導出する工程は、
   前記第２のエッジ領域を−９０度回転させた第３のエッジ領域を導出する工程と、
   前記第１及び第３のエッジ領域に基づいて前記検査領域を導出する工程と、
   を含むことを特徴とする請求項１記載の半導体装置の欠陥検査方法。
3. 前記第１の仮パターンの行方向の座標が最小となる第１の微細部分に基づくエッジ領域及び最大となる第１の微細部分に基づくエッジ領域それぞれを第４のエッジ領域として規定する工程と、
   前記第２の仮パターンの行方向の座標が最小となる第２の微細部分に基づくエッジ領域及び最大となる第２の微細部分に基づくエッジ領域をそれぞれ第５のエッジ領域として規定する工程と
   をさらに含み、
   前記検査領域は、前記第１、第２、第４及び第５のエッジ領域に基づいて導出されることを特徴とする請求項１記載の半導体装置の欠陥検査方法。
4. 前記第１の仮パターンを取得する工程は、
   前記第１及び第２の領域の画像を取得する工程と、
   前記取得された第１及び第２の領域の画像の差異を算出する工程と、
   を含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の欠陥検査方法。
5. 前記導出された複数の検査領域の中から所望の検査領域を選択することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の欠陥検査方法。

Images