JP2011053574A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイ装置の主電源投入直後に生じやすい駆動回路の誤動作を低減し、駆動回路の動作の安定性を向上させる。
【解決手段】第１電圧と第２電圧と第３電圧と第４電圧とを含む複数の電圧を発生する電源回路４６と、第３電圧を走査電極駆動ＩＣの電源電圧として用いる走査電極駆動回路と、走査電極駆動ＩＣを制御する制御信号の発生に用い、第４電圧を電源電圧として用いるスイッチング回路とを備え、電源回路４６は、第１電圧を発生する第１電圧発生回路６５と、第１電圧にもとづき第２電圧を発生する第２電圧発生回路６６と、第２電圧にもとづき第３電圧を発生する第３電圧発生回路６７と、第１電圧にもとづき第４電圧を発生する第４電圧発生回路６８とを有し、プラズマディスプレイ装置への主電源投入時に、第３電圧よりも先に第４電圧が立ち上がるように構成する。
【選択図】図７

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。

そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封されている。密封された内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入され、表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生させるためのプライミング粒子（書込み放電を発生させるための励起粒子）を発生させる。

書込み期間では、走査電極には走査パルスを印加し、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光すべき放電セルにおいて、走査電極とデータ電極との間に書込み放電を発生させ、壁電荷を形成する（以下、この動作を「書込み」とも記す）。

維持期間では、走査電極と維持電極とからなる表示電極対に、サブフィールド毎に定められた回数の維持パルスを交互に印加する。これにより、書込み放電を起こした放電セルで維持放電を発生させ、その放電セルの蛍光体層を発光させる。これにより、各放電セルを、サブフィールド毎に定められた輝度重みに応じた輝度で発光させる。このようにしてパネルの各放電セルを画像信号の階調値に応じた輝度で発光させ、パネルの画像表示領域に画像を表示する。

また、このパネルを備えたプラズマディスプレイ装置は、走査電極を駆動する走査電極駆動回路、維持電極を駆動する維持電極駆動回路、データ電極を駆動するデータ電極駆動回路を有し、各駆動回路は上述したサブフィールド法にもとづき画像信号に応じてそれぞれの電極を駆動する。

このような構成のプラズマディスプレイ装置においては、プラズマディスプレイ装置の電源回路に備えられた複数の電圧発生回路から互いに異なる複数の電圧を発生し、各駆動回路はそれら複数の電圧を用いてパネルに印加する駆動電圧を発生する。

また、このような構成のプラズマディスプレイ装置においては、まず主電源が投入されて各電圧発生回路が動作を開始し、次に電圧発生回路から供給される電圧を受けて各駆動回路が動作を開始し、その後にプラズマディスプレイ装置の通常動作が開始される。

このとき、電圧発生回路が正常に動作せず、電圧発生回路から異常電圧が出力されて駆動回路が誤動作すると、プラズマディスプレイ装置に異常が生じることがある。

そこで、プラズマディスプレイ装置に電源電圧の異常を検出する異常検出回路を設け、電圧発生回路から出力される電圧を異常検出回路で監視し、異常検出回路において電圧の異常が検出されたときには各駆動回路の動作を停止する技術が開示されている（例えば、特許文献１参照）。

特許文献１に記載された技術によれば、異常検出回路において電圧の異常が検知されたときには、各駆動回路に制御信号を供給する制御信号発生回路に、各駆動回路の動作停止を指示する信号が送信されるので、電圧発生回路が正常に動作しないときに、プラズマディスプレイ装置に異常が生じるのを未然に防ぐことができる。

特開２００７−２１８９６５号公報

近年のパネルの大画面化にともない、パネルの駆動インピーダンスは増大する傾向にある。そのため、各駆動回路に電力を供給する電源回路の負荷も増大する傾向にある。

特に、高精細化され走査電極の数が増加したパネルを備えたプラズマディスプレイ装置では、走査電極駆動回路における消費電力が増大しやすく、走査電極駆動回路に電力を供給する電圧発生回路の負荷はより増大する傾向にある。

また、プラズマディスプレイ装置への主電源投入時に、電圧発生回路が発生する電圧が規定の電圧に到達するまでの時間（以下、「電圧の立ち上がり」と記す）は、負荷の大きさによって変化することがあり、負荷の重い電圧発生回路は、負荷の軽い電圧発生回路よりも電圧の立ち上がりが遅くなりやすい。

一方、各駆動回路は、規定の電源電圧の下で正常動作するように構成されており、正常な回路であっても、電源電圧が０（Ｖ）から規定の電圧に到達するまでの期間（以下、「過渡期」とも記す）には動作が不安定になりやすい。そして、駆動回路に供給される電源電圧の立ち上がり方によっては、駆動回路が誤動作することがある。

例えば、走査電極駆動回路は、一般に、複数の走査電極を駆動する複数の回路を１つのＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に集積化した走査電極駆動ＩＣ（以下、「走査ＩＣ」（Ｓｃａｎ ＩＣ）と略記する）を複数備えており、高精細化されたパネルを備えたプラズマディスプレイ装置では、走査ＩＣの数も増加する。

そして、パネルの高精細化により走査ＩＣの数が増加したプラズマディスプレイ装置では、走査ＩＣに供給する電源電圧を発生する電圧発生回路の負荷が増大しやすく、プラズマディスプレイ装置への主電源投入時にその電圧発生回路が発生する電圧の立ち上がりも遅くなりやすい。そのようなプラズマディスプレイ装置では、走査ＩＣにおける上述した過渡期の期間が長くなりやすく、走査ＩＣが誤動作するおそれが高くなる。

上述した従来技術は、電圧発生回路が正常に動作しないときに各駆動回路の動作を停止し、プラズマディスプレイ装置に異常が生じるのを未然に防ぐことができる。しかし、電圧発生回路が正常に動作するにもかかわらず、プラズマディスプレイ装置に主電源が投入された直後の過渡期に生じる可能性のある駆動回路の誤動作に関しては、それを防止する効果を得ることは困難である。

本発明はこのような課題に鑑みなされたものであり、プラズマディスプレイ装置の主電源投入直後に生じやすい駆動回路の誤動作を低減し、駆動回路の動作の安定性を向上させることができるプラズマディスプレイ装置を提供することを目的とする。

本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、第１電圧と第２電圧と第３電圧と第４電圧とを含む複数の電圧を発生する電源回路と、走査電極を駆動する複数の走査電極駆動ＩＣを有し第３電圧を走査電極駆動ＩＣの電源電圧として用いる走査電極駆動回路と、走査電極駆動ＩＣを制御する制御信号の発生に用い第４電圧を電源電圧として用いるスイッチング回路とを備え、電源回路は、第１電圧を発生する第１電圧発生回路と、第１電圧にもとづき第２電圧を発生する第２電圧発生回路と、第２電圧にもとづき第３電圧を発生する第３電圧発生回路と、第１電圧にもとづき第４電圧を発生する第４電圧発生回路とを有し、プラズマディスプレイ装置への主電源投入時に、第３電圧よりも先に第４電圧が立ち上がるように構成されたことを特徴とする。

これにより、プラズマディスプレイ装置への主電源投入時において、走査電極駆動ＩＣの電源電圧よりも先にスイッチング回路の電源電圧を立ち上げることができるので、プラズマディスプレイ装置の主電源投入直後に生じやすい駆動回路の誤動作を低減し、駆動回路の動作の安定性を向上させることが可能となる。

また、このプラズマディスプレイ装置においては、スイッチング回路をフォトカプラを用いて構成してもよい。これにより、走査電極駆動ＩＣを制御する制御信号の発生に用いる回路の接地電位と、走査電極駆動回路の接地電位とを電気的に分離することが可能となる。

本発明によれば、プラズマディスプレイ装置の主電源投入直後に生じやすい駆動回路の誤動作を低減し、駆動回路の動作の安定性を向上させることができるプラズマディスプレイ装置を提供することが可能となる。

本発明の一実施の形態におけるパネルの構造を示す分解斜視図である。 同パネルの電極配列図である。 同パネルの各電極に印加する駆動電圧波形図である。 本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 本発明の一実施の形態における走査電極駆動回路の一構成例を示す回路図である。 本発明の一実施の形態における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣの動作状態との対応関係を示す図である。 本発明の一実施の形態における電源回路の一構成例を示す回路ブロック図である。 本発明の一実施の形態における制御信号ＯＣ２の受け渡しを行う回路の一構成例を示す回路図である。 プラズマディスプレイ装置への主電源投入時に第３電圧および第４電圧を同時に立ち上げたときの制御信号ＯＣ２の変化の一例を示す図である。 本発明の一実施の形態におけるプラズマディスプレイ装置への主電源投入時における第３電圧および第４電圧の立ち上がりの一例および制御信号ＯＣ２を示す図である。 本発明の一実施の形態における制御信号ＯＣ２の受け渡しを行う回路の他の構成例を示す回路図である。

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態）
図１は、本発明の一実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。また、保護層２６は、酸化マグネシウム（ＭｇＯ）を主成分とする材料から形成されている。

背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。

これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置されている。そして、その外周部はガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約１０％とした放電ガスを用いている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。

図２は、本発明の一実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｋ（ｋ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。

次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置は、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御するサブフィールド法によって階調表示を行うものとする。

このサブフィールド法では、例えば、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、時間的に後のサブフィールドほど輝度重みが大きくなるように、各サブフィールドはそれぞれ（１、２、４、８、１６、３２、６４、１２８）の輝度重みを有する構成とすることができる。また、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い（以下、全セル初期化動作を行うサブフィールドを「全セル初期化サブフィールド」と呼称する）、他のサブフィールドの初期化期間においては直前のサブフィールドで維持放電を行った放電セルに対してのみ選択的に初期化放電を発生させる選択初期化動作を行う（以下、選択初期化動作を行うサブフィールドを「選択初期化サブフィールド」と呼称する）ことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。

そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第８ＳＦの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第１ＳＦにおける全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。

しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。

図３は、本発明の一実施の形態におけるパネル１０の各電極に印加する駆動電圧波形図である。図３には、書込み期間において最初に走査を行う走査電極ＳＣ１、書込み期間において最後に走査を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動波形を示す。

また、図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化サブフィールドである第１サブフィールド（第１ＳＦ）と、選択初期化サブフィールドである第２サブフィールド（第２ＳＦ）とを示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。

まず、全セル初期化サブフィールドである第１ＳＦについて説明する。

第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにはそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、電圧Ｖｉ１を印加する。このとき、電圧Ｖｉ１は、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧未満の電圧にする。さらに電圧Ｖｉ１から、電圧Ｖｉ２に向かって緩やかに（例えば、約１．３Ｖ／μｓｅｃの勾配で）上昇する傾斜電圧（以下、「上りランプ電圧」と呼称する）Ｌ１を印加する。このとき、電圧Ｖｉ２は維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧を超える電圧にする。

この上りランプ電圧Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧未満となる電圧Ｖｉ３から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに（例えば、約−２．５Ｖ／μｓｅｃの勾配で）下降する傾斜電圧（以下、「下りランプ電圧」と呼称する）Ｌ２を印加する。

この間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。

続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧Ｖａを印加し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、各放電セルに選択的に書込み放電を発生させる。

具体的には、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（電圧Ｖｃ＝電圧Ｖａ＋電圧Ｖｓｃ）を印加する。

そして、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ−電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１上と走査電極ＳＣ１上との電圧差は、外部印加電圧の差である（電圧Ｖｅ２−電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態にすることができる。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。

このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

この維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。

そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

続いて、走査電極ＳＣ１〜走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され、走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに、輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加することで、書込み期間において書込み放電を起こした放電セルで維持放電が継続して発生する。

そして、維持期間における維持パルスの発生後に、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加したまま、走査電極ＳＣ１〜走査電極ＳＣｎに、０（Ｖ）から放電開始電圧を超える電圧Ｖｅｒｓに向かって緩やかに（例えば、約１０Ｖ／μｓｅｃ）上昇する傾斜電圧（以下、「消去ランプ電圧」と呼称する）Ｌ３を印加する。これにより、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で、微弱な放電が発生する。この微弱な放電は、走査電極ＳＣ１〜走査電極ＳＣｎへの印加電圧が上昇する期間、持続して発生する。そして、上昇する電圧があらかじめ定めた電圧Ｖｅｒｓに到達したら、走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧をベース電位となる０（Ｖ）まで下降させる。

このとき、この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に蓄積されていく。したがって、維持放電が発生した放電セルにおいて、走査電極ＳＣ１〜走査電極ＳＣｎ上と維持電極ＳＵ１〜維持電極ＳＵｎ上との間の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、すなわち（電圧Ｖｅｒｓ−放電開始電圧）の程度まで弱められる。これにより、維持放電が発生した放電セルにおいて、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の、壁電圧の一部または全部が消去される。すなわち、消去ランプ電圧Ｌ３によって発生する放電は、維持放電が発生した放電セル内に蓄積された不要な壁電荷を消去する「消去放電」として働く（以下、消去ランプ電圧Ｌ３によって発生させる放電を「消去放電」と呼称する）。

こうして、維持期間における維持動作が終了する。

第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜走査電極ＳＣｎには放電開始電圧未満となる電圧（例えば、０（Ｖ））から放電開始電圧を超える負の電圧Ｖｉ４に向かって緩やかに（例えば、約−２．５Ｖ／μｓｅｃの勾配で）下降する下りランプ電圧Ｌ４を印加する。

これにより直前のサブフィールド（図３では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、直前のサブフィールドの維持期間で維持放電を起こさなかった放電セルでは初期化放電は発生しない。このように第２ＳＦにおける初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。

第２ＳＦの書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して第１ＳＦの書込み期間と同様の駆動波形を印加する。第２ＳＦの維持期間では、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとにあらかじめ定められた数の維持パルスを交互に印加する。

また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して、維持期間における維持パルスの発生数が異なる以外は第２ＳＦと同様の駆動波形を印加する。

以上が、パネル１０の各電極に印加する駆動電圧波形の概要である。

次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電力を供給する電源回路４６を備えている。

電源回路４６は、家庭用電源取込み口６９（例えば、コンセント用プラグ）と、主電源投入用のスイッチング回路と、複数の電圧発生回路とを備えている。電源回路４６は、主電源投入用のスイッチング回路を導通してプラズマディスプレイ装置１に主電源を投入することで、一般に用いられている家庭用電源（商用電源等）の取出し口（例えば、コンセント）から家庭用電源取込み口６９を介して電源回路４６内に電力を取り込む。そして、電源回路４６は、家庭用電源の交流電圧を直流電圧に変換し、その直流電圧にもとづき、内部に備えた複数の電圧発生回路からパネル１０の駆動に必要な電源電圧を発生し、それらを各回路ブロックに供給する。

画像信号処理回路４１は、入力された画像信号ｓｉｇにもとづき各放電セルに１フィールドで表現される階調値を割り当て、各放電セルに割り当てられた階調値をサブフィールド毎の発光・非発光を示す画像データに変換する。

タイミング発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。

データ電極駆動回路４２は、画像データを構成するサブフィールド毎のデータを各データ電極Ｄ１〜データ電極Ｄｍに対応する信号に変換し、タイミング発生回路４５から供給されるタイミング信号にもとづいて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。

走査電極駆動回路４３は、初期化期間に走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生する初期化波形発生回路と、維持期間に走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生する維持パルス発生回路と、複数の走査ＩＣを備え書込み期間に走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生する走査パルス発生回路とを有する。そして、タイミング発生回路４５から供給されるタイミング信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。

維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生する回路（図示せず）を備え、タイミング発生回路４５から供給されるタイミング信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。

次に、走査電極駆動回路４３の詳細とその動作について説明する。

図５は、本発明の一実施の形態における走査電極駆動回路４３の一構成例を示す回路図である。走査電極駆動回路４３は、維持パルスを発生する維持パルス発生回路５０と、初期化波形を発生する初期化波形発生回路５１と、走査パルスを発生する走査パルス発生回路５２とを備え、走査パルス発生回路５２の各出力端子はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。

なお、本実施の形態では、走査パルス発生回路５２に入力される電圧を「基準電位Ａ」と記す。また、以下の説明においてスイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。なお、図５では、各回路に入力される制御信号（タイミング発生回路４５から供給されるタイミング信号）の信号経路の詳細は省略する。

維持パルス発生回路５０は、一般に用いられている電力回収回路（図示せず）とクランプ回路（図示せず）とを備え、タイミング発生回路４５から供給されるタイミング信号にもとづき内部に備えた各スイッチング素子を切換えて維持パルスを発生する。

初期化波形発生回路５１は、一般に用いられている傾斜電圧発生回路（例えば、ミラー積分回路）を複数備え、タイミング発生回路４５から供給されるタイミング信号にもとづき各傾斜電圧発生回路を動作させて、上りランプ電圧Ｌ１、下りランプ電圧Ｌ２、消去ランプ電圧Ｌ３、下りランプ電圧Ｌ４を発生する。

走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルスを印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣ５６である。

例えば、走査ＩＣ５６が、９０本の出力分のスイッチング素子を１つのモノリシックＩＣとして集積化した構成であれば、パネル１０が１０８０本の走査電極２２を備えているとき、１２個の走査ＩＣ５６（１）〜走査ＩＣ５６（１２）を用いて走査パルス発生回路５２を構成し、ｎ＝１０８０本の走査電極ＳＣ１〜走査電極ＳＣｎを駆動することができる。

このように、複数のスイッチング素子（例えば、スイッチング素子ＱＨ１〜スイッチング素子ＱＨ９０、スイッチング素子ＱＬ１〜スイッチング素子ＱＬ９０）を１つの走査ＩＣ５６に集積化することにより、走査電極駆動回路４３を構成する回路部品の点数を削減し、走査電極駆動回路４３を搭載する基板の実装面積を低減することができる。ただし、本実施の形態で示した数値は単なる一例であり、本発明は何らこれらの数値に限定されるものではない。

走査ＩＣ５６は、低電圧側の入力端子である入力端子ＩＮａと高電圧側の入力端子である入力端子ＩＮｂとの２つの入力端子を有し、制御信号にもとづき、２つの入力端子に入力される電圧のいずれかを出力する。そして、走査ＩＣ５６のそれぞれには、制御信号として、タイミング発生回路４５で作成された制御信号ＯＣ１、制御信号ＯＣ２が入力される。また、全ての走査ＩＣ５６（本実施の形態では、走査ＩＣ５６（１）〜走査ＩＣ５６（１２））には、信号処理動作の同期をとるための同期信号であるクロック信号ＣＬＫが共通に入力される。

なお、本実施の形態では、書込み期間の最初に書込み動作を行う走査ＩＣ５６（例えば、走査ＩＣ５６（１））に用いる走査開始信号ＳＩＤ（１）をタイミング発生回路４５で発生させ、残りの走査開始信号ＳＩＤ（例えば、走査ＩＣ５６（２）に用いる走査開始信号ＳＩＤ（２）から走査ＩＣ５６（１２）に用いる走査開始信号ＳＩＤ（１２）までの各走査開始信号ＳＩＤ）は、走査ＩＣ５６のそれぞれで発生させている。

例えば、走査ＩＣ５６（１）は、走査ＩＣ５６（１）に接続された全ての走査電極２２への書込み動作が終了した後、シフトレジスター等を使って走査開始信号ＳＩＤ（１）を所定時間遅延して作成した走査開始信号ＳＩＤ（２）を、次段の走査ＩＣ５６（２）に供給する。同様に、走査ＩＣ５６（２）は、走査開始信号ＳＩＤ（２）を所定時間遅延して作成した走査開始信号ＳＩＤ（３）を、次段の走査ＩＣ５６（３）に供給する。以下、同様に、各走査ＩＣ５６は、前段の走査ＩＣ５６から供給された走査開始信号ＳＩＤを所定時間遅延して新たな走査開始信号ＳＩＤを作成し、次段の走査ＩＣ５６に供給する。

また、走査パルス発生回路５２は、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、電圧Ｖｓｃを発生し基準電位Ａに電圧Ｖｓｃを重畳する電源ＶＳＣと、基準電位Ａに電圧Ｖｓｃを重畳して発生させた電圧Ｖｃを入力端子ＩＮｂに印加するためのダイオードＤｉ３１およびコンデンサＣ３１とを備えている。そして、走査ＩＣ５６の入力端子ＩＮｂには電圧Ｖｃを入力し、走査ＩＣ５６の入力端子ＩＮａには基準電位Ａを入力する。

なお、図面には示していないが、走査ＩＣ５６には、走査ＩＣ５６を動作させるために必要な複数の電源電圧が入力されている。

図６は、本発明の一実施の形態における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣ５６の動作状態との対応関係を示す図である。

図６に示すように、制御信号ＯＣ１、制御信号ＯＣ２が共にハイレベル（以下、「Ｈｉ」と記す）のとき、走査ＩＣ５６は「Ａｌｌ‐Ｈｉ」の状態となる。例えば、走査ＩＣ５６（１）が「Ａｌｌ‐Ｈｉ」の状態になると、走査ＩＣ５６（１）に備えられた全てのスイッチング素子ＱＨ１〜スイッチング素子ＱＨａ（例えば、ａ＝９０）がオンとなり、スイッチング素子ＱＬ１〜スイッチング素子ＱＬａがオフとなって、走査ＩＣ５６（１）の出力端子の全て（例えば、９０本）が高電圧側の入力端子ＩＮｂに電気的に接続された状態となる。

制御信号ＯＣ１が「Ｈｉ」、制御信号ＯＣ２がローレベル（以下、「Ｌｏ」と記す）のとき、走査ＩＣ５６は「Ａｌｌ‐Ｌｏ」の状態となる。例えば、走査ＩＣ５６（１）が「Ａｌｌ‐Ｌｏ」の状態になると、走査ＩＣ５６（１）に備えられた全てのスイッチング素子ＱＨ１〜スイッチング素子ＱＨａがオフとなり、スイッチング素子ＱＬ１〜スイッチング素子ＱＬａがオンとなって、走査ＩＣ５６（１）の出力端子の全てが低電圧側の入力端子ＩＮａに電気的に接続された状態となる。例えば、維持パルス発生回路５０を動作させているときは、全ての走査ＩＣ５６（走査ＩＣ５６（１）〜走査ＩＣ５６（１２））を「Ａｌｌ‐Ｌｏ」の状態にすることで、維持パルス発生回路５０から出力される維持パルスを、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して走査電極ＳＣ１〜走査電極ＳＣｎに印加することができる。

制御信号ＯＣ１、制御信号ＯＣ２が共に「Ｌｏ」のとき、走査ＩＣ５６は、出力端子がハイインピーダンス状態（以下、「ＨｉＺ」と記す）となる。例えば、走査ＩＣ５６（１）が「ＨｉＺ」の状態になると、走査ＩＣ５６（１）に備えられた全てのスイッチング素子（スイッチング素子ＱＨ１〜スイッチング素子ＱＨａ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬａ）がオフとなり、走査ＩＣ５６（１）の出力端子の全てがハイインピーダンス状態となる。

制御信号ＯＣ１が「Ｌｏ」、制御信号ＯＣ２が「Ｈｉ」のとき、走査ＩＣ５６は「ＤＡＴＡ」状態となる。走査ＩＣ５６が「ＤＡＴＡ」状態になると、走査ＩＣ５６は、走査ＩＣ５６に入力される走査開始信号ＳＩＤにもとづきあらかじめ定められた一連の動作を行う状態となる。

具体的には、走査ＩＣ５６に走査開始信号ＳＩＤが入力されると（本実施の形態では、走査開始信号ＳＩＤを所定の期間「Ｌｏ」にすると）、まず最初に、走査ＩＣ５６の最初の出力端子が低電圧側の入力端子ＩＮａに電気的に接続され、残りの出力端子は高電圧側の入力端子ＩＮｂに電気的に接続される。その状態が所定時間（例えば、１μｓｅｃ）継続された後、次に、走査ＩＣ５６の２番目の出力端子が低電圧側の入力端子ＩＮａに電気的に接続され、残りの出力端子は高電圧側の入力端子ＩＮｂに電気的に接続される。このようにして、走査ＩＣ５６の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子ＩＮａに電気的に接続されていく。

本実施の形態では、書込み期間に、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに等しくし、入力端子ＩＮａには負の電圧Ｖａを、入力端子ＩＮｂには電圧Ｖａ＋電圧Ｖｓｃとなった電圧Ｖｃを印加する。そして、走査ＩＣ５６をこの「ＤＡＴＡ」状態にする。これにより、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子ＱＨｉがオフ、スイッチング素子ＱＬｉがオンとなり、スイッチング素子ＱＬｉを経由して走査電極ＳＣｉに負の走査パルス電圧Ｖａが印加される。走査パルスを印加しない走査電極ＳＣｈ（ｈは、１〜ｎのうちｉを除いたもの）に対しては、スイッチング素子ＱＬｈがオフ、スイッチング素子ＱＨｈがオンとなり、スイッチング素子ＱＨｈを経由して電圧Ｖａ＋電圧Ｖｓｃが印加される。書込み期間では、このようにして走査電極ＳＣ１〜走査電極ＳＣｎに走査パルス電圧Ｖａを順次印加し、書込み動作を行う。

図７は、本発明の一実施の形態における電源回路４６の一構成例を示す回路ブロック図である。なお、プラズマディスプレイ装置１には家庭用電源取込み口６９（例えば、コンセント用プラグ）が備えられており、一般的に用いられている家庭用電源（例えば、商用電源）の取出し口（例えば、コンセント）から、家庭用電源取込み口６９を介して電源回路４６に電力を取り込むことができる。

電源回路４６は、スイッチング回路６３と、直流電圧発生回路６４と、第１電圧発生回路６５と、第２電圧発生回路６６と、第３電圧発生回路６７と、第４電圧発生回路６８とを有する。

スイッチング回路６３は、内部にスイッチング素子を有する。そのスイッチング素子をオンすることで、プラズマディスプレイ装置１に主電源が投入された状態となり、家庭用電源から電源回路４６に電力が供給され始める。

直流電圧発生回路６４は、家庭用電源の交流電圧を直流電圧に変換する。交流電圧から直流電圧を発生する回路としては、例えば、一般に用いられているスイッチングレギュレータを挙げることができる。

第１電圧発生回路６５は、直流電圧発生回路６４から出力される直流電圧を電圧変換し、第１電圧（例えば、１５（Ｖ））を発生する。直流電圧の電圧変換を行う回路としては、例えば、一般に用いられているチョッパー型のＤＣ／ＤＣコンバータを挙げることができる。

第２電圧発生回路６６は、第１電圧発生回路６５から出力される第１電圧から、第１電圧よりも電圧値が低い第２電圧（例えば、９（Ｖ））を発生する。このような電圧変換を行う回路としては、例えば、一般に用いられている３端子レギュレータを挙げることができる。

第３電圧発生回路６７は、第２電圧発生回路６６から出力される第２電圧から、第２電圧よりも電圧値が低い第３電圧（例えば、５（Ｖ））を発生する。このような電圧変換を行う回路としては、例えば、一般に用いられている３端子レギュレータを挙げることができる。

第４電圧発生回路６８は、第１電圧発生回路６５から出力される第１電圧から、第１電圧よりも電圧値が低い第４電圧（例えば、５（Ｖ））を発生させる。このような電圧変換を行う回路としては、例えば、一般に用いられている３端子レギュレータを挙げることができる。

本実施の形態では、電源回路４６を図６に示す構成とすることで、プラズマディスプレイ装置１における主電源投入時に、第３電圧よりも先に第４電圧が立ち上がるように構成している。この理由については後述する。

なお、本実施の形態では、第２電圧発生回路６６を３端子レギュレータで構成するとともに、その３端子レギュレータの入力端子と出力端子との間に、抵抗Ｒ１と、入力端子にカソードを接続し出力端子にアノードを接続したダイオードＤｉ１とを設けた構成としている。抵抗Ｒ１は、第２電圧発生回路６６の出力電流を分散する働きを有し、ダイオードＤｉ１は、第２電圧発生回路６６の出力端子の電圧が入力端子の電圧よりも高くなったときの保護ダイオードとしての働きを有する。

また、本実施の形態では、第３電圧発生回路６７の出力端子にアノードを接続し第４電圧発生回路６８の出力端子にカソードを接続したダイオードＤｉ２を設けた構成としている。これは、何らかの理由により第４電圧の立ち上がりが第３電圧の立ち上がりよりも遅くなったとき、あるいは、第４電圧発生回路６８が正常に動作しないとき等、第４電圧が第３電圧よりも低くなったときに、第４電圧を電源電圧として動作する回路に、第４電圧に代えて第３電圧を供給するためである。

なお、図７には、第１電圧、第２電圧、第３電圧、第４電圧の発生に用いる回路ブロックのみを示し、他の回路ブロックは省略しているが、電源回路４６においては、第１電圧、第２電圧、第３電圧、第４電圧を含むパネル１０の駆動に必要な各電圧を発生するものとする。そして、発生した各電圧をタイミング発生回路４５や各駆動回路等に供給し、パネル１０に印加する駆動電圧の発生に用いるものとする。

なお、本実施の形態では、走査ＩＣ５６の電源電圧に第３電圧を用い、走査ＩＣ５６を制御する制御信号の受け渡しを行う回路の電源電圧に第４電圧を用いている。次に、この回路の構成について説明する。

図８は、本発明の一実施の形態における制御信号ＯＣ２の受け渡しを行う回路の一構成例を示す回路図である。なお、図８には、走査ＩＣ５６を制御する制御信号として制御信号ＯＣ２を例に挙げて示しているが、これは、本実施の形態における一構成例を示したものに過ぎず、本実施の形態に示す構成が何ら制御信号ＯＣ２の受け渡し回路だけに限定されるものではない。また、図８には、走査電極駆動回路４３に走査ＩＣ５６のみを示すとともに、タイミング発生回路４５に制御信号ＯＣ２の受け渡しを行う回路のみを示し、他の回路は省略している。

タイミング発生回路４５は、スイッチング回路７０を有する。スイッチング回路７０は、発光ダイオードＤｉ３およびフォトダイオードＤｉ４を備えたフォトカプラＰＣ１と、差動増幅器ＯＰ１と、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３とを有する。なお、本実施の形態では、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成するものとするが、本発明は何らこの構成に限定されるものではない。

発光ダイオードＤｉ３は、アノードが電圧Ｖｏ（例えば、５（Ｖ））に接続され、カソードが抵抗Ｒ２およびスイッチング素子ＳＷ１を介して接地電位に接続されている。そして、スイッチング素子ＳＷ１がオンすることで発光ダイオードＤｉ３に電流が流れ、これにより発光ダイオードＤｉ３が発光する。

フォトダイオードＤｉ４は、発光ダイオードＤｉ３が発する光を受光して、電流を発生する。フォトダイオードＤｉ４のアノードおよびカソードは差動増幅器ＯＰ１の２つの入力端子に接続されており、差動増幅器ＯＰ１は、フォトダイオードＤｉ４に流れる電流を増幅して出力する。

差動増幅器ＯＰ１の出力端子はスイッチング素子ＳＷ２およびスイッチング素子ＳＷ３に接続されている。スイッチング素子ＳＷ２とスイッチング素子ＳＷ３とはそれぞれの一方の端子が互いに接続され、その接続部がスイッチング回路７０の出力端子となっている。スイッチング素子ＳＷ２の他方の端子は第４電圧に接続され、スイッチング素子ＳＷ３の他方の端子は接地電位に接続されている。そして、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３は、差動増幅器ＯＰ１の出力に応じてプッシュプル動作する。

そして、スイッチング素子ＳＷ１がオンして発光ダイオードＤｉ３が発光しフォトダイオードＤｉ４に電流が流れると、スイッチング素子ＳＷ２がオンしスイッチング素子ＳＷ３がオフして、第４電圧がスイッチング回路７０から出力される。また、スイッチング素子ＳＷ１がオフのときには発光ダイオードＤｉ３が非発光となり、スイッチング素子ＳＷ２がオフしスイッチング素子ＳＷ３がオンしてスイッチング回路７０の出力端子は接地電位となる。

なお、スイッチング素子ＳＷ１は、タイミング発生回路４５内で発生する制御信号ＯＣ２によってオン／オフされるように構成されている。そして、スイッチング回路７０の出力は、スイッチング回路７０の出力インピーダンス変換用のバッファ素子ＩＮＶ１およびバッファ素子ＩＮＶ２を介して走査ＩＣ５６に入力されている。

このように、本実施の形態では、タイミング発生回路４５内で発生した制御信号ＯＣ２を、フォトカプラＰＣ１を有するスイッチング回路７０を介して走査ＩＣ５６に入力する構成としている。これにより、走査電極２２を駆動するためにマイナス数十（Ｖ）〜プラス数百（Ｖ）の電圧を使用する走査電極駆動回路４３の接地電位と、各駆動回路の制御信号を発生するために数（Ｖ）の電圧しか使用しないタイミング発生回路４５の接地電位とを、電気的に分離することができる。

そして、本実施の形態では、第４電圧をスイッチング回路７０の出力段（スイッチング素子ＳＷ２、スイッチング素子ＳＷ３で構成されるプッシュプル出力回路）の電源電圧として用い、第３電圧を走査ＩＣ５６の電源電圧、具体的には、走査ＩＣ５６内に設けられた制御信号受信回路の電源電圧として用いている。また、第３電圧をバッファ素子ＩＮＶ１およびバッファ素子ＩＮＶ２の電源電圧として用いている。

このような構成の回路においては、プラズマディスプレイ装置１への主電源投入時における第３電圧および第４電圧の立ち上がり方によって、走査ＩＣ５６が誤動作することがある。

図９は、プラズマディスプレイ装置１への主電源投入時に第３電圧および第４電圧を同時に立ち上げたときの制御信号ＯＣ２の変化の一例を示す図である。図９には、プラズマディスプレイ装置１への主電源投入時における第３電圧および第４電圧の電圧変化と、制御信号ＯＣ２の電圧変化とを示す。なお、図９に示す各図面は、それぞれ、縦軸は電圧を、横軸は時間を表す。

なお、図９に示す第３電圧および第４電圧の立ち上がりは、本実施の形態におけるプラズマディスプレイ装置１への主電源投入時の第３電圧および第４電圧の電圧変化を示したものではなく、強制的に第３電圧および第４電圧を同時に立ち上げ、そのときの制御信号ＯＣ２の変化を示したものである。

本実施の形態における図８に示した回路構成においては、プラズマディスプレイ装置１への主電源投入後、第３電圧と第４電圧とが同時に立ち上がると、制御信号ＯＣ２にノイズが生じ、そのノイズによって走査ＩＣ５６が誤動作することがある。

例えば、図９に示すように、第３電圧および第４電圧が時刻０から徐々に上昇し、時刻ｔ２で規定電圧（例えば、５（Ｖ））に到達するときに、第３電圧および第４電圧の上昇に合わせて、時刻ｔ０から時刻ｔ１にかけて上昇するノイズが制御信号ＯＣ２に生じることがあることが確認された。

これは、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３の動作が安定し始める程度に第４電圧が上昇するまでの期間（例えば、時刻ｔ０から時刻ｔ１までの期間）、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３の動作が不安定な状態となり、同時に、その間、バッファ素子ＩＮＶ１、バッファ素子ＩＮＶ２、走査ＩＣ５６の動作も不安定な状態であるため、スイッチング回路７０の出力端子が電気的に不安定な状態となって生じる現象と考えられる。

そして、走査ＩＣ５６の動作が不安定な状態のときにこのようなノイズが走査ＩＣ５６に入力されると、スイッチング素子ＱＨ１〜スイッチング素子ＱＨａ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬａが同時にオンするといった誤動作が走査ＩＣ５６に生じることがあることが確認された。このような誤動作は、走査ＩＣ５６の入力端子ＩＮｂから入力端子ＩＮａに貫通電流と呼ばれる大電流が流れる原因となり、走査ＩＣ５６に異常を起こすこともある。

上述した誤動作を防止するには、走査ＩＣ５６よりも先にスイッチング回路７０の動作を安定させることが有効である。すなわち、走査ＩＣ５６の電源電圧よりも先にスイッチング回路７０の電源電圧を立ち上げることが有効である。

図１０は、本発明の一実施の形態におけるプラズマディスプレイ装置１への主電源投入時における第３電圧および第４電圧の立ち上がりの一例および制御信号ＯＣ２を示す図である。図１０には、図９と同様に、プラズマディスプレイ装置１への主電源投入時における第３電圧および第４電圧の電圧変化と、制御信号ＯＣ２の電圧変化とを示す。

本実施の形態では、第１電圧にもとづいて第４電圧を発生し、第１電圧にもとづき発生する第２電圧にもとづいて第３電圧を発生する構成としている。プラズマディスプレイ装置１への主電源投入後は、上流の電圧発生回路から先に動作が安定していくので、まず第１電圧が立ち上がり、次に第２電圧が立ち上がる。したがって、図１０に示すように、第１電圧にもとづき発生する第４電圧の方が、第２電圧にもとづき発生する第３電圧よりも先に立ち上がる。

すなわち、本実施の形態においては、スイッチング回路７０の電源電圧である第４電圧を先に立ち上げ、その後、走査ＩＣ５６の電源電圧である第３電圧を立ち上げることができる。

これにより、プラズマディスプレイ装置１への主電源投入後、走査ＩＣ５６よりも先にスイッチング回路７０の動作を安定させることができるので、図１０に示すように、制御信号ＯＣ２にノイズが生じるのを防止して、走査ＩＣ５６の誤動作を防止することができる。

また、図１０に示すように、第４電圧の立ち上がりに要する時間が第３電圧の立ち上がりに要する時間よりも短くなるため、図９に示した第３電圧と第４電圧とが同時に立ち上がる場合と比較して、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３の動作が不安定な状態となる時間を短くすることもできる。

以上示したように、本実施の形態では、電源回路４６を、第１電圧発生回路６５と、第１電圧にもとづき第２電圧を発生する第２電圧発生回路６６と、第２電圧にもとづき第３電圧を発生する第３電圧発生回路６７と、第１電圧にもとづき第４電圧を発生する第４電圧発生回路６８とを有する構成とし、走査ＩＣ５６の電源電圧である第３電圧よりも先にスイッチング回路７０の電源電圧である第４電圧を立ち上げる構成とする。これにより、プラズマディスプレイ装置１への主電源投入直後に走査電極駆動回路４３に発生しやすい誤動作を低減し、走査電極駆動回路４３を安定に動作させることが可能となる。

なお、本実施の形態では、スイッチング回路７０の出力段を、スイッチング素子ＳＷ２およびスイッチング素子ＳＷ３を用いてプッシュプル形式で構成した例を示したが、本発明は何らこの構成に限定されるものではなく、他の構成、例えば、オープンコレクタ形式であってもよい。

図１１は、本発明の一実施の形態における制御信号ＯＣ２の受け渡しを行う回路の他の構成例を示す回路図である。なお、図１１においては、図８に示した回路素子と同様の動作をするものについては図８と同じ符号を付与し、詳細な説明は省略する。

タイミング発生回路４８は、スイッチング回路７１を有する。スイッチング回路７１は、図８に示したフォトカプラＰＣ１と同様のフォトカプラＰＣ１と、差動増幅器ＯＰ２と、スイッチング素子Ｔｒ１とを有する。

スイッチング素子Ｔｒ１はバイポーラのトランジスタで構成されており、スイッチング素子Ｔｒ１のエミッタは接地電位に接続され、コレクタは抵抗Ｒ３を介して第４電圧に接続されており、いわゆるオープンコレクタとなっている。

差動増幅器ＯＰ２の出力端子はスイッチング素子Ｔｒ１のベースに接続され、スイッチング素子ＳＷ１がオンして発光ダイオードＤｉ３が発光しフォトダイオードＤｉ４に電流が流れると、スイッチング素子Ｔｒ１がオフして第４電圧がスイッチング回路７１から出力される。また、スイッチング素子ＳＷ１がオフのときには発光ダイオードＤｉ３が非発光となり、スイッチング素子Ｔｒ１がオンしてスイッチング回路７１の出力端子は接地電位となる。

例えば、このような構成であっても、電源回路を上述と同様の構成にすることで、上述と同様の効果を得ることができる。

なお、図８には、走査ＩＣ５６を制御する制御信号の受け渡し回路として、制御信号ＯＣ２の受け渡しを行う回路を例に挙げて示しているが、本実施の形態は何らこの構成に限定されるものではない。例えば、制御信号ＯＣ１や走査開始信号ＳＩＤ等のその他の制御信号の受け渡しを行う回路についても本実施の形態に示した構成と同様の構成とすることができる。あるいは、データ電極駆動回路４２や維持電極駆動回路４４における制御信号についても同様の構成とすることができる。

なお、図３に示した駆動電圧波形は実施の形態における一例を示したものに過ぎず、本発明は、何らこれらの駆動電圧波形に限定されるものではない。

なお、本発明は、サブフィールド構成（サブフィールド数や各サブフィールドの輝度重み等）が実施の形態で示した構成に何ら限定されるものではない。また、サブフィールド構成を画像信号等にもとづいて変更する構成であってもよい。また、本発明の実施の形態において示した具体的な各数値は、表示電極対数１０８０の５０インチのパネルの特性にもとづき設定したものであって、単に実施の形態の一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。

本発明は、プラズマディスプレイ装置の主電源投入直後に生じやすい駆動回路の誤動作を低減し、駆動回路の動作の安定性を向上させることができるので、プラズマディスプレイ装置として有用である。

１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５，４８ タイミング発生回路
４６ 電源回路
５０ 維持パルス発生回路
５１ 初期化波形発生回路
５２ 走査パルス発生回路
５６ 走査ＩＣ
６３，７０，７１ スイッチング回路
６４ 直流電圧発生回路
６５ 第１電圧発生回路
６６ 第２電圧発生回路
６７ 第３電圧発生回路
６８ 第４電圧発生回路
６９ 家庭用電源取込み口
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＳＷ１，ＳＷ２，ＳＷ３，Ｑ５，Ｔｒ１，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ スイッチング素子
Ｃ３１ コンデンサ
Ｄｉ１，Ｄｉ２，Ｄｉ３１ ダイオード
Ｄｉ３ 発光ダイオード
Ｄｉ４ フォトダイオード
ＰＣ１ フォトカプラ
ＯＰ１，ＯＰ２ 差動増幅器
ＩＮＶ１，ＩＮＶ２ バッファ素子

Claims (2)

1. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
   第１電圧と第２電圧と第３電圧と第４電圧とを含む複数の電圧を発生する電源回路と、
   前記走査電極を駆動する複数の走査電極駆動ＩＣを有し、前記第３電圧を前記走査電極駆動ＩＣの電源電圧として用いる走査電極駆動回路と、
   前記走査電極駆動ＩＣを制御する制御信号の発生に用い、前記第４電圧を電源電圧として用いるスイッチング回路とを備え、
   前記電源回路は、前記第１電圧を発生する第１電圧発生回路と、前記第１電圧にもとづき前記第２電圧を発生する第２電圧発生回路と、前記第２電圧にもとづき前記第３電圧を発生する第３電圧発生回路と、前記第１電圧にもとづき前記第４電圧を発生する第４電圧発生回路とを有し、プラズマディスプレイ装置への主電源投入時に、前記第３電圧よりも先に前記第４電圧が立ち上がるように構成されたことを特徴とするプラズマディスプレイ装置。
2. 前記スイッチング回路をフォトカプラを用いて構成したことを特徴とする請求項１に記載のプラズマディスプレイ装置。

Images