JP2011030336A - Step-down dc-dc converter - Google Patents
Step-down dc-dc converter Download PDFInfo
- Publication number
- JP2011030336A JP2011030336A JP2009172486A JP2009172486A JP2011030336A JP 2011030336 A JP2011030336 A JP 2011030336A JP 2009172486 A JP2009172486 A JP 2009172486A JP 2009172486 A JP2009172486 A JP 2009172486A JP 2011030336 A JP2011030336 A JP 2011030336A
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- converter
- signal
- power supply
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、降圧型DC/DCコンバータに関する。 The present invention relates to a step-down DC / DC converter.
移動体端末、デジタルカメラ、パソコン等の携帯型電子機器には、高効率で電力変換し、所定の電源電圧を得ることができるスイッチングレギュレータを用いた降圧型DC/DCコンバータが多用される(例えば、特許文献1参照。)。 In portable electronic devices such as mobile terminals, digital cameras, and personal computers, a step-down DC / DC converter using a switching regulator that can convert power with high efficiency and obtain a predetermined power supply voltage is often used (for example, , See Patent Document 1).
特許文献1などに記載される降圧型DC/DCコンバータの発振安定度は、入力電源電圧と比較三角波振幅の比によって決定するPWM駆動ゲインが支配的である。通常、入力電源電圧が低い状態で最適なゲイン設定を行っているが、入力電源電圧が高くなった場合、帰還量が増大して発振する可能性が高くなるという問題点がある。
The oscillation stability of the step-down DC / DC converter described in
本発明は、入力電源電圧依存による帰還ループの発振余裕を改善することができる降圧型DC/DCコンバータを提供することにある。 An object of the present invention is to provide a step-down DC / DC converter that can improve the oscillation margin of the feedback loop depending on the input power supply voltage.
本発明の一態様の降圧型DC/DCコンバータは、入力電源電圧が入力され、出力電圧制御用として用いられる三角波を前記入力電源電圧の値に対応して振幅を可変し、振幅可変三角波信号を生成する三角波振幅制御回路を具備することを特徴とする。 The step-down DC / DC converter according to one embodiment of the present invention receives an input power supply voltage, changes the amplitude of a triangular wave used for output voltage control in accordance with the value of the input power supply voltage, and generates a variable amplitude triangular wave signal. A triangular wave amplitude control circuit to be generated is provided.
本発明によれば、入力電源電圧依存による帰還ループの発振余裕を改善することができる降圧型DC/DCコンバータを提供することができる。 According to the present invention, it is possible to provide a step-down DC / DC converter that can improve the oscillation margin of the feedback loop depending on the input power supply voltage.
以下本発明の実施例について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
まず、本発明の実施例1に係る降圧型DC/DCコンバータについて、図面を参照して説明する。図1は降圧型DC/DCコンバータの構成を示す回路図、図2は比較三角波振幅の波形を示す図である。本実施例では、入力電源電圧に応じて比較三角波振幅電圧を変化させている。
First, a step-down DC / DC converter according to
図1に示すように、降圧型DC/DCコンバータ80には、三角波振幅制御回路1、コンパレータ2、エラーアンプ3、プリドライバ4、電源5、コンデンサC2、ダイオードD1、Pch MOSトランジスタPT1、抵抗R4、抵抗R5、端子Pout、端子Pvin、及び端子Pfが設けられる。
As shown in FIG. 1, the step-down DC /
降圧型DC/DCコンバータ80は、電源端子としての端子Vinを介して、外部電源である電源6で生成される電源電圧を入力電源電圧Vinとして入力する。降圧型DC/DCコンバータ80は、出力端子としての端子Voutを介して、入力電源電圧Vinを降圧した出力電圧Voutを出力する。降圧型DC/DCコンバータ80は、移動体端末、デジタルカメラ、パソコン等の携帯型電子機器などに使用されるスイッチングレギュレータを用いた降圧型DC/DCコンバータである。
The step-down DC / DC converter 80 inputs a power supply voltage generated by a
降圧型DC/DCコンバータ80には、外付け部品が設けられる。インダクタL1は、降圧型DC/DCコンバータ80の外部に設けられ、一端が端子Poutに接続され、他端(ノードN7)が端子Pfに接続される。帰還信号であるノードN7の信号は、端子Pfを介してエラーアンプ3に帰還入力される。コンデンサCoutは、降圧型DC/DCコンバータ80の外部に設けられ、一端がノードN7に接続され、他端が接地電位である低電位側電源Vssに接続される。コンデンサCoutは、安定化コンデンサとして機能する。コンデンサCoutは、例えば数十μF以上の比較的大きな容量を有する。
The step-down DC /
負荷11は、降圧型DC/DCコンバータ80の外部に設けられ、一端がノードN7に接続され、他端が低電位側電源Vssに接続され、降圧された出力電圧Vout及び出力電流Ioutが降圧型DC/DCコンバータ80から供給される。
The
三角波振幅制御回路1には、三角波発生回路10、減衰器11、LPF12、及び乗算器13が設けられる。三角波振幅制御回路1は、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成し、ノードN3から出力する。
The triangular wave
三角波発生回路10は、振幅固定三角波信号を発生する。減衰器11は、端子VinとLPF12の間に設けられ、抵抗R1及び抵抗R2が設けられる。減衰器11は、入力電源電圧Vinを減衰(抵抗分割)した電圧を発生し、ノードN1から出力する。抵抗R1は、一端に入力電源電圧Vinが印加され、他端がノードN1に接続される。抵抗R2は、一端がノードN1に接続され、他端が低電位側電源Vssに接続される。
The triangular
LPF12は、減衰器11及び乗算器13の間に設けられ、抵抗R3及びコンデンサC1が設けられる。LPF12は、減衰器11から出力されるノードN1の信号の高域をカットする。LPF12は、入力電源電圧Vinのリップル成分を除去する。抵抗R3は、一端がノードN1に接続され、他端がノードN2に接続される。コンデンサC1は、一端がノードN2に接続され、他端が低電位側電源Vssに接続される。
The
乗算器13は、LPF12及び三角波発生回路10とコンパレータ2の間に設けられ、LPF12の出力信号(ノードN2の信号)と三角波発生回路10から出力される振幅固定三角波信号が入力され、乗算処理を行い、乗算処理により生成される振幅可変三角波信号をノードN3から出力する。
The multiplier 13 is provided between the
図2に示すように、ノードN3の信号である比較三角波信号Sn3は、入力電源電圧Vinが低い場合(Vin(L))、比較三角波振幅電圧Vslope1を有する信号{Sn3(@Vin(L))}となる。入力電源電圧Vinが高い場合(Vin(H))、比較三角波振幅電圧Vslope1よりも電圧の高い比較三角波振幅電圧Vslope2を有する信号{Sn3(@Vin(H))}となる。 As shown in FIG. 2, when the input power supply voltage Vin is low (Vin (L)), the comparative triangular wave signal Sn3 that is a signal of the node N3 is a signal {Sn3 (@Vin (L)) having the comparative triangular wave amplitude voltage Vslope1. }. When the input power supply voltage Vin is high (Vin (H)), a signal {Sn3 (@Vin (H))} having a comparative triangular wave amplitude voltage Vslope2 having a voltage higher than the comparative triangular wave amplitude voltage Vslope1 is obtained.
出力電圧Voutが1V、入力電源電圧Vinの最大値が40V、入力電源電圧Vinの最小値が6Vの場合、例えば、Sn3(@Vin(H))の比較三角波振幅電圧Vslope2が5V、Sn3(@Vin(L))の比較三角波振幅電圧Vslope1が1Vに設定される。 When the output voltage Vout is 1 V, the maximum value of the input power supply voltage Vin is 40 V, and the minimum value of the input power supply voltage Vin is 6 V, for example, the comparative triangular wave amplitude voltage Vslope2 of Sn3 (@Vin (H)) is 5 V, Sn3 (@ The comparison triangular wave amplitude voltage Vslope1 of Vin (L)) is set to 1V.
電源5は、マイナス側が低電位側電源Vssに接続され、プラス側から基準電圧Vrefを発生する。抵抗R4は、電源5と抵抗R5及びエラーアンプ3の間に設けられ、一端が電源5のプラス側に接続され、他端がノードN4に接続される。抵抗R5は、抵抗R4及びエラーアンプ3とコンデンサC2の間に設けられ、一端がノードN4に接続される。コンデンサC2は、抵抗R5とエラーアンプ3及びコンパレータ2の間に設けられ、一端が抵抗R5の他端に接続され、他端がノードN5に接続される。
The
エラーアンプ3は、ノードN4及び端子PfとノードN5の間に設けられ、ノードN4の信号が入力側のマイナスポートに入力され、帰還信号(ノードN7の信号)が入力側のプラスポートに入力され、比較増幅した信号をノードN5に出力する。
The
コンパレータ2は、三角波振幅制御回路1及びノードN5とプリドライバ4の間に設けられ、入力側のプラスポートに振幅可変三角波信号(ノードN3の信号)が入力され、入力側のマイナスポートに比較結果に応じた誤差電圧であるノードN5の信号が入力され、振幅可変三角波信号を誤差電圧でスライスしてPWMパルスを発生する。
The
プリドライバ4は、高電位側が入力電源電圧Vinとなり、低電位側が低電位側電源Vssとなり、コンパレータ2とPch MOSトランジスタPT1の間に設けられ、コンパレータ2から出力されるPWMパルスが入力され、PWMパルスに応じてPch MOSトランジスタPT1のオン・オフを制御する制御信号を発生する。
The pre-driver 4 has an input power supply voltage Vin on the high potential side and a low potential side power supply Vss on the low potential side. The predriver 4 is provided between the
Pch MOSトランジスタPT1は、ソースに入力電源電圧Vinが印加され、ゲートにプリドライバ4から出力される制御信号が入力され、ドレインがノードN6に接続され、制御信号に基づいてオン・オフ動作し、降圧された信号をドレイン側(ノードN6)から出力する出力トランジスタである。ダイオードD1は、カソードがノードN6に接続され、アノードが低電位側電源Vss6に接続される。 In the Pch MOS transistor PT1, the input power supply voltage Vin is applied to the source, the control signal output from the pre-driver 4 is input to the gate, the drain is connected to the node N6, and the on / off operation is performed based on the control signal. This is an output transistor that outputs a stepped down signal from the drain side (node N6). The diode D1 has a cathode connected to the node N6 and an anode connected to the low potential side power source Vss6.
ここで、MOSトランジスタは、絶縁ゲート型電界効果トランジスタと呼称される。MOSトランジスタは、ゲート絶縁膜がシリコン酸化膜から構成され、MOSFETとも呼称される。なお、絶縁ゲート型電界効果トランジスタには、MOSトランジスタ及びMISトランジスタが含まれる。 Here, the MOS transistor is referred to as an insulated gate field effect transistor. The MOS transistor has a gate insulating film made of a silicon oxide film, and is also called a MOSFET. The insulated gate field effect transistor includes a MOS transistor and a MIS transistor.
次に、降圧型DC/DCコンバータの特性について図3及び図4を参照して説明する。図3は降圧型DC/DCコンバータの位相及び利得特性を示す図。図4は比較例の降圧型DC/DCコンバータの位相及び利得特性を示す図である。 Next, the characteristics of the step-down DC / DC converter will be described with reference to FIGS. FIG. 3 is a diagram showing phase and gain characteristics of a step-down DC / DC converter. FIG. 4 is a diagram showing the phase and gain characteristics of the step-down DC / DC converter of the comparative example.
ここで、比較例の降圧型DC/DCコンバータとは、三角波振幅電圧が固定されたものである。スイッチング制御される降圧型DC/DCコンバータの帰還系のゲイン(利得)特性Gvo(s)は、
と表される。なお、Vinは入力電源電圧、Vslopeは比較三角波振幅電圧、(VIN/Vslope)はPWM駆動変換ゲイン(利得)、ω11はエラーアンプの零点角周波数、ω12はエラーアンプの極点角周波数、ω20はLPFの極点角周波数、ξは選択係数である。 It is expressed. Vin is the input power supply voltage, Vslope is the comparative triangular wave amplitude voltage, (VIN / Vslope) is the PWM drive conversion gain (gain), ω11 is the zero point angular frequency of the error amplifier, ω12 is the pole point angular frequency of the error amplifier, and ω20 is the LPF The pole angular frequency ξ is a selection coefficient.
帰還ゲイン(利得)を1に設定した場合、上記関係から発振安定条件は、ゲイン(利得)1となる周波数帯での位相特性(−180°に対する余裕度)で決定される。発振安定度は、入力電源電圧Vinと比較三角波振幅電圧の比にて決定されるPWM駆動変換ゲイン(利得)が支配的である。 When the feedback gain (gain) is set to 1, the oscillation stabilization condition is determined by the phase characteristic (margin with respect to −180 °) in the frequency band where the gain (gain) is 1 from the above relationship. The oscillation stability is dominated by the PWM drive conversion gain (gain) determined by the ratio of the input power supply voltage Vin and the comparative triangular wave amplitude voltage.
図3に示すように、本実施例の降圧型DC/DCコンバータ80では、入力電源電圧Vinが低い状態(Vin(L))で最適なゲイン(利得)設定がされ、ゲイン(利得)1となる周波数帯での位相余裕(−180°に対する余裕度)は11°と比較的大きな値を有する。
As shown in FIG. 3, in the step-down DC /
入力電源電圧Vinが高い状態(Vin(H))では、三角波振幅制御回路1が比較三角波信号であるノードN3の信号を入力電源電圧Vinの値に対応するように、デューティを変化させずに振幅を大きくする。このため、帰還量が増大するのを抑制でき、ゲイン(利得)1となる周波数帯での位相余裕は、入力電源電圧Vinが低い状態(Vin(L))と同等の11°と比較的大きな値を有する。したがって、入力電源電圧Vin依存による帰還ループの発振余裕を向上させることができる。
In a state where the input power supply voltage Vin is high (Vin (H)), the amplitude of the triangular wave
一方、図4に示すように、比較例の降圧型DC/DCコンバータでは、入力電源電圧Vinが低い状態(Vin(L))で最適なゲイン(利得)設定がされ、ゲイン(利得)1となる周波数帯での位相余裕(−180°に対する余裕度)は11°と比較的大きな値を有する。 On the other hand, as shown in FIG. 4, in the step-down DC / DC converter of the comparative example, the optimum gain (gain) is set when the input power supply voltage Vin is low (Vin (L)). The phase margin in this frequency band (margin with respect to -180 °) has a relatively large value of 11 °.
ところが、入力電源電圧Vinが高い状態(Vin(H))では、比較三角波信号が振幅固定されているので、入力電源電圧Vinの値に対応するように、デューティを変化させている。このため、帰還量が増大し、ゲイン(利得)1となる周波数帯での位相余裕は、4°と小さな値を有する。したがって、入力電源電圧Vinが高い状態では、発振する可能性が大幅に高くなる。 However, when the input power supply voltage Vin is high (Vin (H)), the amplitude of the comparative triangular wave signal is fixed, so the duty is changed to correspond to the value of the input power supply voltage Vin. For this reason, the feedback amount increases and the phase margin in the frequency band where the gain (gain) is 1, has a small value of 4 °. Therefore, when the input power supply voltage Vin is high, the possibility of oscillation is greatly increased.
上述したように、本実施例の降圧型DC/DCコンバータでは、三角波振幅制御回路1、コンパレータ2、エラーアンプ3、プリドライバ4、電源5、コンデンサC2、ダイオードD1、Pch MOSトランジスタPT1、抵抗R4、抵抗R5、端子Pout、端子Pvin、及び端子Pfが設けられる。三角波振幅制御回路1には、三角波発生回路10、減衰器11、LPF12、及び乗算器13が設けられ、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成する。
As described above, in the step-down DC / DC converter of this embodiment, the triangular wave
このため、入力電源電圧Vinが高い状態でも、帰還量が増大するのを抑制でき、ゲイン(利得)1となる周波数帯での位相余裕を入力電源電圧Vinが低い状態と同等な値にすることができる。したがって、降圧型DC/DCコンバータ80の入力電源電圧Vin依存による帰還ループの発振余裕を向上させることができる。
For this reason, even when the input power supply voltage Vin is high, it is possible to suppress an increase in the feedback amount, and to make the phase margin in the frequency band where the gain (gain) 1 is equal to the value when the input power supply voltage Vin is low. Can do. Therefore, the oscillation margin of the feedback loop depending on the input power supply voltage Vin of the step-down DC /
なお、本実施例では、出力トラジスタにPch MOSトランジスタを用いているが、代わりにNch MOSトランジスタを用いてもよい。また、非同期整流型で、降圧型DC/DCコンバータに適用したが、同期整流型で、降圧型DC/DCコンバータなどにも適用することができる。同期整流型の場合、ハイサイド側の出力トランジスタ及びローサイド側の出力トランジスタがPch MOSトランジスタ、ハイサイド側の出力トランジスタ及びローサイド側の出力トランジスタがNch MOSトランジスタ、ハイサイド側の出力トランジスタがPch MOSトランジスタでローサイド側の出力トランジスタがNch MOSトランジスタがある。 In this embodiment, a Pch MOS transistor is used for the output transistor, but an Nch MOS transistor may be used instead. In addition, although the asynchronous rectification type is applied to the step-down DC / DC converter, the synchronous rectification type is applicable to a step-down DC / DC converter. In the case of the synchronous rectification type, the high side output transistor and the low side output transistor are Pch MOS transistors, the high side output transistor and the low side output transistor are Nch MOS transistors, and the high side output transistor is a Pch MOS transistor. The low-side output transistor is an Nch MOS transistor.
次に、本発明の実施例2に係る降圧型DC/DCコンバータについて、図面を参照して説明する。図5は三角波振幅制御回路を示す回路図である。本実施例では、三角波振幅制御回路の構成を変更している。
Next, a step-down DC / DC converter according to
図5に示すように、三角波振幅制御回路1aには、減衰器11a、LPF12a、V/I変換器14a、ロジック信号発生器15、コンデンサC12、Nch MOSトランジスタNT2、Pch MOSトランジスタPT2、及びPch MOSトランジスタPT3が設けられる。なお、三角波振幅制御回路1aが設けられる降圧型DC/DCコンバータは、三角波振幅制御回路1a以外の構成が実施例1と同様なので三角波振幅制御回路1a以外の説明を省略する。 As shown in FIG. 5, the triangular wave amplitude control circuit 1a includes an attenuator 11a, an LPF 12a, a V / I converter 14a, a logic signal generator 15, a capacitor C12, an Nch MOS transistor NT2, a Pch MOS transistor PT2, and a Pch MOS. A transistor PT3 is provided. The step-down DC / DC converter provided with the triangular wave amplitude control circuit 1a has the same configuration as that of the first embodiment except for the triangular wave amplitude control circuit 1a.
三角波振幅制御回路1aは、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成し、ノードN3から出力する。 The triangular wave amplitude control circuit 1a generates an amplitude variable triangular wave signal whose amplitude is variable corresponding to the value of the input power supply voltage Vin, and outputs it from the node N3.
減衰器11aは、抵抗R11及び抵抗R12が設けられる。減衰器11aは、入力電源電圧Vinを減衰(抵抗分割)した電圧を発生し、ノードN1から出力する。抵抗R11は、一端に入力電源電圧Vinが印加され、他端がノードN1に接続される。抵抗R12は、一端がノードN1に接続され、他端が低電位側電源Vssに接続される。 The attenuator 11a is provided with a resistor R11 and a resistor R12. The attenuator 11a generates a voltage obtained by attenuating (dividing resistance) the input power supply voltage Vin and outputs the voltage from the node N1. The resistor R11 has one end applied with the input power supply voltage Vin and the other end connected to the node N1. The resistor R12 has one end connected to the node N1 and the other end connected to the low potential side power source Vss.
LPF12aは、減衰器11a及びV/I変換器14aの間に設けられ、抵抗R13及びコンデンサC11が設けられる。LPF12aは、減衰器11aから出力されるノードN1の信号の高域をカットする。LPF12aは、入力電源電圧Vinのリップル成分を除去する。抵抗R13は、一端がノードN1に接続され、他端がノードN2に接続される。コンデンサC11は、一端がノードN2に接続され、他端が低電位側電源Vssに接続される。 The LPF 12a is provided between the attenuator 11a and the V / I converter 14a, and is provided with a resistor R13 and a capacitor C11. The LPF 12a cuts the high band of the signal of the node N1 output from the attenuator 11a. The LPF 12a removes a ripple component of the input power supply voltage Vin. The resistor R13 has one end connected to the node N1 and the other end connected to the node N2. One end of the capacitor C11 is connected to the node N2, and the other end is connected to the low potential side power source Vss.
V/I変換器14aは、LPF12a(ノードN2)とノードN11の間に設けられ、オペアンプ21、Nch MOSトランジスタNT1、及び抵抗R14が設けられる。
The V / I converter 14a is provided between the LPF 12a (node N2) and the node N11, and includes an
オペアンプ21は、入力側のプラスポートにLPF12aの出力信号(ノードN2の信号)が入力され、入力側のマイナスポートにノードN12の信号が帰還入力され、増幅した信号を出力する。Nch MOSトランジスタNT1は、ゲートにオペアンプ21の出力信号が入力され、ソースがノードN12に接続され、ドレイン側(ノードN11)からV/I変換された信号を出力する。抵抗R14は、一端がノードN12に接続され、他端が低電位側電源Vssに接続される。
In the
Pch MOSトランジスタPT2は、ソースが高電位側電源Vddに接続され、ゲート及びドレインにノードN11の信号(V/I変換された信号)が入力される。Pch MOSトランジスタPT3は、ソースが高電位側電源Vddに接続され、ゲートにノードN11の信号(V/I変換された信号)が入力され、ドレインがノードN3に接続される。Pch MOSトランジスタPT2及びPT3は、カレントミラー回路を構成する。 The source of the Pch MOS transistor PT2 is connected to the high potential side power supply Vdd, and the signal (V / I converted signal) of the node N11 is input to the gate and drain. In the Pch MOS transistor PT3, the source is connected to the high potential side power supply Vdd, the signal of the node N11 (the signal subjected to V / I conversion) is input to the gate, and the drain is connected to the node N3. Pch MOS transistors PT2 and PT3 form a current mirror circuit.
ロジック信号発生器15は、ハイレベル及びローレベルを有し、ハイレベル及びローレベルの期間が可変されるロジック信号を発生する。コンデンサC12は、一端がノードN3に接続され、他端が低電位側電源Vssに接続される。Nch MOSトランジスタNT2は、ドレインがノードN3に接続され、ゲートにロジック信号発生器15から出力されるロジック信号が入力され、ソースが低電位側電源Vssに接続される。Nch MOSトランジスタNT2は、コンデンサC12の電荷を、ロジック信号により急速放電する。 The logic signal generator 15 has a high level and a low level, and generates a logic signal whose period between the high level and the low level is variable. The capacitor C12 has one end connected to the node N3 and the other end connected to the low potential side power source Vss. The Nch MOS transistor NT2 has a drain connected to the node N3, a gate to which a logic signal output from the logic signal generator 15 is input, and a source connected to the low potential power source Vss. The Nch MOS transistor NT2 rapidly discharges the electric charge of the capacitor C12 by a logic signal.
上述したように、本実施例の降圧型DC/DCコンバータでは、三角波振幅制御回路1aには、減衰器11a、LPF12a、V/I変換器14a、ロジック信号発生器15、コンデンサC12、Nch MOSトランジスタNT2、Pch MOSトランジスタPT2、及びPch MOSトランジスタPT3が設けられ、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成する。 As described above, in the step-down DC / DC converter according to this embodiment, the triangular wave amplitude control circuit 1a includes the attenuator 11a, the LPF 12a, the V / I converter 14a, the logic signal generator 15, the capacitor C12, and the Nch MOS transistor. NT2, a Pch MOS transistor PT2, and a Pch MOS transistor PT3 are provided, and generate an amplitude variable triangular wave signal whose amplitude is variable according to the value of the input power supply voltage Vin.
このため、入力電源電圧Vinが高い状態でも、帰還量が増大するのを抑制でき、ゲイン(利得)1となる周波数帯での位相余裕を入力電源電圧Vinが低い状態と同等な値にすることができる。したがって、降圧型DC/DCコンバータの入力電源電圧Vin依存による帰還ループの発振余裕を向上させることができる。 For this reason, even when the input power supply voltage Vin is high, it is possible to suppress an increase in the feedback amount, and to make the phase margin in the frequency band where the gain (gain) 1 is equal to the value when the input power supply voltage Vin is low. Can do. Therefore, the oscillation margin of the feedback loop depending on the input power supply voltage Vin of the step-down DC / DC converter can be improved.
次に、本発明の実施例3に係る降圧型DC/DCコンバータについて、図面を参照して説明する。図6は三角波振幅制御回路を示す回路図である。本実施例では、三角波振幅制御回路の構成を変更している。
Next, a step-down DC / DC converter according to
図6に示すように、三角波振幅制御回路1bには、減衰器11b、LPF12b、V/I変換器14b、三角波発生回路31、電源32、Nch MOSトランジスタNT12、Nch MOSトランジスタNT13、Pch MOSトランジスタPT11、Pch MOSトランジスタPT12、及び抵抗R25が設けられる。なお、三角波振幅制御回路1bが設けられる降圧型DC/DCコンバータは、三角波振幅制御回路1b以外の構成が実施例1と同様なので三角波振幅制御回路1b以外の説明を省略する。
As shown in FIG. 6, the triangular wave amplitude control circuit 1b includes an attenuator 11b, an LPF 12b, a V / I converter 14b, a triangular
三角波振幅制御回路1bは、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成し、ノードN3から出力する。 The triangular wave amplitude control circuit 1b generates an amplitude variable triangular wave signal whose amplitude is variable corresponding to the value of the input power supply voltage Vin, and outputs it from the node N3.
減衰器11bは、抵抗R21及び抵抗R22が設けられる。減衰器11bは、入力電源電圧Vinを減衰(抵抗分割)した電圧を発生し、ノードN1から出力する。抵抗R21は、一端に入力電源電圧Vinが印加され、他端がノードN1に接続される。抵抗R22は、一端がノードN1に接続され、他端が低電位側電源Vssに接続される。 The attenuator 11b is provided with a resistor R21 and a resistor R22. The attenuator 11b generates a voltage obtained by attenuating (dividing resistance) the input power supply voltage Vin and outputs the voltage from the node N1. The resistor R21 has one end applied with the input power supply voltage Vin and the other end connected to the node N1. The resistor R22 has one end connected to the node N1 and the other end connected to the low potential side power supply Vss.
LPF12bは、減衰器11b及びV/I変換器14bの間に設けられ、抵抗R23及びコンデンサC21が設けられる。LPF12bは、減衰器11bから出力されるノードN1の信号の高域をカットする。LPF12bは、入力電源電圧Vinのリップル成分を除去する。抵抗R23は、一端がノードN1に接続され、他端がノードN2に接続される。コンデンサC11は、一端がノードN2に接続され、他端が低電位側電源Vssに接続される。 The LPF 12b is provided between the attenuator 11b and the V / I converter 14b, and a resistor R23 and a capacitor C21 are provided. The LPF 12b cuts the high band of the signal of the node N1 output from the attenuator 11b. The LPF 12b removes a ripple component of the input power supply voltage Vin. The resistor R23 has one end connected to the node N1 and the other end connected to the node N2. One end of the capacitor C11 is connected to the node N2, and the other end is connected to the low potential side power source Vss.
V/I変換器14bは、LPF12b(ノードN2)とノードN11の間に設けられ、オペアンプ22、Nch MOSトランジスタNT11、及び抵抗R24が設けられる。
The V / I converter 14b is provided between the LPF 12b (node N2) and the node N11, and includes an
オペアンプ22は、入力側のプラスポートにLPF12bの出力信号(ノードN2の信号)が入力され、入力側のマイナスポートにノードN12の信号が帰還入力され、増幅した信号を出力する。Nch MOSトランジスタNT11は、ゲートにオペアンプ22の出力信号が入力され、ソースがノードN12に接続され、ドレイン側(ノードN11)からV/I変換された信号を出力する。抵抗R24は、一端がノードN12に接続され、他端が低電位側電源Vssに接続される。
In the
三角波発生回路31は、振幅固定三角波信号を発生する。電源32は、マイナス側が低電位側電源Vssに接続され、プラス側からバイアス電圧Vbiasを発生する。
The triangular
Nch MOSトランジスタNT12は、ドレインが高電位側電源Vddに接続され、ゲートに三角波発生回路31から出力される振幅固定三角波信号が入力され、ソースにノードN11の信号(V/I変換された信号)が入力される。Nch MOSトランジスタNT13は、ドレインがノードN22に接続され、ゲートに振幅固定三角波信号及びバイアス電圧Vbiasが入力され、ソースにノードN11の信号(V/I変換された信号)が入力される。
N-channel MOS transistor NT12 has a drain connected to high-potential-side power supply Vdd, a gate to which a fixed-amplitude triangular wave signal output from triangular
Pch MOSトランジスタPT11は、ソースが高電位側電源Vddに接続され、ゲート及びドレインがノードN22に接続される。Pch MOSトランジスタPT12は、ソースが高電位側電源Vddに接続され、ゲートがノードN22に接続され、ドレインがノードN3に接続される。Pch MOSトランジスタPT11及びPT12は、カレントミラー回路を構成する。抵抗R25は、一端がノードN3に接続され、他端が低電位側電源Vssに接続される。 The Pch MOS transistor PT11 has a source connected to the high potential side power supply Vdd, and a gate and a drain connected to the node N22. In the Pch MOS transistor PT12, the source is connected to the high potential side power supply Vdd, the gate is connected to the node N22, and the drain is connected to the node N3. Pch MOS transistors PT11 and PT12 form a current mirror circuit. The resistor R25 has one end connected to the node N3 and the other end connected to the low potential side power source Vss.
上述したように、本実施例の電源装置では、三角波振幅制御回路1bには、減衰器11b、LPF12b、V/I変換器14b、三角波発生回路31、電源32、Nch MOSトランジスタNT12、Nch MOSトランジスタNT13、Pch MOSトランジスタPT11、Pch MOSトランジスタPT12、及び抵抗R25が設けられ、入力電源電圧Vinの値に対応して、振幅が可変される振幅可変三角波信号を生成する。
As described above, in the power supply device of this embodiment, the triangular wave amplitude control circuit 1b includes the attenuator 11b, the LPF 12b, the V / I converter 14b, the triangular
このため、入力電源電圧Vinが高い状態でも、帰還量が増大するのを抑制でき、ゲイン(利得)1となる周波数帯での位相余裕を入力電源電圧Vinが低い状態と同等な値にすることができる。したがって、降圧型DC/DCコンバータの入力電源電圧Vin依存による帰還ループの発振余裕を向上させることができる。 For this reason, even when the input power supply voltage Vin is high, it is possible to suppress an increase in the feedback amount, and to make the phase margin in the frequency band where the gain (gain) 1 is equal to the value when the input power supply voltage Vin is low. Can do. Therefore, the oscillation margin of the feedback loop depending on the input power supply voltage Vin of the step-down DC / DC converter can be improved.
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。 The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the invention.
実施例では、降圧型DC/DCコンバータに適用しているが、オーディオ用D級アンプなどにも適用することができる。 In the embodiment, the present invention is applied to a step-down DC / DC converter, but can also be applied to an audio class D amplifier.
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 入力電源電圧が入力され、出力電圧制御用として用いられる三角波を前記入力電源電圧の値に対応して振幅を可変し、振幅可変三角波信号を生成する三角波振幅制御回路と、ソースに前記入力電源電圧が印加され、ゲートに入力される制御信号によりオン・オフ動作して降圧された出力電圧をドレイン側から出力端子に出力する絶縁ゲート型電界効果トランジスタとを具備する降圧型DC/DCコンバータ。
The present invention can be configured as described in the following supplementary notes.
(Supplementary Note 1) A triangular wave amplitude control circuit for generating a variable amplitude triangular wave signal by changing an amplitude of a triangular wave used for output voltage control, which is inputted with an input power supply voltage, in accordance with the value of the input power supply voltage, and a source A step-down DC / DC circuit comprising an insulated gate field effect transistor that is applied with the input power supply voltage and outputs an output voltage that is stepped down by an on / off operation by a control signal input to the gate from the drain side to the output terminal. DC converter.
(付記2) 前記出力端子と低電位側電源の間に設けられ、縦続接続される外部インダクタと外部コンデンサの間から発生する帰還信号が端子を介してエラーアンプに帰還入力される付記1に記載の降圧型DC/DCコンバータ。
(Supplementary note 2) The
1、1a、1b 三角波振幅制御回路
2 コンパレータ
3 エラーアンプ
4 プリドライバ
5、6、32 電源
7 負荷
10 三角波発生回路
11、11a、11b 減衰器
12、12a、12b LPF
13 乗算器
14a、14b V/I変換器
15 ロジック信号発生器
21、22 オペアンプ
80 降圧型DC/DCコンバータ
C1、C2、C11、C12、C21、Cout コンデンサ
D1 ダイオード
Iout 出力電流
L1 インダクタ
N1〜N7、N11、N12、N21、N22 ノード
NT1、NT2、NT11〜NT13 Nch MOSトランジスタ
PT1〜PT3、PT11、PT12 Pch MOSトランジスタ
R1〜R5、R11〜R14、R21〜R25 抵抗
Pout、Pvin、Pf 端子
Vbias バイアス電圧
Vdd 高電位側電源
Vin 入力電源電圧
Vout 出力電圧
Vref 基準電圧
Vslope1、Vslope2 比較三角波振幅電圧
Vss 低電位側電源
1, 1a, 1b Triangular wave
13 multiplier 14a, 14b V / I converter 15
Claims (5)
前記入力電源電圧を降圧する減衰器と、前記減衰器から出力される信号の高域成分をカットするLPFと、振幅固定三角波信号を生成する三角波発生回路と、前記LPFの出力信号及び前記振幅固定三角波信号が入力され、乗算処理を行い、前記振幅可変三角波信号を生成する乗算器と、
を具備することを特徴とする請求項1に記載の降圧型DC/DCコンバータ。 The triangular wave amplitude control circuit includes:
An attenuator for stepping down the input power supply voltage; an LPF for cutting a high frequency component of a signal output from the attenuator; a triangular wave generation circuit for generating a fixed amplitude triangular wave signal; an output signal of the LPF and the fixed amplitude A multiplier that receives a triangular wave signal, performs a multiplication process, and generates the variable amplitude triangular wave signal;
The step-down DC / DC converter according to claim 1, comprising:
前記入力電源電圧を降圧する減衰器と、前記減衰器から出力される信号の高域成分をカットするLPFと、前記LPFの出力信号をV/I変換するV/I変換器と、ソースが高電位側電源に接続され、ゲート及びドレインが前記V/I変換器の出力側に接続される第1の絶縁ゲート型電界効果トランジスタと、ソースが前記高電位側電源に接続され、ゲートが前記V/I変換器の出力側に接続され、前記第1の絶縁ゲート型電界効果トランジスタとカレントミラー回路を構成する第2の絶縁ゲート型電界効果トランジスタと、ハイレベル及びローレベルの値を有するロジック信号を生成するロジック信号発生器と、ドレインが前記第2の絶縁ゲート型電界効果トランジスタのドレインに接続され、ゲートに前記ロジック信号が入力され、ソースが低電位側電源に接続される第3の絶縁ゲート型電界効果トランジスタと、一端が前記第3の絶縁ゲート型電界効果トランジスタのドレインに接続され、他端が前記低電位側電源に接続される第1のコンデンサと、
を具備し、前記第2の絶縁ゲート型電界効果トランジスタのドレイン側から前記振幅可変三角波信号を出力することを特徴とする請求項1に記載の降圧型DC/DCコンバータ。 The triangular wave amplitude control circuit includes:
An attenuator that steps down the input power supply voltage, an LPF that cuts a high frequency component of a signal output from the attenuator, a V / I converter that performs V / I conversion on the output signal of the LPF, and a source that is high A first insulated gate field effect transistor connected to the potential side power supply, a gate and a drain connected to the output side of the V / I converter; a source connected to the high potential side power supply; A second insulated gate field effect transistor connected to the output side of the I / I converter and constituting a current mirror circuit with the first insulated gate field effect transistor, and a logic signal having high level and low level values And a drain connected to the drain of the second insulated gate field effect transistor, the logic signal is input to the gate, Is connected to the low-potential side power supply, and one end is connected to the drain of the third insulated gate field-effect transistor and the other end is connected to the low-potential side power supply. A first capacitor;
2. The step-down DC / DC converter according to claim 1, wherein the step-down DC / DC converter outputs the variable amplitude triangular wave signal from the drain side of the second insulated gate field effect transistor.
前記入力電源電圧を降圧する減衰器と、前記減衰器から出力される信号の高域成分をカットするLPFと、前記LPFの出力信号をV/I変換するV/I変換器と、振幅固定三角波信号を生成する三角波発生回路と、マイナス側が低電位側電源に接続され、プラス側からバイアス電圧を発生する電源と、ドレインが高電位側電源に接続され、ゲートに前記振幅固定三角波信号が入力され、ソースが前記V/I変換器の出力側に接続される第1の絶縁ゲート型電界効果トランジスタと、ゲートに前記振幅固定三角波信号及び前記バイアス電圧が入力され、ソースが前記V/I変換器の出力側に接続される第2の絶縁ゲート型電界効果トランジスタと、ソースが前記高電位側電源に接続され、ゲート及びドレインが前記第2の絶縁ゲート型電界効果トランジスタのドレインに接続される第3の絶縁ゲート型電界効果トランジスタと、ソースが前記高電位側電源に接続され、ゲートが前記第2の絶縁ゲート型電界効果トランジスタのドレインに接続され、前記第3の絶縁ゲート型電界効果トランジスタとカレントミラー回路を構成する第4の絶縁ゲート型電界効果トランジスタと、一端が前記第4の絶縁ゲート型電界効果トランジスタのドレインに接続され、他端が前記低電位側電源に接続される第1の抵抗と、
を具備し、前記第4の絶縁ゲート型電界効果トランジスタのドレイン側から前記振幅可変三角波信号を出力することを特徴とする請求項1に記載の降圧型DC/DCコンバータ。 The triangular wave amplitude control circuit includes:
An attenuator that steps down the input power supply voltage, an LPF that cuts a high frequency component of a signal output from the attenuator, a V / I converter that performs V / I conversion on the output signal of the LPF, and a fixed amplitude triangular wave A triangular wave generating circuit for generating a signal, a negative side is connected to a low potential side power source, a power source generating a bias voltage from the positive side, a drain is connected to a high potential side power source, and the fixed amplitude triangular wave signal is input to the gate A first insulated gate field effect transistor whose source is connected to the output side of the V / I converter, the fixed amplitude triangular wave signal and the bias voltage are input to the gate, and the source is the V / I converter A second insulated gate field effect transistor connected to the output side of the transistor, a source connected to the high potential side power source, and a gate and drain connected to the second insulated gate field effect transistor. A third insulated gate field effect transistor connected to the drain of the transistor; a source connected to the high potential side power supply; a gate connected to the drain of the second insulated gate field effect transistor; A fourth insulated gate field effect transistor constituting a current mirror circuit, one end of which is connected to the drain of the fourth insulated gate field effect transistor, and the other end of the low potential side. A first resistor connected to a power source;
2. The step-down DC / DC converter according to claim 1, wherein the step-down DC / DC converter outputs the variable amplitude triangular wave signal from a drain side of the fourth insulated gate field effect transistor.
入力側のプラスポートに前記LPFの出力信号が入力されるオペアンプと、ゲートに前記オペアンプの出力信号が入力され、ドレイン側からV/I変換された信号が出力され、ソースが前記オペアンプの入力側のマイナスポートに接続される第5の絶縁ゲート型電界効果トランジスタと、一端が前記第5の絶縁ゲート型電界効果トランジスタのソースに接続され、他端が前記低電位側電源に接続される第2の抵抗と、
を具備することを特徴とする請求項3又は4に記載の降圧型DC/DCコンバータ。 The V / I converter is
An operational amplifier in which the output signal of the LPF is input to the plus port on the input side, an output signal of the operational amplifier is input to the gate, a signal subjected to V / I conversion is output from the drain side, and the source is the input side of the operational amplifier A fifth insulated gate field effect transistor connected to the negative port of the second gate, a second end connected to the source of the fifth insulated gate field effect transistor and the other end connected to the low potential side power source. Resistance of
The step-down DC / DC converter according to claim 3 or 4, characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009172486A JP2011030336A (en) | 2009-07-23 | 2009-07-23 | Step-down dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009172486A JP2011030336A (en) | 2009-07-23 | 2009-07-23 | Step-down dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011030336A true JP2011030336A (en) | 2011-02-10 |
Family
ID=43638412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009172486A Pending JP2011030336A (en) | 2009-07-23 | 2009-07-23 | Step-down dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011030336A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104811617A (en) * | 2015-04-23 | 2015-07-29 | 天津大学 | Position triangular wave frequency encoded excitation imaging light measurement system of CCD camera |
-
2009
- 2009-07-23 JP JP2009172486A patent/JP2011030336A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104811617A (en) * | 2015-04-23 | 2015-07-29 | 天津大学 | Position triangular wave frequency encoded excitation imaging light measurement system of CCD camera |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5554910B2 (en) | Control circuit for charge pump circuit and power supply circuit using them | |
JP5386801B2 (en) | Switching regulator and operation control method thereof | |
US7638994B2 (en) | Switching power supply circuit | |
JP5315988B2 (en) | DC-DC converter and power supply circuit including the DC-DC converter | |
JP2008043086A (en) | Power supply device and control method therefor | |
JP2013165537A (en) | Switching regulator, control method thereof, and power supply device | |
CN108432112B (en) | DC-DC converter and semiconductor integrated circuit for driving load | |
US20170085176A1 (en) | Switching regulator circuits and methods | |
US9509205B2 (en) | Power converter with negative current capability and low quiescent current consumption | |
JP6932056B2 (en) | Switching regulator | |
CN114744869B (en) | Three-level step-down direct current converter | |
JP6626024B2 (en) | Voltage converter | |
JP2009055708A (en) | Switching regulator and dc-dc conversion device using the switching regulator | |
JP2013025577A (en) | Semiconductor integrated circuit | |
CN108900082B (en) | Switching power supply conversion system | |
CN102075088A (en) | Method for cascade connection of switch voltage converter and linear voltage regulator | |
JP6239266B2 (en) | DC-DC converter control circuit and DC-DC converter | |
WO2023103900A1 (en) | Feedback circuit with adjustable loop gain for boost converter | |
JP2008086165A (en) | Power supply unit | |
JP2010115072A (en) | Regulator circuit | |
US10418896B2 (en) | Switching regulator including an offset enabled comparison circuit | |
JP2014048681A (en) | Power source device | |
TW201136145A (en) | Error amplifier | |
CN113394974B (en) | COT switching converter with fixed frequency | |
JP2010063290A (en) | Power supply control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |