JP2011018727A - Circuit wiring board, and method of manufacturing the same - Google Patents
Circuit wiring board, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011018727A JP2011018727A JP2009161591A JP2009161591A JP2011018727A JP 2011018727 A JP2011018727 A JP 2011018727A JP 2009161591 A JP2009161591 A JP 2009161591A JP 2009161591 A JP2009161591 A JP 2009161591A JP 2011018727 A JP2011018727 A JP 2011018727A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- insulating substrate
- layer
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は回路配線基板及びその製造方法に関し、特に、高信頼性の層間導電ビアを有する回路配線基板及びその製造方法に関する。 The present invention relates to a circuit wiring board and a manufacturing method thereof, and more particularly to a circuit wiring board having a highly reliable interlayer conductive via and a manufacturing method thereof.
近時、電子機器の小型化、軽量化、高機能化の要求に伴って、電子機器に装着されるプリント基板にも同様の要求が高まり、基板間の電気信号の増加に対応するために多層配線基板を採用する傾向が益々高まってきている。また、基板間の電気信号を導通させる層間導電ビアには電気的接続の信頼性が高いことが望まれると共に、基板内の信号回路を小スペース内に収めるために基板内の回路配線層をより狭ピッチ化できるように回路配線層自身をファインパターン化することが望まれてきている。 Recently, with the demands for smaller, lighter, and more sophisticated electronic devices, the same requirements have been increasing for printed circuit boards mounted on electronic devices. There is an increasing trend to adopt wiring boards. In addition, it is desirable that the interlayer conductive vias for conducting electrical signals between the substrates have high electrical connection reliability, and in order to keep the signal circuit in the substrate in a small space, the circuit wiring layer in the substrate is more It has been desired to make the circuit wiring layer itself a fine pattern so that the pitch can be narrowed.
ところで、層間導電ビアを形成するために、従来から様々な技術が開発及び実用化されている。その一つには、プリント基板にスルーホールやブラインドホールなどを形成し、これらのホール内壁から基板両面の回路配線層に亘って導電性金属をめっきする方法が広く採用されている。 By the way, in order to form an interlayer conductive via, various techniques have been developed and put into practical use. For example, a method of forming a through hole or a blind hole in a printed board and plating a conductive metal from the inner wall of the hole to the circuit wiring layers on both sides of the board is widely adopted.
しかしながら、めっき法では、前処理、後処理及びめっき層厚の管理など多くの処理工程を要すること、スルーホールやブラインドホールによる空間部が残留し、その部分への電子部品の実装ができないこと、多層基板間のビア・オン・ビアやパッド・オン・ビアなどの層間接続の形態が得られないこと、配線層がめっき層分だけ厚くなりファインパターン化に制約がでるなどの問題点がある。 However, the plating method requires many processing steps such as pre-treatment, post-treatment and plating layer thickness management, the space part due to through holes and blind holes remains, and electronic parts cannot be mounted on that part, There are problems such as that the form of interlayer connection such as via-on-via and pad-on-via between multilayer substrates cannot be obtained, and that the wiring layer is thicker by the plating layer, and fine patterning is restricted.
また、めっき法の問題を解決するために、微細な金属粒子をエポキシ系樹脂バインダーに混ぜ合わせた導電性ペーストを、スルーホールやブラインドホールに印刷/充填して層間導電ビアを形成する方法が、例えば特許文献1〜3などにより既に開示されている。
In addition, in order to solve the problem of the plating method, a method of forming an interlayer conductive via by printing / filling a conductive paste in which fine metal particles are mixed with an epoxy resin binder into a through hole or a blind hole, For example, it has already been disclosed in
しかしながら、多数の層間導電ビアを形成するに当たって、導電性ペーストをホール内に充填する際に、ボイドを内包する導電ビアが発生し、層間接続抵抗値及びそのばらつきが大きくなって、層間接続の信頼性が低下するという問題点がある。 However, in forming a large number of interlayer conductive vias, when filling the holes with the conductive paste, conductive vias containing voids are generated, and the interlayer connection resistance value and its variation increase, resulting in reliability of interlayer connections. There is a problem that the performance is lowered.
次に、層間導電ビアをはんだボールを用いて形成する方法が特許文献4に開示されているので、この従来技術を図5に示して説明する。この従来技術では、絶縁基板51の上面に銅箔パターン52を設けた内層パネル上に樹脂組成物53を介して銅箔54が設けられている。前記銅箔54は、銅箔パターン52の一部に対向する位置にて化学的エッチングにより小径穴が形成され、樹脂組成物53には、前記小径穴の周辺下にアンダーカットを生じるようにブラインドホールBHが化学的エッチングにより形成されている。
Next, since a method of forming interlayer conductive vias using solder balls is disclosed in Patent Document 4, this prior art will be described with reference to FIG. In this prior art, a
そして、はんだボールが、加圧されて前記銅箔54の小径穴周縁54aを下方に絞り込むと共に銅箔パターン52に接触するようにブラインドホールBHに押し込まれ、その後、溶融された溶融後のはんだ55によって、前記銅箔パターン52と銅箔54とが層間接続されている。このとき、前記銅箔54の小径穴周縁54aは、図示のように下側に折り曲げられた絞り先端を有する状態にあり、溶融後のはんだ55は、小径穴周縁54aの下側のアンダーカット内に回り込むと共に、ブラインドホールBHに充填される。
Then, the solder ball is pressed to narrow the
従って、前記溶融後のはんだ55は、絞り込まれた小径穴周縁54aの先端近傍にノッチ或いはクラックCを発生させ易い。特に多層配線基板において必須の熱衝撃試験において、各種金属や樹脂材料間の熱膨脹係数の差から生じる熱的歪みに耐え得ることが必要であるが、前記溶融後のはんだ55に、多数の深いクラックCが発生し、機械的強度に耐えきれなかったり、層間接続抵抗が大きくなるなどの問題点が生じる。また、前記絶縁基板51の下面には銅箔パターンが見られないので、多層基板間のビア・オン・ビアやパッド・オン・ビアなどの層間接続の形態は、想定されていないし、得ることもできない。
Therefore, the melted
本発明は、前記従来の問題点を解決するものであり、特に、高信頼性の層間導電ビアを有する回路配線基板及びその製造方法を提供することを目的とする。 The present invention solves the above-mentioned conventional problems, and in particular, an object thereof is to provide a circuit wiring board having a highly reliable interlayer conductive via and a manufacturing method thereof.
請求項1に記載の本発明の回路配線基板は、板面を貫通する開口部が形成された絶縁基板と、前記開口部内に充填され前記板面に沿って平坦化された両端面を有する金属粒単体からなる層間導電ビアと、前記絶縁基板の両面にそれぞれ設けられ前記層間導電ビアの両端面にそれぞれ接合されたパッド部を有する第1及び第2配線金属層とを備え、前記金属粒単体は加熱により前記各配線金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記第1配線金属層のパッド部は前記層間導電ビアの一端面に加熱により合金接合され、前記第2配線金属層のパッド部は前記導電ビアの他端面に加熱加圧により合金接合されていることを特徴とする。 According to a first aspect of the present invention, there is provided a circuit wiring board according to the present invention, comprising: an insulating substrate having an opening penetrating a plate surface; and a metal having both end surfaces filled in the opening and flattened along the plate surface An interlayer conductive via made of a single grain; and first and second wiring metal layers having pad portions respectively provided on both sides of the insulating substrate and bonded to both end faces of the interlayer conductive via; Is made of a material that diffuses to the surface of each wiring metal layer by heating to form an alloy joint and is flattened by pressurization, and the pad portion of the first wiring metal layer is alloyed to one end surface of the interlayer conductive via by heating. The pad part of the second wiring metal layer is bonded to the other end face of the conductive via by alloying by heating and pressing.
請求項2に記載の本発明は、請求項1に記載の回路配線基板において、前記絶縁基板は熱可塑性樹脂からなることを特徴とする。 According to a second aspect of the present invention, in the circuit wiring board according to the first aspect, the insulating substrate is made of a thermoplastic resin.
請求項3に記載の本発明は、請求項1に記載の回路配線基板において、前記絶縁基板は非熱可塑性樹脂からなり、前記第1配線金属層は前記絶縁基板の一方の面に設けられ、前記第2配線金属層は熱硬化性樹脂接着層を介して前記絶縁基板の他方の面に設けられていることを特徴とする。 According to a third aspect of the present invention, in the circuit wiring board according to the first aspect, the insulating substrate is made of a non-thermoplastic resin, and the first wiring metal layer is provided on one surface of the insulating substrate, The second wiring metal layer is provided on the other surface of the insulating substrate through a thermosetting resin adhesive layer.
請求項4に記載の本発明は、請求項1〜請求項3のうちいずれか1つに記載の回路配線基板において、前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする。 According to a fourth aspect of the present invention, in the circuit wiring board according to any one of the first to third aspects, the first and second wiring metal layers are made of copper, and the single metal particle is It is characterized by being composed of solder grains alone.
請求項5に記載の本発明の回路配線基板の製造方法は、(A)熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、(B)前記第1金属層に設定するパッド部に対応して、前記絶縁基板に開口部を形成することにより前記パッド部の表面を露出させる工程と、(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、(F)金属箔を前記絶縁基板の他方の面に重ねて加熱加圧することによって、前記他方の面に熱圧着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程とを備えていることを特徴とする。
The method for manufacturing a circuit wiring board of the present invention according to
請求項6に記載の本発明の回路配線基板の製造方法は、(A)非熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、(B)前記絶縁基板の他方の面に熱硬化性樹脂接着層を設け、前記第1金属層に設定するパッド部に対応して、前記絶縁基板及び熱硬化性樹脂接着層に開口部を形成することにより前記パッド部の表面を露出させる工程と、(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、(F)金属箔を前記熱硬化性樹脂接着層の表面に重ねて加熱加圧することによって、前記熱硬化性樹脂接着層の表面に接着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程とを備えていることを特徴とする。
The method for producing a circuit wiring board of the present invention according to
請求項7に記載の本発明は、請求項5または請求項6に記載の回路配線基板の製造方法において、前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする。 According to a seventh aspect of the present invention, in the method for manufacturing a circuit wiring board according to the fifth or sixth aspect, the first and second wiring metal layers are made of copper, and the single metal particles are solder particles. It consists of a single substance.
本発明によれば、層間導電ビアが、第1、第2配線金属層に対して合金接合可能で加圧により平坦化可能な金属粒単体からなり、その一端面が第1配線金属層のパッド部に加熱により合金接合され、他端面が第2配線金属層のパッド部に加熱加圧により合金接合されているために、ボイド並びに層間接続抵抗値及びそのばらつきを大幅に小さくすることができ、著しく高い信頼性の層間接続を得ることができる。また、層間導電ビア上への電子部品の実装、多層基板間のビア・オン・ビア或いはパッド・オン・ビアなどが可能であり、各配線金属層のファインパターン化も容易に得られる。 According to the present invention, the interlayer conductive via is made of a single metal particle that can be alloy-bonded to the first and second wiring metal layers and can be flattened by pressurization, and one end surface of the metal via is a pad of the first wiring metal layer Because the alloy is joined to the part by heating and the other end surface is joined to the pad part of the second wiring metal layer by heating and pressing, the void and the interlayer connection resistance value and its variation can be greatly reduced. A remarkably reliable interlayer connection can be obtained. In addition, electronic components can be mounted on the interlayer conductive vias, via-on-vias or pad-on-vias between the multilayer substrates, and each wiring metal layer can be easily patterned.
特に、本発明の製造方法によれば、前記層間導電ビアと第1金属層のパッド部とは、そのパッド部を清浄化して加熱することによって簡単かつ確実に良好な合金接合が得られる。また、前記層間導電ビアと第2金属層のパッド部とは、加熱加圧条件下で、前記層間導電ビアの基材料である金属粒単体の凸面部がそのパッド部に突き合わせられるので、第2金属層の基材料である金属箔表面が酸化されていたとしても、その酸化物を突き破りパッド部と簡単かつ確実に良好な合金接合を形成するなどの効果を奏することができる。 In particular, according to the manufacturing method of the present invention, the interlayer conductive via and the pad portion of the first metal layer can be easily and surely and satisfactorily bonded to each other by heating the pad portion after cleaning. In addition, the interlayer conductive via and the pad portion of the second metal layer have a convex surface portion of a single metal particle that is a base material of the interlayer conductive via abutted with the pad portion under heating and pressing conditions. Even if the surface of the metal foil, which is the base material of the metal layer, is oxidized, it is possible to achieve an effect such as easily and surely forming a good alloy bond with the pad portion by breaking through the oxide.
以下、本発明の回路配線基板の第1の実施形態について、図1を参照して説明する。例えばフィルム状の熱可塑性樹脂からなる絶縁基板1には、層間接続が予定されている部分に板面を貫通する複数の開口部1a〜1cが形成されている。この開口部は図示した形態に限らず、その数、形状及び形成位置について任意の形態にすることができる。前記絶縁基板1の一方の面(下面)及び他方の面(上面)には、例えば銅箔からなる第1及び第2配線金属層2、3がそれぞれ設けられている。
Hereinafter, a first embodiment of a circuit wiring board of the present invention will be described with reference to FIG. For example, in the
前記第1配線金属層2は、前記各開口部1a〜1cに対応する部分に、複数の第1パッド部2a〜2cを有し、第2配線金属層3は、同様に複数の第2パッド部3a〜3cを有している。また、前記各開口部1a〜1cには、金属粒単体が充填されて層間導電ビア4a〜4cがそれぞれ形成されている。前記金属粒単体は、加熱により前記各配線金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなるものであり、ここでは、銅箔に拡散し易い拡散促進金属成分として例えば錫などを混入したはんだ粒単体の材料が用いられている。
The first
前記層間導電ビア4a〜4cは絶縁基板1の板面に沿って平坦化された両端面を有し、
前記各導電ビア4a〜4cの一端面は第1配線金属層2の各パッド部2a〜2cに加熱により、それぞれ合金接合され、前記各導電ビア4a〜4cの他端面は前記第2配線金属層3の各パッド部3a〜3cに加熱加圧により、それぞれ合金接合されている。
The interlayer
One end surface of each of the
また、前記絶縁基板1は、熱可塑性樹脂であるために加熱加圧条件下で接着能力をもっているので、前記層間導電ビア4a〜4cの他端面と前記第2配線金属層3の各パッド部3a〜3cとの加熱加圧の際に各配線金属層に接着される。なお、前記各パッド部は、配線金属層のうち層間導電ビアと電気的に接続する部分を指すものであり、ランド部と称することもできる。
Further, since the insulating
次に、前記第1実施形態に係わる回路配線基板の製造方法について、図2を参照して説明する。図2は、図1における第1、第2パッド部2a、3a及び導電ビア4a及びその近傍の部分を対象にして示しているが、以下に説明するこれらの形成手法は、他の第1、第2パッド部2b/2c、3b/3c及び導電ビア4b/4cにも同時に適用される。
Next, a method for manufacturing the circuit wiring board according to the first embodiment will be described with reference to FIG. FIG. 2 shows the first and
まず、図2(a)に示す工程では、例えば20〜30μmの厚さを有する熱可塑性樹脂からなる絶縁基板1の一方の面(下面)に、例えば10〜12μmの厚さを有する銅箔からなる第1金属層2A(図中一点鎖線で示す)を積層して設けられた片面配線基材(片面CCL)を用意する。ここでは、前記第1金属層2Aに化学エッチング法などによって回路パターニングを施して第1配線金属層2の第1パッド部2aを形成する。
First, in the step shown in FIG. 2A, a copper foil having a thickness of, for example, 10 to 12 μm is applied to one surface (lower surface) of the insulating
また、絶縁基板用の前記熱可塑性樹脂の具体例としては、熱可塑性ポリイミド、液晶ポリマー、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリテトラフロロエチレン(PTFE)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリサルフォン(PSF)、ポリエーテルサルフォン(PES)或いはポリアミドイミド(PAI)などがある。 Specific examples of the thermoplastic resin for the insulating substrate include thermoplastic polyimide, liquid crystal polymer, polyphenylene sulfide (PPS), polyetheretherketone (PEEK), polytetrafluoroethylene (PTFE), polyetherimide (PEI). ), Polyarylate (PAR), polysulfone (PSF), polyethersulfone (PES), and polyamideimide (PAI).
図2(b)の工程では、絶縁基板1の他方の面(上面)に例えばポリイミド樹脂フィルムなどからなるマスク層5を被覆し、図2(c)の工程では、前記マスク層5及び絶縁基板1の上面側からレーザ加工を施し、第1パッド部2aの内側表面を露出させるように、前記マスク層5及び絶縁基板1を貫通する開口部1aを形成する。
2B, the other surface (upper surface) of the insulating
前記開口部1aの形状は上面側が径大で下面側が径小となるような例えば100μmの最大径を有する逆円錐形となっている。この逆円錐形はレーザビームの先端部強度分布がトップハットもしくはガウシアン分布を示すことを利用して得られている。勿論、前記開口部1aの形状は直円筒形とすることもできる。
The shape of the
図2(d)の工程では、前記第1パッド部2aの露出表面の自然酸化物を除去し清浄化処理するために、フラックスFを例えばスキージSを用いてスキージング印刷することによって、開口部1aの底部にて、第1パッド部2aの露出表面に塗布或いは被着する。
In the process of FIG. 2D, the flux F is squeezed and printed using, for example, a squeegee S in order to remove and clean the native oxide on the exposed surface of the
そして、図2(e)に示すように、前記絶縁基板1の厚さ寸法よりも大きな直径の寸法を有する球体状の金属粒単体4Aを、前記開口部1a内に挿入し前記フラックスF上に重ねる。この金属粒単体4Aの挿入は、スキージング印刷技術或いはパッド配列パターンに対応した升目を有するガイド板を用いて各開口部に落とし込むことによって行うことができる。前記金属粒単体4Aは、銅箔に拡散し易い金属成分を混入した前述のようなはんだ粒単体の材料(はんだボール)からなっていて、前記絶縁基板1の厚さ範囲における前記開口部1aの容積よりも大きな体積を有する。
Then, as shown in FIG. 2E, a
次に、前記マスク層5を絶縁基板1表面から除去する。前記マスク層5は、前記開口部1a形成工程、表面清浄化工程及び金属粒単体4Aの挿入工程を通じて、絶縁基板1の表面汚染を防止するために用いられている。一方、前記フラックスFの供給は、スプレーやディスペンサなどの他の方法を採用することができる。もし、例えばディスペンサによって、前記各開口部にフラックスFを選択的かつ局所的に供給する方法を採用すれば、前記マスク層5の形成を省略することも可能である。
Next, the
その後、図2(f)の工程では、例えば260℃の温度で前記金属粒単体4Aを加熱溶融して溶融金属4A1を形成する。前記溶融金属4A1は、その底面側において、フラックスFによって酸化物を除去して清浄化された第1パッド部2aの内側表面との界面に拡散して合金接合を形成し低抵抗性或いは高導電性の電気的接続がなされる。
Thereafter, in the step of FIG. 2F, the molten metal 4A1 is formed by heating and melting the
また、前記溶融金属4A1は、その溶融中に上面側において、表面張力により絶縁基板1の上面よりも高く前記開口部から突出した球面状の凸面部を形成し、その後の冷却固化工程において、その形状を保った状態で固化される。
Further, the molten metal 4A1 forms a spherical convex surface portion protruding from the opening portion higher than the upper surface of the insulating
図2(g)の工程では、第2配線金属層用の例えば10〜12μmの厚さを有する銅箔からなる第2金属層3Aが、前記絶縁基板1及び固化後の溶融金属4A1の上面に亘って配置され、図2(h)の工程では、例えば加熱温度260℃、圧力1〜5Mpaの条件下で10〜30分間、前記絶縁基板1、第1配線層2及び第2金属層3Aの積層体を上下両側から挟む方向にて加熱加圧する。
In the step of FIG. 2G, the
このとき、前記第2金属層3Aに熱圧着された固化後の溶融金属4A1の凸面部は、第2金属層3Aの第2パッド部3aに突き合わせられるので、第2金属層3Aの基材料である金属箔表面が酸化されていたとしても、その酸化物を突き破りパッド部と簡単かつ確実に良好な合金接合を形成すると共に押圧平坦化される。
At this time, since the convex surface portion of the solidified molten metal 4A1 that is thermocompression bonded to the
このようにして、前記第1、第2パッド部2a、3a相互間に層間導電ビア4aが形成され、第1、第2配線金属層2、3は、前記絶縁基板1の両面に、その熱可塑性樹脂の特性により接着固定される。
Thus, an interlayer conductive via 4a is formed between the first and
図2(i)の工程では、前記第2金属層3Aに回路パターニングを施して第2配線金属層3(図1参照)並びに第2パッド部3aを形成する。また、第1金属層2Aに対する第1配線金属層2aの形成は、前述のように図2(a)の工程において行ってもよいが、図2(i)の工程において行っても本発明の本質を左右するものではない。
In the step of FIG. 2I, circuit patterning is performed on the
ところで、加熱加圧工程を示す図2(h)には、開口部1aの形状がその前後の工程と同一形状で表してあるが、前記開口部1aは、実際には、前記固化した溶融金属4A1が押し潰される際に、その直径を拡大する方向に膨らまされる。この膨らみは余り大きくない方がよいので、前記金属粒単体4Aの体積は、例えば図2(f)において符号6で示すように、前記溶融金属4A1が開口部1aの全容積を満たさず、その凸面部と絶縁基板1との間に隙間を作り、凸面部の先端部分が押し潰される際に、前記隙間6を相殺する程度の体積で設計しておくとよい。
Incidentally, in FIG. 2 (h) showing the heating and pressurizing step, the shape of the
なお、開口部1aが逆円錐形である方が、前記金属粒単体4Aの球体の下半分の面が開口部1aの錐面と近接し隙間が少ないので、球体の上半分の突出量を重点的に見極めればよいので、直円筒形の場合よりも、開口部1aの容積に対する金属粒単体4Aの体積設定が容易である。
When the
前記第1実施形態に係わる回路配線基板及び製造方法によれば、前記層間導電ビアと第1金属層のパッド部とは、そのパッド部を清浄化して加熱することによって簡単かつ確実に良好な合金接合が得られる。また、前記層間導電ビアと第2金属層のパッド部とは、加熱加圧条件下で、前記層間導電ビアの基材料である金属粒単体の凸面部がそのパッド部に突き合わせられるので、簡単かつ確実に良好な合金接合が得られる。 According to the circuit wiring board and the manufacturing method according to the first embodiment, the interlayer conductive via and the pad portion of the first metal layer can be easily and reliably a good alloy by cleaning and heating the pad portion. Bonding is obtained. Further, the interlayer conductive via and the pad portion of the second metal layer are easily and easily configured because the convex surface portion of the single metal particle that is the base material of the interlayer conductive via is abutted against the pad portion under heating and pressing conditions. A good alloy joint can be surely obtained.
従って、ボイド並びに層間接続抵抗値及びそのばらつきが著しく低減され、高い信頼性の層間接続を得ることができる。また、層間導電ビア上への電子部品の実装、多層基板間のビア・オン・ビア或いはパッド・オン・ビアなどが可能であり、各配線金属層がめっきを用いないで形成されるので層厚を薄くできてファインパターン化も容易に得られる。 Therefore, voids and interlayer connection resistance values and variations thereof are significantly reduced, and a highly reliable interlayer connection can be obtained. In addition, it is possible to mount electronic components on interlayer conductive vias, via-on-vias or pad-on-vias between multi-layer boards, etc., and each wiring metal layer is formed without plating, so the layer thickness Can be made thin and fine patterns can be easily obtained.
次に、本発明の第2実施形態に係わる回路配線基板及びその製造方法について、図3、図4順次参照して説明する。前記第2実施形態は多くの点で第1実施形態と共通するので、第1実施形態と同一部分及び構成については、同一符号を付して、その詳細な説明を省略する場合がある。 Next, a circuit wiring board and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. Since the second embodiment is common to the first embodiment in many respects, the same parts and configurations as those of the first embodiment are denoted by the same reference numerals, and detailed description thereof may be omitted.
図3に示された回路配線基板においては、非熱可塑性樹脂フィルム(例えばデュポン社製のカプトンと称されるポリイミド樹脂フィルム)からなる絶縁基板10の一方の面(下面)に銅箔からなる第1配線金属層2が設けられ、他方の面に例えばエポキシ系の熱硬化性樹脂接着層11が接着されている。
In the circuit wiring board shown in FIG. 3, the first surface (lower surface) of the insulating
重なり合う前記絶縁基板10及び熱硬化性樹脂接着層11にはこれらを貫通する複数の開口部1a〜1cが形成され、前記絶縁基板10の下面及び熱硬化性樹脂接着層11の上面には、銅箔からなる第1、第2配線金属層2、3がそれぞれ設けられている。また、前記第1配線金属層2は複数の第1パッド部2a〜2cを有し、第2配線金属層3は複数の第2パッド部3a〜3cを有している。
The
前記各開口部1a〜1cに充填された金属粒単体を基材料とする層間導電ビア4a〜4cは絶縁基板10の板面に沿って平坦化された両端面を有し、前記各導電ビア4a〜4cの一端面は第1配線金属層2の各パッド部2a〜2cに加熱により合金接合され、前記各導電ビア4a〜4cの他端面は前記第2配線金属層3の各パッド部3a〜3cに加熱加圧により合金接合されている。
Interlayer
次に、図4を参照して前記回路配線基板の製造方法を説明する。図4は、図3における第1、第2パッド部2a、3a及び導電ビア4a及びその近傍の部分を対象にして示しているが、以下に説明するこれらの形成手法は、他の第1、第2パッド部2b/2c、3b/3c及び導電ビア4b/4cにも同時に適用される。
Next, a method for manufacturing the circuit wiring board will be described with reference to FIG. FIG. 4 shows the first and
まず、図4(a)に示す工程では、例えばカプトンのような非熱可塑性樹脂フィルムからなる絶縁基板10の一方の面(下面)に、例えば10〜12μmの厚さを有する銅箔からなる第1金属層2Aを積層して設けられた片面配線基材(片面CCL)を用意し、絶縁基板10の他方の面(上面)に、例えばエポキシ系の熱硬化性樹脂接着フィルムからなる熱硬化性樹脂接着層11を接着する。
First, in the process shown in FIG. 4A, the first surface (lower surface) of the insulating
図4(b)の工程では、前記熱硬化性樹脂接着層11の上面にマスク層5を被覆し、図4(c)の工程では、前記マスク層5、熱硬化性樹脂接着層11及び絶縁基板10に、その上面側からレーザ加工を施し、第1金属層2Aの第1パッド部2a(図3参照)に相当する部分の内側表面を露出させるように貫通する開口部1aを形成する。
4B, the upper surface of the thermosetting
図4(d)の工程では、前記第1パッド部2aの露出表面を清浄化処理するために、フラックスFをスキージング印刷し、開口部1aの底部にて、第1パッド部2aの露出表面に被着する。なお、前記フラックスFの供給は、スプレーやディスペンサなどの他の方法を採用することができる。フラックスFを各開口部1aに局所的に供給する方法を採用すれば、前記マスク層5の形成を省略することも可能である。
4D, in order to clean the exposed surface of the
そして、図4(e)に示すように、重なり合う前記絶縁基板10と樹脂接着層11との合計厚さ寸法よりも大きな直径の寸法を有する球体状の金属粒単体4Aを、前記開口部1a内に挿入し前記フラックスF上に重ねる。前記金属粒単体4Aは、銅箔に拡散し易い金属成分を混入した前述のようなはんだ粒単体の材料からなっていて、前記絶縁基板10及び樹脂接着層11の厚さ範囲における前記開口部1aの容積よりも大きな体積を有する。
Then, as shown in FIG. 4 (e),
次に、図4(f)の工程では、前記マスク層5を除去した後、例えば260℃の温度で前記金属粒単体4Aを加熱溶融して溶融金属粒単体4A1を形成する。前記溶融金属4A1は、その底面側において、フラックスFによって酸化物を除去して清浄化された第1パッド部2aの内側表面との界面に拡散して合金接合を形成し低抵抗性或いは高導電性の電気的接続がなされる。また、前記溶融金属4A1は、その溶融中に上面側において、表面張力により絶縁基板1及び樹脂接着層11の上面よりも高く前記開口部から突出した球面状の凸面部を形成し、その後の冷却固化工程において、その形状を保った状態で固化される。
Next, in the step of FIG. 4F, after the
図4(g)の工程では、第2配線金属層用の例えば10〜12μmの厚さを有する銅箔からなる第2金属層3Aが、前記樹脂接着層11及び溶融金属4A1の上面に亘って配置され、図4(h)の工程では、加熱温度260℃、圧力1〜5MPaの条件下で10〜30分間、前記絶縁基板10、樹脂接着層11、第1金属層2A及び第2金属層3Aの積層体を上下両側から挟むように加熱加圧する。
In the step of FIG. 4G, the
このとき、前記第2金属層3Aに熱圧着された溶融金属4A1の凸面部は、第2金属層3Aのパッド部に突き合わせられ、合金接合が得られると共に押圧平坦化される。このようにして、前記第1、第2金属層2A、3A相互間に層間導電ビア4aが形成され、第2金属層3Aは、樹脂接着層11の上面に接着固定される。
At this time, the convex portion of the molten metal 4A1 thermocompression bonded to the
図4(i)の工程では、前記第1、第2金属層2A、3Aに回路パターニングを施して、層間導電ビア4aの両端面に合金接合された第1、第2パッド部2a、3aを含む第1、第2配線金属層2、3を形成する。なお、第1配線金属層2は図4(a)の工程において第1金属層2Aにパターニングを施して形成しておいてもよい。
In the step of FIG. 4I, the first and
前記第2実施形態に係わる回路配線基板及び製造方法によれば、前記第1実施形態の場合と同様の効果が得られる。そして、前記第1実施形態では、絶縁基板1が熱可塑性樹脂で形成されていて、配線金属層を接着するための接着層を別途用いる必要がないので、使用材料数を削減でき材料コスト及び製造コストの低減並びに回路配線基板を薄形化できるという利点がある。一方前記第2実施形態では、絶縁基板10が非熱可塑性樹脂とされているために、回路配線基板に高めの曲げ剛性が要求される場合には、その要求に応える材料の選択が容易であり、安価な材料選択も可能であるという利点がある。
According to the circuit wiring board and the manufacturing method according to the second embodiment, the same effect as in the first embodiment can be obtained. In the first embodiment, since the insulating
なお、前記金属粒単体4Aの材料としては、はんだ粒子或いはボールが最も好ましいが、はんだ層で被覆された銅粒子単体(ボール)を用いたり、或いは配線金属層に対する拡散係数の高い金属成分として錫などを混入した(銅、銀、ビスマス或いはインジウムなどの他の金属粒子(ボール)を用いることもできる。そして、前記各実施形態では、層間導電ビア及びこれに対応する開口部などの各部が複数で説明されているが、本発明は前記各部が単数の場合も含む。
The material of the metal particle
1、10 絶縁基板
1a〜1c 開口部
2、3 第1、第2配線金属層
2a〜2c、3a〜3c 第1、第2パッド部
2A、3A 第1、第2金属層
4a〜4c 層間導電ビア
4A 金属粒単体
4A1 溶融金属
5 マスク層
6 隙間
11 熱硬化性樹脂接着層
DESCRIPTION OF
Claims (7)
(B)前記第1金属層に設定するパッド部に対応して、前記絶縁基板に開口部を形成することにより前記パッド部の表面を露出させる工程と、
(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、
(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、
(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、
(F)金属箔を前記絶縁基板の他方の面に重ねて加熱加圧することによって、前記他方の面に熱圧着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、
(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程と、
を備えていることを特徴とする回路配線基板の製造方法。 (A) preparing a single-sided wiring base material having a first metal layer on one surface of an insulating substrate made of a thermoplastic resin film;
(B) exposing the surface of the pad portion by forming an opening in the insulating substrate corresponding to the pad portion set in the first metal layer;
(C) cleaning the exposed surface of the pad portion of the first metal layer;
(D) A single metal particle for an interlayer conductive via made of a material that diffuses to the surface of the first metal layer by heating to form an alloy bond and is flattened by pressurization, and has a volume larger than the volume of the opening. Inserting into the opening;
(E) by solidifying the single metal particle by heating and solidifying in a state in which a convex surface portion protruding from the opening portion by surface tension is formed by alloy bonding with the surface of the pad portion of the first metal layer;
(F) forming a second metal layer having a pad portion that is thermocompression-bonded to the other surface and alloy-bonded to the convex surface portion by superposing and heating the metal foil on the other surface of the insulating substrate; A step of pressing and flattening the convex surface portion to form an interlayer conductive via between the pad portions of the first and second metal layers;
(G) A circuit pattern is formed on the first metal layer after the step (A) or step (F), and the second metal layer is formed on the first metal layer after the step (F). Forming a layer;
A method for manufacturing a circuit wiring board, comprising:
(B)前記絶縁基板の他方の面に熱硬化性樹脂接着層を設け、前記第1金属層に設定するパッド部に対応して、前記絶縁基板及び熱硬化性樹脂接着層に開口部を形成することにより前記パッド部の表面を露出させる工程と、
(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、
(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、
(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、
(F)金属箔を前記熱硬化性樹脂接着層の表面に重ねて加熱加圧することによって、前記熱硬化性樹脂接着層の表面に接着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、
(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程と、
を備えていることを特徴とする回路配線基板の製造方法。 (A) preparing a single-sided wiring substrate having a first metal layer on one surface of an insulating substrate made of a non-thermoplastic resin film;
(B) A thermosetting resin adhesive layer is provided on the other surface of the insulating substrate, and openings are formed in the insulating substrate and the thermosetting resin adhesive layer corresponding to the pad portion set in the first metal layer. Exposing the surface of the pad portion by:
(C) cleaning the exposed surface of the pad portion of the first metal layer;
(D) A single metal particle for an interlayer conductive via made of a material that diffuses to the surface of the first metal layer by heating to form an alloy bond and is flattened by pressurization, and has a volume larger than the volume of the opening. Inserting into the opening;
(E) by solidifying the single metal particle by heating and solidifying in a state in which a convex surface portion protruding from the opening portion by surface tension is formed by alloy bonding with the surface of the pad portion of the first metal layer;
(F) A second metal having a pad portion bonded to the surface of the thermosetting resin adhesive layer and alloy-bonded to the convex surface portion by superposing and heating the metal foil on the surface of the thermosetting resin adhesive layer. Forming a layer, and forming the interlayer conductive via between the pad portions of the first and second metal layers by pressing and flattening the convex surface portion;
(G) A circuit pattern is formed on the first metal layer after the step (A) or step (F), and the second metal layer is formed on the first metal layer after the step (F). Forming a layer;
A method for manufacturing a circuit wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161591A JP2011018727A (en) | 2009-07-08 | 2009-07-08 | Circuit wiring board, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161591A JP2011018727A (en) | 2009-07-08 | 2009-07-08 | Circuit wiring board, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011018727A true JP2011018727A (en) | 2011-01-27 |
Family
ID=43596307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161591A Pending JP2011018727A (en) | 2009-07-08 | 2009-07-08 | Circuit wiring board, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011018727A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077497A (en) * | 1999-09-01 | 2001-03-23 | Denso Corp | Printed board and manufacture thereof |
JP2009059814A (en) * | 2007-08-30 | 2009-03-19 | Denso Corp | Manufacturing method of multilayer printed board |
-
2009
- 2009-07-08 JP JP2009161591A patent/JP2011018727A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077497A (en) * | 1999-09-01 | 2001-03-23 | Denso Corp | Printed board and manufacture thereof |
JP2009059814A (en) * | 2007-08-30 | 2009-03-19 | Denso Corp | Manufacturing method of multilayer printed board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4992310B2 (en) | Manufacturing method of laminated substrate | |
JP2008034589A (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2003086949A (en) | Method for manufacturing printed substrate and printed substrate formed thereby | |
JP2009158593A (en) | Bump structure and method of manufacturing the same | |
TWI228026B (en) | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board | |
TWI555451B (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP2009290135A (en) | Manufacturing method of printed wiring board, and conductive cement | |
JP2008016817A (en) | Buried pattern substrate and its manufacturing method | |
JPWO2007069427A1 (en) | Electronic component built-in module and manufacturing method thereof | |
US8794499B2 (en) | Method for manufacturing substrate | |
JP5108253B2 (en) | Component mounting module | |
JP6058321B2 (en) | Wiring board manufacturing method | |
JP2011018728A (en) | Laminated wiring board, and method of manufacturing the same | |
JP2001217548A (en) | Method of manufacturing wiring board | |
JP2012169486A (en) | Base material, wiring board, production method of base material and production method of wiring board | |
JP2011018727A (en) | Circuit wiring board, and method of manufacturing the same | |
JP2007035716A (en) | Manufacturing method of printed circuit board | |
JP2007242872A (en) | Multilayer printed wiring board, and manufacturing method thereof | |
JP5671857B2 (en) | Manufacturing method of wiring board with embedded parts | |
JP2009043833A (en) | Manufacturing method of wiring board with hollow hinge | |
JP5516069B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2004128387A (en) | Multilayer substrate and its manufacturing method | |
JP2007096182A (en) | Printed wiring board, its production process, and electronic apparatus incorporating printed wiring board | |
JP5003528B2 (en) | Manufacturing method of electronic component module | |
JP2007027504A (en) | Multilevel wiring board, and method and apparatus for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |