JP2011018727A - Circuit wiring board, and method of manufacturing the same - Google Patents

Circuit wiring board, and method of manufacturing the same Download PDF

Info

Publication number
JP2011018727A
JP2011018727A JP2009161591A JP2009161591A JP2011018727A JP 2011018727 A JP2011018727 A JP 2011018727A JP 2009161591 A JP2009161591 A JP 2009161591A JP 2009161591 A JP2009161591 A JP 2009161591A JP 2011018727 A JP2011018727 A JP 2011018727A
Authority
JP
Japan
Prior art keywords
metal layer
metal
insulating substrate
layer
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009161591A
Other languages
Japanese (ja)
Inventor
Koji Honto
孝治 本戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2009161591A priority Critical patent/JP2011018727A/en
Publication of JP2011018727A publication Critical patent/JP2011018727A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a circuit wiring board having an interlayer via with specially high reliability, and to provide a method of manufacturing the circuit wiring board.SOLUTION: The circuit wiring board includes an insulating substrate 1 having an opening part 2a formed penetrating a board surface, the interlayer conductive via 4a composed of a metal single element 4A charged in the opening part and having both end surfaces flattened along the board surface, and first and second wiring metal layers 2 and 3 having pad parts 2a and 3a provided on both surfaces of the insulating substrate and bonded to both the end surfaces of the interlayer conductive via. The metal particle single element is made of a material which is diffused on respective wiring metal layer surfaces by heating to form alloy bonds, the pad part 2a of the first wiring metal layer is alloy-bonded to one end of the interlayer conductive via 4a by heating, and the pad part 3a of the second metal alloy layer is alloy-bonded to the other end surface of the conductive via 4a by heating and pressing.

Description

本発明は回路配線基板及びその製造方法に関し、特に、高信頼性の層間導電ビアを有する回路配線基板及びその製造方法に関する。   The present invention relates to a circuit wiring board and a manufacturing method thereof, and more particularly to a circuit wiring board having a highly reliable interlayer conductive via and a manufacturing method thereof.

近時、電子機器の小型化、軽量化、高機能化の要求に伴って、電子機器に装着されるプリント基板にも同様の要求が高まり、基板間の電気信号の増加に対応するために多層配線基板を採用する傾向が益々高まってきている。また、基板間の電気信号を導通させる層間導電ビアには電気的接続の信頼性が高いことが望まれると共に、基板内の信号回路を小スペース内に収めるために基板内の回路配線層をより狭ピッチ化できるように回路配線層自身をファインパターン化することが望まれてきている。   Recently, with the demands for smaller, lighter, and more sophisticated electronic devices, the same requirements have been increasing for printed circuit boards mounted on electronic devices. There is an increasing trend to adopt wiring boards. In addition, it is desirable that the interlayer conductive vias for conducting electrical signals between the substrates have high electrical connection reliability, and in order to keep the signal circuit in the substrate in a small space, the circuit wiring layer in the substrate is more It has been desired to make the circuit wiring layer itself a fine pattern so that the pitch can be narrowed.

ところで、層間導電ビアを形成するために、従来から様々な技術が開発及び実用化されている。その一つには、プリント基板にスルーホールやブラインドホールなどを形成し、これらのホール内壁から基板両面の回路配線層に亘って導電性金属をめっきする方法が広く採用されている。   By the way, in order to form an interlayer conductive via, various techniques have been developed and put into practical use. For example, a method of forming a through hole or a blind hole in a printed board and plating a conductive metal from the inner wall of the hole to the circuit wiring layers on both sides of the board is widely adopted.

しかしながら、めっき法では、前処理、後処理及びめっき層厚の管理など多くの処理工程を要すること、スルーホールやブラインドホールによる空間部が残留し、その部分への電子部品の実装ができないこと、多層基板間のビア・オン・ビアやパッド・オン・ビアなどの層間接続の形態が得られないこと、配線層がめっき層分だけ厚くなりファインパターン化に制約がでるなどの問題点がある。   However, the plating method requires many processing steps such as pre-treatment, post-treatment and plating layer thickness management, the space part due to through holes and blind holes remains, and electronic parts cannot be mounted on that part, There are problems such as that the form of interlayer connection such as via-on-via and pad-on-via between multilayer substrates cannot be obtained, and that the wiring layer is thicker by the plating layer, and fine patterning is restricted.

また、めっき法の問題を解決するために、微細な金属粒子をエポキシ系樹脂バインダーに混ぜ合わせた導電性ペーストを、スルーホールやブラインドホールに印刷/充填して層間導電ビアを形成する方法が、例えば特許文献1〜3などにより既に開示されている。   In addition, in order to solve the problem of the plating method, a method of forming an interlayer conductive via by printing / filling a conductive paste in which fine metal particles are mixed with an epoxy resin binder into a through hole or a blind hole, For example, it has already been disclosed in Patent Documents 1 to 3 and the like.

しかしながら、多数の層間導電ビアを形成するに当たって、導電性ペーストをホール内に充填する際に、ボイドを内包する導電ビアが発生し、層間接続抵抗値及びそのばらつきが大きくなって、層間接続の信頼性が低下するという問題点がある。   However, in forming a large number of interlayer conductive vias, when filling the holes with the conductive paste, conductive vias containing voids are generated, and the interlayer connection resistance value and its variation increase, resulting in reliability of interlayer connections. There is a problem that the performance is lowered.

次に、層間導電ビアをはんだボールを用いて形成する方法が特許文献4に開示されているので、この従来技術を図5に示して説明する。この従来技術では、絶縁基板51の上面に銅箔パターン52を設けた内層パネル上に樹脂組成物53を介して銅箔54が設けられている。前記銅箔54は、銅箔パターン52の一部に対向する位置にて化学的エッチングにより小径穴が形成され、樹脂組成物53には、前記小径穴の周辺下にアンダーカットを生じるようにブラインドホールBHが化学的エッチングにより形成されている。   Next, since a method of forming interlayer conductive vias using solder balls is disclosed in Patent Document 4, this prior art will be described with reference to FIG. In this prior art, a copper foil 54 is provided via a resin composition 53 on an inner layer panel in which a copper foil pattern 52 is provided on the upper surface of an insulating substrate 51. The copper foil 54 has a small-diameter hole formed by chemical etching at a position facing a part of the copper foil pattern 52, and the resin composition 53 is blinded so as to cause an undercut under the periphery of the small-diameter hole. Hole BH is formed by chemical etching.

そして、はんだボールが、加圧されて前記銅箔54の小径穴周縁54aを下方に絞り込むと共に銅箔パターン52に接触するようにブラインドホールBHに押し込まれ、その後、溶融された溶融後のはんだ55によって、前記銅箔パターン52と銅箔54とが層間接続されている。このとき、前記銅箔54の小径穴周縁54aは、図示のように下側に折り曲げられた絞り先端を有する状態にあり、溶融後のはんだ55は、小径穴周縁54aの下側のアンダーカット内に回り込むと共に、ブラインドホールBHに充填される。   Then, the solder ball is pressed to narrow the peripheral edge 54a of the small diameter hole of the copper foil 54 downward and is pushed into the blind hole BH so as to come into contact with the copper foil pattern 52. Thus, the copper foil pattern 52 and the copper foil 54 are interlayer-connected. At this time, the small-diameter hole peripheral edge 54a of the copper foil 54 is in a state having a drawing tip bent downward as shown in the figure, and the solder 55 after melting is contained in an undercut below the small-diameter hole peripheral edge 54a. And the blind hole BH is filled.

従って、前記溶融後のはんだ55は、絞り込まれた小径穴周縁54aの先端近傍にノッチ或いはクラックCを発生させ易い。特に多層配線基板において必須の熱衝撃試験において、各種金属や樹脂材料間の熱膨脹係数の差から生じる熱的歪みに耐え得ることが必要であるが、前記溶融後のはんだ55に、多数の深いクラックCが発生し、機械的強度に耐えきれなかったり、層間接続抵抗が大きくなるなどの問題点が生じる。また、前記絶縁基板51の下面には銅箔パターンが見られないので、多層基板間のビア・オン・ビアやパッド・オン・ビアなどの層間接続の形態は、想定されていないし、得ることもできない。   Therefore, the melted solder 55 tends to generate notches or cracks C in the vicinity of the tip of the narrowed hole peripheral edge 54a. Particularly in a thermal shock test essential for a multilayer wiring board, it is necessary to be able to withstand thermal distortion resulting from a difference in thermal expansion coefficient between various metals and resin materials. C occurs, which causes problems such as inability to withstand mechanical strength and increase in interlayer connection resistance. Further, since a copper foil pattern is not seen on the lower surface of the insulating substrate 51, a form of interlayer connection such as via-on-via or pad-on-via between multilayer substrates is not assumed and can be obtained. Can not.

特開2001−326465号公報JP 2001-326465 A 特開2003−46244号公報JP 2003-46244 A 特開2005−45187号公報JP 2005-45187 A 特開平8−307058号公報JP-A-8-307058

本発明は、前記従来の問題点を解決するものであり、特に、高信頼性の層間導電ビアを有する回路配線基板及びその製造方法を提供することを目的とする。   The present invention solves the above-mentioned conventional problems, and in particular, an object thereof is to provide a circuit wiring board having a highly reliable interlayer conductive via and a manufacturing method thereof.

請求項1に記載の本発明の回路配線基板は、板面を貫通する開口部が形成された絶縁基板と、前記開口部内に充填され前記板面に沿って平坦化された両端面を有する金属粒単体からなる層間導電ビアと、前記絶縁基板の両面にそれぞれ設けられ前記層間導電ビアの両端面にそれぞれ接合されたパッド部を有する第1及び第2配線金属層とを備え、前記金属粒単体は加熱により前記各配線金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記第1配線金属層のパッド部は前記層間導電ビアの一端面に加熱により合金接合され、前記第2配線金属層のパッド部は前記導電ビアの他端面に加熱加圧により合金接合されていることを特徴とする。   According to a first aspect of the present invention, there is provided a circuit wiring board according to the present invention, comprising: an insulating substrate having an opening penetrating a plate surface; and a metal having both end surfaces filled in the opening and flattened along the plate surface An interlayer conductive via made of a single grain; and first and second wiring metal layers having pad portions respectively provided on both sides of the insulating substrate and bonded to both end faces of the interlayer conductive via; Is made of a material that diffuses to the surface of each wiring metal layer by heating to form an alloy joint and is flattened by pressurization, and the pad portion of the first wiring metal layer is alloyed to one end surface of the interlayer conductive via by heating. The pad part of the second wiring metal layer is bonded to the other end face of the conductive via by alloying by heating and pressing.

請求項2に記載の本発明は、請求項1に記載の回路配線基板において、前記絶縁基板は熱可塑性樹脂からなることを特徴とする。   According to a second aspect of the present invention, in the circuit wiring board according to the first aspect, the insulating substrate is made of a thermoplastic resin.

請求項3に記載の本発明は、請求項1に記載の回路配線基板において、前記絶縁基板は非熱可塑性樹脂からなり、前記第1配線金属層は前記絶縁基板の一方の面に設けられ、前記第2配線金属層は熱硬化性樹脂接着層を介して前記絶縁基板の他方の面に設けられていることを特徴とする。   According to a third aspect of the present invention, in the circuit wiring board according to the first aspect, the insulating substrate is made of a non-thermoplastic resin, and the first wiring metal layer is provided on one surface of the insulating substrate, The second wiring metal layer is provided on the other surface of the insulating substrate through a thermosetting resin adhesive layer.

請求項4に記載の本発明は、請求項1〜請求項3のうちいずれか1つに記載の回路配線基板において、前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする。   According to a fourth aspect of the present invention, in the circuit wiring board according to any one of the first to third aspects, the first and second wiring metal layers are made of copper, and the single metal particle is It is characterized by being composed of solder grains alone.

請求項5に記載の本発明の回路配線基板の製造方法は、(A)熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、(B)前記第1金属層に設定するパッド部に対応して、前記絶縁基板に開口部を形成することにより前記パッド部の表面を露出させる工程と、(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、(F)金属箔を前記絶縁基板の他方の面に重ねて加熱加圧することによって、前記他方の面に熱圧着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程とを備えていることを特徴とする。   The method for manufacturing a circuit wiring board of the present invention according to claim 5 includes: (A) a step of preparing a single-sided wiring substrate having a first metal layer on one surface of an insulating substrate made of a thermoplastic resin film; B) exposing the surface of the pad portion by forming an opening in the insulating substrate corresponding to the pad portion set in the first metal layer; and (C) the pad portion of the first metal layer. And (D) a material that is diffused to the surface of the first metal layer by heating to form an alloy joint and is flattened by pressurization, and is larger than the volume of the opening. A step of inserting a single metal particle for an interlayer conductive via having a volume into the opening; and (E) a surface of the first metal layer by alloy bonding with a surface of the first metal layer by heating and melting the single metal particle. Convex protruding from the opening due to tension A step of solidifying in a state in which the portion is formed, and (F) a pad portion that is heat-pressed to the other surface and alloy-bonded to the convex portion by heating and pressurizing the metal foil on the other surface of the insulating substrate. And (G) the first metal layer, and a step of forming an interlayer conductive via between the pad portions of the first and second metal layers by pressing and flattening the convex surface portion. Includes a step of forming first and second wiring metal layers by performing circuit patterning on the second metal layer after the step (F) after the step (A) or the step (F). It is characterized by.

請求項6に記載の本発明の回路配線基板の製造方法は、(A)非熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、(B)前記絶縁基板の他方の面に熱硬化性樹脂接着層を設け、前記第1金属層に設定するパッド部に対応して、前記絶縁基板及び熱硬化性樹脂接着層に開口部を形成することにより前記パッド部の表面を露出させる工程と、(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、(F)金属箔を前記熱硬化性樹脂接着層の表面に重ねて加熱加圧することによって、前記熱硬化性樹脂接着層の表面に接着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程とを備えていることを特徴とする。   The method for producing a circuit wiring board of the present invention according to claim 6 includes: (A) preparing a single-sided wiring base material having a first metal layer on one surface of an insulating substrate made of a non-thermoplastic resin film; (B) A thermosetting resin adhesive layer is provided on the other surface of the insulating substrate, and openings are formed in the insulating substrate and the thermosetting resin adhesive layer corresponding to the pad portion set in the first metal layer. And (C) a step of cleaning the exposed surface of the pad portion of the first metal layer, and (D) diffusion to the surface of the first metal layer by heating. And (E) the step of inserting a single metal particle for an interlayer conductive via having a volume larger than the volume of the opening into the opening. By heating and melting the metal particles alone, the first Solidifying the surface of the pad portion of the metal layer with an alloy and forming a convex portion protruding from the opening by surface tension; and (F) overlaying the metal foil on the surface of the thermosetting resin adhesive layer. By applying heat and pressure, a second metal layer having a pad portion bonded to the surface of the thermosetting resin adhesive layer and alloy-bonded to the convex portion is formed, and the convex portion is pressed and flattened to form the first and A step of forming an interlayer conductive via between each pad portion of the second metal layer; and (G) the step of forming the first metal layer after the step (A) or step (F) and the step of forming the second metal layer. And (F) forming a first and second wiring metal layer by performing circuit patterning later.

請求項7に記載の本発明は、請求項5または請求項6に記載の回路配線基板の製造方法において、前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする。   According to a seventh aspect of the present invention, in the method for manufacturing a circuit wiring board according to the fifth or sixth aspect, the first and second wiring metal layers are made of copper, and the single metal particles are solder particles. It consists of a single substance.

本発明によれば、層間導電ビアが、第1、第2配線金属層に対して合金接合可能で加圧により平坦化可能な金属粒単体からなり、その一端面が第1配線金属層のパッド部に加熱により合金接合され、他端面が第2配線金属層のパッド部に加熱加圧により合金接合されているために、ボイド並びに層間接続抵抗値及びそのばらつきを大幅に小さくすることができ、著しく高い信頼性の層間接続を得ることができる。また、層間導電ビア上への電子部品の実装、多層基板間のビア・オン・ビア或いはパッド・オン・ビアなどが可能であり、各配線金属層のファインパターン化も容易に得られる。   According to the present invention, the interlayer conductive via is made of a single metal particle that can be alloy-bonded to the first and second wiring metal layers and can be flattened by pressurization, and one end surface of the metal via is a pad of the first wiring metal layer Because the alloy is joined to the part by heating and the other end surface is joined to the pad part of the second wiring metal layer by heating and pressing, the void and the interlayer connection resistance value and its variation can be greatly reduced. A remarkably reliable interlayer connection can be obtained. In addition, electronic components can be mounted on the interlayer conductive vias, via-on-vias or pad-on-vias between the multilayer substrates, and each wiring metal layer can be easily patterned.

特に、本発明の製造方法によれば、前記層間導電ビアと第1金属層のパッド部とは、そのパッド部を清浄化して加熱することによって簡単かつ確実に良好な合金接合が得られる。また、前記層間導電ビアと第2金属層のパッド部とは、加熱加圧条件下で、前記層間導電ビアの基材料である金属粒単体の凸面部がそのパッド部に突き合わせられるので、第2金属層の基材料である金属箔表面が酸化されていたとしても、その酸化物を突き破りパッド部と簡単かつ確実に良好な合金接合を形成するなどの効果を奏することができる。   In particular, according to the manufacturing method of the present invention, the interlayer conductive via and the pad portion of the first metal layer can be easily and surely and satisfactorily bonded to each other by heating the pad portion after cleaning. In addition, the interlayer conductive via and the pad portion of the second metal layer have a convex surface portion of a single metal particle that is a base material of the interlayer conductive via abutted with the pad portion under heating and pressing conditions. Even if the surface of the metal foil, which is the base material of the metal layer, is oxidized, it is possible to achieve an effect such as easily and surely forming a good alloy bond with the pad portion by breaking through the oxide.

本発明の第1実施形態に係る回路配線基板を示す断面図である。1 is a cross-sectional view showing a circuit wiring board according to a first embodiment of the present invention. 本発明の第1実施形態に係る回路配線基板の製造方法を説明するための図であり、(a)〜(i)はその工程別断面図である。It is a figure for demonstrating the manufacturing method of the circuit wiring board which concerns on 1st Embodiment of this invention, (a)-(i) is sectional drawing according to the process. 本発明の第2実施形態に係る回路配線基板を示す断面図である。It is sectional drawing which shows the circuit wiring board which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る回路配線基板の製造方法を説明するための図であり、(a)〜(i)はその工程別断面図である。It is a figure for demonstrating the manufacturing method of the circuit wiring board which concerns on 2nd Embodiment of this invention, (a)-(i) is sectional drawing according to the process. 従来技術における回路配線基板の一例を示す断面図である。It is sectional drawing which shows an example of the circuit wiring board in a prior art.

以下、本発明の回路配線基板の第1の実施形態について、図1を参照して説明する。例えばフィルム状の熱可塑性樹脂からなる絶縁基板1には、層間接続が予定されている部分に板面を貫通する複数の開口部1a〜1cが形成されている。この開口部は図示した形態に限らず、その数、形状及び形成位置について任意の形態にすることができる。前記絶縁基板1の一方の面(下面)及び他方の面(上面)には、例えば銅箔からなる第1及び第2配線金属層2、3がそれぞれ設けられている。   Hereinafter, a first embodiment of a circuit wiring board of the present invention will be described with reference to FIG. For example, in the insulating substrate 1 made of a film-like thermoplastic resin, a plurality of openings 1a to 1c penetrating the plate surface are formed in a portion where interlayer connection is planned. The opening is not limited to the illustrated form, and any number of shapes, shapes, and formation positions can be used. On one surface (lower surface) and the other surface (upper surface) of the insulating substrate 1, first and second wiring metal layers 2 and 3 made of, for example, copper foil are provided, respectively.

前記第1配線金属層2は、前記各開口部1a〜1cに対応する部分に、複数の第1パッド部2a〜2cを有し、第2配線金属層3は、同様に複数の第2パッド部3a〜3cを有している。また、前記各開口部1a〜1cには、金属粒単体が充填されて層間導電ビア4a〜4cがそれぞれ形成されている。前記金属粒単体は、加熱により前記各配線金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなるものであり、ここでは、銅箔に拡散し易い拡散促進金属成分として例えば錫などを混入したはんだ粒単体の材料が用いられている。   The first wiring metal layer 2 has a plurality of first pad portions 2a to 2c in portions corresponding to the openings 1a to 1c, and the second wiring metal layer 3 similarly has a plurality of second pads. It has parts 3a-3c. Each of the openings 1a to 1c is filled with a single metal particle to form interlayer conductive vias 4a to 4c. The metal particles alone are made of a material that diffuses to the surface of each wiring metal layer by heating to form an alloy bond and is flattened by pressurization, and here, a diffusion promoting metal component that easily diffuses into copper foil For example, a single solder grain material mixed with tin or the like is used.

前記層間導電ビア4a〜4cは絶縁基板1の板面に沿って平坦化された両端面を有し、
前記各導電ビア4a〜4cの一端面は第1配線金属層2の各パッド部2a〜2cに加熱により、それぞれ合金接合され、前記各導電ビア4a〜4cの他端面は前記第2配線金属層3の各パッド部3a〜3cに加熱加圧により、それぞれ合金接合されている。
The interlayer conductive vias 4a to 4c have both end faces flattened along the plate surface of the insulating substrate 1,
One end surface of each of the conductive vias 4a to 4c is alloy-bonded to each of the pad portions 2a to 2c of the first wiring metal layer 2 by heating, and the other end surface of each of the conductive vias 4a to 4c is the second wiring metal layer. Each of the three pad portions 3a to 3c is alloy-bonded by heating and pressing.

また、前記絶縁基板1は、熱可塑性樹脂であるために加熱加圧条件下で接着能力をもっているので、前記層間導電ビア4a〜4cの他端面と前記第2配線金属層3の各パッド部3a〜3cとの加熱加圧の際に各配線金属層に接着される。なお、前記各パッド部は、配線金属層のうち層間導電ビアと電気的に接続する部分を指すものであり、ランド部と称することもできる。   Further, since the insulating substrate 1 is a thermoplastic resin, it has an adhesive ability under heating and pressing conditions, so that the other end surfaces of the interlayer conductive vias 4 a to 4 c and the pad portions 3 a of the second wiring metal layer 3 are used. It adheres to each wiring metal layer at the time of heating and pressurizing with 3c. Each pad portion refers to a portion of the wiring metal layer that is electrically connected to the interlayer conductive via, and can also be referred to as a land portion.

次に、前記第1実施形態に係わる回路配線基板の製造方法について、図2を参照して説明する。図2は、図1における第1、第2パッド部2a、3a及び導電ビア4a及びその近傍の部分を対象にして示しているが、以下に説明するこれらの形成手法は、他の第1、第2パッド部2b/2c、3b/3c及び導電ビア4b/4cにも同時に適用される。   Next, a method for manufacturing the circuit wiring board according to the first embodiment will be described with reference to FIG. FIG. 2 shows the first and second pad portions 2a and 3a and the conductive via 4a in FIG. 1 and the vicinity thereof. However, these forming methods described below are the other first, This is also applied to the second pad portions 2b / 2c, 3b / 3c and the conductive vias 4b / 4c at the same time.

まず、図2(a)に示す工程では、例えば20〜30μmの厚さを有する熱可塑性樹脂からなる絶縁基板1の一方の面(下面)に、例えば10〜12μmの厚さを有する銅箔からなる第1金属層2A(図中一点鎖線で示す)を積層して設けられた片面配線基材(片面CCL)を用意する。ここでは、前記第1金属層2Aに化学エッチング法などによって回路パターニングを施して第1配線金属層2の第1パッド部2aを形成する。   First, in the step shown in FIG. 2A, a copper foil having a thickness of, for example, 10 to 12 μm is applied to one surface (lower surface) of the insulating substrate 1 made of a thermoplastic resin having a thickness of, for example, 20 to 30 μm. A single-sided wiring substrate (single-sided CCL) provided by laminating the first metal layer 2A (shown by a one-dot chain line in the figure) is prepared. Here, the first pad portion 2a of the first wiring metal layer 2 is formed by performing circuit patterning on the first metal layer 2A by a chemical etching method or the like.

また、絶縁基板用の前記熱可塑性樹脂の具体例としては、熱可塑性ポリイミド、液晶ポリマー、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリテトラフロロエチレン(PTFE)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリサルフォン(PSF)、ポリエーテルサルフォン(PES)或いはポリアミドイミド(PAI)などがある。   Specific examples of the thermoplastic resin for the insulating substrate include thermoplastic polyimide, liquid crystal polymer, polyphenylene sulfide (PPS), polyetheretherketone (PEEK), polytetrafluoroethylene (PTFE), polyetherimide (PEI). ), Polyarylate (PAR), polysulfone (PSF), polyethersulfone (PES), and polyamideimide (PAI).

図2(b)の工程では、絶縁基板1の他方の面(上面)に例えばポリイミド樹脂フィルムなどからなるマスク層5を被覆し、図2(c)の工程では、前記マスク層5及び絶縁基板1の上面側からレーザ加工を施し、第1パッド部2aの内側表面を露出させるように、前記マスク層5及び絶縁基板1を貫通する開口部1aを形成する。   2B, the other surface (upper surface) of the insulating substrate 1 is covered with a mask layer 5 made of, for example, a polyimide resin film. In the step of FIG. 2C, the mask layer 5 and the insulating substrate are covered. Laser processing is performed from the upper surface side of 1 to form an opening 1a penetrating the mask layer 5 and the insulating substrate 1 so as to expose the inner surface of the first pad portion 2a.

前記開口部1aの形状は上面側が径大で下面側が径小となるような例えば100μmの最大径を有する逆円錐形となっている。この逆円錐形はレーザビームの先端部強度分布がトップハットもしくはガウシアン分布を示すことを利用して得られている。勿論、前記開口部1aの形状は直円筒形とすることもできる。   The shape of the opening 1a is an inverted conical shape having a maximum diameter of, for example, 100 μm so that the upper surface side has a large diameter and the lower surface side has a small diameter. This inverted conical shape is obtained by utilizing the fact that the intensity distribution at the tip of the laser beam exhibits a top hat or Gaussian distribution. Of course, the shape of the opening 1a may be a right cylindrical shape.

図2(d)の工程では、前記第1パッド部2aの露出表面の自然酸化物を除去し清浄化処理するために、フラックスFを例えばスキージSを用いてスキージング印刷することによって、開口部1aの底部にて、第1パッド部2aの露出表面に塗布或いは被着する。   In the process of FIG. 2D, the flux F is squeezed and printed using, for example, a squeegee S in order to remove and clean the native oxide on the exposed surface of the first pad portion 2a. It is applied or adhered to the exposed surface of the first pad portion 2a at the bottom of 1a.

そして、図2(e)に示すように、前記絶縁基板1の厚さ寸法よりも大きな直径の寸法を有する球体状の金属粒単体4Aを、前記開口部1a内に挿入し前記フラックスF上に重ねる。この金属粒単体4Aの挿入は、スキージング印刷技術或いはパッド配列パターンに対応した升目を有するガイド板を用いて各開口部に落とし込むことによって行うことができる。前記金属粒単体4Aは、銅箔に拡散し易い金属成分を混入した前述のようなはんだ粒単体の材料(はんだボール)からなっていて、前記絶縁基板1の厚さ範囲における前記開口部1aの容積よりも大きな体積を有する。   Then, as shown in FIG. 2E, a spherical metal particle 4A having a diameter larger than the thickness of the insulating substrate 1 is inserted into the opening 1a and placed on the flux F. Overlapping. This single metal particle 4A can be inserted by dropping into each opening using a squeezing printing technique or a guide plate having a mesh corresponding to the pad array pattern. The single metal particle 4A is made of the material of a single solder particle (solder ball) mixed with a metal component that easily diffuses into the copper foil, and the opening 1a in the thickness range of the insulating substrate 1 is formed. Have a volume greater than the volume.

次に、前記マスク層5を絶縁基板1表面から除去する。前記マスク層5は、前記開口部1a形成工程、表面清浄化工程及び金属粒単体4Aの挿入工程を通じて、絶縁基板1の表面汚染を防止するために用いられている。一方、前記フラックスFの供給は、スプレーやディスペンサなどの他の方法を採用することができる。もし、例えばディスペンサによって、前記各開口部にフラックスFを選択的かつ局所的に供給する方法を採用すれば、前記マスク層5の形成を省略することも可能である。   Next, the mask layer 5 is removed from the surface of the insulating substrate 1. The mask layer 5 is used to prevent surface contamination of the insulating substrate 1 through the opening 1a forming process, the surface cleaning process, and the metal grain simple substance 4A insertion process. On the other hand, the supply of the flux F can employ other methods such as spraying or dispenser. If a method of selectively and locally supplying the flux F to each opening by using a dispenser, for example, the formation of the mask layer 5 can be omitted.

その後、図2(f)の工程では、例えば260℃の温度で前記金属粒単体4Aを加熱溶融して溶融金属4A1を形成する。前記溶融金属4A1は、その底面側において、フラックスFによって酸化物を除去して清浄化された第1パッド部2aの内側表面との界面に拡散して合金接合を形成し低抵抗性或いは高導電性の電気的接続がなされる。   Thereafter, in the step of FIG. 2F, the molten metal 4A1 is formed by heating and melting the single metal particle 4A at a temperature of 260 ° C., for example. The molten metal 4A1 diffuses to the interface with the inner surface of the first pad portion 2a cleaned by removing the oxide with the flux F on the bottom surface side to form an alloy bond, and has low resistance or high conductivity. Sexual electrical connection is made.

また、前記溶融金属4A1は、その溶融中に上面側において、表面張力により絶縁基板1の上面よりも高く前記開口部から突出した球面状の凸面部を形成し、その後の冷却固化工程において、その形状を保った状態で固化される。   Further, the molten metal 4A1 forms a spherical convex surface portion protruding from the opening portion higher than the upper surface of the insulating substrate 1 due to surface tension on the upper surface side during the melting, and in the subsequent cooling and solidifying step, It is solidified while maintaining its shape.

図2(g)の工程では、第2配線金属層用の例えば10〜12μmの厚さを有する銅箔からなる第2金属層3Aが、前記絶縁基板1及び固化後の溶融金属4A1の上面に亘って配置され、図2(h)の工程では、例えば加熱温度260℃、圧力1〜5Mpaの条件下で10〜30分間、前記絶縁基板1、第1配線層2及び第2金属層3Aの積層体を上下両側から挟む方向にて加熱加圧する。   In the step of FIG. 2G, the second metal layer 3A made of a copper foil having a thickness of, for example, 10 to 12 μm for the second wiring metal layer is formed on the upper surface of the insulating substrate 1 and the solidified molten metal 4A1. In the process of FIG. 2H, for example, the insulating substrate 1, the first wiring layer 2 and the second metal layer 3A are formed for 10 to 30 minutes under the conditions of a heating temperature of 260 ° C. and a pressure of 1 to 5 Mpa. Heating and pressing is performed in a direction in which the laminate is sandwiched from both the upper and lower sides.

このとき、前記第2金属層3Aに熱圧着された固化後の溶融金属4A1の凸面部は、第2金属層3Aの第2パッド部3aに突き合わせられるので、第2金属層3Aの基材料である金属箔表面が酸化されていたとしても、その酸化物を突き破りパッド部と簡単かつ確実に良好な合金接合を形成すると共に押圧平坦化される。   At this time, since the convex surface portion of the solidified molten metal 4A1 that is thermocompression bonded to the second metal layer 3A is abutted against the second pad portion 3a of the second metal layer 3A, the base material of the second metal layer 3A is used. Even if the surface of a certain metal foil is oxidized, the oxide is pierced and a good alloy joint is easily and reliably formed with the pad portion and is flattened by pressing.

このようにして、前記第1、第2パッド部2a、3a相互間に層間導電ビア4aが形成され、第1、第2配線金属層2、3は、前記絶縁基板1の両面に、その熱可塑性樹脂の特性により接着固定される。   Thus, an interlayer conductive via 4a is formed between the first and second pad portions 2a and 3a, and the first and second wiring metal layers 2 and 3 are formed on both surfaces of the insulating substrate 1 with their heat. Bonded and fixed according to the characteristics of the plastic resin.

図2(i)の工程では、前記第2金属層3Aに回路パターニングを施して第2配線金属層3(図1参照)並びに第2パッド部3aを形成する。また、第1金属層2Aに対する第1配線金属層2aの形成は、前述のように図2(a)の工程において行ってもよいが、図2(i)の工程において行っても本発明の本質を左右するものではない。   In the step of FIG. 2I, circuit patterning is performed on the second metal layer 3A to form the second wiring metal layer 3 (see FIG. 1) and the second pad portion 3a. Further, the formation of the first wiring metal layer 2a with respect to the first metal layer 2A may be performed in the step of FIG. 2A as described above. However, even if it is performed in the step of FIG. It does not affect the essence.

ところで、加熱加圧工程を示す図2(h)には、開口部1aの形状がその前後の工程と同一形状で表してあるが、前記開口部1aは、実際には、前記固化した溶融金属4A1が押し潰される際に、その直径を拡大する方向に膨らまされる。この膨らみは余り大きくない方がよいので、前記金属粒単体4Aの体積は、例えば図2(f)において符号6で示すように、前記溶融金属4A1が開口部1aの全容積を満たさず、その凸面部と絶縁基板1との間に隙間を作り、凸面部の先端部分が押し潰される際に、前記隙間6を相殺する程度の体積で設計しておくとよい。   Incidentally, in FIG. 2 (h) showing the heating and pressurizing step, the shape of the opening 1a is shown in the same shape as the steps before and after that, but the opening 1a is actually the solidified molten metal. When 4A1 is crushed, it is inflated in the direction of expanding its diameter. Since it is better that this bulge is not so large, the volume of the single metal particle 4A is such that the molten metal 4A1 does not fill the entire volume of the opening 1a, as indicated by reference numeral 6 in FIG. It is preferable to create a gap between the convex portion and the insulating substrate 1 and design the volume so as to cancel the gap 6 when the tip portion of the convex portion is crushed.

なお、開口部1aが逆円錐形である方が、前記金属粒単体4Aの球体の下半分の面が開口部1aの錐面と近接し隙間が少ないので、球体の上半分の突出量を重点的に見極めればよいので、直円筒形の場合よりも、開口部1aの容積に対する金属粒単体4Aの体積設定が容易である。   When the opening 1a is an inverted cone, the lower half surface of the sphere of the single metal particle 4A is close to the conical surface of the opening 1a and there are few gaps. Therefore, it is easier to set the volume of the single metal particle 4A with respect to the volume of the opening 1a than in the case of the right cylindrical shape.

前記第1実施形態に係わる回路配線基板及び製造方法によれば、前記層間導電ビアと第1金属層のパッド部とは、そのパッド部を清浄化して加熱することによって簡単かつ確実に良好な合金接合が得られる。また、前記層間導電ビアと第2金属層のパッド部とは、加熱加圧条件下で、前記層間導電ビアの基材料である金属粒単体の凸面部がそのパッド部に突き合わせられるので、簡単かつ確実に良好な合金接合が得られる。   According to the circuit wiring board and the manufacturing method according to the first embodiment, the interlayer conductive via and the pad portion of the first metal layer can be easily and reliably a good alloy by cleaning and heating the pad portion. Bonding is obtained. Further, the interlayer conductive via and the pad portion of the second metal layer are easily and easily configured because the convex surface portion of the single metal particle that is the base material of the interlayer conductive via is abutted against the pad portion under heating and pressing conditions. A good alloy joint can be surely obtained.

従って、ボイド並びに層間接続抵抗値及びそのばらつきが著しく低減され、高い信頼性の層間接続を得ることができる。また、層間導電ビア上への電子部品の実装、多層基板間のビア・オン・ビア或いはパッド・オン・ビアなどが可能であり、各配線金属層がめっきを用いないで形成されるので層厚を薄くできてファインパターン化も容易に得られる。   Therefore, voids and interlayer connection resistance values and variations thereof are significantly reduced, and a highly reliable interlayer connection can be obtained. In addition, it is possible to mount electronic components on interlayer conductive vias, via-on-vias or pad-on-vias between multi-layer boards, etc., and each wiring metal layer is formed without plating, so the layer thickness Can be made thin and fine patterns can be easily obtained.

次に、本発明の第2実施形態に係わる回路配線基板及びその製造方法について、図3、図4順次参照して説明する。前記第2実施形態は多くの点で第1実施形態と共通するので、第1実施形態と同一部分及び構成については、同一符号を付して、その詳細な説明を省略する場合がある。   Next, a circuit wiring board and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. Since the second embodiment is common to the first embodiment in many respects, the same parts and configurations as those of the first embodiment are denoted by the same reference numerals, and detailed description thereof may be omitted.

図3に示された回路配線基板においては、非熱可塑性樹脂フィルム(例えばデュポン社製のカプトンと称されるポリイミド樹脂フィルム)からなる絶縁基板10の一方の面(下面)に銅箔からなる第1配線金属層2が設けられ、他方の面に例えばエポキシ系の熱硬化性樹脂接着層11が接着されている。   In the circuit wiring board shown in FIG. 3, the first surface (lower surface) of the insulating substrate 10 made of a non-thermoplastic resin film (for example, a polyimide resin film called Kapton manufactured by DuPont) is made of copper foil. One wiring metal layer 2 is provided, and, for example, an epoxy thermosetting resin adhesive layer 11 is bonded to the other surface.

重なり合う前記絶縁基板10及び熱硬化性樹脂接着層11にはこれらを貫通する複数の開口部1a〜1cが形成され、前記絶縁基板10の下面及び熱硬化性樹脂接着層11の上面には、銅箔からなる第1、第2配線金属層2、3がそれぞれ設けられている。また、前記第1配線金属層2は複数の第1パッド部2a〜2cを有し、第2配線金属層3は複数の第2パッド部3a〜3cを有している。   The overlapping insulating substrate 10 and thermosetting resin adhesive layer 11 are formed with a plurality of openings 1a to 1c penetrating therethrough, and the lower surface of the insulating substrate 10 and the upper surface of the thermosetting resin adhesive layer 11 are formed of copper. First and second wiring metal layers 2 and 3 made of foil are provided, respectively. The first wiring metal layer 2 has a plurality of first pad portions 2a to 2c, and the second wiring metal layer 3 has a plurality of second pad portions 3a to 3c.

前記各開口部1a〜1cに充填された金属粒単体を基材料とする層間導電ビア4a〜4cは絶縁基板10の板面に沿って平坦化された両端面を有し、前記各導電ビア4a〜4cの一端面は第1配線金属層2の各パッド部2a〜2cに加熱により合金接合され、前記各導電ビア4a〜4cの他端面は前記第2配線金属層3の各パッド部3a〜3cに加熱加圧により合金接合されている。   Interlayer conductive vias 4a-4c based on single metal grains filled in the openings 1a-1c have both end surfaces flattened along the plate surface of the insulating substrate 10, and each conductive via 4a One end surface of each of the first wiring metal layers 2 is alloy-bonded to each other by heating, and the other end surfaces of the respective conductive vias 4a to 4c are connected to the respective pad portions 3a of the second wiring metal layer 3. Alloy bonded to 3c by heat and pressure.

次に、図4を参照して前記回路配線基板の製造方法を説明する。図4は、図3における第1、第2パッド部2a、3a及び導電ビア4a及びその近傍の部分を対象にして示しているが、以下に説明するこれらの形成手法は、他の第1、第2パッド部2b/2c、3b/3c及び導電ビア4b/4cにも同時に適用される。   Next, a method for manufacturing the circuit wiring board will be described with reference to FIG. FIG. 4 shows the first and second pad portions 2a and 3a and the conductive via 4a in FIG. 3 and the vicinity thereof, but these forming methods described below are the other first, This is also applied to the second pad portions 2b / 2c, 3b / 3c and the conductive vias 4b / 4c at the same time.

まず、図4(a)に示す工程では、例えばカプトンのような非熱可塑性樹脂フィルムからなる絶縁基板10の一方の面(下面)に、例えば10〜12μmの厚さを有する銅箔からなる第1金属層2Aを積層して設けられた片面配線基材(片面CCL)を用意し、絶縁基板10の他方の面(上面)に、例えばエポキシ系の熱硬化性樹脂接着フィルムからなる熱硬化性樹脂接着層11を接着する。   First, in the process shown in FIG. 4A, the first surface (lower surface) of the insulating substrate 10 made of a non-thermoplastic resin film such as Kapton is formed with a copper foil having a thickness of 10 to 12 μm, for example. A single-sided wiring substrate (single-sided CCL) provided by laminating one metal layer 2A is prepared, and the other surface (upper surface) of the insulating substrate 10 is made of, for example, a thermosetting resin made of an epoxy-based thermosetting resin adhesive film. The resin adhesive layer 11 is adhered.

図4(b)の工程では、前記熱硬化性樹脂接着層11の上面にマスク層5を被覆し、図4(c)の工程では、前記マスク層5、熱硬化性樹脂接着層11及び絶縁基板10に、その上面側からレーザ加工を施し、第1金属層2Aの第1パッド部2a(図3参照)に相当する部分の内側表面を露出させるように貫通する開口部1aを形成する。   4B, the upper surface of the thermosetting resin adhesive layer 11 is covered with the mask layer 5, and in the process of FIG. 4C, the mask layer 5, the thermosetting resin adhesive layer 11 and the insulating layer are insulated. Laser processing is performed on the substrate 10 from the upper surface side to form an opening 1a penetrating so as to expose an inner surface of a portion corresponding to the first pad portion 2a (see FIG. 3) of the first metal layer 2A.

図4(d)の工程では、前記第1パッド部2aの露出表面を清浄化処理するために、フラックスFをスキージング印刷し、開口部1aの底部にて、第1パッド部2aの露出表面に被着する。なお、前記フラックスFの供給は、スプレーやディスペンサなどの他の方法を採用することができる。フラックスFを各開口部1aに局所的に供給する方法を採用すれば、前記マスク層5の形成を省略することも可能である。   4D, in order to clean the exposed surface of the first pad portion 2a, the flux F is squeezed and the exposed surface of the first pad portion 2a is formed at the bottom of the opening 1a. Adhere to. The supply of the flux F can employ other methods such as spraying or dispenser. If a method of locally supplying the flux F to each opening 1a is employed, the formation of the mask layer 5 can be omitted.

そして、図4(e)に示すように、重なり合う前記絶縁基板10と樹脂接着層11との合計厚さ寸法よりも大きな直径の寸法を有する球体状の金属粒単体4Aを、前記開口部1a内に挿入し前記フラックスF上に重ねる。前記金属粒単体4Aは、銅箔に拡散し易い金属成分を混入した前述のようなはんだ粒単体の材料からなっていて、前記絶縁基板10及び樹脂接着層11の厚さ範囲における前記開口部1aの容積よりも大きな体積を有する。   Then, as shown in FIG. 4 (e), spherical metal particles 4A having a diameter larger than the total thickness of the insulating substrate 10 and the resin adhesive layer 11 that overlap each other are formed in the opening 1a. And put on the flux F. The single metal particle 4A is made of the material of the single solder particle as described above in which a metal component that is easily diffused into the copper foil is mixed, and the opening 1a in the thickness range of the insulating substrate 10 and the resin adhesive layer 11 is used. Having a volume greater than

次に、図4(f)の工程では、前記マスク層5を除去した後、例えば260℃の温度で前記金属粒単体4Aを加熱溶融して溶融金属粒単体4A1を形成する。前記溶融金属4A1は、その底面側において、フラックスFによって酸化物を除去して清浄化された第1パッド部2aの内側表面との界面に拡散して合金接合を形成し低抵抗性或いは高導電性の電気的接続がなされる。また、前記溶融金属4A1は、その溶融中に上面側において、表面張力により絶縁基板1及び樹脂接着層11の上面よりも高く前記開口部から突出した球面状の凸面部を形成し、その後の冷却固化工程において、その形状を保った状態で固化される。   Next, in the step of FIG. 4F, after the mask layer 5 is removed, the single metal particle 4A is heated and melted at a temperature of 260 ° C., for example, to form a single molten metal particle 4A1. The molten metal 4A1 diffuses to the interface with the inner surface of the first pad portion 2a cleaned by removing the oxide with the flux F on the bottom surface side to form an alloy bond, and has low resistance or high conductivity. Sexual electrical connection is made. Further, during the melting, the molten metal 4A1 forms a spherical convex surface portion protruding from the opening portion higher than the upper surfaces of the insulating substrate 1 and the resin adhesive layer 11 due to surface tension on the upper surface side, and thereafter cooling In the solidification step, the solidification is performed while maintaining the shape.

図4(g)の工程では、第2配線金属層用の例えば10〜12μmの厚さを有する銅箔からなる第2金属層3Aが、前記樹脂接着層11及び溶融金属4A1の上面に亘って配置され、図4(h)の工程では、加熱温度260℃、圧力1〜5MPaの条件下で10〜30分間、前記絶縁基板10、樹脂接着層11、第1金属層2A及び第2金属層3Aの積層体を上下両側から挟むように加熱加圧する。   In the step of FIG. 4G, the second metal layer 3A made of a copper foil having a thickness of, for example, 10 to 12 μm for the second wiring metal layer extends over the upper surfaces of the resin adhesive layer 11 and the molten metal 4A1. In the step of FIG. 4 (h), the insulating substrate 10, the resin adhesive layer 11, the first metal layer 2A, and the second metal layer are heated for 10 to 30 minutes under the conditions of a heating temperature of 260 ° C. and a pressure of 1 to 5 MPa. Heat and pressurize the 3A laminate from above and below.

このとき、前記第2金属層3Aに熱圧着された溶融金属4A1の凸面部は、第2金属層3Aのパッド部に突き合わせられ、合金接合が得られると共に押圧平坦化される。このようにして、前記第1、第2金属層2A、3A相互間に層間導電ビア4aが形成され、第2金属層3Aは、樹脂接着層11の上面に接着固定される。   At this time, the convex portion of the molten metal 4A1 thermocompression bonded to the second metal layer 3A is abutted against the pad portion of the second metal layer 3A, and alloy bonding is obtained and flattened. In this manner, the interlayer conductive via 4a is formed between the first and second metal layers 2A and 3A, and the second metal layer 3A is bonded and fixed to the upper surface of the resin adhesive layer 11.

図4(i)の工程では、前記第1、第2金属層2A、3Aに回路パターニングを施して、層間導電ビア4aの両端面に合金接合された第1、第2パッド部2a、3aを含む第1、第2配線金属層2、3を形成する。なお、第1配線金属層2は図4(a)の工程において第1金属層2Aにパターニングを施して形成しておいてもよい。   In the step of FIG. 4I, the first and second metal layers 2A and 3A are subjected to circuit patterning, and the first and second pad portions 2a and 3a bonded to both end surfaces of the interlayer conductive via 4a are alloyed. Including first and second wiring metal layers 2 and 3 are formed. The first wiring metal layer 2 may be formed by patterning the first metal layer 2A in the step of FIG.

前記第2実施形態に係わる回路配線基板及び製造方法によれば、前記第1実施形態の場合と同様の効果が得られる。そして、前記第1実施形態では、絶縁基板1が熱可塑性樹脂で形成されていて、配線金属層を接着するための接着層を別途用いる必要がないので、使用材料数を削減でき材料コスト及び製造コストの低減並びに回路配線基板を薄形化できるという利点がある。一方前記第2実施形態では、絶縁基板10が非熱可塑性樹脂とされているために、回路配線基板に高めの曲げ剛性が要求される場合には、その要求に応える材料の選択が容易であり、安価な材料選択も可能であるという利点がある。   According to the circuit wiring board and the manufacturing method according to the second embodiment, the same effect as in the first embodiment can be obtained. In the first embodiment, since the insulating substrate 1 is formed of a thermoplastic resin and there is no need to separately use an adhesive layer for bonding the wiring metal layer, the number of materials used can be reduced, and the material cost and manufacturing can be reduced. There is an advantage that the cost can be reduced and the circuit wiring board can be thinned. On the other hand, in the second embodiment, since the insulating substrate 10 is made of a non-thermoplastic resin, when a high bending rigidity is required for the circuit wiring board, it is easy to select a material that meets the requirement. There is an advantage that an inexpensive material can be selected.

なお、前記金属粒単体4Aの材料としては、はんだ粒子或いはボールが最も好ましいが、はんだ層で被覆された銅粒子単体(ボール)を用いたり、或いは配線金属層に対する拡散係数の高い金属成分として錫などを混入した(銅、銀、ビスマス或いはインジウムなどの他の金属粒子(ボール)を用いることもできる。そして、前記各実施形態では、層間導電ビア及びこれに対応する開口部などの各部が複数で説明されているが、本発明は前記各部が単数の場合も含む。   The material of the metal particle simple substance 4A is most preferably solder particles or balls. However, a copper particle simple substance (ball) coated with a solder layer is used, or tin is used as a metal component having a high diffusion coefficient with respect to the wiring metal layer. (Other metal particles (balls) such as copper, silver, bismuth, or indium can also be used. In each of the above embodiments, there are a plurality of portions such as interlayer conductive vias and openings corresponding thereto. However, the present invention includes the case where each of the above-described parts is singular.

1、10 絶縁基板
1a〜1c 開口部
2、3 第1、第2配線金属層
2a〜2c、3a〜3c 第1、第2パッド部
2A、3A 第1、第2金属層
4a〜4c 層間導電ビア
4A 金属粒単体
4A1 溶融金属
5 マスク層
6 隙間
11 熱硬化性樹脂接着層
DESCRIPTION OF SYMBOLS 1, 10 Insulating board | substrate 1a-1c Opening part 2, 3 1st, 2nd wiring metal layer 2a-2c, 3a-3c 1st, 2nd pad part 2A, 3A 1st, 2nd metal layer 4a-4c Interlayer conduction Via 4A Metal grain simple substance 4A1 Molten metal 5 Mask layer 6 Gap 11 Thermosetting resin adhesive layer

Claims (7)

板面を貫通する開口部が形成された絶縁基板と、前記開口部内に充填され前記板面に沿って平坦化された両端面を有する金属粒単体からなる層間導電ビアと、前記絶縁基板の両面にそれぞれ設けられ前記層間導電ビアの両端面にそれぞれ接合されたパッド部を有する第1及び第2配線金属層とを備え、前記金属粒単体は加熱により前記各配線金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記第1配線金属層のパッド部は前記層間導電ビアの一端面に加熱により合金接合され、前記第2配線金属層のパッド部は前記導電ビアの他端面に加熱加圧により合金接合されていることを特徴とする回路配線基板。   An insulating substrate formed with an opening penetrating the plate surface; an interlayer conductive via made of a single metal grain having both end surfaces filled in the opening and flattened along the plate surface; and both surfaces of the insulating substrate Each of the first and second wiring metal layers having pad portions respectively joined to both end faces of the interlayer conductive via, and the metal particles alone diffuse to the surface of each wiring metal layer by heating to form an alloy. The pad portion of the first wiring metal layer is alloy-bonded by heating to one end surface of the interlayer conductive via, and the pad portion of the second wiring metal layer is formed of the material that forms a bond and is flattened by pressurization. A circuit wiring board, wherein the other end surface of the conductive via is alloy-bonded by heating and pressing. 前記絶縁基板は熱可塑性樹脂からなることを特徴とする請求項1に記載の回路配線基板。   The circuit wiring board according to claim 1, wherein the insulating substrate is made of a thermoplastic resin. 前記絶縁基板は非熱可塑性樹脂からなり、前記第1配線金属層は前記絶縁基板の一方の面に設けられ、前記第2配線金属層は熱硬化性樹脂接着層を介して前記絶縁基板の他方の面に設けられていることを特徴とする請求項1に記載の回路配線基板。   The insulating substrate is made of a non-thermoplastic resin, the first wiring metal layer is provided on one surface of the insulating substrate, and the second wiring metal layer is disposed on the other side of the insulating substrate via a thermosetting resin adhesive layer. The circuit wiring board according to claim 1, wherein the circuit wiring board is provided on the surface of the circuit wiring board. 前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする請求項1〜請求項3のうちいずれか1つに記載の回路配線基板。   4. The circuit wiring board according to claim 1, wherein the first and second wiring metal layers are made of copper, and the metal particles are made of solder particles. 5. (A)熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、
(B)前記第1金属層に設定するパッド部に対応して、前記絶縁基板に開口部を形成することにより前記パッド部の表面を露出させる工程と、
(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、
(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、
(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、
(F)金属箔を前記絶縁基板の他方の面に重ねて加熱加圧することによって、前記他方の面に熱圧着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、
(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程と、
を備えていることを特徴とする回路配線基板の製造方法。
(A) preparing a single-sided wiring base material having a first metal layer on one surface of an insulating substrate made of a thermoplastic resin film;
(B) exposing the surface of the pad portion by forming an opening in the insulating substrate corresponding to the pad portion set in the first metal layer;
(C) cleaning the exposed surface of the pad portion of the first metal layer;
(D) A single metal particle for an interlayer conductive via made of a material that diffuses to the surface of the first metal layer by heating to form an alloy bond and is flattened by pressurization, and has a volume larger than the volume of the opening. Inserting into the opening;
(E) by solidifying the single metal particle by heating and solidifying in a state in which a convex surface portion protruding from the opening portion by surface tension is formed by alloy bonding with the surface of the pad portion of the first metal layer;
(F) forming a second metal layer having a pad portion that is thermocompression-bonded to the other surface and alloy-bonded to the convex surface portion by superposing and heating the metal foil on the other surface of the insulating substrate; A step of pressing and flattening the convex surface portion to form an interlayer conductive via between the pad portions of the first and second metal layers;
(G) A circuit pattern is formed on the first metal layer after the step (A) or step (F), and the second metal layer is formed on the first metal layer after the step (F). Forming a layer;
A method for manufacturing a circuit wiring board, comprising:
(A)非熱可塑性樹脂フィルムからなる絶縁基板の一方の面に第1金属層を有する片面配線基材を用意する工程と、
(B)前記絶縁基板の他方の面に熱硬化性樹脂接着層を設け、前記第1金属層に設定するパッド部に対応して、前記絶縁基板及び熱硬化性樹脂接着層に開口部を形成することにより前記パッド部の表面を露出させる工程と、
(C)前記第1金属層のパッド部の露出表面を清浄化処理する工程と、
(D)加熱により前記第1金属層表面に拡散して合金接合を形成し加圧により平坦化される材質からなり、前記開口部の容積よりも大きな体積を有する層間導電ビア用の金属粒単体を前記開口部内に挿入する工程と、
(E)前記金属粒単体を加熱溶融することによって、前記第1金属層のパッド部の表面と合金接合し表面張力により前記開口部から突出する凸面部を形成した状態で固化する工程と、
(F)金属箔を前記熱硬化性樹脂接着層の表面に重ねて加熱加圧することによって、前記熱硬化性樹脂接着層の表面に接着され前記凸面部と合金接合するパッド部を有する第2金属層を形成し、前記凸面部が押圧平坦化されて前記第1及び第2金属層の各パッド部間に層間導電ビアを形成する工程と、
(G)前記第1金属層には前記工程(A)または工程(F)後に、前記第2金属層には前記工程(F)後に回路パターン化を施すことによって、第1及び第2配線金属層を形成する工程と、
を備えていることを特徴とする回路配線基板の製造方法。
(A) preparing a single-sided wiring substrate having a first metal layer on one surface of an insulating substrate made of a non-thermoplastic resin film;
(B) A thermosetting resin adhesive layer is provided on the other surface of the insulating substrate, and openings are formed in the insulating substrate and the thermosetting resin adhesive layer corresponding to the pad portion set in the first metal layer. Exposing the surface of the pad portion by:
(C) cleaning the exposed surface of the pad portion of the first metal layer;
(D) A single metal particle for an interlayer conductive via made of a material that diffuses to the surface of the first metal layer by heating to form an alloy bond and is flattened by pressurization, and has a volume larger than the volume of the opening. Inserting into the opening;
(E) by solidifying the single metal particle by heating and solidifying in a state in which a convex surface portion protruding from the opening portion by surface tension is formed by alloy bonding with the surface of the pad portion of the first metal layer;
(F) A second metal having a pad portion bonded to the surface of the thermosetting resin adhesive layer and alloy-bonded to the convex surface portion by superposing and heating the metal foil on the surface of the thermosetting resin adhesive layer. Forming a layer, and forming the interlayer conductive via between the pad portions of the first and second metal layers by pressing and flattening the convex surface portion;
(G) A circuit pattern is formed on the first metal layer after the step (A) or step (F), and the second metal layer is formed on the first metal layer after the step (F). Forming a layer;
A method for manufacturing a circuit wiring board, comprising:
前記第1及び第2配線金属層は銅からなり、前記金属粒単体は、はんだ粒単体からなることを特徴とする請求項5または請求項6に記載の回路配線基板の製造方法。   7. The method of manufacturing a circuit wiring board according to claim 5, wherein the first and second wiring metal layers are made of copper, and the metal particles are made of solder particles.
JP2009161591A 2009-07-08 2009-07-08 Circuit wiring board, and method of manufacturing the same Pending JP2011018727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009161591A JP2011018727A (en) 2009-07-08 2009-07-08 Circuit wiring board, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009161591A JP2011018727A (en) 2009-07-08 2009-07-08 Circuit wiring board, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011018727A true JP2011018727A (en) 2011-01-27

Family

ID=43596307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009161591A Pending JP2011018727A (en) 2009-07-08 2009-07-08 Circuit wiring board, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011018727A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077497A (en) * 1999-09-01 2001-03-23 Denso Corp Printed board and manufacture thereof
JP2009059814A (en) * 2007-08-30 2009-03-19 Denso Corp Manufacturing method of multilayer printed board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077497A (en) * 1999-09-01 2001-03-23 Denso Corp Printed board and manufacture thereof
JP2009059814A (en) * 2007-08-30 2009-03-19 Denso Corp Manufacturing method of multilayer printed board

Similar Documents

Publication Publication Date Title
JP4992310B2 (en) Manufacturing method of laminated substrate
JP2008034589A (en) Multilayer printed wiring board and manufacturing method thereof
JP2003086949A (en) Method for manufacturing printed substrate and printed substrate formed thereby
JP2009158593A (en) Bump structure and method of manufacturing the same
TWI228026B (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
TWI555451B (en) Circuit board, production method of circuit board, and electronic equipment
JP2009290135A (en) Manufacturing method of printed wiring board, and conductive cement
JP2008016817A (en) Buried pattern substrate and its manufacturing method
JPWO2007069427A1 (en) Electronic component built-in module and manufacturing method thereof
US8794499B2 (en) Method for manufacturing substrate
JP5108253B2 (en) Component mounting module
JP6058321B2 (en) Wiring board manufacturing method
JP2011018728A (en) Laminated wiring board, and method of manufacturing the same
JP2001217548A (en) Method of manufacturing wiring board
JP2012169486A (en) Base material, wiring board, production method of base material and production method of wiring board
JP2011018727A (en) Circuit wiring board, and method of manufacturing the same
JP2007035716A (en) Manufacturing method of printed circuit board
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof
JP5671857B2 (en) Manufacturing method of wiring board with embedded parts
JP2009043833A (en) Manufacturing method of wiring board with hollow hinge
JP5516069B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2004128387A (en) Multilayer substrate and its manufacturing method
JP2007096182A (en) Printed wiring board, its production process, and electronic apparatus incorporating printed wiring board
JP5003528B2 (en) Manufacturing method of electronic component module
JP2007027504A (en) Multilevel wiring board, and method and apparatus for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029