JP5108253B2 - Component mounting module - Google Patents

Component mounting module Download PDF

Info

Publication number
JP5108253B2
JP5108253B2 JP2006129810A JP2006129810A JP5108253B2 JP 5108253 B2 JP5108253 B2 JP 5108253B2 JP 2006129810 A JP2006129810 A JP 2006129810A JP 2006129810 A JP2006129810 A JP 2006129810A JP 5108253 B2 JP5108253 B2 JP 5108253B2
Authority
JP
Japan
Prior art keywords
component
insulating layer
wiring pattern
mounting module
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006129810A
Other languages
Japanese (ja)
Other versions
JP2007305636A (en
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006129810A priority Critical patent/JP5108253B2/en
Publication of JP2007305636A publication Critical patent/JP2007305636A/en
Application granted granted Critical
Publication of JP5108253B2 publication Critical patent/JP5108253B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、部品が実装された配線板である部品実装モジュールに係り、特に、配線板中に内蔵部品を含む部品実装モジュールに関する。   The present invention relates to a component mounting module that is a wiring board on which components are mounted, and more particularly to a component mounting module that includes a built-in component in the wiring board.

従来技術として下記特許文献1に開示されたものがある。同文献図1に示されるその構造によると、電気部品の配線層への電気的接続には半田(または導電性接着剤)が用いられている。その製造方法は、あらかじめ、コアとなる配線板に半田(または導電性接着剤)を用いて電気部品を電気的・機械的に接続する。またこれとは別の絶縁樹脂層に穴あけを行いこの穴に導電性組成物を充填し、先に部品実装したコア板と位置合わせ配置して積層・一体化する。   As a conventional technique, there is one disclosed in Patent Document 1 below. According to the structure shown in FIG. 1 of the same document, solder (or conductive adhesive) is used for electrical connection of the electrical component to the wiring layer. In the manufacturing method, electrical components are electrically and mechanically connected to a wiring board serving as a core in advance using solder (or conductive adhesive). In addition, a hole is formed in another insulating resin layer, and the hole is filled with a conductive composition, aligned and arranged with the core plate on which the component has been previously mounted, and laminated and integrated.

部品実装モジュールでは、この配線板上に別の部品が外部実装されるときや部品実装モジュール自体が別の配線板に実装されるとき(両者、2次実装ともいう)に、内蔵部品の接続信頼性が損なわれないことが重要である。具体的には、例えば、内蔵部品の接続材料として半田が使用される場合、その半田の再溶融による接続不良や短絡が発生しないようにする必要がある。   In component mounting modules, when another component is externally mounted on this wiring board, or when the component mounting module itself is mounted on another wiring board (both are also referred to as secondary mounting), the connection reliability of the built-in components It is important that sex is not impaired. Specifically, for example, when solder is used as a connection material for a built-in component, it is necessary to prevent connection failure or short circuit due to remelting of the solder.

同文献には、このような再溶融を防ぐため融点の高い高温半田を用いることの記述がある(同文献段落0034)。ただし半田の具体的成分は明らかではない。一般的には、高温半田として、Sn−Pb系のPbリッチ材が知られており、Pb−5Sn(融点314℃から310℃)、Pb−10Sn(融点302℃から275℃)の半田があるが、半田づけ温度として300℃以上の高温を必要とする。このような高温では、配線板の絶縁板材料として一般的なエポキシ系の樹脂では耐熱性が不足し適用が困難である。
特開2003−197849号公報
This document describes the use of high-temperature solder having a high melting point in order to prevent such remelting (paragraph 0034 of the document). However, the specific components of solder are not clear. In general, Sn—Pb-based Pb-rich materials are known as high-temperature solders, including Pb-5Sn (melting point: 314 ° C. to 310 ° C.) and Pb-10 Sn (melting point: 302 ° C. to 275 ° C.). However, a high temperature of 300 ° C. or higher is required as the soldering temperature. At such a high temperature, a general epoxy resin as an insulating plate material for a wiring board is insufficient in heat resistance and is difficult to apply.
JP 2003-197849 A

本発明は、部品(内蔵部品を含む)が実装された配線板である部品実装モジュールにおいて、内蔵部品接続用の半田の再溶融による信頼性低下が生じない部品実装モジュールを提供することを目的とする。   An object of the present invention is to provide a component mounting module that is a wiring board on which components (including built-in components) are mounted, and that does not cause a decrease in reliability due to remelting of solder for connecting built-in components. To do.

上記の課題を解決するため、本発明に係る部品実装モジュールは、 第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋め込まれた部品である第1の部品と、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記第1の部品を電気的に接続するための第1のランドを含む内層配線パターンと、前記第1の部品を前記内層配線パターンの前記第1のランドに接続、固定する半田部と、前記第1の絶縁層の、前記第2の絶縁層に対向する側でない外側の面である下面と前記第2の絶縁層の、前記第1の絶縁層に対向する側でない外側の面である上面とで規定される上下面上に設けられた、該上下面上に位置させる部品である第2の部品を電気的に接続するための第2のランドを含む外層配線パターンと、を具備し、前記第2の部品を含む、前記上下面上に位置させた部品のすべてが、半田でない材質の接続部材のみにより前記外層配線パターンに電気的に接続されていることを特徴とする。 In order to solve the above-described problem, a component mounting module according to the present invention includes a first insulating layer, a second insulating layer positioned in a stacked manner with respect to the first insulating layer, and the second insulating layer. A first component which is a component embedded in the layer, and a first component for electrically connecting the first component, which is provided between the first insulating layer and the second insulating layer. An inner layer wiring pattern including one land, a solder portion for connecting and fixing the first component to the first land of the inner layer wiring pattern, and the second insulating layer of the first insulating layer. the lower surface is the outer surface not side opposite to the second insulating layer, provided on the upper and lower surfaces defined by the upper surface as the plane of the outer not side opposed to the first insulating layer, the Includes a second land for electrically connecting a second component which is a component located on the upper and lower surfaces Comprising an outer layer wiring pattern, and the comprises a second component, the all components were located on the top and bottom surfaces, only the connecting member material is not a solder is electrically connected to the outer-layer wiring pattern It is characterized by being.

すなわち、この部品実装モジュールは、内蔵部品となる第1の部品が半田により実装されているが、外層配線パターンへの部品実装はすべて非半田接続である。したがって、第1の部品を接続している半田が再溶融しない外層配線パターンへの部品実装工法が選択され得るので、内蔵部品接続用の半田が再溶融する問題がない。よって内蔵部品接続用の半田の再溶融による信頼性低下の発生を防止できる。   That is, in this component mounting module, the first component which is a built-in component is mounted by soldering, but all component mounting to the outer layer wiring pattern is non-solder connection. Therefore, since a component mounting method to the outer layer wiring pattern in which the solder connecting the first component is not remelted can be selected, there is no problem that the solder for connecting the built-in component is remelted. Therefore, it is possible to prevent a decrease in reliability due to remelting of the solder for connecting the built-in components.

本発明によれば、部品(内蔵部品を含む)が実装された配線板である部品実装モジュールにおいて、内蔵部品接続用の半田の再溶融による信頼性低下を防止できる。   ADVANTAGE OF THE INVENTION According to this invention, in the component mounting module which is a wiring board with which components (a built-in component is included) were mounted, the reliability fall by remelting of the solder for a built-in component connection can be prevented.

本発明の実施態様として、前記接部材が、ボンディングワイヤを備えているかまたはフリップチップ接続を行うための非半田の材質のバンプを備えているかのいずれかである、とすることができる。ボンディングワイヤによる接続およびフリップチップ接続は、非半田接続として多用されている周知の工法である。また、これらの接続では、一般に高くとも200℃以下の適用温度で接続が可能である。200℃以下であれば、一般的な鉛フリー半田であるSn−3Ag−0.5Cuの融点217〜220℃より低くその再溶融が防止できる。 As an embodiment of the present invention, the front Kise' connection member is bitten other are provided with a bonding wire Ya is either provided with a non-solder material of bumps for performing flip chip connection, and to Can do. Bonding wire connection and flip chip connection are well-known methods often used as non-solder connection. In addition, these connections are generally possible at an application temperature of 200 ° C. or less at the highest. If it is 200 degrees C or less, it is lower than melting | fusing point 217-220 degreeC of Sn-3Ag-0.5Cu which is general lead-free solder, and the remelting can be prevented.

また、実施態様として、前記第2の部品のうちの一部が、前記接続部材としてボンディングワイヤと導電性接着剤別個に用いて前記外層配線パターンに電気的に接続されている、とすることができる。導電性接着剤は一般に加熱して硬化させるが、その温度としてやはり200℃以下を選択すれば内蔵部品接続用半田の再溶融が防止できる。導電性接着剤は特に外層配線パターンへの部品実装の場合に、部品の機械的固定を行うとともに部品を電気的に基準電位に固定するための機能材として適している。 Further, as an embodiment, a portion of said second part, as the connecting member, that is electrically connected to the outer-layer wiring pattern by using the bonding wire and the conductive adhesive separately, and can do. In general, the conductive adhesive is cured by heating. However, if the temperature is selected to be 200 ° C. or lower, remelting of the solder for connecting the built-in component can be prevented. The conductive adhesive is suitable as a functional material for mechanically fixing a component and electrically fixing the component to a reference potential, particularly when mounting the component on an outer layer wiring pattern.

また、実施態様として、前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、とすることができる。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層の積層方向一部を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。   Further, as an embodiment, the second insulating layer is a laminate of at least two insulating layers, a second inner layer wiring pattern provided between the at least two insulating layers, and the second A portion of the insulating layer passing through a portion in the stacking direction, sandwiched between the surface of the inner layer wiring pattern and the surface of the second inner layer wiring pattern, and made of a conductive composition and coincides with the stacking direction. An interlayer connection body having a shaft and a shape whose diameter is changed in the direction of the shaft. This interlayer connection body is an example of an interlayer connection body that penetrates a part in the stacking direction of the second insulating layer in which the first component is embedded. For example, conductive bumps formed by screen printing of a conductive composition Is an interlayer connection body derived from

また、実施態様として、前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体とをさらに具備する、としてもよい。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層の積層方向一部を貫通する層間接続体の別の例であり、例えば金属板をエッチングすることにより形成された導体バンプを由来とする層間接続体である。   Further, as an embodiment, the second insulating layer is a laminate of at least two insulating layers, a second inner layer wiring pattern provided between the at least two insulating layers, and the second A portion of the insulating layer passing through a part of the layer in the stacking direction and sandwiched between the surface of the inner layer wiring pattern and the surface of the second inner layer wiring pattern, and is made of metal and has an axis that coincides with the layering direction. And an interlayer connection body having a shape whose diameter changes in the direction of the axis. This interlayer connection body is another example of an interlayer connection body that penetrates a part in the stacking direction of the second insulating layer in which the first component is embedded. For example, a conductor bump formed by etching a metal plate Is an interlayer connection body derived from

また、実施態様として、前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備する、とすることができる。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層とは別の第1の絶縁層を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。 As an embodiment, the outer layer wiring pattern is provided at least on the lower surface, which is on the first insulating layer, and penetrates the first insulating layer to face the inner layer wiring pattern and the lower surface. it is sandwiched between the surface of the outer-layer wiring pattern of the upper, and a conductive composition, and interlayer connection diameter direction of the shaft having an axis that coincides with the stacking direction has a shape has changed And further comprising a body. This interlayer connection body is an example of an interlayer connection body that penetrates a first insulating layer different from the second insulating layer in which the first component is embedded, and is formed, for example, by screen printing of a conductive composition. It is an interlayer connection body derived from the conductive bump.

また、実施態様として、前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備する、としてもよい。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層とは別の第1の絶縁層を貫通する層間接続体の別の例であり、例えば金属板をエッチングすることにより形成された導体バンプを由来とする層間接続体である。 As an embodiment, the outer layer wiring pattern is provided at least on the lower surface, which is on the first insulating layer, and penetrates the first insulating layer to face the inner layer wiring pattern and the lower surface. An interlayer connector that is sandwiched between the surface of the outer wiring pattern and is made of metal and has an axis that coincides with the stacking direction and has a diameter that changes in the direction of the axis; It may be provided. This interlayer connection body is another example of an interlayer connection body that penetrates the first insulating layer different from the second insulating layer in which the first component is embedded, and is formed, for example, by etching a metal plate It is an interlayer connection body derived from the conductive bump.

また、実施態様として、前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備する、としてもよい。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層とは別の第1の絶縁層を貫通する層間接続体のさらに別の例であり、例えば第1の絶縁層を貫通する穴に導電性組成物を充填して形成される層間接続体である。 As an embodiment, the outer layer wiring pattern is provided at least on the lower surface, which is on the first insulating layer, and penetrates the first insulating layer to face the inner layer wiring pattern and the lower surface. An interlayer connection that is sandwiched between the upper wiring pattern surface and is made of a conductive composition and has a shape that does not change in the direction of the axis, having an axis that coincides with the lamination direction. The body may be further provided. This interlayer connection body is still another example of the interlayer connection body that penetrates the first insulating layer different from the second insulating layer in which the first component is embedded, and for example, penetrates the first insulating layer. It is an interlayer connection body formed by filling a hole to be filled with a conductive composition.

また、実施態様として、前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、前記第1の絶縁層を貫通して前記配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備する、としてもよい。この層間接続体は、第1の部品を埋め込んでいる第2の絶縁層とは別の第1の絶縁層を貫通する層間接続体のさらに別の例であり、例えば金属めっきにより形成された導体バンプを由来とする層間接続体である。 Further, as an embodiment, the outer layer wiring pattern is provided at least on the lower surface on the first insulating layer, and penetrates the first insulating layer to form the surface of the wiring pattern and the lower surface. An interlayer connection body sandwiched between the outer layer wiring pattern and made of metal and having an axis that coincides with the laminating direction and having a shape in which the diameter does not change in the axis direction. You may do it. This interlayer connection body is still another example of the interlayer connection body that penetrates the first insulating layer different from the second insulating layer in which the first component is embedded, for example, a conductor formed by metal plating. This is an interlayer connection body derived from a bump.

また、実施態様として、前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、表出している、とすることができる。部品実装モジュールの配線板部分として厚みをできるだけ抑えた構成である。   As an embodiment, the surface of the first component on the side opposite to the side of the first component where the first component is connected to the inner layer wiring pattern by the solder portion is exposed. , And can be. It is the structure which suppressed thickness as much as possible as the wiring board part of a component mounting module.

また、実施態様として、前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、前記第2の絶縁層により隠されている、とすることができる。内蔵部品(第1の部品)を内部に完全に閉じ込めた構成である。   As an embodiment, the surface of the first component on the side opposite to the side of the first component where the first component is connected to the inner layer wiring pattern by the solder portion is the second portion. It may be hidden by an insulating layer. The built-in component (first component) is completely confined inside.

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品実装モジュールの構成を模式的に示す断面図である。図1に示すように、この部品実装モジュールは、絶縁層11(第1の絶縁層)、同12、同13、同14、同15(12、13、14、15で第2の絶縁層)、保護膜16、17、配線層21(外層配線パターン)、同22(内層配線パターン)、同23(第2の内層配線パターン)、同24(配線パターン)、同25(配線パターン)、同26(外層配線パターン)(=合計6層)、層間接続体31、同32、同34、同35、スルーホール導電体33、チップ部品41(第1の部品)、半田部42、ボンディングワイヤ接続対応のチップ部品51(第2の部品)、非導電性接着剤52、ボンディングワイヤ53(接続部材)、モールド樹脂(またはポッティング樹脂)54を有する。   Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration of a component mounting module according to an embodiment of the present invention. As shown in FIG. 1, this component mounting module includes an insulating layer 11 (first insulating layer), 12, 12, 13, 14 (second insulating layer at 12, 13, 14, 15). , Protective films 16 and 17, wiring layer 21 (outer layer wiring pattern), 22 (inner layer wiring pattern), 23 (second inner layer wiring pattern), 24 (wiring pattern), 25 (wiring pattern), 26 (outer layer wiring pattern) (= 6 layers in total), interlayer connector 31, 32, 34, 35, through-hole conductor 33, chip component 41 (first component), solder part 42, bonding wire connection Corresponding chip component 51 (second component), non-conductive adhesive 52, bonding wire 53 (connection member), and mold resin (or potting resin) 54 are provided.

チップ部品41は、ここでは例えばチップコンデンサであり、その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子(電極)を有し、その下側が配線層22による内蔵部品実装用ランドに対向位置している。チップ部品41の端子と実装用ランドとは半田部42により電気的・機械的に接続されている。半田部42は、例えば鉛フリー半田(Sn−3Ag−0.5Cu:融点210℃〜217℃程度)である。   Here, the chip component 41 is, for example, a chip capacitor, and its planar size is, for example, 0.6 mm × 0.3 mm. Terminals (electrodes) are provided at both ends, and the lower side thereof is opposed to a land for mounting a built-in component by the wiring layer 22. The terminals of the chip component 41 and the mounting lands are electrically and mechanically connected by the solder portion 42. The solder part 42 is, for example, lead-free solder (Sn-3Ag-0.5Cu: melting point 210 ° C. to 217 ° C.).

配線層21、26はそれぞれ外層の配線層であり、これとは別の配線層22、23、24、25はそれぞれ内層の配線層である。順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔をパターン形成したものである。   The wiring layers 21 and 26 are outer wiring layers, and the wiring layers 22, 23, 24 and 25 different from the wiring layers are inner wiring layers. In order, the insulating layer 11 is between the wiring layer 21 and the wiring layer 22, the insulating layer 12 is between the wiring layer 22 and the wiring layer 23, and the insulating layer 13 is between the wiring layer 23 and the wiring layer 24. The insulating layer 14 is located between the wiring layer 25 and the wiring layer 25, and the insulating layer 15 is located between the wiring layer 25 and the wiring layer 26, and the wiring layers 21 to 26 are separated from each other. Each of the wiring layers 21 to 26 is formed by patterning, for example, a metal (copper) foil having a thickness of 18 μm.

なお、内層の配線層22〜25は、絶縁層12または絶縁層14の側に沈み込んで位置し、絶縁層11、13、15の側に配線層の沈み込みはない。これは製造工程に依拠してこのようになっており、配線層22、25については製造工程の違いでまた別の沈み込みの位置となる場合がある(後述する)。   The inner wiring layers 22 to 25 are positioned so as to sink into the insulating layer 12 or the insulating layer 14 side, and there is no sinking of the wiring layer into the insulating layers 11, 13, and 15. This is based on the manufacturing process, and the wiring layers 22 and 25 may be in different subsidence positions due to differences in the manufacturing process (described later).

各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵されたチップ部品41に相当する位置部分が開口部となっており、チップ部品41を内蔵するための空間を提供する。絶縁層12、14は、内蔵されたチップ部品41のための絶縁層13の上記開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。   Each of the insulating layers 11 to 15 is a rigid material made of, for example, a glass epoxy resin, each having a thickness of 100 μm, for example, only the insulating layer 13 has a thickness of, for example, 300 μm, excluding the insulating layer 13. In particular, the insulating layer 13 has an opening at a position corresponding to the built-in chip component 41, and provides a space for incorporating the chip component 41. The insulating layers 12 and 14 are deformed so as to fill the opening of the insulating layer 13 for the built-in chip component 41 and the space inside the through-hole conductor 33 of the insulating layer 13 and become voids inside. There is no space.

配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体5により導通し得る。 The wiring layer 21 and the wiring layer 22 can be conducted by an interlayer connector 31 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 11. Similarly, the wiring layer 22 and the wiring layer 23 can be conducted by an interlayer connector 32 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 12. The wiring layer 23 and the wiring layer 24 can be conducted by a through-hole conductor 33 provided through the insulating layer 13. The wiring layer 24 and the wiring layer 25 can be conducted by an interlayer connector 34 that is sandwiched between the surfaces of these patterns and penetrates the insulating layer 14. The wiring layer 25 and the wiring layer 26 may be conducted by the interlayer connectors 35 penetrating the sandwiched by and insulating layer 15 between the surfaces of the patterns.

層間接続体31、32、34、35は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。   The interlayer connectors 31, 32, 34, and 35 are derived from conductive bumps formed by screen printing of a conductive composition, respectively, and depend on the manufacturing process in the axial direction (shown in FIG. 1). The diameter changes in the upper and lower stacking directions). The diameter is, for example, 200 μm on the thick side.

外層配線層21、26が設けられた絶縁層11、15上には、これらの配線層21、26の露出を防止する目的で保護膜16、17がそれぞれ形成されている。保護膜16、17は一般的にはソルダーレジスト同様の材質のものでよい。厚さはそれぞれ例えば20μmである。   On the insulating layers 11 and 15 provided with the outer wiring layers 21 and 26, protective films 16 and 17 are respectively formed for the purpose of preventing the wiring layers 21 and 26 from being exposed. The protective films 16 and 17 may generally be made of the same material as the solder resist. Each thickness is, for example, 20 μm.

外層配線層26が設けられた絶縁層15上には、ボンディングワイヤ接続対応のチップ部品51が実装されている。チップ部品51の外層配線層26への電気的接続のため、外層配線層26にはランドが形成されており、図示するように保護膜17はこのランドを避けて形成されている。外層配線層26のランドとチップ部品51の端子(電極)とは、例えば金(Au)の材質のボンディングワイヤ53で電気的接続される。また、チップ部品51を機械的に固定するため保護膜17とチップ51との間は非導電性接着剤52が適用されている。   On the insulating layer 15 provided with the outer wiring layer 26, a chip component 51 corresponding to bonding wire connection is mounted. For electrical connection of the chip component 51 to the outer wiring layer 26, lands are formed in the outer wiring layer 26, and as shown in the drawing, the protective film 17 is formed avoiding the lands. The land of the outer wiring layer 26 and the terminal (electrode) of the chip component 51 are electrically connected by a bonding wire 53 made of, for example, gold (Au). A non-conductive adhesive 52 is applied between the protective film 17 and the chip 51 to mechanically fix the chip component 51.

モールド樹脂54は、チップ部品51、ボンディングワイヤ53、外層配線層26のランドを外部環境から物理的、化学的に保護するためこれらを覆うように島状に形成されている。モールド樹脂54は一般的には例えばトランスファーモールドにより形成できるが、これに代えて、液状またはペースト状の樹脂を滴下して硬化させたポッティング樹脂であってもよい。なお、対環境性の仕様が厳しくないなど、アプリケーションによっては、モールド樹脂54(またはポッティング樹脂)のない態様もあり得る。   The mold resin 54 is formed in an island shape so as to cover the chip component 51, the bonding wire 53, and the land of the outer wiring layer 26 in order to physically and chemically protect the lands of the outer layer wiring layer 26 from the external environment. The mold resin 54 can be generally formed by, for example, transfer molding, but instead, a potting resin obtained by dripping and curing a liquid or paste-like resin may be used. Depending on the application, there may be an aspect without the mold resin 54 (or potting resin), such as the specification of environmental resistance is not strict.

チップ部品51としては、より具体的には、ボンディングワイヤ接続対応のコンデンサや抵抗、あるいはボンディングパッドを有している半導体チップ(ベアチップ)などの電子部品を挙げることができる。また、当然ながらチップ部品51の実装は、外層配線層21が設けられた絶縁層11上の側であってもよく、または両側に実装する形態とすることもできる。さらにチップ部品51の数に制限もない。   More specifically, the chip component 51 may be an electronic component such as a semiconductor chip (bare chip) having a bonding wire connection-compatible capacitor or resistor, or a bonding pad. Needless to say, the chip component 51 may be mounted on the insulating layer 11 provided with the outer wiring layer 21 or may be mounted on both sides. Further, there is no limit on the number of chip parts 51.

以上説明の部品実装モジュールは、外層配線層26(21)が設けられた絶縁層15(11)上にチップ部品51がボンディングワイヤにより接続、実装されていることにより、内蔵のチップ部品41を固定している半田部42は、チップ部品51の実装時に再溶融することはない。これは、ワイヤボンディング工程の適用温度は例えば150℃程度であり、半田部42の材料の融点より相当に低いためである。したがって、内蔵部品接続用の半田部42の再溶融による信頼性低下を防止できる。なお、モールド樹脂54(またはポッティング樹脂)や非導電性接着剤52の硬化工程でも通常ある程度の高温を要するが(例えば熱硬化性の場合)、材料選択によりこの温度を200℃以下とすることにさほどの困難性はない。   The component mounting module described above fixes the built-in chip component 41 by connecting and mounting the chip component 51 with a bonding wire on the insulating layer 15 (11) provided with the outer wiring layer 26 (21). The solder portion 42 is not melted again when the chip component 51 is mounted. This is because the application temperature of the wire bonding process is, for example, about 150 ° C. and is considerably lower than the melting point of the material of the solder part 42. Therefore, it is possible to prevent a decrease in reliability due to remelting of the solder part 42 for connecting the built-in components. It should be noted that the mold resin 54 (or potting resin) or the non-conductive adhesive 52 usually requires a certain high temperature (for example, in the case of thermosetting), but this temperature is set to 200 ° C. or less depending on the material selection. There is not much difficulty.

また、本実施形態では、部品の内蔵実装が半田により、表面への実装がボンディングワイヤによりなされることで、実装工程に関する管理を分離してより効率的な製造を実現することができる。すなわち、表面実装工程として半田実装とボンディングワイヤによる実装とが混在する場合、ボンディングのためのランドに半田やフラックスによる汚染があってはならず、半田付けに高度な条件管理が必要となったり、または清浄度の高い清浄工程が必要となる。上記実施形態ではこのような複雑、高度、煩雑な工程を要する問題を引き起こさない。   Further, in the present embodiment, since the built-in mounting of the component is performed by solder and the mounting on the surface is performed by the bonding wire, management related to the mounting process can be separated and more efficient manufacturing can be realized. In other words, when solder mounting and bonding wire mounting are mixed as a surface mounting process, the bonding land must not be contaminated by solder or flux, and advanced condition management is required for soldering, Alternatively, a cleaning process with a high cleanliness is required. In the said embodiment, the problem which requires such a complicated, advanced, and complicated process is not caused.

次に、図1に示した部品実装モジュールの製造工程を図2ないし図4を参照して説明する。図2ないし図4は、それぞれ、図1に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。   Next, the manufacturing process of the component mounting module shown in FIG. 1 will be described with reference to FIGS. 2 to 4 are process diagrams schematically showing a part of the manufacturing process of the component mounting module shown in FIG. In these figures, the same or equivalent components as those shown in FIG.

図2から説明する。図2は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図2(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥して硬化させる。   It demonstrates from FIG. FIG. 2 shows a manufacturing process of a portion centering on the insulating layer 11 in each configuration shown in FIG. First, as shown in FIG. 2 (a), a paste-like conductive composition to be an interlayer connection 31 is formed on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm, for example, by screen printing. It is formed in a bump shape (bottom diameter, for example, 200 μm, height, for example, 160 μm). This conductive composition is obtained by dispersing fine metal particles such as silver, gold and copper or fine carbon particles in a paste-like resin. For convenience of explanation, printing is performed on the lower surface of the metal foil 22A, but it may be printed on the upper surface (the following drawings are also the same). After the interlayer connector 31 is printed, it is dried and cured.

次に、図2(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。)。続いて、図2(c)に示すように、プリプレグ31A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。   Next, as shown in FIG. 2B, an FR-4 prepreg 11A having a thickness of, for example, 100 μm is laminated on the metal foil 22A to penetrate the interlayer connector 31, so that the head is exposed. To do. At the time of exposure or afterwards, the tip thereof may be crushed by plastic deformation (in any case, the shape of the interlayer connection body 31 is a shape having an axis coinciding with the stacking direction and the diameter changing in the axial direction). Subsequently, as shown in FIG. 2 (c), a metal foil (electrolytic copper foil) 21A is laminated on the prepreg 31A, and the whole is integrated by pressing and heating. At this time, the metal foil 21A is in electrical continuity with the interlayer connector 31, and the prepreg 11A is completely cured to become the insulating layer 11.

次に、図2(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランドを含む配線パターン22に加工する。そして、加工により得られた実装用ランド上に、図2(e)に示すように、例えばスクリーン印刷によりクリーム半田42Aを印刷する。クリーム半田42Aは、スクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。   Next, as shown in FIG. 2D, patterning by, for example, well-known photolithography is performed on the metal foil 22A on one side, and this is processed into a wiring pattern 22 including mounting lands. Then, as shown in FIG. 2E, cream solder 42A is printed on the mounting land obtained by the processing, for example, by screen printing. The cream solder 42A can be easily printed in a predetermined pattern by using screen printing. A dispenser can be used instead of screen printing.

次に、チップ部品41をクリーム半田42Aを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリーム半田42Aを例えばリフロー炉でリフローさせる。これにより、図2(f)に示すように、半田部42を介してチップ部品41が配線層22の実装用ランド上に接続された状態の配線板素材1が得られる。この配線板素材1を用いる後の工程については図4で後述する。   Next, the chip component 41 is placed on the mounting land through the cream solder 42A, for example, by a mounter, and then the cream solder 42A is reflowed in, for example, a reflow furnace. Thereby, as shown in FIG. 2 (f), the wiring board material 1 in a state in which the chip component 41 is connected to the mounting land of the wiring layer 22 through the solder portion 42 is obtained. A subsequent process using the wiring board material 1 will be described later with reference to FIG.

次に、図3を参照して説明する。図3は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図3(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔62をあけ、かつ内蔵するチップ部品41に相当する部分に開口部61を形成する。   Next, a description will be given with reference to FIG. FIG. 3 shows a manufacturing process of a part centering on the insulating layer 13 and the same 12 in each configuration shown in FIG. First, as shown in FIG. 3A, for example, an FR-4 insulating layer 13 having a thickness of, for example, 300 μm in which metal foils (electrolytic copper foils) 23A and 24A having a thickness of 18 μm are laminated on both surfaces is prepared. A through-hole 62 for forming a through-hole conductor is formed at a predetermined position, and an opening 61 is formed in a portion corresponding to the chip component 41 to be incorporated.

次に、無電解めっきおよび電解めっきを行い、図3(b)に示すように、貫通孔62の内壁にスルーホール導電体33を形成する。このとき開口部61の内壁にも導電体が形成される。さらに、図3(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部61の内壁に形成された導電体も除去される。   Next, electroless plating and electrolytic plating are performed to form a through-hole conductor 33 on the inner wall of the through-hole 62 as shown in FIG. At this time, a conductor is also formed on the inner wall of the opening 61. Further, as shown in FIG. 3C, the metal foils 23A and 24A are patterned in a predetermined manner using well-known photolithography to form wiring layers 23 and 24. By patterning the wiring layers 23 and 24, the conductor formed on the inner wall of the opening 61 is also removed.

次に、図3(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図3(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵するチップ部品41に相当する部分の開口部をあらかじめ設けておく。   Next, as shown in FIG. 3D, conductive bumps (bottom diameter, for example, 200 μm, height, for example, 160 μm) to be the interlayer connector 32 are formed at predetermined positions on the wiring layer 23 with the paste-like conductive composition. It is formed by screen printing. Subsequently, as shown in FIG. 3E, an FR-4 prepreg 12A (nominal thickness, for example, 100 μm) to be the insulating layer 12 is laminated on the wiring layer 23 side using a press. The prepreg 12 </ b> A is previously provided with an opening corresponding to the built-in chip component 41, similar to the insulating layer 13.

この積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図3(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層23はプリプレグ12A側に沈み込んで位置することになる。以上により得られた配線板素材を配線板素材2とする。   In this lamination process, the head of the interlayer connector 32 is passed through the prepreg 12A. In addition, the broken line of the head part of the interlayer connection body 32 in FIG. 3 (e) indicates that there are both cases where the head part is plastically deformed and crushed at this stage and when it is not plastically deformed. By this step, the wiring layer 23 is located by sinking to the prepreg 12A side. The wiring board material obtained as described above is referred to as a wiring board material 2.

なお、以上の図3に示した工程は、以下のような手順とすることも可能である。図3(a)の段階では、貫通孔62のみ形成し内蔵部品用の開口部61を形成せずに続く図3(b)から図3(d)までの工程を行う。次に、図3(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。   Note that the process shown in FIG. 3 can be performed as follows. In the stage of FIG. 3A, only the through hole 62 is formed, and the subsequent steps from FIG. 3B to FIG. 3D are performed without forming the opening 61 for the built-in component. Next, as a process corresponding to FIG. 3E, prepreg 12A (without opening) is stacked. And it is the process of forming simultaneously the opening part for components incorporation in the insulating layer 13 and the prepreg 12A.

次に、図4を参照して説明する。図4は、上記で得られた配線板素材1、2などを積層する配置関係を示す図(図4(a))、およびその積層一体化後の状態を示す図(図4(b))である。図4(a)で、図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを図示中間の配線板素材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。ただし、部品(チップ部品41)およびこれを接続するための部位(実装用ランド)のない構成であり、さらにプリプレグ14Aにはチップ部品41用の開口部も設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32と同じである。   Next, a description will be given with reference to FIG. FIG. 4 is a diagram (FIG. 4A) showing an arrangement relationship in which the wiring board materials 1 and 2 obtained as described above are laminated, and a diagram showing a state after the lamination integration (FIG. 4B). It is. In FIG. 4A, the upper wiring board material 3 shown in FIG. 4 applies the same process as the lower wiring board material 1, and then the interlayer connector 34 and the prepreg 14A are connected to the intermediate wiring board material 2 shown in FIG. It is formed in the same manner as the interlayer connector 32 and the prepreg 12A. However, there is no component (chip component 41) and no part (mounting land) for connecting it, and the prepreg 14A is not provided with an opening for the chip component 41. Other than that, the metal foil (electrolytic copper foil) 26A, the insulating layer 15, the interlayer connection body 35, the wiring layer 25, the prepreg 14A, and the interlayer connection body 34 are the metal foil 21A of the wiring board material 1, the insulating layer 11, and the interlayer connection, respectively. The same as the body 31, the wiring layer 22, the prepreg 12 </ b> A of the wiring board material 2, and the interlayer connection body 32.

図4(a)に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、チップ部品41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続される。   Each wiring board material 1, 2, and 3 is laminated | stacked by arrangement | positioning as shown to Fig.4 (a), and it pressurizes and heats with a press. Thereby, the prepregs 12A and 14A are completely cured, and the whole is laminated and integrated. At this time, due to the fluidity of the prepregs 12 </ b> A and 14 </ b> A obtained by heating, the prepregs 12 </ b> A and 14 </ b> A are deformed into the space around the chip component 41 and the space inside the through-hole conductor 33, and no gap is generated. The wiring layers 22 and 24 are electrically connected to the interlayer connectors 32 and 34, respectively.

この積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングして外層配線層26、21を形成する。さらに、外層配線層26、21上および絶縁層15、11上にチップ部品51実装のためのランド領域を除いて保護膜16、17を形成する。これにより図4(b)に示すような状態(部品内蔵配線板の状態)となる。なお、チップ部品51実装のためのランド領域にはボンディングに供するため適宜表面処理(例えばニッケルめっき処理および金めっき処理)が施されるようにしてもよい。   After this lamination step, the upper and lower metal foils 26A, 21A are patterned in a predetermined manner using well-known photolithography to form outer wiring layers 26, 21. Further, protective films 16 and 17 are formed on the outer wiring layers 26 and 21 and the insulating layers 15 and 11 except for a land region for mounting the chip component 51. As a result, the state shown in FIG. 4B (the state of the component built-in wiring board) is obtained. The land region for mounting the chip component 51 may be appropriately subjected to surface treatment (for example, nickel plating treatment and gold plating treatment) for use in bonding.

次に、チップ部品51の実装工程を行う。すなわち、例えば、非導電性接着剤52をチップ部品51の実装位置に対応して保護膜17上に適用し、続けて例えばマウンタでチップ部品51を非導電性接着剤52上に載置する。そして非導電性接着剤52を例えば熱により硬化させ、さらにワイヤボンディング工程を行なって配線層26のランドとチップ部品51上のパッドとをボンディングワイヤ53で接続する。最後にチップ部品51、ボンディングワイヤ53、外層配線層26のランドを少なくとも覆うように、モールド樹脂54を形成する。以上により、図1に示したような部品実装モジュールを得ることができる。   Next, a mounting process of the chip component 51 is performed. That is, for example, the nonconductive adhesive 52 is applied on the protective film 17 corresponding to the mounting position of the chip component 51, and then the chip component 51 is placed on the nonconductive adhesive 52 with a mounter, for example. Then, the non-conductive adhesive 52 is cured by heat, for example, and a wire bonding process is performed to connect the land of the wiring layer 26 and the pad on the chip component 51 with the bonding wire 53. Finally, a mold resin 54 is formed so as to cover at least the lands of the chip component 51, the bonding wire 53, and the outer wiring layer 26. As described above, the component mounting module as shown in FIG. 1 can be obtained.

なお、変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、外側の配線層21、26は、最終の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図2(d)の段階で)形成するようにしてもよい。   As a modification, the through-hole conductor 33 provided in the intermediate insulating layer 13 can naturally have a configuration similar to the interlayer connector 31 or 32. In addition, the outer wiring layers 21 and 26 are formed at the stage of each wiring board material 1 and 3 (for example, at the stage of FIG. 2D) other than being obtained by patterning after the final lamination process. May be.

また、図4(a)に示した積層工程において、配線板素材1、2については、プリプレグ12Aおよび層間接続体32の部分を配線板素材2の側ではなく配線板素材1の側に設けておくようにしてもよい。すなわち、層間接続体32の形成およびプリプレグ12Aの積層を、配線板素材1の配線層22上(絶縁層11上)であらかじめ行うようにする。この場合、実装されたチップ部品41が、一見、層間接続体32をスクリーン印刷で形成するときに干渉要因となるように見えるが、チップ部品41として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ12Aの積層工程のときには、チップ部品41の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ12Aを積層できる。   4A, for the wiring board materials 1 and 2, the prepreg 12A and the interlayer connector 32 are provided not on the wiring board material 2 side but on the wiring board material 1 side. You may make it leave. That is, the formation of the interlayer connector 32 and the lamination of the prepreg 12A are performed in advance on the wiring layer 22 (on the insulating layer 11) of the wiring board material 1. In this case, the mounted chip component 41 seems to be an interference factor when the interlayer connection body 32 is formed by screen printing at first glance. However, when the chip component 41 is a sufficiently thin component, what is actually an interference factor? Don't be. In the step of laminating the prepreg 12A, the prepreg 12A can be laminated uniformly in the in-plane direction by pressing and heating with a cushioning material capable of absorbing the thickness of the chip component 41 interposed therebetween.

次に、本発明の別の実施形態に係る部品実装モジュールについて図5を参照して説明する。図5は、本発明の別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。   Next, a component mounting module according to another embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view schematically showing the configuration of a component mounting module according to another embodiment of the present invention. Components that are the same as or equivalent to those shown in the already described drawings are denoted by the same reference numerals. It is attached. The description of the part is omitted unless there is an additional matter.

この実施形態では、電子部品51Aが表面実装用の部品として用いられ、電子部品51Aの裏面(ボンディングパッドのない面)と配線層26による一部パターンとが導電性接着剤52Aにより電気的に導通している。これは、例えば電子部品51Aが半導体基板を有する部品でありその基板の電位を所定電位(例えばグラウンド電位)に固定する必要がある場合に向いている。または、半導体基板を貫通して電流を流すタイプの電子部品(パワー用途のMOSトランジスタに多い)の場合にも向いている。   In this embodiment, the electronic component 51A is used as a component for surface mounting, and the back surface (the surface without the bonding pad) of the electronic component 51A and a partial pattern by the wiring layer 26 are electrically connected by the conductive adhesive 52A. is doing. This is suitable, for example, when the electronic component 51A is a component having a semiconductor substrate and the potential of the substrate needs to be fixed to a predetermined potential (for example, ground potential). Or, it is suitable for the case of electronic components that pass current through a semiconductor substrate (often used in power MOS transistors).

製造工程としては、配線層26のうちランドとなる領域に加えて導電性接着剤52Aを適用する領域に保護膜17が形成されないようにしておく。その後は非導電性接着剤51の代わりに導電性接着剤52Aを用いて上記実施形態と同様な工程を適用すればよい。導電性接着剤52Aの硬化工程には通常ある程度の高温を要するが(例えば熱硬化性の場合)、材料選択によりこの温度を200℃以下とすることにさほどの困難性はない。したがって、導電性接着剤52Aの硬化工程においても、内蔵部品接続用の半田部42の再溶融による信頼性低下はない。   As a manufacturing process, the protective film 17 is not formed in a region of the wiring layer 26 to which the conductive adhesive 52A is applied in addition to a region to be a land. Thereafter, the same process as in the above embodiment may be applied using the conductive adhesive 52 </ b> A instead of the non-conductive adhesive 51. The curing process of the conductive adhesive 52A usually requires a certain amount of high temperature (for example, in the case of thermosetting), but there is not much difficulty in setting this temperature to 200 ° C. or less by selecting a material. Therefore, even in the curing process of the conductive adhesive 52A, there is no decrease in reliability due to remelting of the solder part 42 for connecting the built-in component.

次に、本発明のさらに別の実施形態に係る部品実装モジュールについて図6を参照して説明する。図6は、本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。   Next, a component mounting module according to still another embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view schematically showing the configuration of a component mounting module according to still another embodiment of the present invention. Components that are the same as or equivalent to the components shown in the already described drawings are denoted by the same reference numerals. Is attached. The description of the part is omitted unless there is an additional matter.

この実施形態は、配線層26へのチップ部品51の実装がフリップチップ接続によりなされている。すなわち、チップ部品51がボンディングワイヤ接続対応のものなので、そのパッドと配線層26のランドとの電気的接続にフリップチップ接続用バンプ55(接続部材)を用いたフリップチップ接続が利用されている。バンプ55は、ボンディングワイヤ53と同様な例えば金(Au)を材質とするバンプである。なお、バンプ55が接続される配線層26のランド上は、適宜表面処理(例えばニッケルめっき処理および金めっき処理)が施されるようにしておくと強固な固相接続を達成する上で好ましい。   In this embodiment, the chip component 51 is mounted on the wiring layer 26 by flip-chip connection. That is, since the chip component 51 is compatible with bonding wire connection, flip chip connection using the flip chip connection bump 55 (connection member) is used for electrical connection between the pad and the land of the wiring layer 26. The bump 55 is a bump made of, for example, gold (Au) similar to the bonding wire 53. Note that it is preferable that the land of the wiring layer 26 to which the bumps 55 are connected be appropriately subjected to surface treatment (for example, nickel plating treatment and gold plating treatment) in order to achieve strong solid-phase connection.

チップ部品51と絶縁層15の側との間には、フリップチップ接続部位を物理的、化学的に保護しかつチップ部品51を強固に機械的固定するためアンダーフィル樹脂52Bが充填されている。このような充填は、製造方法として、配線層26のランド上にチップ部品51をマウントする前にあらかじめそのランド上に液状またはペースト上の樹脂を適用しておくことによって達成できる。または、チップ部品51のマウント後に、形成された間隙に毛管現象を利用して液状の樹脂を浸入させるようにしてもよい。   An underfill resin 52B is filled between the chip component 51 and the insulating layer 15 in order to physically and chemically protect the flip chip connecting portion and to firmly mechanically fix the chip component 51. Such a filling can be achieved by applying a liquid or paste resin on the land in advance before mounting the chip component 51 on the land of the wiring layer 26 as a manufacturing method. Alternatively, after the chip component 51 is mounted, a liquid resin may be infiltrated into the formed gap by utilizing capillary action.

チップ部品51の全体は、さらにモールド樹脂54(またはポッティング樹脂)により覆われている。なお、対環境性の仕様が厳しくないなど、アプリケーションによっては、モールド樹脂54(またはポッティング樹脂)のない態様、さらにはアンダーフィル樹脂52Bをも省略した態様があり得る。   The entire chip component 51 is further covered with a mold resin 54 (or potting resin). Depending on the application, there may be a mode without the mold resin 54 (or potting resin), or a mode in which the underfill resin 52B is omitted depending on the application.

図6に示すようなフリップチップ接続によるチップ部品51の実装では、フリップチップ接続工程自体、アンダーフィル樹脂52Bの硬化工程、およびモールド樹脂54の硬化工程において熱が加えられるが、いずれも内蔵部品接続用の半田部42を再溶融させるような温度には至らない温度とすることができる。すなわち、例えば高くとも200℃とすることが可能であり、したがって、内蔵部品接続用の半田部42の再溶融による信頼性低下を防止できる。上記のフリップチップ接続には、熱圧着工法や超音波工法などが利用できる。   In mounting the chip component 51 by flip chip connection as shown in FIG. 6, heat is applied in the flip chip connection process itself, the curing process of the underfill resin 52B, and the curing process of the mold resin 54. It is possible to set the temperature so as not to reach a temperature at which the solder part 42 for melting is remelted. That is, for example, the temperature can be set to 200 ° C. at the highest, so that a decrease in reliability due to remelting of the solder part 42 for connecting the built-in component can be prevented. For the above flip chip connection, a thermocompression bonding method, an ultrasonic method, or the like can be used.

また、図6においてフリップチップ接続によるチップ部品51の実装は、先の実施形態のようなワイヤボンディングによる部品実装と混在させるようにしてもよい。また、チップ部品51として、その内部にワイヤボンディングによる電気的接続部位があるようなものを利用することは当然ながらできるが、内部に半田による電気的接続部位があるものを利用することもできる。「半田による電気的接続部位があるもの」には、図4(b)に示すような部品内蔵配線基板が含まれる。すなわちこれは部品内蔵配線板自体が実装部品となる場合である。このような場合でも、実装部品側の半田の再溶融がないことが利点となる。部品内蔵配線板自体を実装部品としてワイヤボンディングによる接続を行う態様でも同様である。   In FIG. 6, the mounting of the chip component 51 by flip chip connection may be mixed with the component mounting by wire bonding as in the previous embodiment. Further, as the chip component 51, it is possible to use a chip part having an electrical connection part by wire bonding inside, but it is also possible to use a chip part 51 having an electrical connection part by solder inside. “Those having an electrical connection portion by solder” include a component built-in wiring board as shown in FIG. That is, this is a case where the component built-in wiring board itself is a mounted component. Even in such a case, it is advantageous that the solder on the mounting component side is not remelted. The same applies to an aspect in which connection by wire bonding is performed using the component built-in wiring board itself as a mounting component.

なお、より汎用的にはフリップチップ接続やワイヤボンディングによる接続を組み合わせることで、チップスタック実装も容易に実現する。   For general purposes, chip stack mounting can be easily realized by combining flip-chip connection and connection by wire bonding.

次に、本発明のさらに別の実施形態に係る部品実装モジュールについて図7を参照して説明する。図7は、本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。   Next, a component mounting module according to still another embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view schematically showing a configuration of a component mounting module according to still another embodiment of the present invention. Components that are the same as or equivalent to the components shown in the already described drawings are denoted by the same reference numerals. Is attached. The description of the part is omitted unless there is an additional matter.

この実施形態は、導電性組成物の印刷による層間接続体32、34に代わり、金属板エッチングにより形成された層間接続体72、74を有している。これらの層間接続体72、74の配線層22側または配線層25側には、図示するように、エッチングストッパ層が残存している。また、絶縁層11(15)の絶縁層12(14)との境界は、図1に示した実施形態と比較して配線層22(25)の厚さ分だけ深い方に移動している。他の部分は図1に示した実施形態と同じである。以下、このような構成になっている理由を含めて製造工程を説明する。   This embodiment has interlayer connectors 72 and 74 formed by metal plate etching instead of the interlayer connectors 32 and 34 by printing of the conductive composition. As shown in the drawing, an etching stopper layer remains on the wiring layer 22 side or the wiring layer 25 side of these interlayer connectors 72 and 74. Further, the boundary between the insulating layer 11 (15) and the insulating layer 12 (14) is moved deeper by the thickness of the wiring layer 22 (25) as compared with the embodiment shown in FIG. Other parts are the same as those of the embodiment shown in FIG. Hereinafter, the manufacturing process will be described including the reason for such a configuration.

図8は、図7に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図であり、図7における絶縁層11、配線層21、22(実装用ランドを含む)、層間接続体31、72の部分の製造工程を示したものである。図7における絶縁層15、配線層25、26、層間接続体35、74の部分の製造工程もほぼ同様である。なお、図7中に示した構成要素と同一または同一相当のものには同一符号を付してある。   FIG. 8 is a process diagram schematically showing a part of the manufacturing process of the component mounting module shown in FIG. 7, and includes the insulating layer 11, the wiring layers 21 and 22 (including the mounting land), and the interlayer in FIG. 7. The manufacturing process of the part of the connection bodies 31 and 72 is shown. The manufacturing process of the insulating layer 15, the wiring layers 25 and 26, and the interlayer connectors 35 and 74 in FIG. In addition, the same code | symbol is attached | subjected to the same or equivalent thing as the component shown in FIG.

まず、例えば厚さ18μmの金属箔(電解銅箔)22Aにごく薄い厚さ例えば2μmの例えばニッケル合金からなる層(エッチングストッパ層ES)が積層された積層膜を用意し、このエッチングストッパ層ES側に厚さ例えば120μmの金属板(銅板)72Aを積層一体化して、図8(a)に示すように3層構造のクラッド材を得る。   First, for example, a laminated film in which a layer (etching stopper layer ES) made of, for example, a nickel alloy having a very thin thickness, for example, 2 μm, is prepared on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm is prepared, and this etching stopper layer ES is prepared. A metal plate (copper plate) 72A having a thickness of 120 μm, for example, is laminated and integrated on the side to obtain a clad material having a three-layer structure as shown in FIG.

次に、図8(b)に示すように、金属箔22Aを周知のフォトリソグラフィを利用し銅のみエッチング可能なエッチング液で所定にパターニングする。これにより配線層22を形成する。さらに、図8(c)に示すように、配線層22上の所定の位置に層間接続体31をペースト状の導電性組成物のスクリーン印刷により形成する。続いて、図8(d)に示すように、絶縁層11とすべきプリプレグ11Aを配線層22側にプレス機を用い積層する。このとき層間接続体31の頭部をプリプレグ11Aに貫通させる。この積層工程により、配線層22はプリプレグ11A側に沈み込んで位置することになる。なお、図8(d)における層間接続体31の頭部の破線は、この段階で層間接続体31の頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。   Next, as shown in FIG. 8B, the metal foil 22A is patterned in a predetermined pattern with an etchant that can etch only copper using well-known photolithography. Thereby, the wiring layer 22 is formed. Further, as shown in FIG. 8C, an interlayer connection 31 is formed at a predetermined position on the wiring layer 22 by screen printing of a paste-like conductive composition. Subsequently, as shown in FIG. 8D, the prepreg 11A to be the insulating layer 11 is laminated on the wiring layer 22 side using a press machine. At this time, the head of the interlayer connector 31 is made to penetrate the prepreg 11A. By this lamination process, the wiring layer 22 sinks to the prepreg 11A side and is positioned. Note that the broken line at the head of the interlayer connector 31 in FIG. 8D indicates that there are both cases where the head of the interlayer connector 31 is plastically deformed and crushed at this stage and when it is not plastically deformed. .

次に、積層されたプリプレグ11A上に、配線層21とすべき厚さ例えば18μmの金属箔(電解銅箔)21Aを配置してプレス機で積層方向に加圧・加熱する。これにより、図8(e)に示すように、プリプレグ11Aが完全に硬化して絶縁層11となり積層・一体化がされる。このとき金属箔21Aは層間接続体31に電気的に接続される。   Next, a metal foil (electrolytic copper foil) 21A having a thickness of 18 μm, for example, is arranged on the laminated prepreg 11A, and is pressed and heated in the laminating direction by a press. As a result, as shown in FIG. 8E, the prepreg 11A is completely cured to become the insulating layer 11 and laminated and integrated. At this time, the metal foil 21A is electrically connected to the interlayer connector 31.

次に、金属板72A上に所定位置のエッチングレジストを形成する。このエッチングレジストは、エッチングによる層間接続体72を形成すべきところに残存させる。そして銅のみをエッチング可能なエッチング液を用いてエッチング加工し、図8(f)に示すように、金属板のエッチング加工による層間接続体72を形成する。その形状は、エッチングレジストの形状や大きさ、エッチング加工時間によって変わり、一般には積層方向に一致する軸を有しこの軸の方向に径が変化する形状になる。   Next, an etching resist at a predetermined position is formed on the metal plate 72A. This etching resist is left where the interlayer connector 72 is to be formed by etching. Then, etching is performed using an etchant capable of etching only copper, and an interlayer connector 72 is formed by etching a metal plate as shown in FIG. The shape varies depending on the shape and size of the etching resist and the etching processing time. Generally, the shape has an axis that coincides with the stacking direction, and the diameter changes in the direction of the axis.

そして、形成された層間接続体72をマスクにエッチングストッパ層ESをエッチング除去することにより、図8(g)に示すような形態の配線板素材を得ることできる。以下の工程としては、図2(e)以下に示したチップ部品41の実装、および図3(e)に示したプリプレグ12Aの積層(ただし、プリプレグ12Aは図8(g)における配線層22の側に積層する)を行う。得られた配線板素材は、図4(a)に示した積層工程における下側の配線板素材1に代えて用いることができる。中間の配線板素材2に相当するものには、層間接続体32の形成およびプリプレグ12Aの積層のないものを使用する。以上の積層工程の後、チップ部品51の実装工程を行うことにより図7に示した部品実装モジュールを得ることができる。   Then, by etching away the etching stopper layer ES using the formed interlayer connector 72 as a mask, a wiring board material having a form as shown in FIG. 8G can be obtained. As the following steps, the mounting of the chip component 41 shown in FIG. 2E and the following, and the lamination of the prepreg 12A shown in FIG. 3E (however, the prepreg 12A is the wiring layer 22 in FIG. 8G). Layer). The obtained wiring board material can be used in place of the lower wiring board material 1 in the laminating process shown in FIG. As the intermediate wiring board material 2, the one without the formation of the interlayer connector 32 and the lamination of the prepreg 12 </ b> A is used. After the above stacking process, the component mounting module shown in FIG. 7 can be obtained by performing the mounting process of the chip component 51.

次に、本発明のさらに別の実施形態について図9を参照して説明する。図9は、本発明のさらに別の実施形態に係る部品実装モジュールの構成(ただしチップ部品51の実装前)を模式的に示す断面図である。すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。この実施形態は、図1に示した部品実装モジュールの層間接続体31、35に代えて、金属からなり、積層方向に一致する軸を有しその軸方向に径が変化する形状の層間接続体81、85を用いたものである。他の部分は図1に示した実施形態と同じである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view schematically showing the configuration of a component mounting module (but before mounting the chip component 51) according to still another embodiment of the present invention. Components that are the same as or equivalent to the components shown in the drawings already described are denoted by the same reference numerals. The description of the part is omitted unless there is an additional matter. In this embodiment, instead of the interlayer connection bodies 31 and 35 of the component mounting module shown in FIG. 1, the interlayer connection body is made of metal and has an axis that coincides with the stacking direction and has a shape whose diameter changes in the axial direction. 81 and 85 are used. Other parts are the same as those of the embodiment shown in FIG.

以下、図9に示した実施形態の製造工程について図10を参照して説明する。図10は、図9に示した部品実装モジュール(ただしチップ部品51の実装前)の一部製造過程を模式的断面で示す工程図であり、配線層22(より厳密には配線層22に加工される金属箔22A)と層間接続体81とからなる部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the embodiment shown in FIG. 9 will be described with reference to FIG. FIG. 10 is a process diagram schematically showing a partial manufacturing process of the component mounting module shown in FIG. 9 (but before mounting of the chip component 51). The wiring layer 22 (more precisely, the wiring layer 22 is processed). The manufacturing process of the part which consists of the metal foil 22A) and the interlayer connection body 81 which are made is shown.

まず、例えば厚さ18μmの金属箔(電解銅箔)22Aにごく薄い厚さ例えば2μmの例えばニッケル合金からなる層(エッチングストッパ層ES)が積層された積層膜を用意し、このエッチングストッパ層ES側に金属板(銅板)81Aを積層一体化して、図10(a)に示すような3層構造のクラッド材を得る。そして、金属板81A上の所定位置にエッチングマスク89を形成する。   First, for example, a laminated film in which a layer (etching stopper layer ES) made of, for example, a nickel alloy having a very thin thickness, for example, 2 μm, is prepared on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm is prepared, and this etching stopper layer ES is prepared. A metal plate (copper plate) 81A is laminated and integrated on the side to obtain a clad material having a three-layer structure as shown in FIG. Then, an etching mask 89 is formed at a predetermined position on the metal plate 81A.

次に、エッチングマスク89が形成された3層クラッド材の金属板81Aを、銅のみエッチング可能なエッチング液でエッチングする。これにより図10(b)に示すように、層間接続体81を得ることができる。そして形成された層間接続体81をマスクにエッチングストッパ層ESをエッチング除去する。これにより図10(c)に示す素材が得られる。以下の工程は、この図10(c)に示した素材を図2(a)に示す素材に代えて、図2(b)以下の工程を行えばよい。以上の説明は、配線層25と層間接続体85とからなる部分について同様である。   Next, the three-layer clad metal plate 81A on which the etching mask 89 is formed is etched with an etchant that can etch only copper. Thereby, as shown in FIG. 10B, an interlayer connection 81 can be obtained. Then, the etching stopper layer ES is removed by etching using the formed interlayer connector 81 as a mask. As a result, the material shown in FIG. 10C is obtained. In the following steps, the material shown in FIG. 10C may be replaced with the material shown in FIG. 2A, and the steps shown in FIG. The above description is the same for the portion composed of the wiring layer 25 and the interlayer connector 85.

次に、本発明のさらに別の実施形態について図11を参照して説明する。図11は、本発明のさらに別の実施形態に係る部品実装モジュールの構成(ただしチップ部品51の実装前)を模式的に示す断面図である。図11において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。この実施形態は、図1に示した部品実装モジュールの層間接続体31、35に代えて、導電性組成物からなり、積層方向に一致する軸を有しその軸方向に径が変化しない形状の層間接続体91、95を用いたものである。他の部分は図1に示した実施形態と同じである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view schematically showing a configuration of a component mounting module (but before mounting of the chip component 51) according to still another embodiment of the present invention. In FIG. 11, the same or equivalent parts as those already described are denoted by the same reference numerals, and the description thereof is omitted. In this embodiment, instead of the interlayer connection bodies 31 and 35 of the component mounting module shown in FIG. Interlayer connectors 91 and 95 are used. Other parts are the same as those of the embodiment shown in FIG.

以下、図11に示した部品実装モジュールの製造工程について図12を参照して説明する。図12は、図11に示した部品実装モジュール(ただしチップ部品51の実装前)の一部製造過程を模式的断面で示す工程図であり、絶縁層11とその両面の配線層21、22、および絶縁層11を貫通する層間接続体91の部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the component mounting module shown in FIG. 11 will be described with reference to FIG. FIG. 12 is a process diagram schematically showing a partial manufacturing process of the component mounting module shown in FIG. 11 (but before mounting the chip component 51) in a cross-sectional view. The insulating layer 11 and the wiring layers 21, 22 on both sides thereof are shown in FIG. The manufacturing process of the part of the interlayer connector 91 that penetrates the insulating layer 11 is shown.

まず、図12(a)に示すように、例えば厚さ公称100μmのプリプレグ11Aの所定位置に穴あけを行い、その穴内部を導電性組成物で充填し層間接続体91とする。次に、図12(b)に示すように、プリプレグ11Aの両面に厚さ例えば18μmの金属箔(電解銅箔)21A、22Aを積層し加圧・加熱して一体化する。この積層・一体化で各金属箔21A、22Aは層間接続体91との電気的導通状態を確立し、プリプレグ11Aは完全に硬化して絶縁層11となる。   First, as shown in FIG. 12A, for example, a predetermined position of a prepreg 11A having a nominal thickness of 100 μm is drilled, and the inside of the hole is filled with a conductive composition to form an interlayer connector 91. Next, as shown in FIG. 12B, metal foils (electrolytic copper foils) 21A, 22A having a thickness of 18 μm, for example, are laminated on both surfaces of the prepreg 11A, and are integrated by pressing and heating. By this lamination and integration, the respective metal foils 21A and 22A establish electrical continuity with the interlayer connector 91, and the prepreg 11A is completely cured to become the insulating layer 11.

次に、図12(c)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを配線層22(実装用ランドを含む)に加工する。そして、この図12(c)に示す素材を図2(d)に示す素材の代わりに用い、その後の工程は図2(e)以下における説明と同様である。以上の説明は、絶縁層15とその両面の配線層25、26、および絶縁層15を貫通する層間接続体95の部分について同様である。   Next, as shown in FIG. 12C, the metal foil 22A on one side is subjected to patterning by, for example, well-known photolithography, and processed into a wiring layer 22 (including mounting lands). Then, the material shown in FIG. 12C is used instead of the material shown in FIG. 2D, and the subsequent steps are the same as those described in FIG. The above description is the same for the insulating layer 15, the wiring layers 25 and 26 on both sides thereof, and the portion of the interlayer connector 95 that penetrates the insulating layer 15.

次に、本発明のさらに別の実施形態について図13を参照して説明する。図13は、本発明のさらに別の実施形態に係る部品実装モジュール(ただしチップ部品51の実装前)の構成を模式的に示す断面図である。図13において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。この実施形態は、図1に示した部品実装モジュールの層間接続体31、35に代えて、金属からなり、積層方向に一致する軸を有しその軸方向に径が変化しない形状の層間接続体101、105を用いたものである。他の部分は図1に示した実施形態と同じである。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 13 is a cross-sectional view schematically showing a configuration of a component mounting module (but before mounting the chip component 51) according to still another embodiment of the present invention. In FIG. 13, parts that are the same as or equivalent to those already described are given the same reference numerals, and descriptions thereof are omitted. In this embodiment, instead of the interlayer connection bodies 31 and 35 of the component mounting module shown in FIG. 1, the interlayer connection body is made of metal and has a shape that has an axis that coincides with the stacking direction and does not change in diameter in the axial direction. 101 and 105 are used. Other parts are the same as those of the embodiment shown in FIG.

以下、図13に示した部品実装モジュールの製造工程について図14を参照して説明する。図14は、図13に示した部品実装モジュール(ただしチップ部品51の実装前)の一部製造過程を模式的断面で示す工程図であり、上記説明のうち、配線層22(より厳密には配線層22に加工される金属箔22A)と層間接続体101とからなる部分の製造工程を示すものである。   Hereinafter, the manufacturing process of the component mounting module shown in FIG. 13 will be described with reference to FIG. FIG. 14 is a process diagram schematically showing a partial manufacturing process of the component mounting module shown in FIG. 13 (but before mounting of the chip component 51) in the cross section. In the above description, the wiring layer 22 (more strictly, The manufacturing process of the part which consists of the metal foil 22A) processed into the wiring layer 22 and the interlayer connection body 101 is shown.

まず、図14(a)に示すように、例えば厚さ18μmの金属箔(電解銅箔)22A上に、所定位置にマスク除去部109Aを有するめっき阻止マスク109を形成する。マスク除去部109Aの形状は例えばほぼ円筒状である。次に、金属箔22Aを電気供給路としてそのめっき阻止マスク109側に電解めっき工程を施し、図14(b)に示すように、マスク除去部109A内に例えば銅のめっき層を成長させる。この成長させためっき層が層間接続体101になる。めっき層成長後、めっき阻止マスク109を除去すると図14(c)に示すような素材が得られる。以下の工程は、この図14(c)に示した素材を図2(a)に示す素材に代えて、図2(b)以下の工程を行えばよい。以上の説明は、配線層25と層間接続体104とからなる部分について同様である。   First, as shown in FIG. 14A, a plating prevention mask 109 having a mask removal portion 109A at a predetermined position is formed on a metal foil (electrolytic copper foil) 22A having a thickness of 18 μm, for example. The shape of the mask removal unit 109A is, for example, a substantially cylindrical shape. Next, an electrolytic plating process is performed on the plating prevention mask 109 side using the metal foil 22A as an electric supply path, and as shown in FIG. 14B, for example, a copper plating layer is grown in the mask removal portion 109A. This grown plating layer becomes the interlayer connection body 101. After the plating layer is grown, the plating blocking mask 109 is removed to obtain a material as shown in FIG. In the following steps, the material shown in FIG. 14C may be replaced with the material shown in FIG. 2A, and the steps shown in FIG. The above description is the same for the portion composed of the wiring layer 25 and the interlayer connector 104.

以上、図9ないし図14では、絶縁層11およびその両面の配線層21、22からなる両面配線板の部分と、絶縁層15およびその両面の配線層25、26からなる両面配線板の部分とについての諸例を、その層間接続体の構成という観点から示した。これらの説明以外の層間接続体を有する両面配線板を用いてもよいことは無論である。例えば、層間接続体として、周知の、穴あけおよびめっき工程によるスルーホール内壁導電体としてもよい。さらにその他様々な構成の層間接続体を有する両面配線板を用いることができる。   9 to 14, the part of the double-sided wiring board comprising the insulating layer 11 and the wiring layers 21 and 22 on both sides thereof, and the part of the double-sided wiring board comprising the insulating layer 15 and the wiring layers 25 and 26 on both sides thereof are shown. The examples are shown from the viewpoint of the structure of the interlayer connector. Of course, a double-sided wiring board having an interlayer connection other than those described above may be used. For example, the interlayer connection body may be a well-known through-hole inner wall conductor formed by a drilling and plating process. Furthermore, a double-sided wiring board having various other configurations of the interlayer connector can be used.

次に、本発明のさらに別の実施形態について図15を参照して説明する。図15は、本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図である。図15において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付し、その説明は省略する。この実施形態は、図1に示した部品実装モジュールにおいて絶縁層14から上の部分(層間接続体34、配線層25、絶縁層15、層間接続体35、配線層26)がない構成のものであり、これによりチップ部品41の実装側と反対側が表出している。部品実装モジュールとして厚みをできるだけ抑えた構成である。なお、部品51の実装は、絶縁層11の側の面上としている。もちろん、部品51の実装を絶縁層13の側の面上とすることもできる。   Next, still another embodiment of the present invention will be described with reference to FIG. FIG. 15 is a cross-sectional view schematically showing a configuration of a component mounting module according to still another embodiment of the present invention. In FIG. 15, parts that are the same as or equivalent to those already described are given the same reference numerals, and descriptions thereof are omitted. In this embodiment, the component mounting module shown in FIG. 1 does not have a portion above the insulating layer 14 (interlayer connector 34, wiring layer 25, insulating layer 15, interlayer connector 35, wiring layer 26). With this, the side opposite to the mounting side of the chip component 41 is exposed. As a component mounting module, the thickness is suppressed as much as possible. The component 51 is mounted on the surface on the insulating layer 11 side. Of course, the component 51 can be mounted on the surface on the insulating layer 13 side.

図16は、図15に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図である。すでに示した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。図16は、図4(a)に相当する積層工程を示し、図示するように、配線板素材1、2については図1ないし図4により説明した実施形態と同じものを使用できる。   FIG. 16 is a process diagram schematically showing a part of the manufacturing process of the component mounting module shown in FIG. Components that are the same as or equivalent to the components shown in the drawings already shown are denoted by the same reference numerals. FIG. 16 shows a stacking process corresponding to FIG. 4A, and as shown, the same wiring board materials 1 and 2 as those described with reference to FIGS. 1 to 4 can be used.

この積層工程において積層上側には離型シート141を用いる。これにより、上側面には、配線層24のようなわずかな突起を吸収して離型シート141が密着する。そして、積層時の加熱によりプリプレグ12Aが流動性を得て、チップ部品41の周りの空間およびスルーホール導電体33内部の空間にプリプレグ12Aが変形進入する。積層工程の後、離型シートは除去される。チップ部品41の高さは絶縁層13の上側に合わせされており、これによりチップ部品41の表面が表出することになる。   In this lamination step, a release sheet 141 is used on the upper side of the lamination. As a result, a slight protrusion such as the wiring layer 24 is absorbed on the upper side surface so that the release sheet 141 adheres. The prepreg 12 </ b> A obtains fluidity by heating at the time of lamination, and the prepreg 12 </ b> A deforms and enters the space around the chip component 41 and the space inside the through-hole conductor 33. After the lamination process, the release sheet is removed. The height of the chip component 41 is adjusted to the upper side of the insulating layer 13, and thereby the surface of the chip component 41 is exposed.

この積層工程の後、下面の金属箔21Aを周知のフォトリソグラフィを利用して所定にパターニングして外層配線層21を形成する。さらに、外層配線層21上および絶縁層11上にチップ部品51実装のためのランド領域を除いて保護膜16を形成する。また、保護すべき配線層24上および絶縁層13上を少なくとも覆うように保護膜17を形成する。以下、図1ないし図4に示した実施形態と同様にチップ部品51の実装を行う。これにより図15に示すような部品実装モジュールを得ることができる。   After this laminating step, the outer wiring layer 21 is formed by predetermined patterning of the metal foil 21A on the lower surface using well-known photolithography. Further, the protective film 16 is formed on the outer wiring layer 21 and the insulating layer 11 except for the land region for mounting the chip component 51. A protective film 17 is formed so as to cover at least the wiring layer 24 and the insulating layer 13 to be protected. Thereafter, the chip component 51 is mounted in the same manner as the embodiment shown in FIGS. Thereby, a component mounting module as shown in FIG. 15 can be obtained.

本発明の一実施形態に係る部品実装モジュールの構成を模式的に示す断面図。1 is a cross-sectional view schematically showing a configuration of a component mounting module according to an embodiment of the present invention. 図1に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component mounting module shown in FIG. 1 with a typical cross section. 図1に示した部品実装モジュールの製造過程の別の一部を模式的断面で示す工程図。Process drawing which shows another part of manufacturing process of the component mounting module shown in FIG. 1 with a typical cross section. 図1に示した部品実装モジュールの製造過程のさらに別の一部を模式的断面で示す工程図。FIG. 10 is a process diagram schematically showing still another part of the manufacturing process of the component mounting module shown in FIG. 1. 本発明の別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component mounting module which concerns on another embodiment of this invention. 本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component mounting module which concerns on another embodiment of this invention. 本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図Sectional drawing which shows typically the structure of the component mounting module which concerns on another embodiment of this invention. 図7に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component mounting module shown in FIG. 7 with a typical cross section. 本発明のさらに別の実施形態に係る部品実装モジュールの構成の一部を模式的に示す断面図。Sectional drawing which shows typically a part of structure of the component mounting module which concerns on another embodiment of this invention. 図9に示した部品実装モジュール(ただしチップ部品51の実装前)の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component mounting module (however, before mounting of the chip component 51) shown in FIG. 9 with a typical cross section. 本発明のさらに別の実施形態に係る部品実装モジュールの構成の一部を模式的に示す断面図。Sectional drawing which shows typically a part of structure of the component mounting module which concerns on another embodiment of this invention. 図11に示した部品実装モジュール(ただしチップ部品51の実装前)の製造過程の一部を模式的断面で示す工程図。FIG. 12 is a process diagram schematically showing a part of a manufacturing process of the component mounting module shown in FIG. 11 (but before mounting the chip component 51). 本発明のさらに別の実施形態に係る部品実装モジュールの構成の一部を模式的に示す断面図。Sectional drawing which shows typically a part of structure of the component mounting module which concerns on another embodiment of this invention. 図13に示した部品実装モジュール(ただしチップ部品51の実装前)の製造過程の一部を模式的断面で示す工程図。FIG. 14 is a process diagram schematically showing a part of a manufacturing process of the component mounting module shown in FIG. 13 (but before mounting the chip component 51). 本発明のさらに別の実施形態に係る部品実装モジュールの構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component mounting module which concerns on another embodiment of this invention. 図15に示した部品実装モジュールの製造過程の一部を模式的断面で示す工程図。FIG. 16 is a process diagram schematically showing a part of a manufacturing process of the component mounting module shown in FIG.

符号の説明Explanation of symbols

1…配線板素材、2…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、16,17…保護膜、21…配線層(外層配線パターン)、21A…金属箔(銅箔)、22…配線層(内層配線パターン)、22A…金属箔(銅箔)、23…配線層(第2の内層配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(配線パターン)、26…配線層(外層配線パターン)、26A…金属箔(銅箔)、31…層間接続体(導電性組成物印刷による導電性バンプ)、32…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、34…層間接続体(導電性組成物印刷による導電性バンプ)、35…層間接続体(導電性組成物印刷による導電性バンプ)、41…チップ部品(第1の部品)、42…半田部、42A…クリーム半田、51…ボンディングワイヤ接続対応のチップ部品(第2の部品)、51A…電子部品(第2の部品)、52…非導電性接着剤、52A…導電性接着剤、52B…アンダーフィル樹脂、53…ボンディングワイヤ(接続部材)、54…モールド樹脂(またはポッティング樹脂)、55…フリップチップ接続用バンプ(接続部材)、61…開口部、62…貫通孔、72,74…層間接続体(金属板エッチングにより形成された金属バンプ)、72A…金属板(銅板)、81,85…層間接続体(金属板エッチングにより形成された金属バンプ)、81A…金属板(銅板)、89…エッチングマスク、91,95…層間接続体(導電性組成物充填)、101,105…層間接続体(めっきにより形成された導体バンプ)、109…めっき阻止マスク、109A…マスク除去部、141…離型シート、ES…エッチングストッパ。   DESCRIPTION OF SYMBOLS 1 ... Wiring board material, 2 ... Wiring board material, 3 ... Wiring board material, 11 ... Insulating layer, 11A ... Prepreg, 12 ... Insulating layer, 12A ... Prepreg, 13 ... Insulating layer, 14 ... Insulating layer, 14A ... Prepreg, DESCRIPTION OF SYMBOLS 15 ... Insulating layer, 16, 17 ... Protective film, 21 ... Wiring layer (outer layer wiring pattern), 21A ... Metal foil (copper foil), 22 ... Wiring layer (inner layer wiring pattern), 22A ... Metal foil (copper foil), 23 ... wiring layer (second inner layer wiring pattern), 23A ... metal foil (copper foil), 24 ... wiring layer (wiring pattern), 24A ... metal foil (copper foil), 25 ... wiring layer (wiring pattern), 26 ... Wiring layer (outer layer wiring pattern), 26A ... Metal foil (copper foil), 31 ... Interlayer connection (conductive bump by conductive composition printing), 32 ... Interlayer connection (conductive bump by conductive composition printing) 33 ... through-hole conductor, 34 ... layer Connection body (conductive bump by conductive composition printing), 35 ... interlayer connection body (conductive bump by conductive composition printing), 41 ... chip part (first part), 42 ... solder part, 42A ... cream Solder, 51... Chip component (second component) corresponding to bonding wire connection, 51 A. Electronic component (second component), 52... Non-conductive adhesive, 52 A... Conductive adhesive, 52 B. 53: Bonding wire (connection member), 54: Mold resin (or potting resin), 55: Bump for flip chip connection (connection member), 61: Opening, 62: Through hole, 72, 74 ... Interlayer connection body (metal) Metal bumps formed by plate etching), 72A ... Metal plate (copper plate), 81, 85 ... Interlayer connector (metal bumps formed by metal plate etching), 81A ... Metal plate (copper plate), 89 ... etching mask, 91,95 ... interlayer connection (filled with conductive composition), 101,105 ... interlayer connection (conductor bump formed by plating), 109 ... plating prevention mask, 109A ... mask removal part, 141 ... release sheet, ES ... etching stopper.

Claims (11)

第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋め込まれた部品である第1の部品と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記第1の部品を電気的に接続するための第1のランドを含む内層配線パターンと、
前記第1の部品を前記内層配線パターンの前記第1のランドに接続、固定する半田部と、
前記第1の絶縁層の、前記第2の絶縁層に対向する側でない外側の面である下面と前記第2の絶縁層の、前記第1の絶縁層に対向する側でない外側の面である上面とで規定される上下面上に設けられた、該上下面上に位置させる部品である第2の部品を電気的に接続するための第2のランドを含む外層配線パターンと、を具備し、
前記第2の部品を含む、前記上下面上に位置させた部品のすべてが、半田でない材質の接続部材のみにより前記外層配線パターンに電気的に接続されていること
を特徴とする部品実装モジュール。
A first insulating layer;
A second insulating layer positioned in a stack with respect to the first insulating layer;
A first component that is a component embedded in the second insulating layer;
An inner layer wiring pattern including a first land for electrically connecting the first component, which is provided between the first insulating layer and the second insulating layer;
A solder portion for connecting and fixing the first component to the first land of the inner wiring pattern;
Is said first insulating layer, said second insulating layer not side facing outwardly the lower surface as the surface of the second insulating layer, the surface of the outer not side opposed to the first insulating layer And an outer layer wiring pattern including a second land for electrically connecting a second component, which is a component positioned on the upper and lower surfaces, defined on the upper and lower surfaces defined by the upper surface. ,
Component mounting module comprising said second component, all components were located on the top and bottom surfaces, only the connecting member material is not a solder, characterized in that it is electrically connected to the outer-layer wiring pattern .
前記接続部材が、ボンディングワイヤを備えているかまたはフリップチップ接続を行うための非半田の材質のバンプを備えているかのいずれかであることを特徴とする請求項1記載の部品実装モジュール。   2. The component mounting module according to claim 1, wherein the connecting member is provided with either a bonding wire or a bump made of a non-solder material for performing flip chip connection. 前記第2の部品のうちの一部が、前記接続部材としてボンディングワイヤと導電性接着剤別個に用いて前記外層配線パターンに電気的に接続されていることを特徴とする請求項2記載の部品実装モジュール。 Part of the second part, as the connecting member, according to claim 2, characterized that you have been electrically connected to the outer-layer wiring pattern by using the bonding wire and the conductive adhesive separately The component mounting module described. 前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、
前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
The second insulating layer is a stack of at least two insulating layers;
A second inner layer wiring pattern provided between the at least two insulating layers;
A part of the second insulating layer in the stacking direction is interposed between the surface of the inner layer wiring pattern and the surface of the second inner layer wiring pattern, and is made of a conductive composition, and is stacked in the stacking direction 2. The component mounting module according to claim 1, further comprising: an interlayer connector having a shape that has an axis that coincides with the first axis and has a diameter that changes in a direction of the axis.
前記第2の絶縁層が、少なくとも2つの絶縁層の積層であり、
前記少なくとも2つの絶縁層の間に挟まれて設けられた第2の内層配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記内層配線パターンの面と前記第2の内層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と
をさらに具備することを特徴とする請求項1記載の部品実装モジュール。
The second insulating layer is a stack of at least two insulating layers;
A second inner layer wiring pattern provided between the at least two insulating layers;
The second insulating layer penetrates a part in the stacking direction and is sandwiched between the surface of the inner layer wiring pattern and the surface of the second inner layer wiring pattern, and is made of metal and coincides with the stacking direction. The component mounting module according to claim 1, further comprising: an interlayer connection body having a shaft and a shape whose diameter changes in a direction of the shaft.
前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、
前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備すること
を特徴とする請求項1記載の部品実装モジュール。
The outer layer wiring pattern is provided at least on the lower surface on the first insulating layer;
An axis that penetrates through the first insulating layer and is sandwiched between the surface of the inner layer wiring pattern and the surface of the outer layer wiring pattern on the lower surface, is made of a conductive composition, and coincides with the stacking direction 2. The component mounting module according to claim 1, further comprising an interlayer connection body having a shape having a diameter that changes in a direction of the axis.
前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、
前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備すること
を特徴とする請求項1記載の部品実装モジュール。
The outer layer wiring pattern is provided at least on the lower surface on the first insulating layer;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the inner layer wiring pattern and the surface of the outer layer wiring pattern on the lower surface, is made of metal, and has an axis that coincides with the stacking direction The component mounting module according to claim 1, further comprising an interlayer connection body having a shape whose diameter changes in a direction of the axis.
前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、
前記第1の絶縁層を貫通して前記内層配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備すること
を特徴とする請求項1記載の部品実装モジュール。
The outer layer wiring pattern is provided at least on the lower surface on the first insulating layer;
An axis that penetrates through the first insulating layer and is sandwiched between the surface of the inner layer wiring pattern and the surface of the outer layer wiring pattern on the lower surface, is made of a conductive composition, and coincides with the stacking direction The component mounting module according to claim 1, further comprising an interlayer connection body having a shape in which the diameter does not change in the direction of the axis.
前記外層配線パターンが、前記第1の絶縁層上である前記下面上に少なくとも設けられており、
前記第1の絶縁層を貫通して前記配線パターンの面と前記下面上の前記外層配線パターンの面との間に挟設され、かつ金属からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化していない形状である層間接続体をさらに具備すること
を特徴とする請求項1記載の部品実装モジュール。
The outer layer wiring pattern is provided at least on the lower surface on the first insulating layer;
An axis that penetrates the first insulating layer and is sandwiched between the surface of the wiring pattern and the surface of the outer layer wiring pattern on the lower surface, is made of metal, and has an axis that coincides with the stacking direction; The component mounting module according to claim 1, further comprising an interlayer connection body having a shape whose diameter does not change in the axial direction.
前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、表出していることを特徴とする請求項1記載の部品実装モジュール。   The surface of the first component on the side opposite to the side of the first component where the first component is connected to the inner layer wiring pattern by the solder portion is exposed. Item mounting module according to Item 1. 前記半田部により前記第1の部品が前記内層配線パターンに接続される該第1の部品の側とは反対の側の該第1の部品の表面が、前記第2の絶縁層により隠されていることを特徴とする請求項1記載の部品実装モジュール。   The surface of the first component on the side opposite to the side of the first component where the first component is connected to the inner layer wiring pattern by the solder portion is hidden by the second insulating layer. The component mounting module according to claim 1, wherein:
JP2006129810A 2006-05-09 2006-05-09 Component mounting module Expired - Fee Related JP5108253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129810A JP5108253B2 (en) 2006-05-09 2006-05-09 Component mounting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129810A JP5108253B2 (en) 2006-05-09 2006-05-09 Component mounting module

Publications (2)

Publication Number Publication Date
JP2007305636A JP2007305636A (en) 2007-11-22
JP5108253B2 true JP5108253B2 (en) 2012-12-26

Family

ID=38839351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129810A Expired - Fee Related JP5108253B2 (en) 2006-05-09 2006-05-09 Component mounting module

Country Status (1)

Country Link
JP (1) JP5108253B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176500B2 (en) * 2007-11-22 2013-04-03 大日本印刷株式会社 Component built-in wiring board, method of manufacturing component built-in wiring board
CN102612265B (en) * 2007-11-01 2016-05-11 大日本印刷株式会社 The manufacture method of built-in element circuit board, built-in element circuit board
JP5515210B2 (en) * 2007-12-13 2014-06-11 大日本印刷株式会社 Component built-in wiring board, method of manufacturing component built-in wiring board
FI20085468A0 (en) 2008-05-16 2008-05-16 Polar Electro Oy The electrical circuit arrangement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (en) * 1991-03-12 1994-04-28 Japan Radio Co Ltd Multilayer wiring board embedded with component
JP2002290030A (en) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd Wiring board
JP2003115561A (en) * 2001-10-03 2003-04-18 Sony Corp Integrated electronic component, electronic component device, and manufacturing method thereof
JP2003124429A (en) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd Module component
JP2003197849A (en) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd Module with built-in component and method of manufacturing the same
JP2006049457A (en) * 2004-08-03 2006-02-16 Dt Circuit Technology Co Ltd Wiring board with built-in parts and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007305636A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4945974B2 (en) Component built-in wiring board
TWI545998B (en) Built-in parts wiring board
JP5130661B2 (en) Component built-in wiring board, manufacturing method of component built-in wiring board.
TWI461118B (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP5163806B2 (en) Manufacturing method of component built-in module and component built-in module
JP2007273654A (en) Flexible circuit board, method for manufacturing the same, and electronic component
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
JP5108253B2 (en) Component mounting module
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2005026573A (en) Manufacturing method of module with built-in component
JP5170570B2 (en) Resin multilayer module and method for manufacturing resin multilayer module
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5130666B2 (en) Component built-in wiring board
JP2011249457A (en) Wiring board having embedded component, and manufacturing method for the same
JP2004327743A (en) Wiring board with solder bump and its producing process
JP2011071560A (en) Manufacturing method of component built-in wiring board
JP2008016651A (en) Component built-in wiring board and its manufacturing method
JP5515210B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2009130095A (en) Part built-in wiring board, and manufacturing method for part built-in wiring board
JP2006049536A (en) Multilayer circuit board
TWI420989B (en) Printed circuit board and method of manufacturing the same
JP5359993B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR100997880B1 (en) Method of interconnection between bonding pad and substrate conducting layer and multi-functional printed circuit board manufactured thereof
JP2010062339A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP2008135483A (en) Substrate incorporating electronic component and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120403

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5108253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees