JP2011010445A - モータ用位相同期回路及びそれを用いたスピンドルモータ - Google Patents

Abstract

【課題】入力信号の周波数が変化するようなモータの駆動制御に対して、多重ＰＬＬ回路を適用可能な回路構成を得る。
【解決手段】発振信号を出力する発振器１２及び該発振信号と入力信号との位相差に対応する信号を出力する第１位相比較回路１４を有する第１ＰＬＬ１１と、入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部２２及び該モータ部２２からの出力信号と入力信号との位相差に対応する信号を出力する第２位相比較回路２４を有する第２ＰＬＬ２１と、上記第１ＰＬＬ１１及び第２ＰＬＬ２１が上記入力信号の入力側に対して互いに並列に接続されるように、互いの位相比較回路１４，２４の出力同士を加算する加算器２６と、を備える。上記第１ＰＬＬ１１の発振器１２の入力側及び上記第２ＰＬＬ２１のモータ部２２の入力側には、それぞれ、ループフィルタ１５，２５を設ける。
【選択図】図２

Description

本発明は、発振部及び位相比較部を有する複数のフィードバックループが互いに接続されてなる位相同期回路に関するものである。

従来より、入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差（位相偏差）を検出して該位相偏差に対応する信号を発振部へ出力する位相比較部とを有するフィードバックループを備えた位相同期回路が知られている。このような位相同期回路は、例えば図８に示すように、回路１０１への入力信号と発振部１０２が出力する発振信号（図の例では分周器１０５からの出力信号）とを、位相比較部１０３で比較して、その比較結果に応じた出力を該発振部１０２に出力するように構成されている。これにより、入力信号に対して上記発振部１０２から出力される信号の位相を合わせることができる、いわゆるＰＬＬ（Phase Locked Loop）を構成することができる。なお、上記図８において、符号１０４はループフィルタを示す。

ところで、このような構成のＰＬＬ回路では、入力信号の周波数が一定の場合には、入力信号の位相と発振部１０２から出力される信号の位相とのずれをなくすことができるが、入力信号の周波数が変化する場合には、入力信号の位相と発振部１０２から出力される信号の位相とのずれをゼロにすることができない。また、ＰＬＬ回路は同期が外れている状態から入力周波数に出力周波数が引き込まれていく過程で、位相比較部における入力位相が追いついたり離れたりする挙動による衝撃、いわゆる引き込み振動が生じる。

そこで、上述のような入力信号の周波数変化が引き込み振動にも対応できるように、上記ＰＬＬ回路を２つ組み合わせた、いわゆる２重ＰＬＬ回路が考えられている。この２重ＰＬＬ回路は、例えば特許文献１や図９に示すように、一方のＰＬＬが他方のＰＬＬのフィードフォワード要素となっているため、高速追従を達成することができ、引き込み振動の発生期間を短縮することができる。さらに、入力信号の周波数と出力信号の周波数との同期が保たれている状態で、入力信号の周波数が加減しても位相偏差がゼロ近くに保たれるので、位相比較器の比較範囲から外れにくく、引き込み振動も生じにくくなる。

すなわち、上記図９に示す２重ＰＬＬ回路１１０の例では、図の上側のＰＬＬ１１１（以下、第１ＰＬＬという）の位相比較部１１２から出力された信号を、図の下側のＰＬＬ１２１（以下、第２ＰＬＬという）の位相比較部１２２から出力された信号をループフィルタ１２５で平滑化した信号に加算器１２６で加算し、その値を第２ＰＬＬ１２１の発振部１２３に入力するように構成されている。こうすることで、上記第１ＰＬＬ１１１の位相比較部１１２で検出された位相偏差を、上記第２ＰＬＬ１２１の発振部１２３の入力側に反映させることができ、周波数変化に対しても応答性良く且つ精度良く位相偏差をゼロに近づけることができる。なお、上記図９において、符号１１３は第１ＰＬＬ１１１の発振部を、符号１１４は第１ＰＬＬ１１１の分周器を、符号１２４は第２ＰＬＬ１２１の分周器を、それぞれ示す。

特開２００８−１４７７８８号公報

ところで、上記従来例のような２重ＰＬＬ回路の構成は、いずれも、人工衛星等の高速移動体との通信装置や放送受信装置などのドップラシフト（周波数偏移）に対して定常偏差を無くす目的で用いられるものであるが、このような通信関係の装置だけでなく、加減速の生じるモータなどの駆動制御にも、上記２重ＰＬＬ回路の構成を適用することが考えられる。

ところが、モータの駆動制御に上記従来例の２重ＰＬＬ回路の構成をそのまま適用しようとすると、モータの特性が通信装置とは大きく異なるため、モータを駆動制御することすら困難になってしまう。すなわち、図３に示すように、ＰＬＬ回路の発振部は、入力値（入力電圧）の正負が変化しても、正の出力信号を出力するように構成されている（図３（Ａ）参照）が、モータの場合には入力値（入力電圧）の正負により回転方向が変化してしまう（図３（Ｂ）参照）ため、例えば上記図９中の第２ＰＬＬ１２１の発振部１２３を、単に、モータ及びエンコーダーからなるモータ部に置き換えただけでは、入力値の正負に応じてモータの回転方向が変化することになり、モータの駆動制御が不可能になる。したがって、モータの駆動制御に２重ＰＬＬ回路の構成を適用することは、理論的に困難である。

以上より、信号入力の周波数変化に対して位相偏差をゼロにできないことや引き込み振動が生じることなどから、モータの駆動制御に対して図８に示すようなＰＬＬ回路は信号入力が一定周波数の場合に適用されているのみであり、上述のようなモータの特性により、モータの駆動制御に図９に示すような２重ＰＬＬ回路をそのまま適用することもできないという問題があった。

本発明は、かかる諸点に鑑みてなされたものであり、その目的とするところは、入力信号の周波数が変化するようなモータの駆動制御に対して、多重ＰＬＬ回路を適用可能な回路構成を得ることにある。

上記目的を達成するために、本発明に係るモータ用位相同期回路では、２つのＰＬＬが入力信号に対して並列に接続されるように、それぞれの位相比較部の出力同士を加算するとともに、発振部及びモータ部の入力側に平滑部をそれぞれ設けた。

具体的には、第１の発明では、入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差を検出して対応する信号を該発振部へ出力する第１位相比較部とを有する少なくとも一つの第１フィードバックループと、入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部と、該モータ部からの出力信号と入力信号との位相差を検出して対応する信号を該モータ部へ出力する第２位相比較部とを有する第２フィードバックループと、上記第１フィードバックループ及び上記第２フィードバックループが上記入力信号の入力側に対して互いに並列に接続されるように、互いの位相比較部の出力同士を加算する加算部と、を備えているものとする。

そして、上記第１フィードバックループの発振部の入力側には、上記第１位相比較部の出力を平滑化するための第１平滑部が、上記第２フィードバックループのモータ部の入力側には、上記加算部の出力を平滑化するための第２平滑部がそれぞれ設けられているものとする。

以上の構成により、２つのフィードバックループによって、入力信号の周波数が変化した場合でも、該入力信号の位相に対して位相偏差がほとんどない出力信号を生成することが可能となる。すなわち、第１フィードバックループの第１位相比較部で、該ループ内の出力信号と入力信号との位相差（位相偏差）を検出し、その位相偏差を第２フィードバックループの第２位相比較部の出力に加算することで、上記第１フィードバックループで検出された位相偏差を考慮してモータ部の駆動制御を行うことができる。つまり、上記第１フィードバックループは、第２フィードバックループに対して入力信号と出力信号との位相差をフィードフォワードしていることになるため、モータの加減速中などでも位相偏差をほとんどゼロにすることができるとともに、入力信号に対して応答性良くモータを駆動させることができる。

また、上記第２フィードバックループのモータ部の入力側に第２平滑部を設けることで、該モータ部に入力される信号を平滑化することができる。したがって、上記第１フィードバックループや第２フィードバックループの位相比較部からの出力が負の値であったとしても、上記第２平滑部を設けることで、モータ部に負の値が入力されるのを防止することができる。これにより、モータ部のモータが逆方向に回転するのを防止することができ、該モータの駆動制御が可能になる。

さらに、上記第１フィードバックループの発振部の入力側に第１平滑部を設けることで、該第１フィードバックループの発振部及び上記第２フィードバックループのモータ部の両方に平滑化された値を入力することができる。これにより、両ループを同様の構成にすることができ、該両ループを接続する加算部に対して該両ループから対応する信号を入力させることができる。したがって、上述のような２つのフィードバックループを用いることにより、入力信号の周波数変化に対してモータを位相偏差がゼロに近い状態で駆動制御できるようになる。

上述の構成において、上記第１フィードバックループを１つ有する２重ＰＬＬ回路であるのが好ましい（第２の発明）。こうすることで、構成部品の数が最も少なく且つ簡単な構成により、入力信号の周波数変化に対して、モータを位相偏差がほとんどゼロの状態で駆動制御することができる。したがって、上述の構成により、コンパクトなモータ駆動制御回路を実現することができる。

第３の発明は、回転体を回転させるスピンドルモータに関する。具体的には、スピンドルモータは、上記モータ部の一部を構成するとともに、請求項１または２に記載のモータ用位相同期回路を用いて駆動制御されることにより回転体を回転させるものとする。

以上の構成により、モータによって回転体を回転させる際に、その加減速時でも入力信号に対して位相がずれることなくモータを回転させることができる。すなわち、上記第１または第２の発明のような構成をスピンドルモータの駆動制御に用いることにより、モータへの入力信号の周波数が変化した場合でも、該モータの回転が入力信号の位相に合った状態（いわゆるロック状態）を維持できるため、モータの回転を入力信号に対して精度良く追従させることができる。

上述の構成において、上記スピンドルモータは、上記回転体としての被検査体を回転させて該被検査体の検査を行う回転検査装置に用いられるのが好ましい（第４の発明）。このように、被検査体を回転させて該被検査体の振れや汚れなどを検出するための回転検査装置に上記スピンドルモータを用いることにより、モータの回転数が一定回転数に到達するまでの時間を短縮することができ、検査時間の縮減が可能になる。

本発明によれば、発振部及び第１位相比較部を有する第１フィードバックループとモータ部及び第２位相比較部を有する第２フィードバックループとを、入力信号の入力側に対して互いに並列に接続されるように、位相比較部の出力同士で加算するとともに、上記発振部及びモータ部の入力側に平滑部をそれぞれ設けることで、モータの駆動制御に２重ＰＬＬ回路を適用することが可能となり、入力信号に対して高速で且つ精度良くモータの回転時の位相を同期させることができる。

しかも、第１フィードバックループがフィードフォワードの機能を果たすことにより、入力信号の周波数変化に対して高速応答が可能になるため、本発明を何らかの装置に組み込んでモータの駆動制御に適用した場合、外乱などによりモータが減速あるいは加速すると、装置としてはその変動を検知して、減速時は加速指令を、加速時には減速指令を２重ＰＬＬ回路に出力することになる。従来であれば、入力信号の位相に合わせた状態（いわゆるロック状態）が、外乱によって外れると、引き込み振動が発生し、再びロック状態に戻るために相応の時間が必要であったが、本発明の入力信号の周波数変化に対する高速応答性を利用すれば、一旦外れたロック状態を短時間のうちに引き戻すことが可能となる。

また、第２の発明によれば、上記第１フィードバックループを１つ有する２重ＰＬＬ回路とすることで、モータの駆動制御に用いる位相同期回路を簡単且つコンパクトな構成とすることができる。

また、第３の発明によれば、上記第１または第２の発明の構成を有する位相同期回路を、回転体を回転させるスピンドルモータの駆動制御に用いることで、モータの回転を入力信号に対して精度良く追従させることのできるモータ駆動制御を実現できる。

また、第４の発明によれば、上記スピンドルモータを、被検査体を回転させる回転検査装置に用いることで、該被検査体の検査を効率良く行うことができる。

図１は、本発明の実施形態に係る回転検査装置の概略構成を示す図である。 図２は、位相同期回路の概略構成を示すブロック図である。 図３は、それぞれ（Ａ）発振器、（Ｂ）モータの入出力特性を示す図である。 図４は、それぞれ、（Ａ）所定の初期状態、（Ｂ）入力信号の周波数が高くなった場合（モータ加速中）、（Ｃ）入力信号の周波数が低くなった場合（モータ減速中）における、入力信号ＩＮに対する第１ＰＬＬの出力信号Ｉ及びエンコーダ出力信号IIの波形を模式的に示す図である。 図５は、それぞれ、（Ａ）第１ＰＬＬのみの場合、（Ｂ）第２ＰＬＬのみの場合、（Ｃ）位相同期回路の場合において、入力信号に対する出力信号の位相をＭＡＴＬＡＢを用いて計算した結果を示す図である。 図６は、従来の回転検査装置の動作を時間とモータ回転数との関係で表した図である。 図７は、本発明の実施形態に係る回転検査装置の動作を示す図６相当図である。 図８は、従来のＰＬＬの回路例を示すブロック図である。 図９は、従来の２重ＰＬＬの回路例を示すブロック図である。

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。

−回転検査装置の構成−
まず、本発明の実施形態に係る位相同期回路１０（モータ用位相同期回路）が用いられるモータ２（回転検査装置用モータ）を備えた回転検査装置１の全体構成を、図１に基づいて説明する。この回転検査装置１は、モータ２によって被検査体３（本実施形態では円盤状のディスク、以下、単にディスクともいう）を回転させて、該被検査体３の表面の傷や汚れ、回転時の振れなどを検出機構４によって検出するように構成されている。

上記モータ２は、モータハウジング２ａ内に回転自在に支持された回転軸２ｂと、該回転軸２ｂを回転させる駆動部２ｃとを備えた、いわゆるスピンドルモータである。このモータ２は、特に図示しないが、上記回転軸２ｂに設けられたロータと上記モータハウジング２ａ内に設けられたステータとを有する上記駆動部２ｃで回転磁界を発生させて、該ロータを回転させることにより、上記回転軸２ｂに回転駆動力を与えるように構成されている。

なお、上記モータ２の回転軸２ｂは、モータハウジング２ａに設けられた軸受（図示省略）によって回転自在に支持されていて、その一方の端部は上記モータハウジング２ａから外部へ突出している。この回転軸２ｂの突出端とは反対側には、該回転軸２ｂの回転を検出するためのロータリエンコーダ２ｄが、上記モータハウジング２ａ内に一部が埋め込まれるように配置されている。また、上記回転軸２ｂの突出端部には、上記被検査体３を固定するための略円盤状のチャックテーブル５が、該回転軸２ｂと同心で回転可能に接続されている。

上記モータ２は、駆動制御装置６によって回転軸２ｂの回転制御が行われている。この駆動制御装置６は、モータ２の回転軸２ｂの回転を上記ロータリエンコーダ２ｄによって検出し、その検出結果に応じて上記モータ２の回転軸２ｂを回転駆動させるように構成されている。なお、詳しくは後述するように、上記駆動制御装置６は、指令信号としての入力信号の位相とモータ２の回転を検出するロータリエンコーダ２ｄの出力信号の位相とを同期させるための位相同期回路１０を備えている。

上記被検査体３は、例えばハードディスクの磁気ディスクなどに用いられる円盤状のディスクであって、平面視で中心に、上記チャックテーブル５の突起部５ａに係合可能な大きさの穴部３ａが形成されている。なお、上記被検査体３は、上述のような磁気ディスクに限らず、回転させて検査を行うものであれば、どのようなものであってもよい。

上記検出機構４は、上記被検査体３の表面の傷や汚れ、回転時の振れなどを検出するためのものであり、例えば光源４ａからレーザービームを出力して上記被検査体３で反射した光を受光器４ｂで受光するように構成されている。このように、受光器４ｂによって反射光を検出することにより、上記被検査体３上の傷や汚れ、回転時の振れなどを検出することができる。なお、上記検出機構４は、レーザービームを用いて被検査体３の表面状態を検出しているが、この限りではなく、回転している被検査体３の表面状態を検出できるような構成であれば、どのような構成であってもよい。

ここで、上記図１において、矢印はモータ２の回転軸２ｂ及び被検査体３の回転方向を示している。

−位相同期回路の構成−
次に、上記駆動制御装置６内の位相同期回路１０の構成について、図２から図５に基づいて以下で説明する。

上記位相同期回路１０は、第１ＰＬＬ１１（第１フィードバックループ）及び第２ＰＬＬ２１（第２フィードバックループ）が入力信号（周波数f_in）の入力側に対して並列に接続されてなる２重ＰＬＬ回路である。この位相同期回路１０は、第１ＰＬＬ１１及び第２ＰＬＬ２１で入力信号（位相θ_in）と出力信号（位相θ₁’,θ_m’）との位相差φ₁,φ_m（以下、位相偏差ともいう）を検出し、それらの位相偏差φ₁,φ_mに基づいて上記第２ＰＬＬ２１で位相偏差φ_mがゼロになるようにモータ２を駆動制御するように構成されている。

具体的には、上記第１ＰＬＬ１１は、入力される電圧Ｕ_f1に応じて所定の発振周波数（位相θ₁）の信号を出力する発振器１２（発振部）と、該発振器１２の出力信号の周波数を入力信号の周波数のＮ倍にするための分周器１３と、該分周器１３の出力信号の位相θ₁’と入力信号の位相θ_inとを比較して上記発振器１２へ所定の信号（入力電圧）を出力する第１位相比較回路１４（第１位相比較部）と、を備えている。すなわち、上記第１ＰＬＬ１１は、第１位相比較回路１４で検出される位相偏差φ₁を、発振器１２へフィードバックするように構成されている。

上記発振器１２は、入力電圧に応じて出力信号の発振周波数が調整される、いわゆる電圧制御発振器（ＶＣＯ）である。このＶＣＯは、図３に出力特性を示すように、入力電圧の正負にかかわらず正の値の周波数を出力するように構成されている。なお、上記位相同期回路１０をデジタル信号の環境下で用いる場合には、上記発振器１２は、デジタル信号処理が可能な数値制御発振器（ＮＣＯ）を用いればよい。

上記分周器１３は、該分周器１３から出力する信号の周波数を該分周器１３に入力される信号の周波数の１／Ｎにするように構成されている。これにより、上記第１ＰＬＬ１１において、位相比較回路１４で位相偏差φ₁がなくなるように上記発振器１２がフィードバック制御されると、該発振器１２の出力として入力信号のＮ倍の周波数の信号が得られることになる。

上記第１位相比較回路１４は、入力信号の位相θ_inと出力信号の位相θ₁’とを減算する減算器１４ａと、該減算器１４ａから出力される信号に基づいて上記発振器１２への入力信号（入力電圧）に変換する変換部１４ｂとを備えている。すなわち、この第１位相比較回路１４では、入力信号と出力信号との位相差φ₁を上記発振器１２に入力可能な信号（入力電圧）に変換するように構成されている。

上記第２ＰＬＬ２１は、入力される電圧に応じて所定の回転数で回転するモータ２及びその回転数を検出するロータリエンコーダ２ｄを有するモータ部２２と、該モータ部２２の出力信号の周波数を入力信号の周波数のＮ倍にするための分周器２３と、該分周器２３の出力信号の位相θ_m’と入力信号の位相θ_inとを比較して上記モータ部２２へ所定の信号（入力電圧）を出力する第２位相比較回路２４（第２位相比較部）と、を備えている。すなわち、上記第２ＰＬＬ２１も、第２位相比較回路２４で検出される位相偏差φ_mを、モータ部２２へフィードバックするように構成されている。なお、上記モータ２及びロータリエンコーダ２ｄの構成については上述したとおりであり、上記分周器２３及び第２位相比較回路２４の構成は、上記第１ＰＬＬＬ１１の分周器１３及び第１位相比較回路１４と同様なので、説明を省略する。上記図２において、符号２４ａは減算器であり、２４ｂは変換部である。

また、上記第２ＰＬＬ２１は、上記第１ＰＬＬ１１が並列に接続されるように、上記第１位相比較回路１４の出力Ｕ_d1と第２位相比較回路２４の出力Ｕ_dmとを加算する加算器２６（加算部）を備えている。この加算器２６によって、上記第１ＰＬＬ１１の第１位相比較回路１４の出力Ｕ_d1を第２ＰＬＬ２１の第２位相比較回路２４の出力Ｕ_dmに加算することで、該第１ＰＬＬ１１で検出した位相偏差φ₁を、該第２ＰＬＬ２１で考慮して、この位相偏差φ₁もなくすように上記モータ部２２が駆動制御される。

すなわち、上記位相同期回路１０において、上記第１ＰＬＬ１１で検出された位相偏差φ₁を、上記第２フィードバックループ２１に一種のフィードフォワードとして入力することができるため、モータ２の回転を入力信号に対して高速で且つ応答性良く同期させることができる。

また、上記位相同期回路１０には、上記第１ＰＬＬ１１の発振器１２の入力側及び第２ＰＬＬ２１のモータ部２２と加算器２６との間（モータ部２２の入力側）に、それぞれ、信号を平滑化するためのループフィルタ１５，２５（第１平滑部、第２平滑部）が設けられている。これらのループフィルタ１５，２５は、一種の積分器として機能するもので、入力される信号Ｕ_d1，Ｕ_d1＋Ｕ_dmを積分して平滑化して信号Ｕ_f1，Ｕ_fmを出力するように構成されている。これらのループフィルタ１５，２５を設けることにより、加速度入力（ｓの次数３）に対して、上記位相同期回路１０でのｓの次数も３になるため、内部モデル原理に基づいて位相偏差をゼロにすることが可能となる。すなわち、上記ループフィルタ１５，２５によって、上記位相同期回路１０の入力信号の位相θ_inが変化した場合（例えば、モータの加減速時など）でも、該入力信号との間で位相のずれをほとんど生じることなく、上記モータ部２２のモータ２を駆動させることが可能となる。

また、図３（Ｂ）に示すように、上記モータ部２２のモータ２は、入力電圧の正負に応じて逆方向に回転するような出力特性を有しているため、該モータ部２２に負の入力信号（入力電圧）が入力されるとモータ２が逆方向に回転することになり、モータの駆動制御が困難になるだけでなく、最悪の場合、装置が破損してしまう可能性もある。これに対し、上述のように、上記第２ＰＬＬ２１のモータ部２２の入力側、すなわち、加算器２６と該モータ部２２との間に上記ループフィルタ２５を設けることで、該モータ部２２への入力信号（入力電圧）が積分されて平滑化されるため、該モータ部２２に負の入力信号（入力電圧）が入力されるのを防止することができる。これにより、モータ２が逆回転することなくモータ２の駆動制御を行うことができる。

なお、上記位相同期回路１０は、アナログ回路として構成されていてもよいし、デジタル回路として構成されていてもよい。

ここで、上述のような構成を有する位相同期回路１０において、入力信号の周波数の変化に対して位相偏差をゼロにできる理由は、下式（１）、（２）によっても論理的に説明することができる。具体的には、上記位相同期回路１０において、入力位相θ_inが（１）式で表されるとすると、定常位相偏差は（２）式によって表される。

ここで、Ｒは位相指数を、Δωは周波数ステップを、Δθは位相ステップを、Ｋφは位相比較器１４のゲインを、Ｋｖは発振器１２のゲインを、Ｋｍはモータゲインを、Ｎは周波数逓倍率を、τ_１は位相進み時定数を、それぞれ示している。

上記（２）式において、ＫｖとＫｍとが等しい場合、すなわち、発振器１２のゲインとモータ部２２のゲインとが等しい場合には、定常位相偏差をゼロにすることができる。

上記位相同期回路１０の動作結果を図４及び図５に示す。すなわち、図４は、ＦＰＧＡ（Field Progammable Gate Array）で上記位相同期回路１０を実現し、入力信号ＩＮの周波数を変化させた場合における、第１ＰＬＬ１１の発振器１２の出力信号Ｉ及び第２ＰＬＬ２１のモータ部２２のエンコーダ出力信号IIの各信号波形の変化を示したものである。図５は、（Ａ）第１ＰＬＬ１１のみ、（Ｂ）第２ＰＬＬ２１のみ、（Ｃ）位相同期回路１０の各構成において、位相指数（周波数ランプ）入力（モータの加減速を想定）に対する出力信号の過渡応答をＭＡＴＬＡＢ（Ｖｅｒｓｉｏｎ ５．２．１．２９２１５ａ（Ｒ１１．１） Ｓｅｐｔｅｍｂｅｒ ２）によって計算した結果である。

上記図４に示すように、所定の初期状態（図４（Ａ）の場合）に対して、入力信号ＩＮの周波数を高くした場合（モータ加速中、図４（Ｂ）の場合）や、該入力信号ＩＮの周波数を低くした場合（モータ減速中、図４（Ｃ）の場合）には、第１ＰＬＬ１１の発振器１２の出力信号は、入力信号に対して位相がずれるのに対し、第２ＰＬＬ２１のモータ部２２のエンコーダ出力信号は、入力信号と位相がほぼ一致している。したがって、上記図２に示す位相同期回路１０を備えた構成では、上記図４に示すように、入力信号の周波数が変化しても、上記位相同期回路１０によってモータ部２２の回転を高速で且つ精度良く入力信号に同期させることができる。

このように、上記位相同期回路１０によって出力信号の位相を入力信号の位相と同期させることができるのは、上記図５の計算結果からも明らかである。すなわち、この図５に示すように、第１ＰＬＬ１１のみや第２ＰＬＬ２１のみの場合（図５（Ａ）、（Ｂ））には、位相が変化する入力信号に対して追従することができず、出力信号は入力信号に対して一致しないが、上記位相同期回路１０の場合（図５（Ｃ））には、位相が変化する入力信号に対して出力信号がかなりの割合で一致している。したがって、これらの計算結果からも、上記位相同期回路１０によって出力信号の位相を入力信号の位相と高速に且つ精度良く同期させることが可能であることが分かる。

−回転検査装置の動作−
上述のような構成を有する回転検査装置１の動作について、図６及び図７に基づいて以下で説明する。

上記回転検査装置１は、上述のとおり、検査対象であるディスク３などをモータ２によって回転させて、該ディスク３の傷や汚れ、回転時の振れなどを検出機構４によって検出するものである。そのため、上記回転検査装置１では、検出機構４によってディスク３の表面状態の検出を行う際に、該ディスク３が、入力信号と位相同期した状態で一定回転数で回転することが求められる。

したがって、従来のＰＬＬ回路を用いた駆動制御装置では、図６に示すように、モータの加減速時には、一般的な速度制御（フィードバック制御）を用いてモータの制御を行い、モータが所定の一定速度に到達したときに、ＰＬＬ回路を用いてモータの回転速度制御を行うようにしていた。

そのため、従来の回転検査装置では、検査の効率の向上を図るために、モータの加減速時の時間短縮などの対策を行っているが、この場合には、モータのトルクアップや供給する電力を増大させる必要があり、モータサイズの増大や発熱量の増加など、多くのデメリットが生じることになる。

これに対して、上述のような構成を有する回転検査装置１では、モータ２の加減速時、すなわち入力信号の周波数が変化する場合でも、該入力信号の位相と出力信号の位相とを同期させることができるとともに入力信号に対して高速追従可能な位相同期回路１０を有しているため、図７に示すように、停止領域以外はＰＬＬ制御を用いてモータ２を駆動させることができる。これにより、検査に必要な一定回転数に到達する時間を短縮することが可能となる（図７中の破線は、図６の場合のモータ回転数の変化）が、従来のようなモータのトルクアップなどの対策は不要となる。

また、上記位相同期回路１０を、別種の装置、例えばモータを極低速（例えば０．０１ｒｐｍなど）で回転させる装置に適用した場合でも、入力信号と同期させてモータの駆動制御を行うことができる。従来、このような極低速でモータを回転させる場合、速度制御では、入力指令及びフィードバック信号が微小信号となるため、外乱の影響を強く受け、パルス列を使用する位置制御では、ゲインチューニングに時間を要していたが、上記位相同期回路１０を用いて入力信号と同期させてモータを回転させることにより、極低速での回転制御が可能になる。

−実施形態の効果−
以上より、第１ＰＬＬ１１と第２ＰＬＬ２１とを、該第１ＰＬＬ１１の第１位相比較回路１４の出力が第２ＰＬＬ２１のモータ部２２の入力側に加算器２６によって加算されるように接続するとともに、該第１ＰＬＬ１１の発振器１２の入力側及び第２ＰＬＬ２１のモータ部２２と加算器２６との間に、それぞれループフィルタ１５，２５を設けることで、入力信号の位相θ_inが変化した場合でも、該入力信号と同期させてモータ２を回転させることができる。

すなわち、１つのＰＬＬ回路だけでは、位相が変化する入力信号に同期した出力信号を出力することは不可能であるが、上述のように、２つのＰＬＬ１１，２１を入力信号の入力側に対して並列に接続するとともに、各ＰＬＬ１１，２１にループフィルタ１５，２５を設けて、一方のＰＬＬ（第１ＰＬＬ１１）で検出した位相偏差を他方のＰＬＬ（第２ＰＬＬ２１）で考慮してモータ２を駆動制御するように構成された２重ＰＬＬ回路とすることにより、上記入力信号に同期する出力信号を出力可能な構成を実現した。

また、上記２重ＰＬＬ回路の実現に際して、モータ２と発振器１２との出力特性の相違を考慮して、上述のようにループフィルタ２５をモータ部２２と加算器２６との間に設けたため、該モータ２に負の電圧が入力されて逆回転するのを確実に防止することができる。これにより、２重ＰＬＬ回路を用いてモータ２を制御することが可能となり、モータ用の２重ＰＬＬ回路を実現することができる。

さらに、上述のような構成を有する位相比較回路１０を、ディスク３を検査するための回転検査装置１に適用することで、検査に必要な一定回転数に到達する時間を短縮することが可能となり、効率良く検査を行うことができる。

《その他の実施形態》
上記実施形態については、以下のような構成としてもよい。

上記実施形態では、位相同期回路１０を、２つのＰＬＬ１１，２１を組み合わせた２重ＰＬＬ回路としているが、この限りではなく、複数のＰＬＬの構成が組み合わされた多重ＰＬＬ回路であってもよい。なお、この場合には、上記実施形態において、第２ＰＬＬ２１に並列に接続される第１ＰＬＬの数を増やすようにすればよい。こうすることで、各第１ＰＬＬでの計算負荷を減少させることができる。

上記実施形態では、発振器１２及びモータ部２２の出力側に、分周器１３，２３を設けているが、この限りではなく、分周器１３，２３を設けなくてもよい。

また、上記実施形態では、信号を平滑化するためにループフィルタ１５，２５を用いているが、この限りではなく、信号を平滑化することができる手段であればどのようなものであってもよい。

また、上記実施形態では、位相同期回路１０を有する駆動制御装置６によって、回転検査装置１内のモータ２を駆動するようにしているが、この限りではなく、回転検査装置以外の装置に組み込まれたスピンドルモータを駆動するための駆動制御装置に、上記位相同期回路１０を適用してもよい。具体的には、加工機や糸等の巻取り装置など、スピンドルモータを周速一定制御に用いる場合に上記位相同期回路１０を適用してもよい。

ここで、例えば、従来の巻取り装置では、回転体の加減速時と該回転体が所定の回転速度に到達した後とで速度制御を切り換えるとともに、該所定の回転速度到達後の場合には巻取り部分の径に応じて回転速度を変化させる線速度一定制御を行うようにしている（例えば特開昭６３−１０１２７９号公報）。しかしながら、このような制御の切り換えは、制御装置の構成や制御が複雑になるため、あまり好ましくない。しかも、上述の線速度一定制御では、巻取り部分の径の変化に対して回転速度の変動がＰＬＬ制御に比べて大きくなるため、回転速度の精度があまり良くない。また、上記巻取り装置に一重ＰＬＬ制御を適用することも考えられるが、既述のとおり、一重ＰＬＬの構成制御では、入力信号の周波数が変化する場合の回転体の速度の追従性があまり良くない。

これに対し、巻取り装置に上記位相同期回路１０を適用することにより、巻取り部分の径の変化に対して回転体の速度を精度良く追従させることができる。すなわち、巻取り部分の径の変化が急で且つ大きいときや回転体の加減速時など、モータに対して入力信号の周波数が大きく変化する場合でも、上記位相同期回路１０によるＰＬＬ制御によって入力信号の周波数変化に回転体の速度を精度良く追従させることができる。したがって、巻取り装置において、巻き崩れることなく回転体上に糸などを短時間で精度良く巻き取ることができる。しかも、回転体の加減速時と所定の回転速度到達後とで制御を切り換える必要もなくなるため、モータの制御装置の構成や制御を単純化することができる。

なお、上述のような作用効果は、巻取り装置の場合だけでなく、加工機に組み込まれるスピンドルモータなどに上記位相同期回路１０を適用した場合にも同様に得られる。すなわち、ワークに対して周速一定制御を行う場合に、上記位相同期回路１０によるＰＬＬ制御を用いることで、入力信号の周波数の変化（ワークの径の変化）に対して回転体の速度を精度良く追従させることができ、加工時間の短縮や加工精度の向上を図れる。しかも、回転体の加減速時と所定回転速度到達後とで制御を切り換える必要もないため、制御装置の構成や制御の簡略化を図れる。

以上説明したように、本発明は、モータを駆動制御する際に用いられる位相同期回路に特に有用である。

１ 回転検査装置
２ モータ（スピンドルモータ）
３ 被検査体
４ 検出機構
６ 駆動制御装置
１０ 位相同期回路（モータ用位相同期回路）
１１ 第１ＰＬＬ（第１フィードバックループ）
１２ 発振器（発振部）
１３、２３ 分周器
１４ 第１位相比較回路（第１位相比較部）
１４ａ 減算器
１４ｂ 変換部
１５ ループフィルタ（第１平滑部）
２１ 第２ＰＬＬ（第２フィードバックループ）
２２ モータ部
２４ 第２位相比較回路（第２位相比較部）
２５ ループフィルタ（第２平滑部）
２６ 加算器（加算部）
１０１、１１０ 位相同期回路
１０２、１１３、１２３ 発振部
１０３、１１２、１２２ 位相比較部
１０４、１２５ ループフィルタ
１０５、１１４、１２４ 分周器
１１１ 第１ＰＬＬ
１２１ 第２ＰＬＬ
１２６ 加算器

具体的には、モータ用位相同期回路であって、第１フィードバックループと、第２フィードバックループとを備え、上記第１フィードバックループは、入力される電圧に応じた周波数の信号を生成して出力する発振器と、上記発振器から出力された信号と入力信号との間の位相差に応じた第１位相差信号を出力する第１位相比較部と、上記第１位相差信号を平滑化して上記発振部に上記電圧として出力する第１平滑部とを有し、上記第２フィードバックループは、モータの回転速度に応じた周波数の信号と上記入力信号との間の位相差に応じた第２位相差信号を出力する第２位相比較部と、上記第１位相差信号と上記第２位相差信号とを加算して出力する加算部と、上記加算部の出力を平滑化して上記モータに出力する第２平滑部とを有する。

上述の構成において、上記第１フィードバックループを複数備えてもよい。入力信号の周波数変化に対して、モータを位相偏差がほとんどゼロの状態で駆動制御することができる。

スピンドルモータとして、上記モータ用位相同期回路の上記第２平滑部の出力に応じて駆動される回転軸と、上記回転軸の回転に応じて、上記モータの回転速度に応じた周波数の信号を生成するロータリエンコーダとを備えてもよい。

被検査体を回転させて検査する検査装置として、上記スピンドルモータと、上記回転軸と接続され、上記被検査体を回転させるテーブルとを備えてもよい。このように、被検査体を回転させて該被検査体の振れや汚れなどを検出するための回転検査装置に上記スピンドルモータを用いることにより、モータの回転数が一定回転数に到達するまでの時間を短縮することができ、検査時間の縮減が可能になる。

具体的には、モータ用位相同期回路であって、それぞれ指令信号としての入力信号を受信する第１フィードバックループと第２フィードバックループとを備え、上記第１フィードバックループは、入力電圧に応じた周波数の信号を生成して出力する発振器と、上記発振器から出力された信号と上記入力信号との間の位相差に応じた第１位相差信号を出力する第１位相比較部と、上記第１位相差信号を平滑化して上記発振部への入力電圧として出力する第１平滑部とを有し、上記第２フィードバックループは、入力電圧に応じて回転するモータの回転信号と上記入力信号との間の位相差に応じた第２位相差信号を出力する第２位相比較部と、上記第１位相差信号と上記第２位相差信号とを、平滑部を通さずに加算し、その加算結果を出力する加算部と、上記加算部の出力を平滑化して上記モータへの入力電圧として出力する第２平滑部とを有する。

スピンドルモータとして、上記モータ用位相同期回路の上記第２平滑部の出力に応じて駆動される回転軸と、上記回転軸の回転に応じて、上記モータの回転信号を生成するロータリエンコーダとを備えてもよい。

Claims (4)

1. 入力に応じて発振信号を出力する発振部と、該発振信号と入力信号との位相差を検出して対応する信号を該発振部へ出力する第１位相比較部とを有する少なくとも一つの第１フィードバックループと、
   入力に応じて回転制御され且つ回転子の回転位置を信号出力するモータ部と、該モータ部からの出力信号と入力信号との位相差を検出して対応する信号を該モータ部へ出力する第２位相比較部とを有する第２フィードバックループと、
   上記第１フィードバックループ及び上記第２フィードバックループが上記入力信号の入力側に対して互いに並列に接続されるように、互いの位相比較部の出力同士を加算する加算部と、を備え、
   上記第１フィードバックループの発振部の入力側には、上記第１位相比較部の出力を平滑化するための第１平滑部が、上記第２フィードバックループのモータ部の入力側には、上記加算部の出力を平滑化するための第２平滑部がそれぞれ設けられていることを特徴とするモータ用位相同期回路。
2. 請求項１に記載のモータ用位相同期回路において、
   上記第１フィードバックループを１つ有する２重ＰＬＬ回路であることを特徴とするモータ用位相同期回路。
3. 上記モータ部の一部を構成するとともに、請求項１または２に記載のモータ用位相同期回路を用いて駆動制御されることにより回転体を回転させるスピンドルモータ。
4. 請求項３に記載のスピンドルモータにおいて、
   上記回転体としての被検査体を回転させて該被検査体の検査を行う回転検査装置に用いられるスピンドルモータ。

Images