JP2011003832A - パワー半導体モジュール - Google Patents

Abstract

【課題】カソード側温度補償板と導電性放熱板とが電気的に短絡してしまうおそれを確実に排除すると共に、ダイオードチップにかかる熱応力集中を緩和する。
【解決手段】アノード電極1a1及びガラスパッシベーション層1a2が下側になり、カソード電極1a3が上側になるようにダイオードチップ1aを配置し、アノード側温度補償板2aをダイオードチップ1aのアノード電極1a1より小さくし、カソード側温度補償板4aをダイオードチップ1aのカソード電極1a3より大きくし、導電性放熱板3及び外囲ケース6を冶具20に対してねじ止めして固定した状態で半田7a1,7a2,7a3,7a4を一括してリフロー処理し、リフロー処理時にアノード側温度補償板2aを自己整合させる開口3a1を有するレジストパターン3aを導電性放熱板3の上面に形成し、開口3a1をダイオードチップ1aより小さくしたパワー半導体モジュール10。
【選択図】図９

Description

本発明は、アノードコモン非絶縁型パワー半導体モジュールに関し、特には、カソード側温度補償板と導電性放熱板とが電気的に短絡してしまうおそれを確実に排除すると共に、ダイオードチップにかかる熱応力集中を緩和することができるパワー半導体モジュールに関する。

従来から、アノード電極の側にガラスパッシベーション層が施されたダイオードチップ（半導体ペレット）と、半田（ろう材）を介してダイオードチップ（半導体ペレット）のアノード電極に電気的に接続されるアノード側温度補償板（熱応力緩衝材）と、半田（ろう材）を介してダイオードチップ（半導体ペレット）のカソード電極に電気的に接続されるカソード側温度補償板（熱応力緩衝材）と、半田（ろう材）を介してカソード側温度補償板（熱応力緩衝材）に電気的に接続される外部導出端子（外部端子取り出し用電極）とを具備する半導体装置が知られている。この種の半導体装置の例としては、例えば特公平３−５３７８０号公報の図１に記載されたものがある。

特公平３−５３７８０号公報の図１に記載された半導体装置では、アノード電極およびガラスパッシベーション層が下側になり、カソード電極が上側になるようにダイオードチップ（半導体ペレット）が配置されている。更に、アノード側温度補償板（熱応力緩衝材）がダイオードチップ（半導体ペレット）のアノード電極よりも小さくされている。

詳細には、特公平３−５３７８０号公報の図１に記載された半導体装置では、アノード側温度補償板（熱応力緩衝材）の上面および下面にメッキが施され、アノード側温度補償板（熱応力緩衝材）の側面にはメッキが施されていない。そのため、特公平３−５３７８０号公報の図１に記載された半導体装置では、ダイオードチップ（半導体ペレット）のアノード電極とアノード側温度補償板（熱応力緩衝材）との間の半田（ろう材）が下側に垂れ、その半田（ろう材）によってアノード側温度補償板（熱応力緩衝材）の側面が濡れてしまうおそれが抑制されている。

また、特公平３−５３７８０号公報の図１に記載された半導体装置では、カソード側温度補償板（熱応力緩衝材）の上面および下面にメッキが施され、カソード側温度補償板（熱応力緩衝材）の側面にはメッキが施されていない。そのため、特公平３−５３７８０号公報の図１に記載された半導体装置では、カソード側温度補償板（熱応力緩衝材）と外部導出端子（外部端子取り出し用電極）との間の半田（ろう材）が下側に垂れ、その半田（ろう材）によってカソード側温度補償板（熱応力緩衝材）の側面が濡れてしまうおそれが抑制されている。

特公平３−５３７８０号公報の図１

ところで、特公平３−５３７８０号公報には、特公平３−５３７８０号公報の図１に記載されているように半導体装置を構成することによって、ダイオードチップ（半導体ペレット）の割れを低減することができる旨が記載されている。ところが、本発明者等が鋭意研究を行ったところ、特公平３−５３７８０号公報の図１に記載されているように半導体装置を構成した場合であっても、ダイオードチップ（半導体ペレット）が割れてしまうおそれが依然としてあることが確認された。

詳細には、特公平３−５３７８０号公報の図１に記載された半導体装置では、カソード側温度補償板（熱応力緩衝材）の上側に配置される外部導出端子（外部端子取り出し用電極）の位置が、製造誤差によってカソード側温度補償板（熱応力緩衝材）に近づく側（つまり、下側）にばらつき、それに伴って、カソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間隔が狭まった場合であっても、カソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間の半田（ろう材）がダイオードチップ（半導体ペレット）の側面まで溢れ出ることがないように、カソード側温度補償板（熱応力緩衝材）がダイオードチップ（半導体ペレット）よりも小さくされている。

ところが、特公平３−５３７８０号公報の図１に記載された半導体装置のように、カソード側温度補償板（熱応力緩衝材）をダイオードチップ（半導体ペレット）より小さくすると、ダイオードチップ（半導体ペレット）の４箇所のコーナー部分で熱応力が集中し、ダイオードチップ（半導体ペレット）の割れの原因になってしまうことが、本発明者等の鋭意研究（熱応力シミュレーション）によって見い出されたのである。

更に、本発明者等の鋭意研究（熱応力シミュレーション）では、ダイオードチップ（半導体ペレット）の４箇所のコーナー部分における熱応力集中を緩和するために、カソード側温度補償板（熱応力緩衝材）をダイオードチップ（半導体ペレット）より大きくすると効果的であることが見い出されたのである。

ところで、カソード側温度補償板（熱応力緩衝材）をダイオードチップ（半導体ペレット）より大きくすると、カソード側温度補償板（熱応力緩衝材）の上側に配置される外部導出端子（外部端子取り出し用電極）の位置が、製造誤差によってカソード側温度補償板（熱応力緩衝材）に近づく側（つまり、下側）にばらつき、それに伴って、カソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間隔が狭まった場合に、カソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間の半田（ろう材）がダイオードチップ（半導体ペレット）の側面まで溢れ出るおそれを考慮する必要がある。

本発明者等が鋭意研究を行った結果、ダイオードチップ（半導体ペレット）の表面のうち、アノード電極およびカソード電極以外の部分の半田濡れ性は十分に低いため、仮にカソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間の半田（ろう材）がダイオードチップ（半導体ペレット）の側面まで溢れ出た場合であっても、その溢れ出た半田（ろう材）はダイオードチップ（半導体ペレット）の側面によって弾かれることが見い出されたのである。

更に、本発明者等の鋭意研究では、アノード側温度補償板（熱応力緩衝材）に電気的に接続される導電性放熱板の上面に、アノード側温度補償板（熱応力緩衝材）を自己整合させるための開口を有するレジストパターンを形成し、その開口をダイオードチップ（半導体ペレット）より小さくすることにより、つまり、ダイオードチップ（半導体ペレット）の側面の真下にレジストパターンが位置するようにダイオードチップ（半導体ペレット）より小さい開口をレジストパターンに形成することにより、仮にカソード側温度補償板（熱応力緩衝材）とダイオードチップ（半導体ペレット）との間の半田（ろう材）が溢れ出た場合であっても、その溢れ出た半田（ろう材）によってカソード側温度補償板（熱応力緩衝材）と導電性放熱板とが電気的に短絡してしまうおそれを確実に排除できることが見い出されたのである。

つまり、本発明は、カソード側温度補償板と導電性放熱板とが電気的に短絡してしまうおそれを確実に排除すると共に、ダイオードチップにかかる熱応力集中を緩和することができるパワー半導体モジュールを提供することを目的とする。

請求項１に記載の発明によれば、一方の面に概略四角形のアノード電極（１ａ１）が形成され、アノード電極（１ａ１）の周囲にガラスパッシベーション層（１ａ２）が形成され、他方の全面にカソード電極（１ａ３）が形成された概略四角形の第１ダイオードチップ（１ａ）と、
一方の面に概略四角形のアノード電極（１ｂ１）が形成され、アノード電極（１ｂ１）の周囲にガラスパッシベーション層（１ｂ２）が形成され、他方の全面にカソード電極（１ｂ３）が形成された概略四角形の第２ダイオードチップ（１ｂ）と、
半田（７ａ２）を介して第１ダイオードチップ（１ａ）のアノード電極（１ａ１）に電気的に接続される第１アノード側温度補償板（２ａ）と、
半田（７ｂ２）を介して第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）に電気的に接続される第２アノード側温度補償板（２ｂ）と、
半田（７ａ１）を介して第１アノード側温度補償板（２ａ）に電気的に接続されると共に、半田（７ｂ１）を介して第２アノード側温度補償板（２ｂ）に電気的に接続される導電性放熱板（３）と、
半田（７ａ３）を介して第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に電気的に接続される第１カソード側温度補償板（４ａ）と、
半田（７ｂ３）を介して第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に電気的に接続される第２カソード側温度補償板（４ｂ）と、
半田（７ａ４）を介して第１カソード側温度補償板（４ａ）に電気的に接続される第１外部導出端子（５ａ）と、
半田（７ｂ４）を介して第２カソード側温度補償板（４ｂ）に電気的に接続される第２外部導出端子（５ｂ）と、
第１外部導出端子（５ａ）と第２外部導出端子（５ｂ）とがインサート成形された外囲ケース（６）とを具備し、
アノード電極（１ａ１）およびガラスパッシベーション層（１ａ２）が下側になり、カソード電極（１ａ３）が上側になるように第１ダイオードチップ（１ａ）を配置し、
アノード電極（１ｂ１）およびガラスパッシベーション層（１ｂ２）が下側になり、カソード電極（１ｂ３）が上側になるように第２ダイオードチップ（１ｂ）を配置し、
第１アノード側温度補償板（２ａ）を第１ダイオードチップ（１ａ）のアノード電極（１ａ１）よりも小さくすると共に、第１カソード側温度補償板（４ａ）を第１ダイオードチップ（１ａ）のカソード電極（１ａ３）よりも大きくし、
第２アノード側温度補償板（２ｂ）を第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）よりも小さくすると共に、第２カソード側温度補償板（４ｂ）を第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）よりも大きくし、
導電性放熱板（３）および外囲ケース（６）を冶具（２０）に対してねじ止めして固定した状態で半田（７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４）を一括してリフロー処理し、
リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）と第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）とを有するレジストパターン（３ａ）を導電性放熱板（３）の上面に形成し、
リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）を第１ダイオードチップ（１ａ）よりも小さくすると共に、リフロー処理時に第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）を第２ダイオードチップ（１ｂ）よりも小さくしたことを特徴とするパワー半導体モジュール（１０）が提供される。

請求項２に記載の発明によれば、第１アノード側温度補償板（２ａ）を自己整合させるための位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）をレジストパターン（３ａ）の第１開口（３ａ１）の４隅に形成し、隣接する２個の位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）の間にバッファ部（３ａ１ｅ，３ａ１ｆ，３ａ１ｇ，３ａ１ｈ）を形成し、
第２アノード側温度補償板（２ｂ）を自己整合させるための位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）をレジストパターン（３ａ）の第２開口（３ａ２）の４隅に形成し、隣接する２個の位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）の間にバッファ部（３ａ２ｅ，３ａ２ｆ，３ａ２ｇ，３ａ２ｈ）を形成したことを特徴とする請求項１に記載のパワー半導体モジュール（１０）が提供される。

請求項３に記載の発明によれば、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対向する対向部（４ａ１）と、対向部（４ａ１）の周囲に位置するバッファ部（４ａ２）とを第１カソード側温度補償板（４ａ）の下面に設け、
第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対向する対向部（４ｂ１）と、対向部（４ｂ１）の周囲に位置するバッファ部（４ｂ２）とを第２カソード側温度補償板（４ｂ）の下面に設けたことを特徴とする請求項２に記載のパワー半導体モジュール（１０）が提供される。

請求項４に記載の発明によれば、第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）を、第１カソード側温度補償板（４ａ）の４隅には設けず、第１カソード側温度補償板（４ａ）の４隅以外の部分に設け、
第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）を、第２カソード側温度補償板（４ｂ）の４隅には設けず、第２カソード側温度補償板（４ｂ）の４隅以外の部分に設けたことを特徴とする請求項３に記載のパワー半導体モジュール（１０）が提供される。

請求項５に記載の発明によれば、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ａ３）を第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）の４隅に形成し、
第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ｂ３）を第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）の４隅に形成したことを特徴とする請求項３に記載のパワー半導体モジュール（１０）が提供される。

請求項１に記載のパワー半導体モジュール（１０）では、一方の面に概略四角形のアノード電極（１ａ１）が形成され、アノード電極（１ａ１）の周囲にガラスパッシベーション層（１ａ２）が形成され、他方の全面にカソード電極（１ａ３）が形成された概略四角形の第１ダイオードチップ（１ａ）が設けられている。更に、一方の面に概略四角形のアノード電極（１ｂ１）が形成され、アノード電極（１ｂ１）の周囲にガラスパッシベーション層（１ｂ２）が形成され、他方の全面にカソード電極（１ｂ３）が形成された概略四角形の第２ダイオードチップ（１ｂ）が設けられている。

また、請求項１に記載のパワー半導体モジュール（１０）では、半田（７ａ２）を介して第１ダイオードチップ（１ａ）のアノード電極（１ａ１）に電気的に接続される第１アノード側温度補償板（２ａ）が設けられている。更に、半田（７ｂ２）を介して第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）に電気的に接続される第２アノード側温度補償板（２ｂ）が設けられている。また、半田（７ａ１）を介して第１アノード側温度補償板（２ａ）に電気的に接続されると共に、半田（７ｂ１）を介して第２アノード側温度補償板（２ｂ）に電気的に接続される導電性放熱板（３）が設けられている。

更に、請求項１に記載のパワー半導体モジュール（１０）では、半田（７ａ３）を介して第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に電気的に接続される第１カソード側温度補償板（４ａ）が設けられている。また、半田（７ｂ３）を介して第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に電気的に接続される第２カソード側温度補償板（４ｂ）が設けられている。

また、請求項１に記載のパワー半導体モジュール（１０）では、半田（７ａ４）を介して第１カソード側温度補償板（４ａ）に電気的に接続される第１外部導出端子（５ａ）が設けられている。更に、半田（７ｂ４）を介して第２カソード側温度補償板（４ｂ）に電気的に接続される第２外部導出端子（５ｂ）が設けられている。また、第１外部導出端子（５ａ）と第２外部導出端子（５ｂ）とがインサート成形された外囲ケース（６）が設けられている。

詳細には、請求項１に記載のパワー半導体モジュール（１０）では、アノード電極（１ａ１）およびガラスパッシベーション層（１ａ２）が下側になり、カソード電極（１ａ３）が上側になるように第１ダイオードチップ（１ａ）が配置されている。また、アノード電極（１ｂ１）およびガラスパッシベーション層（１ｂ２）が下側になり、カソード電極（１ｂ３）が上側になるように第２ダイオードチップ（１ｂ）が配置されている。

更に、請求項１に記載のパワー半導体モジュール（１０）では、第１アノード側温度補償板（２ａ）が第１ダイオードチップ（１ａ）のアノード電極（１ａ１）よりも小さくされている。また、第１カソード側温度補償板（４ａ）が第１ダイオードチップ（１ａ）のカソード電極（１ａ３）よりも大きくされている。更に、第２アノード側温度補償板（２ｂ）が第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）よりも小さくされている。また、第２カソード側温度補償板（４ｂ）が第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）よりも大きくされている。

また、請求項１に記載のパワー半導体モジュール（１０）では、導電性放熱板（３）および外囲ケース（６）を冶具（２０）に対してねじ止めして固定した状態で半田（７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４，・・）が一括してリフロー処理される。

更に、請求項１に記載のパワー半導体モジュール（１０）では、リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）と第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）とを有するレジストパターン（３ａ）が導電性放熱板（３）の上面に形成されている。

また、請求項１に記載のパワー半導体モジュール（１０）では、リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）が、第１ダイオードチップ（１ａ）よりも小さくされている。更に、リフロー処理時に第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）が、第２ダイオードチップ（１ｂ）よりも小さくされている。

つまり、請求項１に記載のパワー半導体モジュール（１０）では、第１カソード側温度補償板（４ａ）が第１ダイオードチップ（１ａ）のカソード電極（１ａ３）よりも大きくされると共に、導電性放熱板（３）および外囲ケース（６）を冶具（２０）に対してねじ止めして固定した状態で半田（７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４）が一括してリフロー処理される。

そのため、請求項１に記載のパワー半導体モジュール（１０）では、第１カソード側温度補償板（４ａ）が第１ダイオードチップ（１ａ）のカソード電極（１ａ３）より小さくされている場合よりも、第１ダイオードチップ（１ａ）にかかる熱応力集中を緩和することができ、熱応力集中によって第１ダイオードチップ（１ａ）が破損してしまうおそれを低減することができる。

また、請求項１に記載のパワー半導体モジュール（１０）では、第２カソード側温度補償板（４ｂ）が第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）よりも大きくされると共に、導電性放熱板（３）および外囲ケース（６）を冶具（２０）に対してねじ止めして固定した状態で半田（７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４）が一括してリフロー処理される。

そのため、請求項１に記載のパワー半導体モジュール（１０）では、第２カソード側温度補償板（４ｂ）が第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）より小さくされている場合よりも、第２ダイオードチップ（１ｂ）にかかる熱応力集中を緩和することができ、熱応力集中によって第２ダイオードチップ（１ｂ）が破損してしまうおそれを低減することができる。

更に、請求項１に記載のパワー半導体モジュール（１０）では、第１アノード側温度補償板（２ａ）が第１ダイオードチップ（１ａ）のアノード電極（１ａ１）よりも小さくされると共に、リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）を有するレジストパターン（３ａ）が導電性放熱板（３）の上面に形成されており、その第１開口（３ａ１）が第１ダイオードチップ（１ａ）より小さくされている。

そのため、請求項１に記載のパワー半導体モジュール（１０）では、仮にリフロー処理時に第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間の半田（７ａ３）の一部が第１カソード側温度補償板（４ａ）の下面から導電性放熱板（３）に向かって下側に垂れた場合であっても、その垂れた半田は、第１ダイオードチップ（１ａ）の側面によって弾かれると共に、第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）の周りのレジストパターン（３ａ）によって弾かれる。つまり、その垂れた半田によって第１カソード側温度補償板（４ａ）と導電性放熱板（３）とが電気的に接続されることは絶対に無い。

その結果、請求項１に記載のパワー半導体モジュール（１０）によれば、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間の半田（７ａ３）の一部によって、第１カソード側温度補償板（４ａ）と導電性放熱板（３）とが電気的に短絡してしまうおそれを確実に排除することができる。

また、請求項１に記載のパワー半導体モジュール（１０）では、第２アノード側温度補償板（２ｂ）が第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）よりも小さくされると共に、リフロー処理時に第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）を有するレジストパターン（３ａ）が導電性放熱板（３）の上面に形成されており、その第２開口（３ａ２）が第２ダイオードチップ（１ｂ）より小さくされている。

そのため、請求項１に記載のパワー半導体モジュール（１０）では、仮にリフロー処理時に第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間の半田（７ｂ３）の一部が第２カソード側温度補償板（４ｂ）の下面から導電性放熱板（３）に向かって下側に垂れた場合であっても、その垂れた半田は、第２ダイオードチップ（１ｂ）の側面によって弾かれると共に、第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）の周りのレジストパターン（３ａ）によって弾かれる。つまり、その垂れた半田によって第２カソード側温度補償板（４ｂ）と導電性放熱板（３）とが電気的に接続されることは絶対に無い。

その結果、請求項１に記載のパワー半導体モジュール（１０）によれば、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間の半田（７ｂ３）の一部によって、第２カソード側温度補償板（４ｂ）と導電性放熱板（３）とが電気的に短絡してしまうおそれを確実に排除することができる。

すなわち、請求項１に記載のパワー半導体モジュール（１０）によれば、カソード側温度補償板（４ａ，４ｂ）と導電性放熱板（３）とが電気的に短絡してしまうおそれを確実に排除すると共に、ダイオードチップ（１ａ，１ｂ）にかかる熱応力集中を緩和することができる。

請求項２に記載のパワー半導体モジュール（１０）では、第１アノード側温度補償板（２ａ）を自己整合させるための位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）が、レジストパターン（３ａ）の第１開口（３ａ１）の４隅に形成されている。

そのため、請求項２に記載のパワー半導体モジュール（１０）によれば、リフロー処理時に、位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）によって第１アノード側温度補償板（２ａ）をレジストパターン（３ａ）の第１開口（３ａ１）に自己整合させることができる。

更に、請求項２に記載のパワー半導体モジュール（１０）では、隣接する２個の位置決め部（３ａ１ａ，３ａ１ｂ）の間にバッファ部（３ａ１ｅ）が形成され、隣接する２個の位置決め部（３ａ１ｂ，３ａ１ｃ）の間にバッファ部（３ａ１ｆ）が形成され、隣接する２個の位置決め部（３ａ１ｃ，３ａ１ｄ）の間にバッファ部（３ａ１ｇ）が形成され、隣接する２個の位置決め部（３ａ１ｄ，３ａ１ａ）の間にバッファ部（３ａ１ｈ）が形成されている。

そのため、請求項２に記載のパワー半導体モジュール（１０）では、仮に第１外部導出端子（５ａ）の位置が製造誤差によって下側にばらつき、それに伴って、第１アノード側温度補償板（２ａ）と導電性放熱板（３）との間隔が狭まり、それにより、第１アノード側温度補償板（２ａ）と導電性放熱板（３）との間の半田（７ａ１）の一部が、第１アノード側温度補償板（２ａ）と導電性放熱板（３）との間から溢れ出た場合に、その溢れ出た半田が第１開口（３ａ１）のバッファ部（３ａ１ｅ，３ａ１ｆ，３ａ１ｇ，３ａ１ｈ）によって保持される。

つまり、請求項２に記載のパワー半導体モジュール（１０）によれば、第１外部導出端子（５ａ）の位置が製造誤差によって下側にばらつき、それに伴って、第１アノード側温度補償板（２ａ）と導電性放熱板（３）との間隔が狭まった場合に、第１アノード側温度補償板（２ａ）と導電性放熱板（３）との間の半田（７ａ１）が第１開口（３ａ１）から溢れ出てしまうおそれを低減することができる。

また、請求項２に記載のパワー半導体モジュール（１０）では、第２アノード側温度補償板（２ｂ）を自己整合させるための位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）が、レジストパターン（３ａ）の第２開口（３ａ２）の４隅に形成されている。

そのため、請求項２に記載のパワー半導体モジュール（１０）によれば、リフロー処理時に、位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）によって第２アノード側温度補償板（２ｂ）をレジストパターン（３ａ）の第２開口（３ａ２）に自己整合させることができる。

更に、請求項２に記載のパワー半導体モジュール（１０）では、隣接する２個の位置決め部（３ａ２ａ，３ａ２ｂ）の間にバッファ部（３ａ２ｅ）が形成され、隣接する２個の位置決め部（３ａ２ｂ，３ａ２ｃ）の間にバッファ部（３ａ２ｆ）が形成され、隣接する２個の位置決め部（３ａ２ｃ，３ａ２ｄ）の間にバッファ部（３ａ２ｇ）が形成され、隣接する２個の位置決め部（３ａ２ｄ，３ａ２ａ）の間にバッファ部（３ａ２ｈ）が形成されている。

そのため、請求項２に記載のパワー半導体モジュール（１０）では、仮に第２外部導出端子（５ｂ）の位置が製造誤差によって下側にばらつき、それに伴って、第２アノード側温度補償板（２ｂ）と導電性放熱板（３）との間隔が狭まり、それにより、第２アノード側温度補償板（２ｂ）と導電性放熱板（３）との間の半田（７ｂ１）の一部が、第２アノード側温度補償板（２ｂ）と導電性放熱板（３）との間から溢れ出た場合に、その溢れ出た半田が第２開口（３ａ２）のバッファ部（３ａ２ｅ，３ａ２ｆ，３ａ２ｇ，３ａ２ｈ）によって保持される。

つまり、請求項２に記載のパワー半導体モジュール（１０）によれば、第２外部導出端子（５ｂ）の位置が製造誤差によって下側にばらつき、それに伴って、第２アノード側温度補償板（２ｂ）と導電性放熱板（３）との間隔が狭まった場合に、第２アノード側温度補償板（２ｂ）と導電性放熱板（３）との間の半田（７ｂ１）が第２開口（３ａ２）から溢れ出てしまうおそれを低減することができる。

請求項３に記載のパワー半導体モジュール（１０）では、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対向する対向部（４ａ１）と、対向部（４ａ１）の周囲に位置するバッファ部（４ａ２）とが、第１カソード側温度補償板（４ａ）の下面に設けられている。

そのため、請求項３に記載のパワー半導体モジュール（１０）では、仮に第１外部導出端子（５ａ）の位置が製造誤差によって下側にばらつき、それに伴って、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間隔が狭まり、それにより、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間の半田（７ａ３）の一部が、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間から溢れ出た場合に、その溢れ出た半田が第１カソード側温度補償板（４ａ）の下面のバッファ部（４ａ２）によって保持される。

つまり、請求項３に記載のパワー半導体モジュール（１０）によれば、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対向しないバッファ部（４ａ２）が第１カソード側温度補償板（４ａ）の下面に設けられていない場合よりも、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間から溢れ出た半田が、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）との間の半田（７ａ３）から分離してしまうおそれを低減することができる。

更に、請求項３に記載のパワー半導体モジュール（１０）では、第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対向する対向部（４ｂ１）と、対向部（４ｂ１）の周囲に位置するバッファ部（４ｂ２）とが、第２カソード側温度補償板（４ｂ）の下面に設けられている。

そのため、請求項３に記載のパワー半導体モジュール（１０）では、仮に第２外部導出端子（５ｂ）の位置が製造誤差によって下側にばらつき、それに伴って、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間隔が狭まり、それにより、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間の半田（７ｂ３）の一部が、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間から溢れ出た場合に、その溢れ出た半田が第２カソード側温度補償板（４ｂ）の下面のバッファ部（４ｂ２）によって保持される。

つまり、請求項３に記載のパワー半導体モジュール（１０）によれば、第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対向しないバッファ部（４ｂ２）が第２カソード側温度補償板（４ｂ）の下面に設けられていない場合よりも、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間から溢れ出た半田が、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）との間の半田（７ｂ３）から分離してしまうおそれを低減することができる。

請求項４に記載のパワー半導体モジュール（１０）では、第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）が、第１カソード側温度補償板（４ａ）の４隅には設けられず、第１カソード側温度補償板（４ａ）の４隅以外の部分に設けられている。

つまり、請求項４に記載のパワー半導体モジュール（１０）では、リフロー処理時に、バッファ部（４ａ２）が設けられていない第１カソード側温度補償板（４ａ）の４隅の対向部（４ａ１）によって、第１カソード側温度補償板（４ａ）が第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対して自己整合せしめられる。

そのため、請求項４に記載のパワー半導体モジュール（１０）によれば、第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）が第１カソード側温度補償板（４ａ）の対向部（４ａ１）の周囲全体に設けられている場合よりも、第１カソード側温度補償板（４ａ）を第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対して正確に位置決めすることができる。

更に、請求項４に記載のパワー半導体モジュール（１０）では、第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）が、第２カソード側温度補償板（４ｂ）の４隅には設けられず、第２カソード側温度補償板（４ｂ）の４隅以外の部分に設けられている。

つまり、請求項４に記載のパワー半導体モジュール（１０）では、リフロー処理時に、バッファ部（４ｂ２）が設けられていない第２カソード側温度補償板（４ｂ）の４隅の対向部（４ｂ１）によって、第２カソード側温度補償板（４ｂ）が第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対して自己整合せしめられる。

そのため、請求項４に記載のパワー半導体モジュール（１０）によれば、第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）が第２カソード側温度補償板（４ｂ）の対向部（４ｂ１）の周囲全体に設けられている場合よりも、第２カソード側温度補償板（４ｂ）を第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対して正確に位置決めすることができる。

請求項５に記載のパワー半導体モジュール（１０）では、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ａ３）が第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）の４隅に形成されている。

つまり、請求項５に記載のパワー半導体モジュール（１０）では、第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）の４隅から下向きに突出せしめられた概略Ｌ字状の係合突起（４ａ３）と、第１ダイオードチップ（１ａ）のカソード電極（１ａ３）の４隅とが係合せしめられる。

そのため、請求項５に記載のパワー半導体モジュール（１０）によれば、第１カソード側温度補償板（４ａ）と第１ダイオードチップ（１ａ）のカソード電極（１ａ３）とが係合せしめられない場合よりも、第１カソード側温度補償板（４ａ）を第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対して正確に位置決めすることができる。

更に、請求項５に記載のパワー半導体モジュール（１０）では、第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ｂ３）が第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）の４隅に形成されている。

つまり、請求項５に記載のパワー半導体モジュール（１０）では、第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）の４隅から下向きに突出せしめられた概略Ｌ字状の係合突起（４ｂ３）と、第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）の４隅とが係合せしめられる。

そのため、請求項５に記載のパワー半導体モジュール（１０）によれば、第２カソード側温度補償板（４ｂ）と第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）とが係合せしめられない場合よりも、第２カソード側温度補償板（４ｂ）を第１ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対して正確に位置決めすることができる。

第１の実施形態のパワー半導体モジュールに適用されるダイオードチップ１ａ（１ｂ）を拡大して示した図である。 図１に示すダイオードチップ１ａ（１ｂ）のアノード電極１ａ１（１ｂ１）に電気的に接続されるアノード側温度補償板２ａ（２ｂ）を拡大して示した図である。 図１に示すダイオードチップ１ａ（１ｂ）のカソード電極１ａ３（１ｂ３）に電気的に接続されるカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。 図２に示すアノード側温度補償板２ａに電気的に接続されると共に、図２に示すアノード側温度補償板２ｂに電気的に接続される導電性放熱板３を示した図である。 図３に示すカソード側温度補償板２ａに電気的に接続される外部導出端子５ａと、図３に示すカソード側温度補償板２ｂに電気的に接続される外部導出端子５ｂとがインサート成形された外囲ケース６を示した図である。 第１の実施形態のパワー半導体モジュールの製造工程を説明するための図である。 第１の実施形態のパワー半導体モジュールの製造工程を説明するための図である。 第１の実施形態のパワー半導体モジュールの製造工程を説明するための図である。 第１の実施形態のパワー半導体モジュールの製造工程を説明するための図である。 第１の実施形態のパワー半導体モジュール１０の等価回路図である。 熱応力シミュレーション結果を示した図である。 熱応力シミュレーション結果を示した図である。 第２の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。 第３の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。

以下、本発明のパワー半導体モジュールの第１の実施形態について説明する。図１は第１の実施形態のパワー半導体モジュールに適用されるダイオードチップ１ａ（１ｂ）を拡大して示した図である。詳細には、図１（Ａ）はダイオードチップ１ａ（１ｂ）の平面図、図１（Ｂ）はダイオードチップ１ａ（１ｂ）の鉛直断面図、図１（Ｃ）はダイオードチップ１ａ（１ｂ）の底面図である。

第１の実施形態のパワー半導体モジュールでは、図１（Ａ）および図１（Ｂ）に示すように、ダイオードチップ１ａの一方の面に概略四角形のアノード電極１ａ１が形成され、アノード電極１ａ１の周囲にガラスパッシベーション層１ａ２が形成されている。更に、図１（Ｂ）および図１（Ｃ）に示すように、ダイオードチップ１ａの他方の全面に概略四角形のカソード電極１ａ３が形成されている。

また、第１の実施形態のパワー半導体モジュールでは、ダイオードチップ１ａと同様に構成された（詳細には、ダイオードチップ１ａと同一の仕様の）ダイオードチップ１ｂが用いられている。詳細には、第１の実施形態のパワー半導体モジュールでは、図１（Ａ）および図１（Ｂ）に示すように、ダイオードチップ１ｂの一方の面に概略四角形のアノード電極１ｂ１が形成され、アノード電極１ｂ１の周囲にガラスパッシベーション層１ｂ２が形成されている。更に、図１（Ｂ）および図１（Ｃ）に示すように、ダイオードチップ１ｂの他方の全面に概略四角形のカソード電極１ｂ３が形成されている。

第１の実施形態のパワー半導体モジュールでは、図１（Ａ）および図１（Ｂ）に示すように、概略四角形（詳細には、概略正方形）のアノード電極１ａ１（１ｂ１）の幅寸法（図１（Ａ）および図１（Ｂ）の左右方向寸法）および奥行き寸法（図１（Ａ）の上下方向寸法）が例えば１６．０９ｍｍに設定されている。更に、図１（Ｂ）および図１（Ｃ）に示すように、概略四角形（詳細には、概略正方形）のカソード電極１ａ３（１ｂ３）の幅寸法（図１（Ｂ）および図１（Ｃ）の左右方向寸法）および奥行き寸法（図１（Ｃ）の上下方向寸法）が例えば１７．７５ｍｍに設定されている。また、第１の実施形態のパワー半導体モジュールでは、図１（Ｂ）に示すように、ダイオードチップ１ａ（１ｂ）の厚さ（図１（Ｂ）の上下方向寸法）が例えば０．２２ｍｍに設定されている。詳細には、ガラスパッシベーション層１ａ２（１ｂ２）がアノード電極１ａ１（１ｂ１）よりも図１（Ｂ）の上側に突出せしめられている。

図２は図１に示すダイオードチップ１ａ（１ｂ）のアノード電極１ａ１（１ｂ１）に電気的に接続されるアノード側温度補償板２ａ（２ｂ）を拡大して示した図である。詳細には、図２（Ａ）はアノード側温度補償板２ａ（２ｂ）の平面図、図２（Ｂ）はアノード側温度補償板２ａ（２ｂ）の正面図である。

第１の実施形態のパワー半導体モジュールでは、図２（Ａ）および図２（Ｂ）に示すように、アノード側温度補償板２ａが概略四角形の板状に形成されている。また、第１の実施形態のパワー半導体モジュールでは、アノード側温度補償板２ａ同様に構成されたアノード側温度補償板２ｂが用いられている。

詳細には、第１の実施形態のパワー半導体モジュールでは、図２（Ａ）および図２（Ｂ）に示すように、概略四角形（詳細には、概略正方形）のアノード側温度補償板２ａ（２ｂ）の幅寸法（図２（Ａ）および図２（Ｂ）の左右方向寸法）および奥行き寸法（図２（Ａ）の上下方向寸法）が例えば１５．４ｍｍに設定されている。つまり、アノード側温度補償板２ａ（２ｂ）がダイオードチップ１ａ（１ｂ）のアノード電極１ａ１（１ｂ１）（図１（Ａ）および図１（Ｂ）参照）よりも小さくされている。また、第１の実施形態のパワー半導体モジュールでは、図２（Ｂ）に示すように、アノード側温度補償板２ａ（２ｂ）の厚さ（図２（Ｂ）の上下方向寸法）が例えば０．５ｍｍに設定されている。

更に、第１の実施形態のパワー半導体モジュールでは、ダイオードチップ１ａ（１ｂ）（図１参照）の主要構成要素であるシリコンの熱膨張率よりも大きく、後述する導電性放熱板３（図４参照）の熱膨張率よりも小さい熱膨張率を有する例えばモリブデン、ＰＣＭなどのような材料によってアノード側温度補償板２ａ（２ｂ）が形成されている。

図３は図１に示すダイオードチップ１ａ（１ｂ）のカソード電極１ａ３（１ｂ３）に電気的に接続されるカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。詳細には、図３（Ａ）はカソード側温度補償板４ａ（４ｂ）の平面図、図３（Ｂ）はカソード側温度補償板４ａ（４ｂ）の正面図、図３（Ｃ）はカソード側温度補償板４ａ（４ｂ）の底面図である。

第１の実施形態のパワー半導体モジュールでは、図３（Ａ）および図３（Ｂ）に示すように、カソード側温度補償板４ａが概略四角形の板状に形成されている。また、第１の実施形態のパワー半導体モジュールでは、カソード側温度補償板４ａと同様に構成されたカソード側温度補償板４ｂが用いられている。

詳細には、第１の実施形態のパワー半導体モジュールでは、図３（Ａ）および図３（Ｂ）に示すように、概略四角形（詳細には、概略正方形）のカソード側温度補償板４ａ（４ｂ）の幅寸法（図３（Ａ）および図３（Ｂ）の左右方向寸法）および奥行き寸法（図３（Ａ）の上下方向寸法）が例えば１８．６ｍｍに設定されている。つまり、カソード側温度補償板４ａ（４ｂ）がダイオードチップ１ａ（１ｂ）のカソード電極１ａ３（１ｂ３）（図１（Ｂ）および図１（Ｃ）参照）よりも大きくされている。また、第１の実施形態のパワー半導体モジュールでは、図３（Ｂ）に示すように、カソード側温度補償板４ａ（４ｂ）の厚さ（図３（Ｂ）の上下方向寸法）が例えば０．５ｍｍに設定されている。

更に、第１の実施形態のパワー半導体モジュールでは、ダイオードチップ１ａ（１ｂ）（図１参照）の主要構成要素であるシリコンの熱膨張率よりも大きく、後述する導電性放熱板３（図４参照）の熱膨張率よりも小さい熱膨張率を有する例えばモリブデンなどのような材料によってカソード側温度補償板４ａ（４ｂ）が形成されている。

図４は図２に示すアノード側温度補償板２ａに電気的に接続されると共に、図２に示すアノード側温度補償板２ｂに電気的に接続される導電性放熱板３を示した図である。詳細には、図４（Ａ）は導電性放熱板３の平面図、図４（Ｂ）は導電性放熱板３の鉛直断面図である。

第１の実施形態のパワー半導体モジュールでは、図４（Ａ）および図４（Ｂ）に示すように、電気絶縁性材料からなるレジストパターン３ａが、例えば銅製の導電性放熱板３の上面に形成されている。更に、後述するリフロー処理時に導電性放熱板３をねじ止めして固定するためのねじ穴３ｂが導電性放熱板３に形成されている。また、導電性放熱板３とアノード側温度補償板２ａ（図２参照）とを電気的に接続するための開口３ａ１がレジストパターン３ａに形成されている。更に、導電性放熱板３とアノード側温度補償板２ｂ（図２参照）とを電気的に接続するための開口３ａ２がレジストパターン３ａに形成されている。

詳細には、第１の実施形態のパワー半導体モジュールでは、図４（Ａ）に示すように、後述するリフロー処理時にアノード側温度補償板２ａ（図２参照）を自己整合させるための位置決め部３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄが、レジストパターン３ａの開口３ａ１の４隅に形成されている。更に、隣接する２個の位置決め部３ａ１ａ，３ａ１ｂの間にバッファ部３ａ１ｅが形成され、隣接する２個の位置決め部３ａ１ｂ，３ａ１ｃの間にバッファ部３ａ１ｆが形成されている。また、隣接する２個の位置決め部３ａ１ｃ，３ａ１ｄの間にバッファ部３ａ１ｇが形成され、隣接する２個の位置決め部３ａ１ｄ，３ａ１ａの間にバッファ部３ａ１ｈが形成されている。

同様に、第１の実施形態のパワー半導体モジュールでは、図４（Ａ）に示すように、後述するリフロー処理時にアノード側温度補償板２ｂ（図２参照）を自己整合させるための位置決め部３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄが、レジストパターン３ａの開口３ａ２の４隅に形成されている。更に、隣接する２個の位置決め部３ａ２ａ，３ａ２ｂの間にバッファ部３ａ２ｅが形成され、隣接する２個の位置決め部３ａ２ｂ，３ａ２ｃの間にバッファ部３ａ２ｆが形成されている。また、隣接する２個の位置決め部３ａ２ｃ，３ａ２ｄの間にバッファ部３ａ２ｇが形成され、隣接する２個の位置決め部３ａ２ｄ，３ａ２ａの間にバッファ部３ａ２ｈが形成されている。

図５は図３に示すカソード側温度補償板２ａに電気的に接続される外部導出端子５ａと、図３に示すカソード側温度補償板２ｂに電気的に接続される外部導出端子５ｂとがインサート成形された外囲ケース６を示した図である。詳細には、図５（Ａ）は外囲ケース６の平面図、図５（Ｂ）は外囲ケース６の正面図、図５（Ｃ）は外囲ケース６の鉛直断面図である。

第１の実施形態のパワー半導体モジュールでは、図５（Ａ）、図５（Ｂ）および図５（Ｃ）に示すように、外部導出端子５ａの上端部と下端部５ａ’とが樹脂製の外囲ケース６から露出せしめられている。また、外部導出端子５ｂの上端部と下端部５ｂ’とが外囲ケース６から露出せしめられている。更に、後述するリフロー処理時に外囲ケース６を導電性放熱板３と共締めして固定するためのねじ穴６ａが外囲ケース６に形成されている。

図６〜図９は第１の実施形態のパワー半導体モジュールの製造工程を説明するための図である。詳細には、図６（Ａ）、図７（Ａ）、図８（Ａ）および図９（Ａ）は第１の実施形態のパワー半導体モジュールの製造工程を説明するための平面図である。図６（Ｂ）、図７（Ｂ）、図８（Ｂ）および図９（Ｂ）は第１の実施形態のパワー半導体モジュールの製造工程を説明するための鉛直断面図である。

第１の実施形態のパワー半導体モジュールの製造時には、まず最初に、図６（Ｂ）に示すように、導電性放熱板３の上面のレジストパターン３ａの開口３ａ１内にペースト状またはシート状の半田７ａ１が配置されると共に、導電性放熱板３の上面のレジストパターン３ａの開口３ａ２内にペースト状またはシート状の半田７ｂ１が配置される。次いで、第１の実施形態のパワー半導体モジュールの製造時には、図６（Ａ）および図６（Ｂ）に示すように、アノード側温度補償板２ａが半田７ａ１上に配置されると共に、アノード側温度補償板２ｂが半田７ｂ１上に配置される。

次いで、第１の実施形態のパワー半導体モジュールの製造時には、図７（Ｂ）に示すように、ペースト状またはシート状の半田７ａ２がアノード側温度補償板２ａ上に配置されると共に、ペースト状またはシート状の半田７ｂ２がアノード側温度補償板２ｂ上に配置される。次いで、第１の実施形態のパワー半導体モジュールの製造時には、図７（Ａ）および図７（Ｂ）に示すように、ダイオードチップ１ａが半田７ａ２上に配置されると共に、ダイオードチップ１ｂが半田７ｂ２上に配置される。

詳細には、第１の実施形態のパワー半導体モジュールの製造時には、図７（Ｂ）に示すように、アノード電極１ａ１（図１（Ｂ）参照）およびガラスパッシベーション層１ａ２（図１（Ｂ）参照）が下側（図７（Ｂ）の下側）になり、カソード電極１ａ３（図１（Ｂ）参照）が上側（図７（Ｂ）の上側）になるように、ダイオードチップ１ａが配置される。また、アノード電極１ｂ１（図１（Ｂ）参照）およびガラスパッシベーション層１ｂ２（図１（Ｂ）参照）が下側（図７（Ｂ）の下側）になり、カソード電極１ｂ３（図１（Ｂ）参照）が上側（図７（Ｂ）の上側）になるようにダイオードチップ１ｂが配置される。

次いで、第１の実施形態のパワー半導体モジュールの製造時には、図８（Ｂ）に示すように、ペースト状またはシート状の半田７ａ３がダイオードチップ１ａのカソード電極１ａ３（図１および図７参照）上に配置されると共に、ペースト状またはシート状の半田７ｂ３がダイオードチップ１ｂのカソード電極１ｂ３（図１および図７参照）上に配置される。次いで、第１の実施形態のパワー半導体モジュールの製造時には、図８（Ａ）および図８（Ｂ）に示すように、カソード側温度補償板４ａが半田７ａ３上に配置されると共に、カソード側温度補償板４ｂが半田７ｂ３上に配置される。

次いで、第１の実施形態のパワー半導体モジュールの製造時には、図９（Ｂ）に示すように、ペースト状またはシート状の半田７ａ４がカソード側温度補償板４ａ上に配置されると共に、ペースト状またはシート状の半田７ｂ４がカソード側温度補償板４ｂ上に配置される。

次いで、第１の実施形態のパワー半導体モジュール１０の製造時には、図９（Ａ）および図９（Ｂ）に示すように、外囲ケース６の下端部が導電性放熱板３の上面および側面と嵌合せしめられ、外囲ケース６が導電性放熱板３上に配置される。詳細には、例えば接着剤（図示せず）が外囲ケース６と導電性放熱板３との間に配置される。その結果、図９（Ｂ）に示すように、外部導出端子５ａの下端部５ａ’が半田７ａ４上に配置されると共に、外部導出端子５ｂの下端部５ｂ’が半田７ｂ４上に配置される。

次いで、第１の実施形態のパワー半導体モジュール１０の製造時には、図９（Ｂ）に示すように、パワー半導体モジュール１０が冶具２０上に配置され、導電性放熱板３および外囲ケース６が、ねじによって共締めされ、冶具２０に対して固定される。次いで、その状態で、パワー半導体モジュール１０内の半田７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４が一括してリフロー処理される。

詳細には、第１の実施形態のパワー半導体モジュール１０では、このリフロー処理時に、導電性放熱板３（図４および図６参照）の上面に形成されているレジストパターン３ａ（図４および図６参照）の開口３ａ１（図４および図６参照）内に配置されている半田７ａ１（図９（Ｂ）参照）の表面張力によって、アノード側温度補償板２ａ（図９（Ｂ）参照）が導電性放熱板３に対して自己整合せしめられる。また、導電性放熱板３の上面に形成されているレジストパターン３ａの開口３ａ２（図４および図６参照）内に配置されている半田７ｂ１（図９（Ｂ）参照）の表面張力によって、アノード側温度補償板２ｂ（図９（Ｂ）参照）が導電性放熱板３に対して自己整合せしめられる。

更に、第１の実施形態のパワー半導体モジュール１０では、このリフロー処理時に、ダイオードチップ１ａ（図９（Ｂ）参照）の突出しているガラスパッシベーション層１ａ２（図１（Ｂ）参照）に囲まれている半田７ａ２（図９（Ｂ）参照）の表面張力によって、ダイオードチップ１ａがアノード側温度補償板２ａ（図９（Ｂ）参照）に対して自己整合せしめられる。また、ダイオードチップ１ｂ（図９（Ｂ）参照）の突出しているガラスパッシベーション層１ｂ２（図１（Ｂ）参照）に囲まれている半田７ｂ２（図９（Ｂ）参照）の表面張力によって、ダイオードチップ１ｂがアノード側温度補償板２ｂ（図９（Ｂ）参照）に対して自己整合せしめられる。

また、第１の実施形態のパワー半導体モジュール１０では、このリフロー処理時に、ダイオードチップ１ａ（図９（Ｂ）参照）のカソード電極１ａ３（図１（Ｂ）参照）とカソード側温度補償板４ａ（図９（Ｂ）参照）との間の半田７ａ３（図９（Ｂ）参照）の表面張力によって、カソード側温度補償板４ａがダイオードチップ１ａに対して自己整合せしめられる。同様に、ダイオードチップ１ｂ（図９（Ｂ）参照）のカソード電極１ｂ３（図１（Ｂ）参照）とカソード側温度補償板４ｂ（図９（Ｂ）参照）との間の半田７ｂ３（図９（Ｂ）参照）の表面張力によって、カソード側温度補償板４ｂがダイオードチップ１ｂに対して自己整合せしめられる。

次いで、第１の実施形態のパワー半導体モジュール１０の製造時には、パワー半導体モジュール１０（図９参照）内の半田７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４（図９（Ｂ）参照）が硬化せしめられると、パワー半導体モジュール１０が冶具２０（図９参照）から取り外される。次いで、外囲ケース６（図９参照）の内側などの洗浄が行われ、次いで、ダイオードチップ１ａ，１ｂ（図９（Ｂ）参照）などを保護するためのシリコーンゴム／シリコーンゲルなどの表面安定剤が外囲ケース６の内側に配置されて硬化せしめられる。次いで、外囲ケース６上に蓋体（図示せず）が被せられる。次いで、蓋体の上面の凹部（図示せず）内に収容されたボルト（図示せず）を覆うように、外部導出端子５ａ，５ｂ（図９参照）が折り曲げられ、パワー半導体モジュール１０が完成する。

図１０は第１の実施形態のパワー半導体モジュール１０の等価回路図である。図１０に示すように、第１の実施形態のパワー半導体モジュール１０では、ダイオードチップ１ａ，１ｂが並列接続され、第１の実施形態のパワー半導体モジュール１０がアノードコモン型に構成されている。また、図９（Ｂ）および図１０に示すように、例えば導電性放熱板３の下面（図９（Ｂ）の下側の面）がアノード端子（電極）として用いられる。

詳細には、第１の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ａ（図３参照）がダイオードチップ１ａ（図１参照）のカソード電極１ａ３（図１参照）よりも大きくされると共に、導電性放熱板３（図９参照）および外囲ケース６（図９参照）を冶具２０（図９参照）に対してねじ止めして固定した状態で半田７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４（図９参照）が一括してリフロー処理される。そのため、第１の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ａがダイオードチップ１ａのカソード電極１ａ３より小さくされている場合よりも、ダイオードチップ１ａにかかる熱応力集中を緩和することができ、熱応力集中によってダイオードチップ１ａが破損してしまうおそれを低減することができる。

また、第１の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ｂ（図３参照）がダイオードチップ１ｂ（図１参照）のカソード電極１ｂ３（図１参照）よりも大きくされると共に、導電性放熱板３（図９参照）および外囲ケース６（図９参照）を冶具２０（図９参照）に対してねじ止めして固定した状態で半田７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４（図９参照）が一括してリフロー処理される。そのため、第１の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ｂがダイオードチップ１ｂのカソード電極１ｂ３より小さくされている場合よりも、ダイオードチップ１ｂにかかる熱応力集中を緩和することができ、熱応力集中によってダイオードチップ１ｂが破損してしまうおそれを低減することができる。

更に、第１の実施形態のパワー半導体モジュール１０では、アノード側温度補償板２ａ（図２参照）がダイオードチップ１ａ（図１参照）のアノード電極１ａ１（図１参照）よりも小さくされると共に、リフロー処理時にアノード側温度補償板２ａ（図６参照）を自己整合させるための開口３ａ１（図４および図６参照）を有するレジストパターン３ａ（図６参照）が導電性放熱板３（図６参照）の上面に形成されており、その開口３ａ１（図４参照）がダイオードチップ１ａ（図７参照）より小さくされている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮にリフロー処理時にカソード側温度補償板４ａ（図９（Ｂ）参照）とダイオードチップ１ａ（図９（Ｂ）参照）のカソード電極１ａ３（図７（Ｂ）参照）との間の半田７ａ３（図９（Ｂ）参照）の一部がカソード側温度補償板４ａの下面から導電性放熱板３（図９（Ｂ）参照）に向かって下側（図９（Ｂ）の下側）に垂れた場合であっても、その垂れた半田は、ダイオードチップ１ａの側面によって弾かれると共に、アノード側温度補償板２ａ（図６および図９（Ｂ）参照）を自己整合させるための開口３ａ１（図４および図６参照）の周りのレジストパターン３ａ（図４および図６参照）によって弾かれる。つまり、その垂れた半田によってカソード側温度補償板４ａと導電性放熱板３（図９（Ｂ）参照）とが電気的に接続されることは絶対に無い。

その結果、第１の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ａ（図９（Ｂ）参照）とダイオードチップ１ａ（図９（Ｂ）参照）のカソード電極１ａ３（図７（Ｂ）参照）との間の半田７ａ３（図９（Ｂ）参照）の一部によって、カソード側温度補償板４ａと導電性放熱板３（図９（Ｂ）参照）とが電気的に短絡してしまうおそれを確実に排除することができる。

また、第１の実施形態のパワー半導体モジュール１０では、アノード側温度補償板２ｂ（図２参照）がダイオードチップ１ｂ（図１参照）のアノード電極１ｂ１（図１参照）よりも小さくされると共に、リフロー処理時にアノード側温度補償板２ｂ（図６参照）を自己整合させるための開口３ａ２（図４および図６参照）を有するレジストパターン３ａ（図６参照）が導電性放熱板３（図６参照）の上面に形成されており、その開口３ａ２（図４参照）がダイオードチップ１ａ（図７参照）より小さくされている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮にリフロー処理時にカソード側温度補償板４ｂ（図９（Ｂ）参照）とダイオードチップ１ｂ（図９（Ｂ）参照）のカソード電極１ｂ３（図７（Ｂ）参照）との間の半田７ｂ３（図９（Ｂ）参照）の一部がカソード側温度補償板４ｂの下面から導電性放熱板３（図９（Ｂ）参照）に向かって下側（図９（Ｂ）の下側）に垂れた場合であっても、その垂れた半田は、ダイオードチップ１ｂの側面によって弾かれると共に、アノード側温度補償板２ｂ（図６および図９（Ｂ）参照）を自己整合させるための開口３ａ２（図４および図６参照）の周りのレジストパターン３ａ（図４および図６参照）によって弾かれる。つまり、その垂れた半田によってカソード側温度補償板４ｂと導電性放熱板３（図９（Ｂ）参照）とが電気的に接続されることは絶対に無い。

その結果、第１の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ｂ（図９（Ｂ）参照）とダイオードチップ１ｂ（図９（Ｂ）参照）のカソード電極１ｂ３（図７（Ｂ）参照）との間の半田７ｂ３（図９（Ｂ）参照）の一部によって、カソード側温度補償板４ｂと導電性放熱板３（図９（Ｂ）参照）とが電気的に短絡してしまうおそれを確実に排除することができる。

すなわち、第１の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ａ，４ｂ（図９（Ｂ）参照）と導電性放熱板３（図９（Ｂ）参照）とが電気的に短絡してしまうおそれを確実に排除すると共に、ダイオードチップ１ａ，１ｂ（図９（Ｂ）参照）にかかる熱応力集中を緩和することができる。

更に、第１の実施形態のパワー半導体モジュール１０では、図４および図６に示すように、アノード側温度補償板２ａを自己整合させるための位置決め部３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄが、レジストパターン３ａの開口３ａ１の４隅に形成されている。そのため、第１の実施形態のパワー半導体モジュール１０によれば、半田７ａ１のリフロー処理時に、位置決め部３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄによってアノード側温度補償板２ａをレジストパターン３ａの開口３ａ１に自己整合させることができる。

また、第１の実施形態のパワー半導体モジュール１０では、図４に示すように、隣接する２個の位置決め部３ａ１ａ，３ａ１ｂの間にバッファ部３ａ１ｅが形成され、隣接する２個の位置決め部３ａ１ｂ，３ａ１ｃの間にバッファ部３ａ１ｆが形成され、隣接する２個の位置決め部３ａ１ｃ，３ａ１ｄの間にバッファ部３ａ１ｇが形成され、隣接する２個の位置決め部３ａ１ｄ，３ａ１ａの間にバッファ部３ａ１ｈが形成されている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮に外部導出端子５ａ（図９（Ｂ）参照）の下端部５ａ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、アノード側温度補償板２ａ（図９（Ｂ）参照）と導電性放熱板３（図９（Ｂ）参照）との間隔が狭まり、それにより、アノード側温度補償板２ａと導電性放熱板３との間の半田７ａ１（図９（Ｂ）参照）の一部が、アノード側温度補償板２ａと導電性放熱板３との間から溢れ出た場合に、その溢れ出た半田が開口３ａ１（図４および図６参照）のバッファ部３ａ１ｅ，３ａ１ｆ，３ａ１ｇ，３ａ１ｈ（図６参照）によって保持される。

つまり、第１の実施形態のパワー半導体モジュール１０によれば、外部導出端子５ａ（図９（Ｂ）参照）の下端部５ａ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、アノード側温度補償板２ａ（図９（Ｂ）参照）と導電性放熱板３（図９（Ｂ）参照）との間隔が狭まった場合に、アノード側温度補償板２ａと導電性放熱板３との間の半田７ａ１（図９（Ｂ）参照）が開口３ａ１（図４および図６参照）から溢れ出てしまうおそれを低減することができる。

同様に、第１の実施形態のパワー半導体モジュール１０では、図４および図６に示すように、アノード側温度補償板２ｂを自己整合させるための位置決め部３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄが、レジストパターン３ａの開口３ａ２の４隅に形成されている。そのため、第１の実施形態のパワー半導体モジュール１０によれば、半田７ｂ１のリフロー処理時に、位置決め部３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄによってアノード側温度補償板２ｂをレジストパターン３ａの開口３ａ２に自己整合させることができる。

また、第１の実施形態のパワー半導体モジュール１０では、図４に示すように、隣接する２個の位置決め部３ａ２ａ，３ａ２ｂの間にバッファ部３ａ２ｅが形成され、隣接する２個の位置決め部３ａ２ｂ，３ａ２ｃの間にバッファ部３ａ２ｆが形成され、隣接する２個の位置決め部３ａ２ｃ，３ａ２ｄの間にバッファ部３ａ２ｇが形成され、隣接する２個の位置決め部３ａ２ｄ，３ａ２ａの間にバッファ部３ａ２ｈが形成されている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮に外部導出端子５ｂ（図９（Ｂ）参照）の下端部５ｂ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、アノード側温度補償板２ｂ（図９（Ｂ）参照）と導電性放熱板３（図９（Ｂ）参照）との間隔が狭まり、それにより、アノード側温度補償板２ｂと導電性放熱板３との間の半田７ｂ１（図９（Ｂ）参照）の一部が、アノード側温度補償板２ｂと導電性放熱板３との間から溢れ出た場合に、その溢れ出た半田が開口３ａ２（図４および図６参照）のバッファ部３ａ２ｅ，３ａ２ｆ，３ａ２ｇ，３ａ２ｈ（図６参照）によって保持される。

つまり、第１の実施形態のパワー半導体モジュール１０によれば、外部導出端子５ｂ（図９（Ｂ）参照）の下端部５ｂ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、アノード側温度補償板２ｂ（図９（Ｂ）参照）と導電性放熱板３（図９（Ｂ）参照）との間隔が狭まった場合に、アノード側温度補償板２ｂと導電性放熱板３との間の半田７ｂ１（図９（Ｂ）参照）が開口３ａ２（図４および図６参照）から溢れ出てしまうおそれを低減することができる。

詳細には、第１の実施形態のパワー半導体モジュール１０では、レジストパターン３ａ（図４および図６参照）の開口３ａ１（図４および図６参照）内におけるアノード側温度補償板２ａ（図６（Ａ）参照）の左右方向（図６（Ａ）の左右方向）の遊びおよび前後方向（図６（Ａ）の上下方向）の遊びが０．５ｍｍ以下に設定されている。同様に、レジストパターン３ａの開口３ａ２（図４および図６参照）内におけるアノード側温度補償板２ｂ（図６（Ａ）参照）の左右方向（図６（Ａ）の左右方向）の遊びおよび前後方向（図６（Ａ）の上下方向）の遊びが０．５ｍｍ以下に設定されている。

更に、第１の実施形態のパワー半導体モジュール１０では、ダイオードチップ１ａ（図１参照）のカソード電極１ａ３（図１（Ｂ）および図１（Ｃ）参照）に対向する対向部４ａ１（図３（Ｃ）参照）と、対向部４ａ１の周囲に位置するバッファ部４ａ２（図３（Ｃ）参照）とが、カソード側温度補償板４ａ（図３参照）の下面に設けられている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮に外部導出端子５ａ（図９（Ｂ）参照）の下端部５ａ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、カソード側温度補償板４ａ（図９（Ｂ）参照）とダイオードチップ１ａ（図９（Ｂ）参照）のカソード電極１ａ３（図１および図７参照）との間隔が狭まり、それにより、カソード側温度補償板４ａとダイオードチップ１ａのカソード電極１ａ３との間の半田７ａ３（図９（Ｂ）参照）の一部が、カソード側温度補償板４ａとダイオードチップ１ａのカソード電極１ａ３との間から溢れ出た場合に、その溢れ出た半田がカソード側温度補償板４ａの下面のバッファ部４ａ２（図３（Ｃ）参照）によって保持される。

つまり、第１の実施形態のパワー半導体モジュール１０によれば、ダイオードチップ１ａ（図１参照）のカソード電極１ａ３（図１（Ｂ）および図１（Ｃ）参照）に対向しないバッファ部４ａ２（図３（Ｃ）参照）がカソード側温度補償板４ａ（図３参照）の下面に設けられていない場合よりも、カソード側温度補償板４ａとダイオードチップ１ａのカソード電極１ａ３との間から溢れ出た半田が、カソード側温度補償板４ａとダイオードチップ１ａのカソード電極１ａ３との間の半田７ａ３（図９（Ｂ）参照）から分離してしまうおそれを低減することができる。

同様に、第１の実施形態のパワー半導体モジュール１０では、ダイオードチップ１ｂ（図１参照）のカソード電極１ｂ３（図１（Ｂ）および図１（Ｃ）参照）に対向する対向部４ｂ１（図３（Ｃ）参照）と、対向部４ｂ１の周囲に位置するバッファ部４ｂ２（図３（Ｃ）参照）とが、カソード側温度補償板４ｂ（図３参照）の下面に設けられている。

そのため、第１の実施形態のパワー半導体モジュール１０では、仮に外部導出端子５ｂ（図９（Ｂ）参照）の下端部５ｂ’（図９（Ｂ）参照）の位置が製造誤差によって下側（図９（Ｂ）の下側）にばらつき、それに伴って、カソード側温度補償板４ｂ（図９（Ｂ）参照）とダイオードチップ１ｂ（図９（Ｂ）参照）のカソード電極１ｂ３（図１および図７参照）との間隔が狭まり、それにより、カソード側温度補償板４ｂとダイオードチップ１ｂのカソード電極１ｂ３との間の半田７ｂ３（図９（Ｂ）参照）の一部が、カソード側温度補償板４ｂとダイオードチップ１ｂのカソード電極１ｂ３との間から溢れ出た場合に、その溢れ出た半田がカソード側温度補償板４ｂの下面のバッファ部４ｂ２（図３（Ｃ）参照）によって保持される。

つまり、第１の実施形態のパワー半導体モジュール１０によれば、ダイオードチップ１ｂ（図１参照）のカソード電極１ｂ３（図１（Ｂ）および図１（Ｃ）参照）に対向しないバッファ部４ｂ２（図３（Ｃ）参照）がカソード側温度補償板４ｂ（図３参照）の下面に設けられていない場合よりも、カソード側温度補償板４ｂとダイオードチップ１ｂのカソード電極１ｂ３との間から溢れ出た半田が、カソード側温度補償板４ｂとダイオードチップ１ｂのカソード電極１ｂ３との間の半田７ｂ３（図９（Ｂ）参照）から分離してしまうおそれを低減することができる。

図１１および図１２は熱応力シミュレーション結果を示した図である。詳細には、図１１（Ａ）はカソード側温度補償板４ｂがダイオードチップ１ｂより小さい場合における熱応力シミュレーション結果を示しており、図１１（Ｂ）はカソード側温度補償板４ｂがダイオードチップ１ｂより大きい第１の実施形態のパワー半導体モジュール１０における熱応力シミュレーション結果を示している。また、図１２（Ａ）はカソード側温度補償板４ｂがダイオードチップ１ｂより小さい場合においてダイオードチップ１ｂのアノード電極１ｂ１およびその周囲のガラスパッシベーション層１ｂ２にかかる熱応力の集中度合いを示しており、図１２（Ｂ）はカソード側温度補償板４ｂがダイオードチップ１ｂより大きい第１の実施形態のパワー半導体モジュール１０においてダイオードチップ１ｂのアノード電極１ｂ１およびその周囲のガラスパッシベーション層１ｂ２にかかる熱応力の集中度合いを示している。

本発明者等による熱応力シミュレーションでは、図１１（Ａ）および図１２（Ａ）に示すように、カソード側温度補償板４ｂをダイオードチップ１ｂより小さくした場合に、ダイオードチップ１ｂのうち、４隅の部分に熱応力が集中し、その結果、ダイオードチップ１ｂの４隅にかかる熱応力が非常に大きくなり、ダイオードチップ１ｂの割れの原因になり得る点が確認された。一方、第１の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ｂをダイオードチップ１ｂより大きくすることにより、図１１（Ｂ）および図１２（Ｂ）に示すように、ダイオードチップ１ｂにかかる熱応力を分散できる点が確認された。

図１３は第２の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。詳細には、図１３（Ａ）は第２の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の平面図、図１３（Ｂ）は第２の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の正面図、図１３（Ｃ）は第２の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の底面図である。

第１の実施形態のパワー半導体モジュール１０では、図３（Ｃ）に示すように、カソード側温度補償板４ａのバッファ部４ａ２がカソード側温度補償板４ａの対向部４ａ１の周囲全体に（全周にわたって）設けられているが、第２の実施形態のパワー半導体モジュール１０では、図１３（Ｃ）に示すように、カソード側温度補償板４ａのバッファ部４ａ２が、カソード側温度補償板４ａの４隅には設けられず、カソード側温度補償板４ａの４隅以外の部分に設けられている。

つまり、第２の実施形態のパワー半導体モジュール１０では、リフロー処理時に、バッファ部４ａ２（図１３（Ｃ）参照）が設けられていないカソード側温度補償板４ａ（図１３参照）の４隅の対向部４ａ１（図１３（Ｃ）参照）によって、カソード側温度補償板４ａがダイオードチップ１ａ（図１および図９（Ｂ）参照）のカソード電極１ａ３（図１および図７参照）に対して自己整合せしめられる。そのため、第２の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ａのバッファ部４ａ２がカソード側温度補償板４ａの対向部４ａ１の周囲全体に設けられている場合よりも、カソード側温度補償板４ａをダイオードチップ１ａのカソード電極１ａ３に対して正確に位置決めすることができる。

同様に、第２の実施形態のパワー半導体モジュール１０では、図１３（Ｃ）に示すように、カソード側温度補償板４ｂのバッファ部４ｂ２が、カソード側温度補償板４ｂの４隅には設けられず、カソード側温度補償板４ｂの４隅以外の部分に設けられている。

つまり、第２の実施形態のパワー半導体モジュール１０では、リフロー処理時に、バッファ部４ｂ２（図１３（Ｃ）参照）が設けられていないカソード側温度補償板４ｂ（図１３参照）の４隅の対向部４ｂ１（図１３（Ｃ）参照）によって、カソード側温度補償板４ｂがダイオードチップ１ｂ（図１および図９（Ｂ）参照）のカソード電極１ｂ３（図１および図７参照）に対して自己整合せしめられる。そのため、第２の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ｂのバッファ部４ｂ２がカソード側温度補償板４ｂの対向部４ｂ１の周囲全体に設けられている場合よりも、カソード側温度補償板４ｂをダイオードチップ１ｂのカソード電極１ｂ３に対して正確に位置決めすることができる。

図１４は第３の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）を拡大して示した図である。詳細には、図１４（Ａ）は第３の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の平面図、図１４（Ｂ）は第３の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の正面図、図１４（Ｃ）は第３の実施形態のパワー半導体モジュール１０のカソード側温度補償板４ａ（４ｂ）の底面図である。

第１の実施形態のパワー半導体モジュール１０では、図３（Ｂ）および図３（Ｃ）に示すように、カソード側温度補償板４ａのバッファ部４ａ２全体が平面によって構成されているが、第３の実施形態のパワー半導体モジュール１０では、図１４（Ｂ）および図１４（Ｃ）に示すように、カソード側温度補償板４ａのバッファ部４ａ２の４隅が下向き（図１４（Ｂ）の下向き）に突出せしめられ、係合突起４ａ３が形成されている。

詳細には、第３の実施形態のパワー半導体モジュール１０では、図１４に示すように、ダイオードチップ１ａ（図１および図９（Ｂ）参照）のカソード電極１ａ３（図１および図７参照）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起４ａ３がカソード側温度補償板４ａのバッファ部４ａ２の４隅に形成されている。

つまり、第３の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ａ（図１４参照）のバッファ部４ａ２（図１４（Ｃ）参照）の４隅から下向きに（図１４（Ｂ）の下向き）突出せしめられた概略Ｌ字状の係合突起４ａ３（図１４（Ｂ）および図１４（Ｃ）参照）と、ダイオードチップ１ａ（図１および図９（Ｂ）参照）のカソード電極１ａ３（図１および図７参照）の４隅とが係合せしめられる。そのため、第３の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ａとダイオードチップ１ａのカソード電極１ａ３とが係合せしめられない場合よりも、カソード側温度補償板４ａをダイオードチップ１ａのカソード電極１ａ３に対して正確に位置決めすることができる。

同様に、第３の実施形態のパワー半導体モジュール１０では、図１４に示すように、ダイオードチップ１ｂ（図１および図９（Ｂ）参照）のカソード電極１ｂ３（図１および図７参照）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起４ｂ３がカソード側温度補償板４ｂのバッファ部４ｂ２の４隅に形成されている。

つまり、第３の実施形態のパワー半導体モジュール１０では、カソード側温度補償板４ｂ（図１４参照）のバッファ部４ｂ２（図１４（Ｃ）参照）の４隅から下向きに（図１４（Ｂ）の下向き）突出せしめられた概略Ｌ字状の係合突起４ｂ３（図１４（Ｂ）および図１４（Ｃ）参照）と、ダイオードチップ１ｂ（図１および図９（Ｂ）参照）のカソード電極１ｂ３（図１および図７参照）の４隅とが係合せしめられる。そのため、第３の実施形態のパワー半導体モジュール１０によれば、カソード側温度補償板４ｂとダイオードチップ１ｂのカソード電極１ｂ３とが係合せしめられない場合よりも、カソード側温度補償板４ｂをダイオードチップ１ｂのカソード電極１ｂ３に対して正確に位置決めすることができる。

第４の実施形態では、上述した第１から第３の実施形態を適宜組み合わせることも可能である。

１ａ，１ｂ ダイオードチップ
１ａ１，１ｂ１ アノード電極
１ａ２，１ｂ２ ガラスパッシベーション層
１ａ３，１ｂ３ カソード電極
２ａ，２ｂ アノード側温度補償板
３ 導電性放熱板
３ａ レジストパターン
３ａ１，３ａ２ 開口
４ａ，４ｂ カソード側温度補償板
５ａ，５ｂ 外部導出端子
６ 外囲ケース
７ａ１，７ａ２，７ａ３，７ａ４ 半田
７ｂ１，７ｂ２，７ｂ３，７ｂ４ 半田
１０ パワー半導体モジュール

Claims (5)

1. 一方の面に概略四角形のアノード電極（１ａ１）が形成され、アノード電極（１ａ１）の周囲にガラスパッシベーション層（１ａ２）が形成され、他方の全面にカソード電極（１ａ３）が形成された概略四角形の第１ダイオードチップ（１ａ）と、
   一方の面に概略四角形のアノード電極（１ｂ１）が形成され、アノード電極（１ｂ１）の周囲にガラスパッシベーション層（１ｂ２）が形成され、他方の全面にカソード電極（１ｂ３）が形成された概略四角形の第２ダイオードチップ（１ｂ）と、
   半田（７ａ２）を介して第１ダイオードチップ（１ａ）のアノード電極（１ａ１）に電気的に接続される第１アノード側温度補償板（２ａ）と、
   半田（７ｂ２）を介して第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）に電気的に接続される第２アノード側温度補償板（２ｂ）と、
   半田（７ａ１）を介して第１アノード側温度補償板（２ａ）に電気的に接続されると共に、半田（７ｂ１）を介して第２アノード側温度補償板（２ｂ）に電気的に接続される導電性放熱板（３）と、
   半田（７ａ３）を介して第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に電気的に接続される第１カソード側温度補償板（４ａ）と、
   半田（７ｂ３）を介して第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に電気的に接続される第２カソード側温度補償板（４ｂ）と、
   半田（７ａ４）を介して第１カソード側温度補償板（４ａ）に電気的に接続される第１外部導出端子（５ａ）と、
   半田（７ｂ４）を介して第２カソード側温度補償板（４ｂ）に電気的に接続される第２外部導出端子（５ｂ）と、
   第１外部導出端子（５ａ）と第２外部導出端子（５ｂ）とがインサート成形された外囲ケース（６）とを具備し、
   アノード電極（１ａ１）およびガラスパッシベーション層（１ａ２）が下側になり、カソード電極（１ａ３）が上側になるように第１ダイオードチップ（１ａ）を配置し、
   アノード電極（１ｂ１）およびガラスパッシベーション層（１ｂ２）が下側になり、カソード電極（１ｂ３）が上側になるように第２ダイオードチップ（１ｂ）を配置し、
   第１アノード側温度補償板（２ａ）を第１ダイオードチップ（１ａ）のアノード電極（１ａ１）よりも小さくすると共に、第１カソード側温度補償板（４ａ）を第１ダイオードチップ（１ａ）のカソード電極（１ａ３）よりも大きくし、
   第２アノード側温度補償板（２ｂ）を第２ダイオードチップ（１ｂ）のアノード電極（１ｂ１）よりも小さくすると共に、第２カソード側温度補償板（４ｂ）を第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）よりも大きくし、
   導電性放熱板（３）および外囲ケース（６）を冶具（２０）に対してねじ止めして固定した状態で半田（７ａ１，７ａ２，７ａ３，７ａ４，７ｂ１，７ｂ２，７ｂ３，７ｂ４）を一括してリフロー処理し、
   リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）と第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）とを有するレジストパターン（３ａ）を導電性放熱板（３）の上面に形成し、
   リフロー処理時に第１アノード側温度補償板（２ａ）を自己整合させるための第１開口（３ａ１）を第１ダイオードチップ（１ａ）よりも小さくすると共に、リフロー処理時に第２アノード側温度補償板（２ｂ）を自己整合させるための第２開口（３ａ２）を第２ダイオードチップ（１ｂ）よりも小さくしたことを特徴とするパワー半導体モジュール（１０）。
2. 第１アノード側温度補償板（２ａ）を自己整合させるための位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）をレジストパターン（３ａ）の第１開口（３ａ１）の４隅に形成し、隣接する２個の位置決め部（３ａ１ａ，３ａ１ｂ，３ａ１ｃ，３ａ１ｄ）の間にバッファ部（３ａ１ｅ，３ａ１ｆ，３ａ１ｇ，３ａ１ｈ）を形成し、
   第２アノード側温度補償板（２ｂ）を自己整合させるための位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）をレジストパターン（３ａ）の第２開口（３ａ２）の４隅に形成し、隣接する２個の位置決め部（３ａ２ａ，３ａ２ｂ，３ａ２ｃ，３ａ２ｄ）の間にバッファ部（３ａ２ｅ，３ａ２ｆ，３ａ２ｇ，３ａ２ｈ）を形成したことを特徴とする請求項１に記載のパワー半導体モジュール（１０）。
3. 第１ダイオードチップ（１ａ）のカソード電極（１ａ３）に対向する対向部（４ａ１）と、対向部（４ａ１）の周囲に位置するバッファ部（４ａ２）とを第１カソード側温度補償板（４ａ）の下面に設け、
   第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）に対向する対向部（４ｂ１）と、対向部（４ｂ１）の周囲に位置するバッファ部（４ｂ２）とを第２カソード側温度補償板（４ｂ）の下面に設けたことを特徴とする請求項２に記載のパワー半導体モジュール（１０）。
4. 第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）を、第１カソード側温度補償板（４ａ）の４隅には設けず、第１カソード側温度補償板（４ａ）の４隅以外の部分に設け、
   第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）を、第２カソード側温度補償板（４ｂ）の４隅には設けず、第２カソード側温度補償板（４ｂ）の４隅以外の部分に設けたことを特徴とする請求項３に記載のパワー半導体モジュール（１０）。
5. 第１ダイオードチップ（１ａ）のカソード電極（１ａ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ａ３）を第１カソード側温度補償板（４ａ）のバッファ部（４ａ２）の４隅に形成し、
   第２ダイオードチップ（１ｂ）のカソード電極（１ｂ３）の４隅と係合するために下向きに突出せしめられた概略Ｌ字状の係合突起（４ｂ３）を第２カソード側温度補償板（４ｂ）のバッファ部（４ｂ２）の４隅に形成したことを特徴とする請求項３に記載のパワー半導体モジュール（１０）。

Images