JP2010535406A - プラズモン増強による電磁波放射装置およびその製造方法 - Google Patents

プラズモン増強による電磁波放射装置およびその製造方法 Download PDF

Info

Publication number
JP2010535406A
JP2010535406A JP2010518194A JP2010518194A JP2010535406A JP 2010535406 A JP2010535406 A JP 2010535406A JP 2010518194 A JP2010518194 A JP 2010518194A JP 2010518194 A JP2010518194 A JP 2010518194A JP 2010535406 A JP2010535406 A JP 2010535406A
Authority
JP
Japan
Prior art keywords
layer
inner layer
semiconductor
metal
electromagnetic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010518194A
Other languages
English (en)
Inventor
デイヴィット ファッタル,
ナサニエル ジェイ, クイットリアーノ,
ハンズ チョー,
マルコ フィオレンティーノ,
シオドー アイ カミンズ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2010535406A publication Critical patent/JP2010535406A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明の複数の実施の形態は、表面プラズモン増強による電磁波放射装置および装置の製造方法に関する。本発明の一実施の形態においては、電磁波放射装置(100)は多層コア(106)、金属デバイス層(108)、および基板(104)を備える。多層コア(106)は内層(110)および内層の少なくとも一部を囲む外層(112)を有する。金属デバイス層(108)は外層の少なくとも一部を囲む。基板(104)は内層(110)と電気通信を行う下部導電層(118)および金属デバイス層(108)と電気通信を行う上部導電層(122)を有し、これにより、適切な電圧が下部導電層および上部導電層間に印加されると、露出部分が表面プラズモン増強による電磁波を放射する。

Description

本発明の実施の形態は電磁波放射装置に関し、詳細には、光素子に実装可能なプラズモン増強による電磁波放射装置に関する。
近年、集積回路上に配置される超小型電子デバイスの密度が増大したことにより、これらデバイスを相互接続するために使用される金属製信号線の密度に関連する技術的障害が発生している。更に、金属製信号線を用いることにより、消費電力が大幅に増大し、大部分の回路において最上部に配置される最長の接続線を同期するのが困難となる。情報は、電気信号として信号線を介して送信する代わりに、電磁波放射(ER)に符号化して、例えば光ファイバ、リッジ導波路、フォトニック結晶導波路等の導波路を介して送信してもよい。ERに符号化した情報を導波路を介して送信することは、信号線を介した電気信号の送信に比べて多くの利点を有する。まず、信号線を介して電気信号を送信する場合に比べて、導波路を介して送信されるERの劣化もしくは損失は非常に少ない。次に、信号線に比べて、導波路は非常に高い帯域幅に対応させることが可能である。例えば、1本のCu製もしくはAl製配線は1個の電気信号しか送信できないのに対し、1本の光ファイバは個別に符号化されたERを約100個以上送信させることが可能である。
今日、材料科学および半導体製造技術の発達により、例えばCMOS回路等の電子デバイスに組込み可能な光素子を開発して、光集積回路(PIC)を形成することが可能となっている。「フォトニック」という用語は、古典的な定義における電磁波もしくは電磁スペクトルに対応する周波数を有する量子化電磁波により駆動可能な装置に関する。PICは、電子集積回路と同等であるが光技術を利用したものであり、半導体材料のウエハ上に実装可能である。PICを効果的に実装するため、受動光素子および能動光素子が必要となる。導波路および減衰器は、通常従来のエピタキシャル法およびリソグラフィ法を用いて製造可能な受動光素子の例であり、超小型電子デバイス間のERの伝搬方向を決定するために用いることができる。物理学者および技術者は、例えばER放射装置および変調器等、PICおよび他の光素子に実装可能な能動光素子の必要性を認識している。
本発明の複数の実施の形態は、表面プラズモン増強による電磁波放射装置およびこの装置の製造方法に関する。本発明の一実施の形態においては、電磁波放射装置は多層コア、金属デバイス層、および基板を備える。この多層コアは内層およびこの内層の少なくとも一部を囲む外層を有する。金属デバイス層は外層の少なくとも一部を囲む。基板は内層と電気通信を行う下部導電層および金属デバイス層と電気通信を行う上部導電層を有し、これにより、適切な電圧が下部導電層および上部導電層間に印加されると、露出部分が表面プラズモン増強による電磁波を放射する。
図1Aは、本発明の実施の形態による電磁波放射装置の等角図を示す。 図1Bは、本発明の実施の形態による、図1Aに示す電磁波放射装置の平面図を示す。 図2は、本発明の実施の形態による、電磁波放射装置の図1に示す線2−2に沿った断面図を示す。 図3は、本発明の実施の形態による、多層コアおよび金属デバイス層の断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。 図4A−4Iは、本発明の実施の形態による、図1および図2に示す電磁波放射装置の製造方法における各工程に対応する等角図および断面図を示す。
本発明の複数の実施の形態は、表面プラズモン増強による電磁波放射(SPE・ERE)装置およびSPE・ERE装置の製造方法に関する。SPE・ERE装置は、例えば発光ダイオード等の典型的なER放射源に比べて、非常に速い速度および高い効率で変調されたERを生成可能なER源を含む。SPE・ERE装置は、様々な異なるPICにおいて、変調されたERの放射源として用いることが可能である。以下に説明する複数の装置および製造方法の実施の形態において、同じ材料を含む構造的に類似の部材には同一の参照番号を付し、簡略化を目的として、その構造および機能に関する説明は繰り返さない。
図1Aは、本発明の実施の形態によるSPE・ERE装置100の等角図を示す。SPE・ERE装置100は、積層基板104によって支持されて、この積層基板104と電気通信する多層ER源102を備える。ER源102は、多層コア106、および多層コア106の少なくとも一部を囲むよう構成される金属デバイス層108を含む。多層コア106は、内層110、および内層110の少なくとも一部を囲む外層112を含む。多層コア106はまた、内層110および外層112間に配置される中間層114、および金属デバイス層108の少なくとも一部を囲む任意選択の外層116を含んでいてもよい。積層基板104は、下部導電層118、中央誘電層120、および上部導電層122を含んでいてもよい。中央誘電層120は、上部導電層122および下部導電層118間の絶縁層として機能する。上部導電層122は金属デバイス層108の延長部からなっていてもよく、もしくは上部導電層122は金属デバイス層108と電気通信を行う半導体もしくは導体を備えていてもよい。下部導電層118は、シリコン・オン・インシュレータ基板のSi層からなっていてもよく、この場合、以下に図2を参照して説明するように、Si層は内層110と電気通信を行う。
図1Bは、本発明の実施の形態によるER源102の平面図を示す。図1A−1Bに示すように、多層コア106の層108、110、112、および114は、以下に図3を参照して説明するように、ER源102内部で生成される電磁波を放射するために露出している。なお、図1に示すER源102は円筒形に制限されるものではない。例えば、ER源102は楕円形、正方形、矩形、変形六角形、もしくはその他適切な断面形状を有していてもよい。
任意選択の外層116は金属もしくは半導体からなっていてもよく、任意選択の外層116および中央層120はSiO2、Si34、もしくはその他適切な誘電材料からなっていてもよい。金属デバイス層108は金、チタン、ニッケル、クロミウム、白金、パラジウム、アルミニウム、もしくはその他適切な金属製導体もしくは金属合金からなっていてもよい。多層コア106および下部導電層118は、間接バンドギャップ型元素半導体、もしくは直接もしくは間接バンドギャップ型化合物半導体からなっていてもよい。元素半導体はSiおよびGeを含む。化合物半導体は通常III−V材料からなり、この場合、ローマ数字IIIおよびVは元素周期表の3族および5族の原子を表わす。化合物半導体は、半導体を構成するIII族およびV族原子の量に基づき分類可能である。例えば、二元化合物半導体はGaAs、InP、InAs、およびGaPは含む。三元化合物半導体はGaAsy1-yを含み、この場合、yは0〜1の範囲である。また、四元化合物半導体はInxGa1-xAsy1-yを含み、この場合、xおよびyはそれぞれ0〜1の範囲である。
特定の波長を有する電磁波を放射するため、化合物半導体の元素組成は変更してもよい。例えば、GaAsは電磁スペクトルの赤外部分の波長を有する電磁波を放射する直接バンドギャップ型III−V族半導体であり、GaPは電磁スペクトルの別の部分の波長を有する電磁波を放射する間接バンドギャップ型半導体である。四元半導体は、電磁スペクトルのその他の部分の電磁波を放射するために用いてもよい。例えば、電磁スペクトルの赤色、黄色、および橙色可視部分の波長を有する電磁波を放射するよう、InAlGaP系半導体の元素量を変更してもよく、電磁スペクトルの青色および緑色可視部分の波長を有する電磁波を放射するよう、AlGaInN系半導体の元素量を変更してもよい。
本発明の所定の実施の形態においては、内層110はp型半導体からなっていてもよく、外層112はn型半導体からなっていてもよい。また、本発明の他の実施の形態においては、内層110はn型半導体からなっていてもよく、外層112はp型半導体からなっていてもよい。すなわち、内層110および外層112はpnダイオードにおける2つの層を形成する。「p型半導体」という用語は、「正孔」と呼ばれる正のフリーキャリアの数を増やすため、例えばボロンを含むシリコン等の電子受容性不純物をドープした真性半導体をさし、「n型半導体」という用語は、自由電子の数を増やすため、例えばヒ素を含むシリコン等の電子供与性不純物をドープした真性半導体をさす。正孔および電子はそれぞれ異なる種類の電荷担体である。中間層114は、p型半導体およびn型半導体の接合点もしくは接合部に形成される空乏領域からなっていてもよい。以下に説明するように、内層110および外層112間のキャリア濃度差により空乏領域にわたって電場が形成される。キャリアは高濃度の領域から低濃度の領域へ拡散する。詳細には、多層コア106のp型半導体に発生した正孔は、多層コア106の、p型半導体より低濃度の正孔を有するn型半導体にある程度拡散する。同様に、多層コア106のn型半導体からの電子は、多層コア106の、p型半導体より高濃度の電子を有するp型半導体にある程度拡散する。電荷担体は拡散する際、電荷担体を形成したドーパントがイオン化したものを後に残す。この電荷担体の移動は、多層コア106においてn型半導体層およびp型半導体層の間に形成される電場が、電荷担体の一部を電荷担体の拡散率と同じ割合で押し返すと停止し、代わりに中間層114である空乏領域を残す。中間層114の厚さは、内層110および外層112内のドーパント濃度に依存する。本発明のその他の実施の形態においては、中間層114は真性半導体を備えていてもよく、その場合、内層110、中間層114、および外層112はPINダイオードの3つの層を形成する。
図2は、本発明の実施の形態による、図1に示す線2−2に沿ったSPE・ERE装置100の断面図を示す。図2に示すように、ER源102は基板104により支持される。金属デバイス層108の内面は外層112の外面に接触し、金属製の素子層108の下部は外側に水平に伸長して基板104の上部導電層122を形成する。図2に示すように、上部導電層122および金属デバイス層108は、1個の金属片からなっていてもよい。しかしながら、本発明のその他の実施の形態においては、上部導電層122は異なる金属層もしくは半導体層からなっていてもよい。そのような実施の形態においては、金属デバイス層108および上部導電層122は相互に電気通信を行う。内層110の一部は中央誘電層120に設けられる開口部202を通過し、内層110の底面は下部導電層118と接触しており、これにより内層110は下部導電層118と電気通信可能となる。図1を参照して上述したように、下部導電層118はシリコン・オン・インシュレータ基板のSi層からなっていてもよい。中央誘電層120は、上部導電層122および下部導電層118間に絶縁層を形成する。上部導電層122および下部導電層118は電源204と電気通信を行う。
図3は、本発明の実施の形態による多層コア106および金属デバイス層108の断面図を示す。SPE・ERE装置100の動作を簡潔に説明するため、図2の断面図には図示しないが、電源204は内層110および金属デバイス層108に直接接続される。内層110がp型半導体であり、外層112がn型半導体であると仮定すると、内層110に印加される正電圧および外層112に印加される負電圧により外層112内の電子が中間層114の方へ流れ、内層110内の正孔が中間層114の方へ流れる。その結果、中間層114の幅が減少する。印加される電圧が十分に高い場合、「再結合」と呼ばれる過程において電子が中間層114内もしくは近傍で正孔と結合してエネルギを放出する。電圧が印加されている間、電子および正孔は層110および112を介して流れ続け、中間層114内もしくは近傍で再結合する。多層コア106が間接半導体を備える場合、放出されるエネルギの一部は放射されず、残りのエネルギが光子として放出される。一方、多層コア106が直接半導体を備える場合、エネルギの大部分が光子として放出される。これは、通常、ERが発光ダイオードから放出されるのと同じ過程である。
多層コア106内に光子を形成する代わりに、電子正孔対は再結合して、外層112および金属デバイス層108間の接合部302に沿って伝搬する表面プラズモンとなる。プラズモンとは、金属における電子プラズマ振動の量子化状態に対応するERのモードである。表面プラズモンとは金属表面に存在する電子励起のモードであり、縦成分および横成分を有する。表面プラズモンは高密度の電場を形成し、群速度を低下することが可能なため、電子正孔対の放射性再結合率が大幅に上昇する。設計が適切であれば、電子正孔対は大体の場合、崩壊して光子ではなく表面プラズモンモードに変わり、非放射性のチャネルは通らない。その結果、装置の再結合率および放射効率が向上する。配線に沿って伝搬した後、配線の終端に到達すると表面プラズモン自体は自由空間内に崩壊して伝播する。
図3は、多層コア106および金属製の素子層108の接合部302に沿って上方に伝搬する表面プラズモン部304および306の概略図を含む。表面プラズモンは横方向のおよび縦方向の電磁場成分を有する。磁場成分は接合部302に平行および伝搬方向に垂直であり、電場成分は表面プラズモンの伝搬方向に平行および接合部302に垂直である。曲線308は電場成分が金属製の素子層108内で伸長する方向を示し、曲線310は電場成分が多層コア106内で伸長する方向を示す。曲線308および310は、電場成分が接合部302から指数関数的に崩壊する過程を示す。金属デバイス層108に係る誘電率は多層コア106に係る誘電率より高いため、電場成分の金属デバイス層108における侵入深さは多層コア106における侵入深さより浅い。
SPE・ERE装置100の実施の形態は、典型的な発光ダイオードに比べて、より効果的にERを生成し、より速くERを変調可能である。表面プラズモンは、多層コア106内で発生する電子/正孔の再結合のプロセスを加速する。その結果、ER源102は、ER源102に印加される電圧を変更することにより高速ER放射変調器として駆動されてもよい。すなわち、ER源102に印加される電圧を変更することによりER出力が変調され、これにより、放出されるER内にアナログもしくはデジタル情報を形成することが可能であり、放出されるERは検出器へ向けて放射されてもよい。更に、ER源102は、例えば発光ダイオード等の典型的な電磁波放射ダイオードに比べて、非常に高い比率で変調可能である。更に、ER源102は、放射性再結合率の非放射性再結合率に対する比率を大幅に上昇可能なため、例えば発光ダイオード等の典型的なER放射ダイオードより効率的にERを放射可能である。すなわち、接合部302に沿って表面プラズモンを形成することにより、ER源102は、典型的なER放射ダイオードにより生成されるERに比べてより速く変調可能な、より高強度のERを放射可能である。
図4A−4Iは、本発明の実施の形態による、図1に示すSPE・ERE装置100の製造方法における各工程に対応する等角図および断面図を示す。まず、図4Aの等角図および図4Bの断面図に示すように、化学的蒸着(CVD)、物理的蒸着、熱酸化、もしくはスピンオングラスにより下部導電層118上に中央誘電層120を形成してもよい。
次に、図4Cの等角図および図4Dの断面図に示すように、まず、例えばブロック共重合体リソグラフィ、ナノインプリントリソグラフィ、もしくは電子ビームリソグラフィにより開口部202を規定し、その後、反応性イオンエッチング、化学支援イオンビームエッチング、もしくはウェットエッチングにより開口部202を規定した領域から誘電材料を除去して、中央誘電層120に開口部202を形成してもよい。本発明のその他の実施の形態においては、開口部202は収束イオンビームミリングにより形成してもよい。開口部202が、下部導電層118の上面の一部を露出する。
次に、図4Eに示すように、例えばガルバニ置換等の公知の方法により、開口部202内にシード粒子402を形成してもよい。シード粒子402は、金、チタン、ニッケル、クロミウム、白金、パラジウム、アルミニウム、もしくはその他適切な金属製導体もしくは金属合金からなっていてもよい。次に、図4Fに示すように、CVDを用いて、公知の気相−液相−固相(VLS)成長機構もしくは気相−固相−固相(VSS)成長機構により内層110を形成してもよい。例えば、InAsからなる内層110を形成するため、気相反応物質であるIn(CH33およびAsH3によるCVDを用いてもよい。気相反応物質であるIn(CH33およびAsH3を継続的に供給することにより過飽和が発生し、これにより、余剰の液相InAsが最終的にはシード粒子202の下方で沈殿する。余剰のInAs材料は過飽和シード粒子202から基板に沈殿し、これによりシード粒子202を基板から分離し、内層110である柱上の材料を形成する。内層110の長さは、気相反応物質への暴露時間長を変更することにより制御可能である。内層110を形成する間、CVD反応室にp型もしくはn型ドーパントを付加してp型半導体である内層110もしくはn型半導体である内層110を形成してもよい。もしくは、内層110を注入もしくはドーパント拡散、もしくはアニーリングを伴う注入により形成した後、p型もしくはn型ドーパントによりドープしてもよい。
次に、図4Gに示すように、内層110の外面を囲む外層112はCVDにより形成してもよい。外層112は、外層112が形成されている間、p型もしくはn型ドーパントを反応室に導入している際にドープしてもよい。もしくは、形成し終わった外層112に、ドーパント拡散もしくはアニーリングを伴う注入により、ドーパントを付加してもよい。上述したように、中間層114は空乏層の結果として形成してもよく、もしくは、外層112を形成する前に、CVDにより内層110上に真性半導体層114(図示せず)を蒸着し、その後外層112を形成することにより中間層114を形成してもよい。
次に、図4Hに示すように、金属層404は露出している表面の略全体にCVDもしくはMBDにより蒸着される。図4Iに示すように、金属層404上に任意選択の層406を蒸着してもよい。任意選択の層406は金属、半導体、もしくは誘電材料からなっていてもよく、CVD、例えばスパッタリング、電子ビーム蒸着、MBD等の物理的蒸着、もしくはスピンオングラスにより蒸着してもよい。金属製の素子層108の一部および内層110および外層112の一部を平坦化技術により露出して、図1および図2に示すSPE・ERE装置100を形成してもよい。
上述の、説明を目的とした記載においては、本発明の完全な理解のために具体的な用語を使用している。しかしながら当業者にとって、本発明を実施するために具体的な詳細は必要ないことは明らかである。上述の記載においては、本発明の具体的な実施の形態は例示および説明を目的として示す。実施の形態は本発明の全てを網羅している訳ではなく、また、本発明を開示した形態に制限するものでもない。上述の教示に基づく様々の改良および変更が可能であることは明らかである。本明細書における実施の形態は、本発明の原理および実用的な用途を最適に説明し、これにより、当業者が本発明および様々の実施の形態に意図する特定の用途に適合するよう様々の改良を加えて最適に利用できるよう開示および説明されている。本発明の範囲は、以下の特許請求の範囲およびその均等物により規定されるものとする。

Claims (10)

  1. 内層(110)と、前記内層の少なくとも一部を囲む外層(112)とを有する多層コア(106)と、
    前記外層の少なくとも一部を囲むように構成される金属デバイス層(108)と、
    前記内層と電気通信を行う下部導電層(118)と前記金属デバイス層と電気通信を行う上部導電層(122)とを有し、これにより、前記下部導電層および前記上部導電層間に適切な電圧が印加されると露出部分が表面プラズモン増強による電磁波を放射する基板(104)とを備えることを特徴とする電磁波放射装置(100)。
  2. 前記多層コア(106)が、
    p型半導体である前記内層(110)およびn型半導体である前記外層(112)、又はn型半導体である前記内層(110)およびp型半導体である前記外層(112)のいずれかをさらに備えることを特徴とする請求項1に記載の装置。
  3. 前記内層(110)および前記外層(112)間に配置されることにより、空乏領域であるか又は真性半導体からなっていてもよい中間層(114)をさらに備えることを特徴とする請求項1に記載の装置。
  4. 前記上部導電層(122)は金属層もしくは半導体層のいずれかをさらに備えることを特徴とする請求項1に記載の装置。
  5. 前記下部導電層(118)はシリコン・オン・インシュレータ基板のSi層もしくは半導体層のいずれかをさらに備えることを特徴とする請求項1に記載の装置。
  6. 半導体基板(118)上に、上面および底面を有する誘電層(120)を前記上面および底面が前記半導体基板に接続されるよう形成し、
    前記誘電層の前記上面上に、前記誘電層を介して伸長し、前記半導体基板と電気的に接触する内層および前記内層の少なくとも一部を囲む外層を含む多層コア(106)を形成し、
    前記多層コア上に金属層(108)を蒸着することを含むことを特徴とする電磁波放射装置(100)の製造方法。
  7. 前記電磁波放射装置を平坦化して、前記内層、前記外層、および前記金属層の一部を露出し、前記多層コアの露出部分を形成することにより上面を形成することを更に含むことを特徴とする請求項6に記載の方法。
  8. 前記多層コアを形成することは、
    前記誘電層(120)に開口部(202)を形成し、
    前記開口部内にシード材料(402)を蒸着し、
    前記シード材料が前記開口部内で核として機能し柱状の前記内層(110)を形成するための前記開口部内に、前記柱状の前記内層(110)を形成し、
    前記外層(112)を蒸着することとをさらに含むことを特徴とする請求項10に記載の方法。
  9. 前記金属層上に、化学的蒸着もしくは物理的蒸着のいずれかを使用することにより金属、半導体、もしくは誘電材料からなる任意選択の層を蒸着することをさらに含むことを特徴とする請求項8に記載の方法。
  10. 前記開口部内に柱状の前記内層を形成することは、気相−液相−固相処理をさらに含むことを特徴とする請求項14に記載の方法。
JP2010518194A 2007-07-26 2008-07-16 プラズモン増強による電磁波放射装置およびその製造方法 Pending JP2010535406A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/881,266 US7781853B2 (en) 2007-07-26 2007-07-26 Plasmon-enhanced electromagnetic-radiation-emitting devices and methods for fabricating the same
PCT/US2008/008716 WO2009017604A1 (en) 2007-07-26 2008-07-16 Plasmon-enhanced electromagnetic-radiation-emitting devices and methods for fabricating the same

Publications (1)

Publication Number Publication Date
JP2010535406A true JP2010535406A (ja) 2010-11-18

Family

ID=40295430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518194A Pending JP2010535406A (ja) 2007-07-26 2008-07-16 プラズモン増強による電磁波放射装置およびその製造方法

Country Status (6)

Country Link
US (1) US7781853B2 (ja)
JP (1) JP2010535406A (ja)
KR (1) KR20100045977A (ja)
CN (1) CN101765764B (ja)
DE (1) DE112008002003B4 (ja)
WO (1) WO2009017604A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531751A (ja) * 2009-06-26 2012-12-10 カリフォルニア インスティチュート オブ テクノロジー パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られるデバイス
US9005548B2 (en) 2009-02-25 2015-04-14 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
US9234872B2 (en) 2009-11-23 2016-01-12 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US9406823B2 (en) 2009-11-19 2016-08-02 California Institute Of Technology Methods for fabricating self-aligning semiconductor hetereostructures using nanowires

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US20120032140A1 (en) * 2009-09-18 2012-02-09 Jingjing Li Light-emitting diode including a metal-dielectric-metal structure
CN110764188B (zh) * 2019-10-23 2021-01-05 天津大学 一种铌酸锂脊型光波导的制备方法
CN114442340A (zh) * 2022-01-17 2022-05-06 哈尔滨工业大学 一种基于p-n结的近场辐射热流调制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107075A (ja) * 1986-10-22 1988-05-12 Res Dev Corp Of Japan 半導体発光素子
JPH0597598A (ja) * 1990-02-23 1993-04-20 Thomson Csf 結晶ホイスカの制御成長方法と、該方法の尖頭超小型カソード製造への応用
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH087355B2 (ja) * 1989-12-15 1996-01-29 シャープ株式会社 波長変換素子
US5067788A (en) * 1990-03-21 1991-11-26 Physical Optics Corporation High modulation rate optical plasmon waveguide modulator
US5729641A (en) * 1996-05-30 1998-03-17 Sdl, Inc. Optical device employing edge-coupled waveguide geometry
JP3437170B2 (ja) * 1997-12-12 2003-08-18 ピーイー コーポレイション (エヌワイ) 光学共鳴解析システム
US6034809A (en) 1998-03-26 2000-03-07 Verifier Technologies, Inc. Optical plasmon-wave structures
US6521916B2 (en) 1999-03-15 2003-02-18 Gentex Corporation Radiation emitter device having an encapsulant with different zones of thermal conductivity
WO2002037527A1 (fr) 2000-11-02 2002-05-10 Ebara Corporation Appareil a faisceau electronique et procede de production de dispositif utilisant cet appareil
JP3676680B2 (ja) * 2001-01-18 2005-07-27 東京エレクトロン株式会社 プラズマ装置及びプラズマ生成方法
US7177515B2 (en) 2002-03-20 2007-02-13 The Regents Of The University Of Colorado Surface plasmon devices
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
WO2006093749A2 (en) * 2005-02-25 2006-09-08 Optimax Technology Corporation Optical thin films with nano-corrugated surface topologies by a simple coating method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107075A (ja) * 1986-10-22 1988-05-12 Res Dev Corp Of Japan 半導体発光素子
JPH0597598A (ja) * 1990-02-23 1993-04-20 Thomson Csf 結晶ホイスカの制御成長方法と、該方法の尖頭超小型カソード製造への応用
JP2006303508A (ja) * 2005-04-22 2006-11-02 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 超格子のナノデバイス及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9005548B2 (en) 2009-02-25 2015-04-14 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
US9390936B2 (en) 2009-02-25 2016-07-12 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
JP2012531751A (ja) * 2009-06-26 2012-12-10 カリフォルニア インスティチュート オブ テクノロジー パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られるデバイス
US9406823B2 (en) 2009-11-19 2016-08-02 California Institute Of Technology Methods for fabricating self-aligning semiconductor hetereostructures using nanowires
US9234872B2 (en) 2009-11-23 2016-01-12 California Institute Of Technology Chemical sensing and/or measuring devices and methods

Also Published As

Publication number Publication date
CN101765764B (zh) 2012-05-30
US7781853B2 (en) 2010-08-24
DE112008002003T5 (de) 2010-11-04
KR20100045977A (ko) 2010-05-04
DE112008002003B4 (de) 2017-03-16
CN101765764A (zh) 2010-06-30
US20090028493A1 (en) 2009-01-29
WO2009017604A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
US11728624B2 (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
JP2010535406A (ja) プラズモン増強による電磁波放射装置およびその製造方法
EP1526583B1 (en) Photonic crystal light emitting device
RU2469435C1 (ru) Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US7642108B2 (en) LED including photonic crystal structure
JP5237286B2 (ja) フォトニック結晶により定められたアレイ状エミッタを含む発光デバイス
Fitzgerald et al. Silicon-based microphotonics and integrated optoelectronics
KR101158975B1 (ko) 광학적 상호접속을 위한 아연 산화물 다이오드
US7075165B2 (en) Embedded waveguide detectors
US20120043527A1 (en) Light emitting device
US10374394B2 (en) Nanowire laser structure and fabrication method
US20100111462A1 (en) Ring Light Emitting Diode
Wong et al. Silicon integrated photonics begins to revolutionize
EP1467415B1 (en) Improved LED efficiency using photonic crystal structure
Brehm Light-emission from ion-implanted group-IV nanostructures
JPH05183185A (ja) 半導体光電変換装置
CN117613666B (zh) 一种高功率大孔径基模涡旋光波导vcsel相干阵列
JPH0669539A (ja) 発光半導体装置およびその製造方法
Bütün Ultraviolet-visible nanophotonic devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120608