JP2010531065A - ナノチューブ縦型電界効果トランジスタの形成方法 - Google Patents

ナノチューブ縦型電界効果トランジスタの形成方法 Download PDF

Info

Publication number
JP2010531065A
JP2010531065A JP2010513429A JP2010513429A JP2010531065A JP 2010531065 A JP2010531065 A JP 2010531065A JP 2010513429 A JP2010513429 A JP 2010513429A JP 2010513429 A JP2010513429 A JP 2010513429A JP 2010531065 A JP2010531065 A JP 2010531065A
Authority
JP
Japan
Prior art keywords
conductive layer
opening
fet
nanotube
nanotubes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010513429A
Other languages
English (en)
Other versions
JP5378369B2 (ja
Inventor
フアロー，レジナルド・シー
ゴヤル，アミト
Original Assignee
ニユージヤージイ・インスチチユート・オブ・テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニユージヤージイ・インスチチユート・オブ・テクノロジー filed Critical ニユージヤージイ・インスチチユート・オブ・テクノロジー
Publication of JP2010531065A publication Critical patent/JP2010531065A/ja
Application granted granted Critical
Publication of JP5378369B2 publication Critical patent/JP5378369B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ナノチューブ電界効果トランジスタおよび製造方法を開示する。本方法は、開口部によって画定される導電層の領域と接触するようにするナノチューブの電気泳動堆積を含む。

Description

関連出願の相互参照
本出願は、２００７年６月２０日に出願された本願と同一の譲受人が所有する米国特許出願第１１／７６５，７３５号明細書、「Ｎａｎｏｔｕｂｅ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」に関連する主題を含み、上記出願の開示内容はすべて参照により本明細書に援用される。
米国政府の権利に関する記述
本発明は、米空軍科学研究局に認定された助成金契約番号ＡＦＯＳＲ Ｇｒａｎｔ：ＦＡ９５５０−０５−１−０４６１に基づく米国政府の補助を受けてなされたものである。米国政府は本発明に一定の権利を有する。
本発明は、包括的にはナノチューブ縦型電界効果トランジスタの形成方法に関する。
ナノチューブ、たとえばカーボンナノチューブ（ＣＮＴ）またはナノチューブのアレイを、電気プローブまたは電子デバイスにおける検出または能動デバイス素子として採用することができる、多くの応用がある。これら応用では、ナノチューブとの電気的接触を行わなければならず、それには、さまざまな導電性リンク（すなわち相互接続（配線））および他の回路構成に対してナノチューブを正確に位置決めする必要がある。
正確な位置合せが必要であることとは別に、所望の仕様によるデバイス性能を提供するために、ナノチューブの特性を制御する必要もある。たとえば、ＣＮＴのトランジスタとしての応用の多くは、多層カーボンナノチューブ（ＭＷＮＴ）ではなく単層カーボンナノチューブ（ＳＷＮＴ）で最適に達成される。さらに、トランジスタの能動素子としては、金属ＳＷＮＴではなく半導体ＳＷＮＴが必要である。しかしながら、配線およびナノプローブ等の他の応用では、金属ＣＮＴが好ましい。
ＣＮＴデバイスに対する既存の製造方法は、位置合せおよび特性制御に対する両方のニーズに対して完全には対応していない。さらに、ＣＮＴ電気デバイス製造では、ＣＮＴ堆積の前に少なくとも１つの配線レベルを処理する場合がある。たとえばアルミニウム配線および銅配線を用いる最も一般的なメタライゼーション方式は、後続する処理ステップに対してサーマルバジェットの制約を課すことが多い。ＣＮＴを堆積させるために通常用いられる化学気相成長（ＣＶＤ）法は、比較的高い温度を伴うためアルミニウム配線または銅配線とは適合しない。
本発明の実施形態は、縦型ナノチューブ電界効果トランジスタを製造する方法を提供する。
一実施形態は、ナノチューブ電界効果トランジスタ（ＦＥＴ）を形成する方法であって、第１導電層、第１絶縁層、第２導電層および第２絶縁層の順序で材料を有する多層スタックを提供するステップと、第２絶縁層の少なくとも上部分に第１開口部を形成するステップと、第２導電層および第１絶縁層に第２開口部を形成することにより第１導電層の領域を露出させるステップであって、第２開口部が、第１開口部に対して中心に位置合せさ
れかつ第１開口部より直径が小さい、ステップと、電気泳動により第１導電層の上にナノチューブを堆積させるステップとを含む、方法を提供する。
別の実施形態は、ナノチューブ電界効果トランジスタ（ＦＥＴ）を形成する方法であって、下部導電層の上に形成された絶縁層の上に少なくとも上部導電層を有する構造体を提供するステップと、上部導電層および絶縁層内に開口部を形成することにより、上部導電層の垂直側壁および第１導電層の水平領域を露出させるステップと、上部導電層の垂直側壁の上に誘電体層を形成するステップと、電気泳動により第１導電層の上に１つのナノチューブを堆積させるステップであって、ナノチューブの第１端が水平領域の中心に近接して導電層と接触する、ステップと、ナノチューブの中間部分と誘電体層との間に接点を提供するようにナノチューブを方向付けるステップとを含む、方法を提供する。
別の実施形態は、半導体構造体を形成する方法であって、基板の上に横型電界効果トランジスタ（ＦＥＴ）を形成するステップと、横型ＦＥＴの上に縦型ナノチューブ電界効果トランジスタ（ＮＴ−ＦＥＴ）を形成するステップと、を含み、縦型ＮＴ−ＦＥＴが、（ａ）第１導電層の上に少なくとも第１絶縁層を有する構造体を提供するステップと、（ｂ）第１絶縁層に第１開口部を形成することにより、第１導電層の領域を露出させるステップと、（ｃ）電気泳動により第１導電層の上に少なくとも１つのナノチューブを堆積させるステップであって、少なくとも１つのナノチューブが、露出領域の中心に近接して第１導電層と接触する一端を有する、ステップとを含み、第１導電層がＮＦ−ＦＥＴのソースまたはドレインのうちの一方を形成する、方法を用いて形成される、方法を提供する。
別の実施形態は、複数のナノチューブ電界効果トランジスタを形成する方法を提供し、本方法は、第１導電層の上に第１絶縁層を提供するステップと、第１絶縁層に細長い開口部を形成することにより第１導電層の領域を露出させるステップであって、開口部が幅と幅より大きい長さとによって特徴付けられる、ステップと、電気泳動により第１導電層の上に複数のナノチューブを線パターンで堆積させるステップとを含み、開口部の幅は、ナノチューブの堆積を線パターンに制限するのに十分小さく、ナノチューブの数は、開口部の長さによって確定される。
さらに別の実施形態は、少なくとも１つの横型相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを有する基板であって、ＣＭＯＳが少なくとも３つの金属配線レベルを有する、基板と、ＣＭＯＳデバイスの上に形成される縦型カーボンナノチューブ電界効果トランジスタ（ＣＮＴ−ＦＥＴ）とを有し、縦型ＣＮＴ−ＦＥＴが、ＣＭＯＳデバイスのそれぞれの３つの金属配線レベルの材料から形成されるソース、ドレインおよびゲートを有する、半導体デバイスを提供する。
本発明の教示を、添付の図面とともに以下の詳細な説明を考慮することによって容易に理解することができる。
理解を容易にするために、可能な場合は、図に共通の同一の要素を示すために同一の参照数字を用いている。
本発明の実施形態を用いて製造することができるナノチューブベース構造体の略断面図である。 本発明の一実施形態によりカーボンナノチューブを堆積させる実験装置および工程手順を示す概略図である。 本発明の一実施形態によりカーボンナノチューブを堆積させる実験装置および工程手順を示す概略図である。 本発明の一実施形態によりカーボンナノチューブを堆積させる実験装置および工程手順を示す概略図である。 本発明の一実施形態によりカーボンナノチューブを堆積させる実験装置および工程手順を示す概略図である。 直径が１００ｎｍであり深さが５０ｎｍである開口部の周囲の電界分布の概略図である。 直径が１００ｎｍであり深さが５０ｎｍである開口部の周囲の電界分布の概略図である。 直径が１００ｎｍであり深さが５０ｎｍである開口部の周囲の電界分布の概略図である。 直径が５００ｎｍであり深さが５０ｎｍである開口部の周囲の電界分布の概略図である。 直径が５００ｎｍであり深さが５０ｎｍである開口部の周囲の電界分布の概略図である。 本発明の実施形態を用いて製造することができるナノチューブベーストランジスタの概略図である。 本発明の実施形態を実施するために好適な開口部の構造の概略図である。 本発明の実施形態を実施するために好適な開口部の構造の概略図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。 カーボンナノチューブ電界効果トランジスタ製造手順の各段階の間の構造体の略断面図である。
ＣＮＴデバイスの製造では、開口部内に垂直に向けられたＣＮＴを提供することが必要な場合が多い。トランジスタ製造工程では、所定の段階またはレベルに応じて、開口部をビアとも呼ぶ。
本発明の実施形態は、堆積させるナノチューブの数とともにナノチューブのパターンおよび間隔を制御して、開口部によって画定される領域にナノチューブを堆積させる方法を提供する。特に、開口部の適切な構造とともに電気泳動堆積により、ナノメートルスケールの精度で目標領域に少なくとも１つのナノチューブを堆積させることができる。本発明の実施形態とともに、ナノチューブのたとえば形状または他の特性による事前選別（ｐｒｅ−ｓｏｒｔｉｎｇ）を用いることにより、所定の性能要件でのデバイスの製造を容易にすることができる。
図１Ａは、本発明の実施形態を用いて製造することができるナノチューブ構造体１００の略断面図である。構造体１００は基板１０２を有しており、その上には絶縁材料層１０４が堆積している。絶縁層１０４は、基板１０２の上面１０８を露出させる開口部１０６を形成するようにパターニングされている。開口部１０６内部に単一のＣＮＴ１１０が堆積しており、ＣＮＴ１１０の一端１１２が基板１０２の上面に接触している。基板１０２は、ナノチューブ１１０の電気泳動堆積のためにバイアス電圧が印加されるのを可能にする金属または導電膜等の導電性材料（絶縁材料の上に堆積する）である。
本発明の実施形態により、開口部１０６の内側に、他のＣＮＴを排除してＣＮＴ１１０を堆積させることができる。ＣＮＴ１１０を収容するのに十分大きくなければならない開口部１０６を、種々のリソグラフィ工程を用いてパターニングすることができる。したがって、一実施形態では、開口部１０６は、直径（Ｄ）が、リソグラフィ工程のおよその下限（たとえば分解能）から約１００ｎｍまでの範囲であり得る。たとえば、１９３ｎｍでの既存のリソグラフィは、約９０ｎｍの分解能限界を容易に提供する。一実施形態では、基板１０２は、横方向の寸法（たとえば開口部を横切って延在する）が、開口部１０６に関してレベル間オーバーレイ制約を満たすのに十分大きい。以下に示すように、ＣＮＴ１１０を、たとえば数ナノメートルの横方向位置合せ精度で、開口部１０６の中心に近接して堆積させることができる。さらに、ＣＮＴ１１０を、多層ＣＮＴ対単層ＣＮＴおよび／または導電性ＣＮＴ対半導体ＣＮＴを含む好ましい物理特性を有するように事前に選択することができる。
図２Ａ〜図２Ｄは、本発明の一実施形態による電気泳動の実験装置と基板にＣＮＴを堆積させる手順とを概略的に示す。電気泳動堆積（ＥＰＤ）は、電界の影響下で電極に向かう、適切な溶剤内に分散した荷電粒子の動きによって駆動される。約３０μｍ未満のサイズの粒子を、固体含有量（ｓｏｌｉｄ ｌｏａｄｉｎｇ）が低くかつ低粘度の懸濁液内で用いることができる。一般に、ナノチューブが束の形態で堆積するか個々のチューブの形態で堆積するかは、懸濁液の特質と各々の相対的な移動性とによって決まり、相対的な移動性は、それらの形状と開口部またはビア内部の接触面に向かう拡散に対する関連する抵抗とによって決まる。
図２Ａは、導電層２０２を有する基板構造体２００を示す。導電層２０２の上に絶縁層２０４が提供され、絶縁層２０４には１つまたは複数の開口部２０６がパターニングされている。基板構造体２００は、適切な溶剤に電解質およびＣＮＴ２１０の懸濁液を収容する液槽２２０に、たとえば室温で浸漬されている。
ＥＰＤをうまく行うためには、安定分散の調製が必要である。一般に、静電的に安定した分散は、懸濁液のイオン伝導性を低く維持しながら、高ζ電位の粒子により得ることができる。ＳＷＮＴは、低ｐＨ値で高ζ電位値を示した。帯電塩の存在は、基板へのナノチューブの付着を向上させかつ堆積速度を上昇させるのに重要な役割を果たすことができることも知られている。
一実施形態では、１０ｍｇの精製ＳＷＮＴを３０ｍｌの蒸留水内に懸濁させ、懸濁液に１０−４モルの硝酸マグネシウム六水和物［Ｍｇ（ＮＯ３）２６Ｈ２０］を添加し、約２時間〜３時間超音波処理する。一般に、液槽２２０内のナノチューブを、応用のニーズに従ってナノチューブのタイプで事前選別することが好ましい。たとえば、トランジスタの能動素子として半導体ＳＷＮＴが用いられるが、プローブまたは他のデバイスには半導体ナノチューブまたは金属ナノチューブのいずれを用いてもよい。溶液の最終ｐＨが約４であるように懸濁液の質を向上させるために、非イオンＴｒｉｔｏｎ−Ｘ界面活性剤を数滴添加する。
図２Ａにおいて円として示す水素イオン（Ｈ＋）のほかに、液槽２２０はまた、ＣＮＴを吸収するかまたはそれに付着する傾向にあるマグネシウムイオンＭｇ２＋も収容している。電極２２４、たとえばプラチナ電極が液槽２２０内に浸漬されており、ＤＣ電源２２２の正端子に接続されている。導電層２０２はスイッチ２２６に接続されている。
図２Ａにおいて、スイッチ２２６が開放され、液槽２２０に電流が流れていない場合（電流を、電流計Ａを用いて測定することができる）、ＣＮＴは懸濁液内でランダムに分散し、基板上のいかなる堆積もランダムになる。
図２Ｂにおいて、スイッチ２２６が閉鎖され、それにより導電層２０２がＤＣ電源２２２の負端末に接続される。たとえば約５Ｖ〜２５Ｖの範囲のＤＣ電位がプラチナ電極２２４および導電層２０２に印加されると、液体内の荷電粒子または荷電種がカソードまたはアノードのいずれかに向かって移動する。たとえば、Ｈ＋イオンおよび正荷電ＣＮＴは、この場合はカソードである基板構造体２００に向かって移動する。
Ｈ＋イオンは、ＣＮＴを含む他の正荷電種より高い移動性を有するため、他の荷電種より高速に基板構造体２００に到達し、したがって、図２Ｂに示すように、絶縁層２０４の表面に優先的に蓄積する。絶縁層２０４の表面が正に荷電することにより、各開口部２０６の周囲に電界がもたらされる結果となる。
基板構造体２００近くに到達する正荷電ＣＮＴは、図２Ｃに示すように、電界により各開口部２０６の中心の方に向けられる。この「集束」効果に関する詳細については後の説明で示す。一実施形態では、開口部２０６および電界分布は、開口部２０６の直径（すなわち横方向寸法）が追加のＣＮＴを物理的に収容するのに十分広くても、各開口部２０６内に１つのＣＮＴ（ＣＮＴ２１０＊として示す）しか堆積しないように、構成されている。ＣＮＴ２１０＊は、各開口部２０６内に「長手方向に」向くように配置され、すなわち、ＣＮＴ２１０＊の長さは、開口部２０６の深さと同じ方向に沿っており、ＣＮＴ２１０＊の一端が導電層２０２と接触している。
図２Ｄは、ＣＮＴ２１０＊の付着していない端部が、プラチナ電極に向かって整列するかまたは向く傾向にあり、さらに、追加のＣＮＴに対する焦点（ｆｏｃａｌ ｐｏｉｎｔ）としての役割を果たすことを示す。したがって、第２ＣＮＴ２１０ＡがＣＮＴ２１０＊の自由端に、たとえば縦方向に付着し、追加のＣＮＴは互いに端部同士が付着する。その後、基板構造体２００を槽２２０から取り除き、蒸留脱イオン水で洗浄し、不活性ガスで乾燥させる。乾燥後、導電層２０２に付着しているＣＮＴ２１０＊のみが残り、図２Ｅに示すもののような結果として得られる構造体は、さらなる処理の容易ができている。
デバイスが異なると、適切な動作および／または最適な性能のために必要なナノチューブの特性が異なることが多いため、電気泳動堆積の前にナノチューブの事前選別を提供することが有利であり得る。たとえば、ナノチューブを、半導体対金属、単層対多層等の特性に従って選別してもよく、または長さ、直径等の形状または寸法に従って選別してもよい。
ナノチューブのタイプが異なると移動性が異なり、たとえば、長いかまたは多層ナノチューブは、一般に短いかまたは単層ナノチューブに比べて移動性が低いため、選別の目的で電気泳動を用いることも可能である。こうした選別を、電気泳動堆積の前に、槽内のナノチューブが特性および／または形状に関して比較的一様な分布を有するように行うことができる。別法として、電気泳動槽内のナノチューブが形状または他の特性に関して比較的広い分布を有する場合、ナノチューブの移動性が異なることにより、ある程度の選別を堆積中に「インサイチュで」達成することも可能である。
ナノチューブを開口部の方に向ける集束の程度は、開口部の構造とともに、電界分布の大きさおよび形状によって影響を受ける。堆積するナノチューブの数およびそれらの位置決めに対する制御を提供するために、有限要素モデルを用いて、さまざまな入力パラメータの関数として電界分布を調査する。ナノチューブ堆積を制御することに対して関連するパラメータまたは係数には、他にもあるが特に、開口部構造、ナノチューブ特性、絶縁層および基板の特徴、バイアス電位、溶液の誘電性特性がある。開口部構造には、概して、形状、寸法（たとえば幅、長さ、深さ、寸法比）、側壁断面等があり得る。ナノチューブ特性には、概して、寸法（たとえば長さ、直径）、単層または多層、半導体または金属があり得る。
開口部の周囲の電界は、基板構造体上の金属層に印加される電位と、絶縁層の表面に蓄積する電荷との組合せからもたらされる。カソードを覆う誘電体層上に正電荷が蓄積することにより、アノードとカソードとの間に印加されるバイアスから発生する電界とは逆の電界がもたらされる。２つの電界が等しくかつ逆になると、正電荷はそれ以上絶縁層の表面に引き寄せられなくなる。この結果として得られる電界分布からナノスケールのレンズの強度を画定する「飽和電荷密度」σを、以下の式から計算することができる。
σ＝ε０εｒＥ 式（１）
ここで、Ｅはアノードとカソードとの間の電界の大きさであり、ε０は自由空間の誘電率であり、εｒは液体の相対誘電率である。
一例として、Ｅ＝１０３Ｖ／ｍの場合、ε０＝８．８５×１０−１２ファラッド／メートルであり、液体はεｒ＝８０の水であり、表面電荷密度σは７．１×１０−７クローン／メートル２に等しい。
所定の開口部形状が選択され、表面電荷密度が計算されると、開口部近くの領域における電界と正荷電粒子の動きとを、周知の有限要素解析技法を用いて計算することができる。したがって、適切な構造および設計により、ナノチューブ堆積を誘導するための所望の集束またはレンズ効果をもたらす電界分布を得ることができる。
図３Ａ〜図３Ｃは、直径が１００ｎｍであり深さが５０ｎｍである開口部３０６の周囲の電界分布の結果を示す。この例では、導電層３０２に負の１０Ｖバイアスが印加される。図３Ａは、Ｈ＋イオンが絶縁層の上に蓄積される前の電界分布を示す。電界分布は、比較的一様であり、電気力線は絶縁層３０４の表面に対して概ね垂直である。図に示すように、電気力線方向を、負電位の領域の方に向いている矢印によって示す。開口部３０６またはその近くにおいてのみ電気力線がわずかに逸れている。
図３Ｂは、絶縁層３０４の表面がＨ＋イオンで飽和した後の変更された電界分布を示す。絶縁層３０４の上方の矢印３２０は、負荷電種が表面から反発されることを示し、開口部３０６の両側の矢印３２２は、電気力線が内側に、すなわち開口部３０６の上方の領域の方に向けられていることを示す。開口部３０６の中心近くにおいて、矢印３３４によって示すように、電気力線は下方に、すなわち開口部３０６の内部の方に向けられている。したがって、ＣＮＴ等の正荷電種は、開口部３０６の方に向けられている。
十分な電荷が電荷飽和点に達するように蓄積した後、静電レンズ効果により、すべての荷電粒子が開口部３０６の中心のほうに向けられる。この形状に対する等電位線は、移動する荷電ナノチューブを開口部３０６の中心に向かう集束に有利である。この場合、開口部３０６の直径は１００ｎｍであり、深さは５０ｎｍである。この例では、開口部３０６の周囲の電界分布は、開口部の中心長手方向軸に対して実質的に対称であるため、ＣＮＴ３１０もまた開口部３０６内で実質的に中心に配置される。したがって、ＣＮＴ３１０の
一端は、開口部３０６によって画定される導電層３０２の領域（すなわち、開口部の底部の露出領域）の、たとえば、画定された領域の中心数ナノメートル内に取り付けられる。
図３Ｃは、１つのＣＮＴ３１０が開口部３０６内に堆積した後の電界分布を示す。ＣＮＴが導電性であり、導電層３０２と電気的に接触しているため、電界分布は堆積したＣＮＴ３１０によって変更される。さらに、この場合のように開口部３０６が十分に小さい場合、電気力線は、開口部３０６の内部の方に向かうのではなく、ＣＮＴ３１０の自由端に向かって集中する傾向がある。したがって、ＣＮＴ３１０の自由端は、開口部３０６の底部に堆積するのではなく、ナノチューブのさらなる堆積のための焦点となる。
一般に、参照電極と開口部の底部における金属接点との間の電位差が固定である場合、集束効果の強度は、開口部深さが固定である場合、開口部の直径に対して反比例する。
図４Ａおよび図４Ｂは、直径が５００ｎｍであり深さが５０ｎｍである開口部４０６に対して得られる、異なる結果を示し、導電層４０２には負の１０Ｖバイアスが印加されている。図４Ａは、開口部４０６の周囲の電気力線を示し、絶縁層４０４の表面にはＨ＋イオンが蓄積しており、図４Ｂは、開口部４０６内のＣＮＴ４１０によって変更された電気力線を示す。この場合、ＣＮＴ４１０は、開口部４０６の中心４０６Ｃから横方向にずれて配置されており、それは、たとえば槽内のランダムな進入方向から発生し、その後、電界がナノチューブをその堆積位置に向けてもよい。図の電気力線が示唆するように、開口部４０６内に２つ以上のＣＮＴを堆積させてもよい。
この場合、電界分布によって、ナノチューブを開口部４０６の中心領域に向けて誘導する優先方向は提供されない。ナノチューブの最終位置は、バイアスが印加される前のナノチューブの初期位置によって決まる。大きい開口部、たとえば直径すなわち横方向寸法が約１００ｎｍを上回る場合、最初に堆積したナノチューブの取り付けられていない端部は、依然として、さらなるナノチューブ堆積のための焦点であり得る。しかしながら、開口部の横方向寸法が十分に大きい場合、電界はまた、他のナノチューブも導電層４０２の露出面の他の位置に向ける。
結果により、約１００ｎｍの開口部径が、堆積が単一ナノチューブに制限される遷移または基準点を提供し、約１００ｎｍを上回る開口部は２つ以上のナノチューブの堆積に有利である傾向があることが示唆されるが、この基準点は、ナノチューブおよび／または構造的構成の所定の組合せによって変化し得ることが理解される。
開口部径（すなわち横方向寸法）とは別に、ナノチューブの堆積を制御する目的で、他のパラメータ、たとえば他にもあるが特に、形状、アスペクト比（開口部の深さまたは高さを横方向寸法で割ったものとして定義される）を、たとえば、ナノチューブ特性および／または形状に従って異なる構造を提供することにより用いることも可能である。
別の有限要素解析の結果もまた、ナノチューブの直径が１０ｎｍでありかつ長さが１００ｎｍであり、直径が１００ｎｍでありかつ深さ（または高さ）が１８ｎｍを超える開口部が窒化ケイ素に形成される場合、開口部内に１つのナノチューブのみが堆積されることを示す。これは、堆積するナノチューブの数を１つのみに制限するために、アスペクト比が少なくとも０．１８以上である開口部を用いることができることを示唆している。直径がより小さいナノチューブの場合、堆積を１つのナノチューブのみに制限するために、より大きいアスペクト比が必要な場合もある。同様の分析を用いて、他の開口部構造およびナノチューブ特性に対し堆積するナノチューブのあり得る位置をシミュレートすることができる。対称面が得られる状況の場合は２次元分析が好適であるが、他の状況では一般に３次元分析を用いることができる。したがって、さらなる制御レベルでナノチューブ堆積
を提供するガイドとしてのナノスケールレンズ設計に対して、有限要素解析を用いることができる。
本発明の方法を用いて、多くの異なるナノチューブベースデバイスを製造することができる。本方法は、概して、直径の異なる開口部内のナノチューブの堆積に適用され得るが、堆積させるナノチューブの数またはナノチューブの横方向位置決めまたは位置合せを制御することが望ましい状況に特に適している。この方法から利益を得ることができるナノチューブベースデバイスの例には、他にもあるが特に、縦型ＣＮＴトランジスタ、化学センサまたはバイオセンサがある。
上記実施形態および説明は、開口部によって画定される領域の中心近くにナノスケールの横方向精度で単一ナノチューブを制御可能に堆積させることができることを示している。本方法は、特に、実装または処理の観点から魅力的であり、それは、比較的大きい領域内でこうした制御された堆積を達成することができることにより、リソグラフィ技法に対する要件が大幅に緩和されるためである。したがって、目標堆積領域を画定するために十分小さい開口部を形成するためにより複雑なリソグラフィ器具（電子ビームまたは集束イオンビーム等）に頼ることなく、光リソグラフィを用いて製造を容易に行うことができる。
本発明の実施形態はまた、所与の領域において堆積させるナノチューブの数およびそれらの間隔を制御する方法も提供する。こうした方法は、画定された領域に２つ以上のナノチューブを堆積させることが望ましい多くの応用に対して有用である。たとえば、縦型電界効果トランジスタ（ＶＦＥＴ）設計によっては、デバイスにより多くの電流が流れるのを可能にするチャネルを形成する２つ以上のナノチューブから利益を得る場合もある。したがって、堆積させるナノチューブの数を制御することにより、論理回路入力のパラメータを満たすために十分な電流を用いてＶＦＥＴ出力を設計することができることを確実にすることができる。
ＶＦＥＴの設計における１つの制約は、デバイスの横方向のサイズが、単位面積辺りのＶＦＥＴの数を最大限にするために可能な限り小さくなければならない、ということである。１つの可能性は、図５に示すように、間隔の狭いビアを製作し、各ソース５０２、ドレイン５０４およびゲート５０６を並列に接続する、というものである（ＣＮＴ５１０はデバイスのチャネルとしての役割を果たし、ゲート５０６からゲート誘電体５０８によって分離されている）。この概念は、ＨｏｅｎｌｅｉｎらによるＭａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃ，２３，ｐ．６６３〜６６９（２００３）および独国特許第００１００３６８９７Ｃ１号明細書（２０００）によって示唆されている。しかしながら、ナノチューブを位置決めするために間隔の狭いビアを製作することの問題は、単位面積辺りのナノチューブの数が、ビアの最小径とビア間の離隔距離とによってのみ確定される、ということである。これにより、リソグラフィおよびエッチング処理に対し厳しい要件が課され、単位長さ辺りの妥当な最大電流（１５００マイクロアンペア／マイクロメートル）のＶＦＥＴデバイスの場合、直径が２０ｎｍ未満のビアが必要となる。
本発明の実施形態により、図５に示すもののようなデバイス概念を、リソグラフィに厳しい要件を課すことなく製造することができる。特に、開口部を、電気泳動堆積を用いて開口領域内におけるナノチューブの数とともにそれらの間隔または位置決めを制御するように構成することができる。
図６Ａおよび図６Ｂは、ナノチューブ堆積を制御するのに好適な開口部構造の平面図の概略図である。図６Ａに示すように、開口部は溝穴等、細長い形状を有し、それは、横方
向寸法または横断寸法（線Ｘ−Ｘ’で示す方向に沿った）とも呼ばれる幅（Ｗ）と、長手方向寸法（線Ｙ−Ｙ’によって示す方向に沿った）とも呼ばれる長さ（Ｌ）とによって特徴付けられ、ＬはＷより大きい。この例では、幅Ｗは、１つのナノチューブのみを横断方向に沿って堆積させることができるように十分狭いように設計されている。したがって、堆積するナノチューブはすべて、長手方向に沿って、線パターンで堆積し、すなわち互いに隣接して整列する。
さらに、溝穴内に堆積するナノチューブの数を、溝穴の長さによって制御することができる。溝穴に第１ナノチューブが堆積すると、溝穴の周囲の電界分布が変更される。有限要素解析を用いて新たな電界分布を計算することができる。隣接するナノチューブ間の最も近い離隔距離もまた、有限要素解析を用いて分析することにより、溝穴内に連続して堆積するランダムに進入する荷電粒子の軌道を予測することができる。
長さが１００ｎｍのナノチューブにこの分析を用いることにより、直径が１ｎｍのナノチューブ間の最も近い離隔距離は約１５ｎｍであると推定された。直径が１０ｎｍであり長さが１００ｎｍであるナノチューブの場合、隣接するナノチューブに対する最も近い離隔距離は約２０ｎｍである。同じ方法を用いて、任意の形状のナノチューブの最も近い離隔距離を計算することができる。別の方法を用いて、２つの間隔の狭いナノチューブの付近の電界を計算し、計算された電界が、すでに堆積した２つの間の第３ナノチューブの堆積を排除する分布を有するまで、間隔を狭くすることができる。
ナノチューブ間の最も近い離隔距離（ｓ）が既知となると、溝穴内に堆積するナノチューブの数Ｎは、Ｎ＝ＭＯＤ（Ｌ／ｓ）によって与えられる。関数ＭＯＤ（）は、結果として得られる数Ｌ／ｓの整数未満を切り捨てる。溝穴の端部の形状によってもまた、丸めの程度に応じてこの結果が変更され得る。計算は、丸めがない場合に最も正確である。丸めがあることにより、追加の集束の程度によって堆積するナノチューブの数が低減する可能性があり、これを、正確な形状に対する３次元有限要素解析を用いて確定することができる。
上述した実施形態を、種々のカーボンナノチューブ（ＣＮＴ）デバイス、たとえばＣＮＴ電界効果トランジスタ（ＣＮＴ−ＦＥＴ）の製造に用いることができる。ＣＮＴ−ＦＥＴを形成する材料および工程は、相補型金属酸化膜半導体（ＣＭＯＳ）で通常用いられるものと適合性があるため、こうしたトランジスタを、３次元半導体構造を提供するようにＣＭＯＳ処理で容易に集積することができる。
図７Ａ〜図７Ｉは、本発明の実施形態により縦型ＣＮＴ−ＦＥＴを製造する処理手順の間のさまざまな構造体を示す略断面図である。「縦型」という用語を用いて、トランジスタが、チャネルが基板の平面に対して垂直な向きに位置するように形成されていることを示す。本発明の一実施形態は、チャネルが基板の平面にある「横型」デバイスとして提供される１つまたは複数のＣＭＯＳデバイスとともに集積されるＣＮＴ−ＦＥＴを提供する。
図７Ａは、いくつかの材料の層が基板の上に形成されており、先のステップ（図示せず）において、半導体処理の当業者には既知である技法を用いて処理された構造体を示す。説明する工程手順を用いて、製造の種々の段階においてＣＮＴ−ＦＥＴをＣＭＯＳデバイスとともに集積するハイブリッド構造体を含む、種々の半導体構造体において、１つまたは複数の縦型ＣＮＴ−ＦＥＴを形成することができる。
たとえば、ハイブリッド構造体では、縦型ＣＮＴ−ＦＥＴ（ＶＦＥＴ）プロセスステップが、ＣＭＯＳデバイスの金属レベル（すなわち配線レベル）のプロセスフローに挿入さ
れる。すなわち、ＶＦＥＴに対するパターニングが、ＣＭＯＳの金属レベルのうちの１つまたは複数（ＶＦＥＴの場合は少なくとも３つの金属レベルが必要である）と同時に行われ、ＶＦＥＴレベルデバイスロジックが、「横型トランジスタ」配線とともに配線レベル内に組み込まれる。ＶＦＥＴは、「横型トランジスタ」ロジックとともにロジック図全体の一部となる。
図７Ａは、概してシリコン（Ｓｉ）ウェハであり得る基板７００の上に絶縁層７０２を有する構造体を示し、または、絶縁層は、ＣＭＯＳ集積回路において適当な金属レベルの任意のものが堆積している誘電体層であってもよく、回路レイアウトによって決まる。絶縁層７０２として用いられるのに好適な材料には、他にもあるが特に酸化ケイ素（ＳｉＯ２）、窒化ケイ素がある。
絶縁層７０２の上に好適な材料、たとえばＡｌ、Ｃｕ、ＴｉＮまたはＣｏを堆積させて、縦型ＣＮＴ−ＦＥＴのソース（またはドレイン）を形成するようにパターニングすることにより、導電層７０４を形成する。導電層７０４の材料は、処理中はＣＮＴ（チャネルとして形成され、後の堆積ステップ、たとえば図７Ｆ〜図７Ｇにおいて述べる）と十分な粘着力を有し、処理が完了した後はＣＮＴとの最小限の接触抵抗を有するものであるべきである。材料のシート抵抗もまた、標準ＣＭＯＳ集積回路におけるＡｌおよびＣｕのように、低電流動作と適合性があるように十分低くなければならない。別法として、ＣＮＴチャネルとＶＦＥＴソースおよびドレインとの間の接点を、優れた粘着力および低接触抵抗を有することが知られている金属を低シート抵抗の別の金属と結合したものを含んでもよい、複合材料として提供してもよい。ＣｏまたはＦｅがＣＮＴと直接接触するＣｏ／Ａｌ、Ｃｏ／Ｃｕ、Ｆｅ／Ａｌ、Ｆｅ／Ｃｕ等の組合せが好適であり得る。ＣＮＴの化学気相成長で種金属として用いられる大部分の金属も、ＥＰＤ堆積ＣＮＴと直接接触するのに好適であり得る。
さらに、ＣＮＴ−ＦＥＴがＣＭＯＳデバイスの第１金属レベルと集積される場合、基板７００は、ウェハおよび誘電体１レベルに先行するプロセスレベルのすべてに対応してもよく、絶縁層７０２および導電層７０４は、それぞれＣＭＯＳデバイスの誘電体１（Ｄ１）レベルおよび金属１（Ｍ１）レベルに対応してもよい。たとえば、ＣＮＴ−ＦＥＴのソース／ドレインを形成するための導電層７０４のパターニングを、ＣＭＯＳデバイスのＭ１と同じマスクレベルで行う。
導電層７０４をパターニングした後、絶縁層を堆積させ、結果として得られる構造体を研磨して、平坦化した誘電体層７０６を形成する。ＣＮＴ−ＦＥＴのソース７４０とゲート（後に形成される）との間の離隔距離に対応する誘電体層７０６の厚さは、デバイス仕様によって確定される。誘電体層７０６は、集積構造体におけるＣＭＯＳデバイスの誘電体２（Ｄ２）レベルに対応してもよい。
誘電体７０６の上に導電材料を提供し、導電層７０８を形成するようにパターニングし、この導電層７０８は、後述するさらなる処理の後、ＣＮＴ−ＦＥＴのゲートを形成する。一実施形態では、材料は、回路設計の要件に応じて厚さが約１０ｎｍから約１００ｎｍの範囲であるアルミニウム（Ａｌ）である。別の好適な材料には、銅、Ｃｕがある。ＣＮＴ−ＦＥＴのゲート金属がＣＭＯＳ金属スタックにおけるＭ２としても作用する、集積されたＣＮＴ−ＦＥＴおよびＣＭＯＳプロセスの場合、ゲートの材料はまた、Ｍ２に必要な電流仕様のすべてを満足させなければならない。別法として、縦型ＣＮＴ−ＦＥＴのゲート金属を、ＣＭＯＳ金属スタックにおける標準金属レベルのうちの２つの間の別個の金属レベルとして提供してもよい（縦型ＣＮＴ−ＦＥＴの各レベルに対して追加の金属レベルが必要である）。
図７Ａに示すように、絶縁材料を堆積させ、たとえば光リソグラフィによって開口部７２０を画定するようにパターニングすることにより、誘電体層７１０を形成する。一実施形態では、開口部７２０の直径（Ｄ）すなわち横方向寸法は、約１００ｎｍ以下である。直径Ｄは、導電層７０８の上に堆積させるナノチューブを収容するのに十分大きくなければならない。一実施形態では、直径Ｄは、開口部７２０を画定するために用いられるリソグラフィ工程の分解能限界に対応する下限を有している。たとえば、１９３ｎｍでの従来の光リソグラフィにより約９０ｎｍの分解能を得ることができる。誘電体層７１０は、ＣＭＯＳデバイスの誘電体３（Ｄ３）レベルに対応してもよい。
図７Ｂは、開口部７２０によって露出されまたは画定される導電層７０８の領域の上に、多層カーボンナノチューブ（ＭＷＮＴ）７２５が形成されている構造体を示す。一実施形態では、ＭＷＮＴ７２５は、直径が約１０ｎｍと約４０ｎｍとの間である。後述するように、ＭＷＮＴ７２５を用いて、別のナノスケールビアまたは開口部を画定し、それはさらに、ＦＥＴのチャネルとしての役割を果たす単層ナノチューブの堆積のための領域を画定する。
本発明の実施形態によれば、上述したように、電気泳動によりＭＷＮＴ７２５を堆積させる。たとえば、たとえば事前選別されたＭＷＮＴナノチューブの懸濁液を用いてもよい。電気泳動のパラメータおよび開口部７２０の構造は、開口部７２０内に１つのＭＷＮＴ７２５のみが堆積するように選択される。上述したように、開口部７２０は、開口部内に堆積させるＭＷＮＴの直径を収容するのに十分大きい。さらに、開口部７２０は、開口部内に単一ＭＷＮＴしか堆積することができないように構成されている。概して、７２０の最大径は、ナノチューブの直径、ナノチューブの長さおよび開口部の深さによって決まる。それを、回路設計に必要な所定形状に対し有限要素解析を用いて推定することができる。さらに、ＭＷＮＴ７２５は、実質的に垂直に向くように開口部７２０内で実質的に中心に配置され、その端部は、導電層７０８の上の画定された領域の中心７０８Ｃに近接し、たとえば、中心７０８Ｃから数ナノメータ内にある。ＭＷＮＴ７２５の堆積後、ウェハを、蒸留脱イオン水ですすぐ。
後続するステップにおいて、図７Ｂの構造体の上に誘電材料７１２を、好ましくは開口部７２０を誘電体層７１０の上面の上方まで少なくとも実質的に充填するために十分な厚さで、堆積させる。そして、誘電材料７１２を含む構造体を、たとえば化学機械研磨（ＣＭＰ）によって誘電体層７１０まで研磨する。図７Ｃに結果として得られる構造体を示し、そこでは、誘電材料７１２および絶縁層７１０の表面が平坦化している。ゲート金属とソース／ドレイン金属との間の離隔距離に対応する誘電体層７１０の残りの厚さは、デバイス仕様によって確定される。
図７Ｄは、ＭＷＮＴ７２５を、たとえば酸素プラズマを用いて、酸化または化学エッチングにより、または誘電材料７１２および導電材料７０８に対して選択的な工程を用いて除去する、次の工程ステップの後の構造体を示す。その後、平坦化層７１０および７１２がマスクとして作用するようにして、導電層７０８を、絶縁層７０６で停止するまで下方にエッチングする。図７Ｄに示すように、この時、導電層７０８に、直径すなわち横方向寸法（ｄ）がＭＷＮＴ７２５に対応する開口部７３０が形成されており、下にある絶縁層７０６を露出させている。
図７Ｅは、次のステップを示し、そこでは、誘電材料７１２の少なくとも上部分をエッチングすることにより、誘電材料７１２を部分的に除去し、それにより、絶縁層７１０に先に形成された開口部７２０を有効に「復元する」。別法として、誘電材料７１２を完全に除去して、導電層７０８の下にある領域および開口部７２０を完全に露出させてもよい。
開口部７３０は、絶縁層７０６内に延在して導電層７０４で停止する。導電層７０８は、反応性イオンエッチング工程を用いる絶縁層７０６のエッチングのためのエッチングマスクとして作用することが好ましい。また、７１２および７０６に対するエッチングにより、絶縁層７１０が大幅にエッチングされないことも好ましい。したがって、導電層７０４の領域は開口部７３０によって画定され、横方向寸法ｄは、たとえばおよそ１０ｎｍ〜４０ｎｍの範囲で、ＭＷＮＴ７２５の直径に対応する。一方、開口部７２０は、直径Ｄが開口部７３０より大きく、開口部７３０は開口部７２０に対して実質的に中心に配置される。
図７Ｆは、ＳＷＮＴを堆積させ（ＦＥＴのチャネルとしての役割を果たすように）、ゲート誘電体を形成する後続するステップを示す。この段階では、後にＣＮＴ−ＦＥＴのゲートとなる導電層７０８の垂直側壁７０８Ｗの周囲に誘電体７１４を形成するさまざまなオプションが利用可能である。１つのあり得る手法は、ゲート誘電体を形成する前に開口部７３０内にＳＷＮＴ７３５を堆積させるというものである。一実施形態では、上述したように電気泳動を用いて、ＳＷＮＴ７３５を堆積させることができる。ＤＣ電源からの適当なバイアス電圧を、基板７００の縁の電気接点への接続を介して導電層７０８に印加することができる。絶縁層７１０の表面の電荷蓄積から発生する電界分布は、ＳＷＮＴ７３５を、開口部７３０の中心とも実質的に一致している開口部７２０の中心に向けかつそれに向かって集束させる。したがって、電界集束により、ＳＷＮＴ７３５を、より精巧な位置合せ方式を必要とすることなく、はるかに小さい開口部７３０内で自動的に位置合せすることができる。図７Ｇに示すように、堆積したＳＷＮＴ７３５は、一端が、開口部７３０によって画定される領域の中心７０４Ｃに近接して導電層７０４と接触している。
そして、図７Ｇに示すように、好適な誘電材料（たとえば約２ｎｍから３０ｎｍの窒化ケイ素）を堆積させて、導電層７０８の上の側壁７０８Ｗを覆うコンフォーマルな誘電体層７１４とＳＷＮＴ７３５とを形成する。
再び図７Ｆを参照すると、ＳＷＮＴ７３５およびゲート誘電体７１４を形成する手順に対し、たとえば、ＳＷＮＴ７３５の堆積の前に、導体７０８の上の自然酸化物を用いて、または、プラズマ化学気相成長（ＰＥＣＶＤ）工程を展開して導電層７０８の上に超薄ゲート誘電体を堆積させる（その間、電界を用いてＰＥＣＶＤ中に導電層７０４にはゲート誘電体がないようにする）ことにより、ゲート誘電体７１４を堆積させ、ゲート電極堆積の後にＥＰＤによってＳＷＮＴ７２５を堆積させることを含む、他の変形を用いてもよい。
ＳＷＮＴ７３５の堆積およびゲート誘電体形成の後、次のステップには、ＳＷＮＴ７３５を、導電層７０８の側壁７０８Ｗにおいて誘電体層７１４と接触することができるように位置決めするかまたは方向付けることが含まれる。これを、図７Ｈに示すように、導電層７０４および７０８に電圧を印加することによって行うことができる。ＤＣ電源７９０は、ウェハ基板７００の縁にあるコンタクトパッド（図示せず）を介して両導電層７０４、７０８に接続された外部電源であってもよい。ＳＷＮＴ７３５を、一方の側に、すなわちその垂直または鉛直方向（図７Ｈにおいて破線で示す）から離れる方向に引くことにより、導電層７０４の上面と９０°未満の角度θを形成する。誘電体７１４と接触するＳＷＮＴ７３５の部分７３７は、ＣＮＴ−ＦＥＴのチャネル領域に対応する。ＣＮＴ−ＦＥＴにおける性能を向上させるために、チャネル領域と側壁３０８Ｗ（ゲート）との間の間隔を最小限にすることが期待される。
再び図７Ｆを参照すると、別の変形には、開口部７３０を十分小さく、すなわち堆積したＭＷＮＴ７２５（図７Ｃおよび図７Ｄ参照）によって画定されるように、ＳＷＮＴ７３
５およびゲート誘電体７１４を収容するようにおよそ十分な空間があるようにすることが含まれる。ＳＷＮＴ７３５を堆積させた後、好適な誘電材料を、ＳＷＮＴ７３５の周囲の開口部７３０領域の残りの部分を充填するように堆積させる（この間、電界を用いて、ＰＥＣＶＤの間に導電層７０４にゲート誘電体がないようにする）。この方法には、ＭＷＮＴ７２５を、ＥＰＤ懸濁液において図７Ｂに示すステップ堆積に対して狭い範囲のナノチューブ径を提供するように事前選別する必要がある。
次のステップにおいて（すなわち、ＳＷＮＴ堆積およびゲート誘電体形成の後）、開口部７３０および７２０内に、ＳＷＮＴ７３５を包囲する（図７Ｉ参照）とともに絶縁層７１０を覆うように、十分に厚い誘電材料７１６の層を堆積させる。そして、材料７１６を、絶縁層７１０およびＳＷＮＴ７３５の他端とともに平坦化面を形成するように研磨する。ゲート金属とソース／ドレイン金属との間の離隔距離に対応する、誘電層７１６および７１０の残りの厚さは、デバイス仕様によって確定される。
平坦化構造体の上に導電材料（たとえばＡｌ、Ｃｕ、ＴｉＮまたはＣｏ）を堆積させ、ＣＮＴ−ＦＥＴのドレイン（またはソース）７１８を形成するようにパターニングする。導電層７１８の材料は、処理が完了した後ＣＮＴ７３５と最小限の接触抵抗を有するものであるべきである。材料のシート抵抗もまた、標準ＣＭＯＳ集積回路におけるＡｌおよびＣｕのように、低電流動作と適合性があるように十分低くなければならない。別法として、ＣＮＴ７３５とＶＦＥＴドレインとの間の接点を、優れた粘着力および低接触抵抗を有することが知られている金属を低シート抵抗の別の金属と結合したものを含んでもよい、複合材料として提供してもよい。ＣｏまたはＦｅがＣＮＴ７３５と直接接触するＣｏ／Ａｌ、Ｃｏ／Ｃｕ、Ｆｅ／Ａｌ、Ｆｅ／Ｃｕ等の組合せが好適であり得る。ＣＮＴのＣＶＤで種金属として用いられる大部分の金属も、ＥＰＤ堆積ＣＮＴと直接接触するのに好適であり得る。
図７Ｉは縦型ＣＮＴ−ＦＥＴを示し、それは、導電層７０４によって形成されるそのソース領域と、ＳＷＣＮＴ７３５によって提供されるチャネルと、導電層７０８の垂直側壁７０８Ｗによって形成されるゲートと、７０８Ｗのゲート領域におけるゲート誘電体７１４と、導電層７１８によって形成されるドレイン領域とを有している。
縦型ＣＮＴ−ＦＥＴが完成した後、製造の目的で、たとえば電気泳動に用いられる導電層７０４、７０８への電気接続を、当業者に既知である技法を用いて切断する。導電層７１８の上方に縦型ＦＥＴの別のレベルを製造することができる。
上述したように、本発明の実施形態は、画定された領域において電気泳動を用いてナノチューブを制御可能に堆積させる方法を提供する。堆積領域は、その領域に堆積させることができるナノチューブの数とともに、堆積するナノチューブの間隔を制御するように構成することができる、開口部によって画定され得る。開口部を適切に構成することにより、たとえば約１００ｎｍ未満等の十分に小さい開口部サイズを提供することにより、数ナノメートルの横方向位置合せ精度で、その領域に単一ナノチューブのみが堆積するように堆積を制御することも可能になる。
本発明の実施形態は、容易にスケーラブルであり従来の製造工程および材料と互換性のある室温工程もまた提供し、デバイス製造に用いられているナノチューブの特性に対する制御の改善を可能にする。さらに本工程は、ナノチューブ電界効果トランジスタをＣＭＯＳデバイスと一体化することを可能にする。
カーボンナノチューブの堆積の文脈でいくつかの例について説明したが、本方法を、概して他のナノチューブの堆積に適応させることができる、ということが理解される。さら
に、本発明の実施形態を、概して、種々のデバイスの製造に対し単層、多層、半導体または金属ナノチューブを堆積させることに対して適用することができる。
上述したことは、本発明の実施形態に関するが、本発明の他のかつさらなる実施形態を、その基本的な範囲から逸脱することなく考案することができ、その範囲は以下の特許請求の範囲によって確定される。

Claims (16)

  1. ナノチューブ電界効果トランジスタ（ＦＥＴ）を形成する方法であって、
    第１導電層、第１絶縁層、第２導電層および第２絶縁層の順序で材料を有する多層スタックを提供するステップと、
    前記第２絶縁層の少なくとも上部分に第１開口部を形成するステップと、
    前記第２導電層および前記第１絶縁層に第２開口部を形成することにより前記第１導電層の領域を露出させるステップであって、前記第２開口部が、前記第１開口部に対して中心に位置合せされかつ前記第１開口部より直径が小さい、ステップと、
    電気泳動により前記第１導電層の上にナノチューブを堆積させるステップと、
    を含む、方法。
  2. 前記ナノチューブの第１端が、前記露出した領域の中心に近接して前記第１導電層に接触する、請求項１に記載の方法。
  3. 前記ナノチューブが単層カーボンナノチューブである、請求項１に記載の方法。
  4. 前記電気泳動が、前記第２導電層にバイアス電圧を印加することを含む、請求項１に記載の方法。
  5. 前記電気泳動が、前記多層スタックを、電解質を収容する液槽においてナノチューブの懸濁液にさらすことと、前記第２導電層と前記液槽内の電極との間に前記バイアス電圧を印加することと、を含む、請求項４に記載の方法。
  6. 前記第１導電層が、前記ＦＥＴのソースまたはドレインのうちの一方を形成し、前記第２導電層が、前記ＦＥＴのゲートを形成する、請求項１に記載の方法。
  7. 前記第２開口部内の前記第２導電層の垂直側壁の上に誘電体層を提供するステップであって、前記誘電体層が前記ＦＥＴのゲート誘電体を形成する、ステップ
    をさらに含む、請求項１に記載の方法。
  8. 前記第２絶縁層の上に第３導電層を提供するステップであって、前記第３導電層が、前記ナノチューブの一端と接触しかつ前記ＦＥＴのソースまたはドレインのうちの一方を形成する、ステップ
    をさらに含む、請求項１に記載の方法。
  9. 前記第１導電層および前記第２導電層が、各々、相補型金属酸化膜半導体（ＣＭＯＳ）の２つのメタライゼーションマスクレベルの一部として提供され、前記ＣＭＯＳおよび前記ＦＥＴが１つの半導体構造体のデバイスである、請求項１に記載の方法。
  10. ナノチューブ電界効果トランジスタ（ＦＥＴ）を形成する方法であって、
    下部導電層の上に形成された絶縁層の上に少なくとも上部導電層を有する構造体を提供するステップと、
    前記上部導電層および前記絶縁層内に開口部を形成することにより、前記上部導電層の垂直側壁および前記第１導電層の水平領域を露出させるステップと、
    前記上部導電層の前記垂直側壁の上に誘電体層を形成するステップと、
    電気泳動により前記第１導電層の上に１つのナノチューブを堆積させるステップであって、前記ナノチューブの第１端が前記水平領域の中心に近接して前記導電層と接触する、ステップと、
    前記ナノチューブの中間部分と前記誘電体層との間に接点を提供するように前記ナノチ
    ューブを方向付けるステップと、
    を含む、方法。
  11. 前記ナノチューブを方向付けるステップが、前記上部導電層および前記下部導電層に電圧を印加することによって行われる、請求項１０に記載の方法。
  12. 前記下部導電層が前記ＦＥＴのソースまたはドレインのうちの一方を形成し、前記上部導電層が前記ＦＥＴのゲートを形成し、前記誘電体層が前記ＦＥＴのゲート誘電体を形成し、前記ナノチューブの前記中間部分が前記ＦＥＴのチャネル領域を形成する、請求項１０に記載の方法。
  13. 半導体構造体を形成する方法であって、
    基板の上に横型電界効果トランジスタ（ＦＥＴ）を形成するステップと、
    前記横型ＦＥＴの上に縦型ナノチューブ電界効果トランジスタ（ＮＴ−ＦＥＴ）を形成するステップと、
    を含み、
    前記縦型ＮＴ−ＦＥＴが、
    （ａ）第１導電層の上に少なくとも第１絶縁層を有する構造体を提供するステップと、
    （ｂ）前記第１絶縁層に第１開口部を形成することにより、前記第１導電層の領域を露出させるステップと、
    （ｃ）電気泳動により前記第１導電層の上に少なくとも１つのナノチューブを堆積させるステップであって、前記少なくとも１つのナノチューブが、前記露出領域の中心に近接して前記第１導電層と接触する一端を有する、ステップと、
    を含み、前記第１導電層が前記ＮＦ−ＦＥＴのソースまたはドレインのうちの一方を形成する方法を用いて形成される、方法。
  14. 前記構造体が、前記第１絶縁層の上に形成される第２導電層と、前記第２導電層の上に形成される第２絶縁層とをさらに備え、
    前記第２絶縁層に第２開口部を形成するステップであって、前記第２開口部の直径が、前記第１開口部の直径より大きくかつ前記第１開口部に対し中心に位置合せされる、ステップと、
    ナノチューブの懸濁液を収容する液槽に前記構造体を浸漬させながら、前記第２導電層にバイアス電圧を印加することにより電気泳動を行うステップと、
    をさらに含む、請求項１３に記載の方法。
  15. 複数のナノチューブ電界効果トランジスタを形成する方法であって、
    第１導電層の上に第１絶縁層を提供するステップと、
    前記第１絶縁層に細長い開口部を形成することにより前記第１導電層の領域を露出させるステップであって、前記開口部が幅と幅より大きい長さとによって特徴付けられる、ステップと、
    電気泳動により前記第１導電層の上に複数のナノチューブを線パターンで堆積させるステップと、
    を含み、
    前記開口部の前記幅が、前記ナノチューブの堆積を前記線パターンに制限するのに十分小さく、ナノチューブの数が前記開口部の前記長さによって確定される、方法。
  16. 少なくとも１つの横型相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを有する基板であって、前記ＣＭＯＳが少なくとも３つの金属配線レベルを有する、基板と、
    前記ＣＭＯＳデバイスの上に形成される縦型カーボンナノチューブ電界効果トランジスタ（ＣＮＴ−ＦＥＴ）と、
    を具備し、
    前記縦型ＣＮＴ−ＦＥＴが、前記ＣＭＯＳデバイスの前記それぞれの３つの金属配線レベルの材料から形成されるソース、ドレインおよびゲートを有する、半導体デバイス。
JP2010513429A 2007-06-20 2008-06-20 ナノチューブ縦型電界効果トランジスタの形成方法 Expired - Fee Related JP5378369B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/765,788 US7736979B2 (en) 2007-06-20 2007-06-20 Method of forming nanotube vertical field effect transistor
US11/765,788 2007-06-20
PCT/US2008/067618 WO2009045585A1 (en) 2007-06-20 2008-06-20 Method of forming nanotube vertical field effect transistor

Publications (2)

Publication Number Publication Date
JP2010531065A true JP2010531065A (ja) 2010-09-16
JP5378369B2 JP5378369B2 (ja) 2013-12-25

Family

ID=40135577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513429A Expired - Fee Related JP5378369B2 (ja) 2007-06-20 2008-06-20 ナノチューブ縦型電界効果トランジスタの形成方法

Country Status (5)

Country Link
US (2) US7736979B2 (ja)
EP (1) EP2162919A4 (ja)
JP (1) JP5378369B2 (ja)
KR (1) KR101464284B1 (ja)
WO (1) WO2009045585A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454295B2 (en) 1998-12-17 2008-11-18 The Watereye Corporation Anti-terrorism water quality monitoring system
US9056783B2 (en) 1998-12-17 2015-06-16 Hach Company System for monitoring discharges into a waste water collection system
US8958917B2 (en) 1998-12-17 2015-02-17 Hach Company Method and system for remote monitoring of fluid quality and treatment
US8920619B2 (en) 2003-03-19 2014-12-30 Hach Company Carbon nanotube sensor
WO2009008929A2 (en) 2007-04-09 2009-01-15 Northeastern University Bistable nanoswitch
US7964143B2 (en) * 2007-06-20 2011-06-21 New Jersey Institute Of Technology Nanotube device and method of fabrication
US20090045061A1 (en) * 2007-06-20 2009-02-19 New Jersey Institute Of Technology Nanotube Devices and Vertical Field Effect Transistors
EP2238611A2 (en) * 2007-12-31 2010-10-13 Etamota Corporation Edge-contacted vertical carbon nanotube transistor
US8610125B2 (en) * 2008-01-24 2013-12-17 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array light emitting diodes
US8610104B2 (en) * 2008-01-24 2013-12-17 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array injection lasers
US8492249B2 (en) * 2008-01-24 2013-07-23 Nano-Electronic And Photonic Devices And Circuits, Llc Methods of forming catalytic nanopads
US8440994B2 (en) * 2008-01-24 2013-05-14 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array electronic and opto-electronic devices
US8624224B2 (en) * 2008-01-24 2014-01-07 Nano-Electronic And Photonic Devices And Circuits, Llc Nanotube array bipolar transistors
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8507840B2 (en) * 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US8890271B2 (en) 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US9076779B1 (en) * 2012-02-29 2015-07-07 International Rectifier Corporation Packaging of electronic circuitry
CN103094349A (zh) * 2013-01-31 2013-05-08 南京邮电大学 带有欠栅的三种材料异质栅碳纳米管场效应管
US9368619B2 (en) 2013-02-08 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for inducing strain in vertical semiconductor columns
US9689829B2 (en) 2013-03-12 2017-06-27 New Jersey Institute Of Technology Nanoprobe and methods of use
CN103247688B (zh) * 2013-04-22 2016-08-17 南京邮电大学 一种双材料栅线性掺杂的石墨烯场效应管
US9978863B2 (en) * 2013-08-16 2018-05-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
US10607885B2 (en) * 2016-03-30 2020-03-31 Intel Corporation Shell structure for insulation of a through-substrate interconnect
US10501315B2 (en) 2016-05-23 2019-12-10 New Jersey Institute Of Technology Analytical nanoscope on a chip for sub-optical resolution imaging
TWI646653B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
US10395988B1 (en) 2018-04-10 2019-08-27 International Business Machines Corporation Vertical FET transistor with reduced source/drain contact resistance
WO2021162997A1 (en) * 2020-02-10 2021-08-19 Lawrence Livermore National Security, Llc Electrically gated nanostructure devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100280A (ja) * 2000-09-26 2002-04-05 Sharp Corp 電子放出素子、及びその製造方法
JP2002110977A (ja) * 2000-06-27 2002-04-12 Samsung Electronics Co Ltd 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法
US20030102222A1 (en) * 2001-11-30 2003-06-05 Zhou Otto Z. Deposition method for nanostructure materials
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
WO2004105140A1 (ja) * 2003-05-22 2004-12-02 Fujitsu Limited 電界効果トランジスタ及びその製造方法
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
US20060169972A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation Vertical carbon nanotube transistor integration
JP2006294342A (ja) * 2005-04-07 2006-10-26 Teco Nanotech Co Ltd 電気泳動堆積によって製造されるカーボンナノチューブ電子放出源の均質性を高める方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314094B1 (ko) * 1999-08-12 2001-11-15 김순택 전기 영동법을 이용한 카본나노튜브 필드 에미터의 제조 방법
JP3581298B2 (ja) 2000-04-27 2004-10-27 シャープ株式会社 電界放出型電子源アレイ及びその製造方法
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US6440763B1 (en) * 2001-03-22 2002-08-27 The United States Of America As Represented By The Secretary Of The Navy Methods for manufacture of self-aligned integrally gated nanofilament field emitter cell and array
US6858455B2 (en) * 2001-05-25 2005-02-22 Ut-Battelle, Llc Gated fabrication of nanostructure field emission cathode material within a device
US6784028B2 (en) * 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6830981B2 (en) * 2002-07-02 2004-12-14 Industrial Technology Research Institute Vertical nanotube transistor and process for fabricating the same
WO2005004196A2 (en) * 2002-08-23 2005-01-13 Sungho Jin Article comprising gated field emission structures with centralized nanowires and method for making the same
WO2004033370A1 (en) * 2002-10-11 2004-04-22 Massachusetts Institute Of Technology Nanopellets and method of making nanopellets
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US6995046B2 (en) * 2003-04-22 2006-02-07 Nantero, Inc. Process for making byte erasable devices having elements made with nanotubes
US7045421B2 (en) * 2003-04-22 2006-05-16 Nantero, Inc. Process for making bit selectable devices having elements made with nanotubes
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7459839B2 (en) * 2003-12-05 2008-12-02 Zhidan Li Tolt Low voltage electron source with self aligned gate apertures, and luminous display using the electron source
US20050147746A1 (en) * 2003-12-30 2005-07-07 Dubin Valery M. Nanotube growth and device formation
US20050145838A1 (en) 2004-01-07 2005-07-07 International Business Machines Corporation Vertical Carbon Nanotube Field Effect Transistor
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7091096B2 (en) * 2004-07-29 2006-08-15 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method of fabricating carbon nanotube field-effect transistors through controlled electrochemical modification
JP2006049435A (ja) * 2004-08-02 2006-02-16 Sony Corp カーボンナノチューブ及びその配置方法と、これを用いた電界効果トランジスタとその製造方法及び半導体装置
US20080020499A1 (en) * 2004-09-10 2008-01-24 Dong-Wook Kim Nanotube assembly including protective layer and method for making the same
JP4463070B2 (ja) 2004-10-15 2010-05-12 株式会社日立ハイテクノロジーズ カーボンナノチューブ精製方法、精製装置、及び精製キット
US7452759B2 (en) * 2005-11-29 2008-11-18 Micron Technology, Inc. Carbon nanotube field effect transistor and methods for making same
US7714322B2 (en) * 2006-04-19 2010-05-11 Micron Technology, Inc. Nanoparticle positioning technique
EP1946833A1 (en) * 2006-12-21 2008-07-23 Interuniversitair Microelektronica Centrum Catalyst nanoparticles for obtaining carbon nanotubes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110977A (ja) * 2000-06-27 2002-04-12 Samsung Electronics Co Ltd 炭素ナノチューブを用いたナノサイズ垂直トランジスタ及びその製造方法
JP2002100280A (ja) * 2000-09-26 2002-04-05 Sharp Corp 電子放出素子、及びその製造方法
US20030102222A1 (en) * 2001-11-30 2003-06-05 Zhou Otto Z. Deposition method for nanostructure materials
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
WO2004105140A1 (ja) * 2003-05-22 2004-12-02 Fujitsu Limited 電界効果トランジスタ及びその製造方法
US20060169972A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation Vertical carbon nanotube transistor integration
JP2006294342A (ja) * 2005-04-07 2006-10-26 Teco Nanotech Co Ltd 電気泳動堆積によって製造されるカーボンナノチューブ電子放出源の均質性を高める方法

Also Published As

Publication number Publication date
JP5378369B2 (ja) 2013-12-25
KR20100047846A (ko) 2010-05-10
US20100207103A1 (en) 2010-08-19
EP2162919A1 (en) 2010-03-17
EP2162919A4 (en) 2014-07-02
US7736979B2 (en) 2010-06-15
KR101464284B1 (ko) 2014-11-21
US20080315302A1 (en) 2008-12-25
WO2009045585A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP5378369B2 (ja) ナノチューブ縦型電界効果トランジスタの形成方法
JP5674466B2 (ja) ナノチューブデバイスおよび製造方法
US20090045061A1 (en) Nanotube Devices and Vertical Field Effect Transistors
US9129969B2 (en) Nanoscale interconnects fabricated by electrical field directed assembly of nanoelements
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
US8299454B2 (en) Nano line structures in microelectronic devices
JP2023052190A (ja) 制限流路内でのカーボンナノチューブの整列
US9117889B2 (en) 3D nano-electro-mechanical multiple-state carbon nanotube device structures and methods of fabrication
Cole et al. Mimicking Electrodeposition in the Gas Phase: A Programmable Concept for Selected‐Area Fabrication of Multimaterial Nanostructures
Vijayaraghavan Bottom‐up assembly of nano‐carbon devices by dielectrophoresis
US8795772B2 (en) Method of forming nano-pads of catalytic metal for growth of single walled carbon nanotubes
Goyal et al. Directed self-assembly of individual vertically aligned carbon nanotubes
Jaber-Ansari Fluidic assembly of highly organized single-wall carbon nanotubes in nano and micro scales—Characterization and investigation of the assembly mechanism
KR100796280B1 (ko) 디엔에이를 이용한 규비트의 제조 방법
Schlag Fundamentals and applications of gas phase electrodeposition
CN115362565A (zh) 在基底上形成纳米结构和场效应晶体管器件的方法
Mousavi Randomized Network of Single Walled Carbon Nanotubes Thin Film Transistor: Fabrication, Simulation and Application as Biosensor
Duan Solution-based Fabrication of Nanoelectronics Using Carbon Nanotube Thin Films
Lim Electromechanical Switches Fabricated by Electrophoretic Deposition of Single Wall Carbon Nanotube Films
Lin Localized programmable gas phase electrodeposition yielding functional nanostructured materials and molecular arrays
Strobel Nanoscale contacts to organic molecules based on layered semiconductor substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees