JP2010529674A - 積層構造のイメージセンサー及びその製造方法 - Google Patents

Abstract

積層されたイメージセンサーを提供する。特に、周辺回路が形成されたウェハーの上部に、光伝導性薄膜を有する感光素子部を含む積層構造のイメージセンサー、および積層構造のイメージセンサーの製造方法を提供する。本発明による積層構造のイメージセンサーは、回路が構成されたウェハーと感光素子部が積層構造を有するので、イメージセンサー全体の大きさを減らすことができ、隣接した画素への入射光を吸収することにより発生する光学的クロストルクがなくなる。また、光の吸収率が高い光伝導性素子を使うため、高い光電変換効率が得られる。また、本発明による積層構造のイメージセンサーの製造方法によると、上部の感光素子部が、単純な低温工程で形成できるため、製作費用を低減することができる。

Description

本発明は、積層構造を有するイメージセンサーに関するものであり、特に、周辺回路が形成されたウェハーの上部に光伝導性薄膜を有する感光素子部を含む積層構造のイメージセンサー及びその製造方法に関するものである。

積層構造のイメージセンサーは、フォトダイオード等の感光素子とＭＯＳ(Metal Oxide Semiconductor）トランジスター等の周辺回路が積層構造に形成されたセンサーである。

フォトダイオード等の感光素子がイメージセンサーの上部に位置するために、積層構造のイメージセンサー中の入射光の経路が短くなる。したがって、隣接した単位画素との干渉による光学的クロストークがない。フォトダイオード領域とＭＯＳトランジスター領域が層状に配置されることで、イメージセンサーの大きさが小さくなることができるし、光電変換効率が高いという長所を有している。

図１は、従来の積層構造を有するイメージセンサーの構造を示す概略図である。

このような積層構造のイメージセンサーを製造するにはさまざまな方法が提案されている。例えば、回路が構成された第１ウェハーと、フォトダイオードなどの感光素子が形成された第２ウェハーをそれぞれ作製して、二つのウェハーを、金属接合を使って電気的に結合させる方法等が使われている。

しかし、積層構造のイメージセンサーを作製する前記の方法では、製作過程が複雑で製作費用が高価である。加えて、二つのウェハーをアライン（align）するのに高い精密度が要求されるので、制限された用途のみに使われている。

一方、回路が構成されたウェハー上に蒸着（depositing）などの過程を使って感光素子を積層する方式があるが、ウェハー上の電極、トランジスターのゲート及び金属配線（metal layer）は不純物のドーピングを通じて形成されるため、結晶成長などの高温工程を適用することができないという問題がある。

本発明は、周辺回路が形成されたウェハーの上部に光伝導性薄膜を有する感光素子部を含む積層構造のイメージセンサーを提供することにある。

本発明は、回路が形成されたウェハー上に光伝導性薄膜を有する感光素子部を蒸着する単純な工程を使って積層構造のイメージセンサーを製造する方法を提供する。

本発明の形態では、半導体基板の上部に周辺回路が形成されたウェハーと、前記のウェハー上部に形成された感光素子部２０２と、を含み、前記感光素子部は光伝導性薄膜を有することを特徴とする積層構造のイメージセンサーを提供する。

本発明の他の形態では、半導体基板の上部に周辺回路が形成されたウェハーを形成する工程と、前記のウェハー上部に光伝導性薄膜を有する感光素子部を形成する工程と、を含む積層構造のイメージセンサーを作製する方法を提供する。

本発明による積層構造のイメージセンサーは、回路が構成されたウェハーと感光素子部が積層構造を有するので、全体的なイメージセンサーの大きさが減って画素に入射された光が隣接した他の画素の感光素子部に吸収されて発生する光学的クロストルクがないし、光の吸収率が高い光伝導性素子を使うことで光電変換効率が高い長所がある。

また、本発明による積層構造のイメージセンサーの製造方法によると、上部の感光素子部を製作する工程が単純で、低温工程が可能であるので製作費用が節減される効果がある。

従来技術による積層構造のイメージセンサーの概略的な回路図である。 本発明による積層構造のイメージセンサーの概略的な回路図である。 本発明による積層構造のイメージセンサーの単位画素の回路図である。 図３に示された本発明による積層構造のイメージセンサーの単位画素の等価回路図である。 光伝導現象を説明するための回路図である。 図５によるエネルギーバンド構造を示す図面である。 本発明による積層構造のイメージセンサーの製造方法を示す流れ図である。

以下、図面を参照して本発明をより詳しく説明する。

図２は、本発明による積層構造のイメージセンサーの構造を概略的に示す図面である。

図２を参照すると、本発明による積層構造のイメージセンサーは、周辺回路が形成されたウェハー２０１と、前記ウェハー上部に形成された感光素子部２０２を有し、前記感光素子部２０２は光伝導性薄膜２５０を有する。

前記ウェハー２０１は、第１導電型の高濃度ドーピングされた半導体基板２１０、前記半導体基板上に形成された第１導電型の低濃度エピタキシャル層２１５、前記エピタキシャル層上に形成されたゲート酸化層２３０、前記ゲート酸化層２３０上に形成された一つ以上のトランジスターゲート２２５、前記エピタキシャル層上部に形成された第２導電型の電極２２０、隣接したピクセルとの絶縁のためのトレンチ２３５、前記電極の電気的連結のための金属配線２７５、及び層間絶縁のための絶縁層２４０を含む。

前記ウェハー２０１は、一般的なＭＯＳ（Metal Oxide Semiconductor）工程を通じて形成されることができるが、その詳細な説明は略する。

前記ウェハー２０１の上部に、光伝導性薄膜２５０を含む感光素子部２０２が積層構造に形成される。

前記感光素子部２０２は、前記ウェハー２０１上部に形成されたメタルパッド２４５、前記メタルパッド上に形成された光伝導性薄膜２５０、前記光伝導性薄膜の上部に電気的接触のために形成された透明伝導酸化物層２６０、前記透明伝導酸化物層の上部に形成されたカラーフィルター２６５、及び前記カラーフィルターの上部に形成されたマイクロレンズ２７０を含む。

前記メタルパッド２４５は、前記ウェハー２０１に光伝導性薄膜を形成するためのものであり、前記金属配線２７５によって前記ウェハー２０１と電気的に連結される。

前記メタルパッド２４５上部には光伝導性薄膜２５０が形成されている。前述したように積層構造のイメージセンサーの感光素子部は、高温工程である結晶成長方法では形成することができない。したがって、本発明では、光伝導性が良好な、水素化された非晶質シリコン薄膜を使って低温工程を通じて光伝導性薄膜２５０を形成する。

図３は、本発明による積層構造のイメージセンサーの単位画素の回路図である。図４は、図３に示された本発明による積層構造のイメージセンサーの単位画素の等価回路である。

図４で、感光素子（ＰＣ：Photo-conductor）は、光の入射量によって抵抗が変わる感光素子であり、ＴｘとＲｘは、ＰＣと電気的に連結されるＭＯＳトランジスタ（MOS transistor）である。光感知の動作は次のようである。先ず、ＴｘとＲｘに電圧を印加して感光素子（ＰＣ）の両端に一定な電圧が印加されるようにする。

次に、ＴｘとＲｘをオフ（off）にして感光素子（ＰＣ）との電気的連結を切る。この時、感光素子（ＰＣ）の両端には電圧が印加されるが、感光素子（ＰＣ）の内部にキャリア（carrier）がないので、低い暗電流が流れるようになって、この暗電流によって感光素子（ＰＣ）の両端の電圧差は減るようになる。水素化された非晶質シリコン薄膜を感光素子（ＰＣ）で使う場合において、感光素子（ＰＣ）の両端電圧が１ｖｏｌｔであり、その面積が１μｍ^２であり、その長さが１μｍである場合、おおよそ１０^−１３Ａの暗電流が流れるようになる。

感光素子（ＰＣ）に光が入射される場合、入射される光子によって形成される電子と正孔は、強い電場によって加速されて、吸収される光子の個数に比例する大きい電流が流れるようになる。したがって、光が感光素子（ＰＣ）に入射すると、感光素子（ＰＣ）両端の電位差は、発生される光電荷の個数に比例して０に近付く。したがって、一定な時間に入射された光により発生する電子による、分離された電極の電圧を測定することで、一つの画素で吸収された光の強度を測定することができる。

図５は、水素化された非晶質シリコンを使う場合の光伝導現象を説明するための回路図であり、図６は、図５のエネルギーバンド構造を示す図面である。

アンドープの水素化された非晶質シリコン５１０薄膜は、一般におおよそ３００℃の温度でＰＥＣＶＤ（Plasma enhanced chemical vapor deposition）法で製造されることができる。アンドープの水素化された非晶質シリコンは、おおよそ１０^９Ｏｈｍ^＊ｃｍの比抵抗を有する。水素化された非晶質シリコン薄膜５１０の両端に金属電極５２０、５３０を設置して、その後、両端に電圧を印加する。この場合、光が入射しない状態では、前記比抵抗によって決定される大きさの微細な電流が流れるようになる。

この時のバンド構造は図６のようである。電圧が印加された状態で水素化された非晶質シリコン薄膜５１０に光子が入射する場合、入射光子によって水素化された非晶質シリコン薄膜の内部には電子と正孔が発生する。電子と正孔は外部に印加されたポテンシャル（potential）によって両端に移動するようになる。

一般に、水素化された非晶質シリコン薄膜の光吸収率は、結晶質のシリコンに比べておおよそ５０倍以上優秀であるので、おおよそ４０００Å以内の薄膜としても可視光の光を充分に吸収することができる。

水素化された非晶質シリコン薄膜は、製造方法によって、１．２ｅＶ〜１．５ｅＶのバンドギャップ（band gap）を有する。バンド内部には多くのトラップ（trap）が存在する。したがって、外部の電場がかからない状態で水素化された非晶質シリコン薄膜内部に光が入射する場合、電子−正孔対の電子と正孔は、容易に再結合するようになる。したがって、上のような水素化された非晶質シリコン薄膜を使って高い効率の光電変換のためには、外部に印加する電圧を高めることが望ましい。

一方、前記光伝導性薄膜２５０の上部には、電気的接触のための透明伝導酸化物層（Transparent conductive oxide）２６０が形成されている。ここで透明伝導酸化物層２６０は、一般的な酸化物（oxide）からなる非伝導酸化物層で置き換えることができる。更に、前記光伝導性薄膜２５０との電気的接触のために、光が入射する方向の一部分が開口された金属電極層２５５を使うこともできる。

前記の透明伝導酸化物層２６０の上部には、カラーフィルター２６５が形成されて各画素に特定の色を付与する。前記カラーフィルター２６５の上部にはマイクロレンズ２７０が形成されて、入射される光を前記光伝導性薄膜２５０に集光する役割をする。

図７は、本発明による積層構造のイメージセンサーの製造方法を示す流れ図である。

図７を参考にすると、本発明による積層構造のイメージセンサーの製造方法は、半導体基板に回路が形成されたウェハーを形成する工程（Ｓ６１０）、及び前記ウェハーの上部に感光素子部を形成する工程（Ｓ６２０）を含む。

前記ウェハーを形成する工程（Ｓ６１０）は、第１導電型の半導体基板上に第１導電型の低濃度エピタキシャル層を形成する工程と、前記エピタキシャル層上に隣接するピクセルの間を絶縁するためのトレンチを形成する工程と、前記エピタキシャル層上にゲート酸化物層を形成する工程と、前記エピタキシャル層上に第２導電型の電極を形成する工程と、前記ゲート酸化物層上にトランジスターのゲート電極を形成する工程と、電気的連結のために前記電極に金属配線を形成する工程と、層間絶縁のための絶縁層を形成する工程と、を含む。

前記ウェハーを形成する工程（Ｓ６０１）は、一般的なＭＯＳ工程と同一なものとして詳細な説明は略する。

前記ウェハーの上部に感光素子部を形成する工程（Ｓ６２０）は、前記ウェハーの上部に光伝導性薄膜を形成するためのメタルパッドを形成する工程（Ｓ６２１）と、前記メタルパッド上部に光伝導性薄膜を形成する工程（Ｓ６２２）と、前記光伝導性薄膜の上部に電気的連結のための透明伝導酸化物層を形成する工程（Ｓ６２３）と、を含む。

前記ウェハーの上部に光伝導性薄膜を形成するためのメタルパッドを形成する工程（Ｓ６２１）では、前記メタルパッドは前記金属配線によって前記ウェハーと電気的に連結されるように形成される。

前記メタルパッド上部に光伝導性薄膜を形成する工程（Ｓ６２２）は、上述のように、水素化された非晶質シリコンを使って薄膜を形成する工程である。この工程において、下部の金属配線が変形しないように、工程温度は４００℃以下で維持することが望ましい。

前記光伝導性薄膜上部に電気的連結のための透明伝導酸化物層を形成する工程（Ｓ６２３）は、前記光伝導性薄膜上部に非伝導酸化物層を形成する工程と、前記光伝導性薄膜と電気的に連結される金属電極層を形成する工程とで置き換えることができる。

以後必要に応じて、前記透明伝導酸化物層上部にカラーフィルターを形成する工程（Ｓ６２４）及び前記カラーフィルター上部にマイクロレンズを形成する工程（Ｓ６２５）を更に含んでも良い。

前述のように、本発明による積層構造のイメージセンサーの製造方法を使用すると、回路が形成されたウェハー上に水素化された非晶質シリコン薄膜を含む感光素子部を蒸着する単純な工程を使って、積層構造のイメージセンサーを製造することができる。

本発明はその例示的な具体例を参照して示され記載されたが、本技術分野の通常の知識を有する者であれば、添付された請求項により規定される本発明の精神や範囲から離れることなく、形態や細部において多くの変形ができることを理解すべきである。

Claims (12)

1. 積層構造のイメージセンサーであって、
   半導体基板の上部に周辺回路が形成されたウェハーと、
   前記ウェハー上部に形成された感光素子部と、を含み、
   前記感光素子部は、光伝導性薄膜を有することを特徴とする積層構造のイメージセンサー。
2. 前記ウェハーは、
   第１導電型の高濃度ドーピングされた半導体基板と、
   前記半導体基板上に形成された第１導電型の低濃度エピタキシャル層と、
   前記エピタキシャル層上に形成されたゲート酸化物層と、
   前記ゲート酸化物層上に形成された一つ以上のトランジスターゲートと、
   前記エピタキシャル層上部に形成された第２導電型の電極と、
   隣接したピクセル間を絶縁するためのトレンチと、
   前記電極に電気的連結するための金属配線と、
   層間絶縁のための絶縁層と、を含むことを特徴とする請求項１に記載の積層構造のイメージセンサー。
3. 前記感光素子部は、
   前記ウェハー上部に形成されたメタルパッドと、
   前記メタルパッド上部に形成された光伝導性薄膜と、
   前記光伝導性薄膜の上部に電気的接触のために形成された透明伝導酸化物層と、
   前記透明伝導酸化物層の上部に形成されたカラーフィルターと、
   前記カラーフィルターの上部に形成されたマイクロレンズと、を含むことを特徴とする請求項１に記載の積層構造のイメージセンサー。
4. 前記メタルパッドは、前記金属配線によって前記ウェハーと電気的に連結されることを特徴とする請求項３に記載の積層構造のイメージセンサー。
5. 前記光伝導性薄膜は、水素化された非晶質シリコン薄膜であることを特徴とする請求項３に記載の積層構造のイメージセンサー。
6. 前記感光素子部２０２は、
   前記ウェハー上部に形成されたメタルパッドと、
   前記メタルパッド上部に形成された光伝導性薄膜と、
   前記光伝導性薄膜の上部に形成された非伝導酸化物層と、
   前記光伝導性薄膜と電気的に連結された金属電極層と、
   前記非伝導酸化物層の上部に形成されたカラーフィルターと、
   前記カラーフィルターの上部に形成されたマイクロレンズと、を含むことを特徴とする請求項１に記載の積層構造のイメージセンサー。
7. 積層構造のイメージセンサーを製造する方法において、
   半導体基板の上部に周辺回路が形成されたウェハーを形成する工程と、
   前記のウェハー上部に光伝導性薄膜を有する感光素子部を形成する工程と、を含むことを特徴とする積層構造のイメージセンサーの製造方法。
8. 前記ウェハーを形成する工程は、
   第１導電型の半導体基板上に第１導電型の低濃度エピタキシャル層を形成する工程と、
   前記エピタキシャル層上に隣接ピクセル間を絶縁するためのトレンチを形成する工程と、
   前記エピタキシャル層上にゲート酸化物層を形成する工程と、
   前記エピタキシャル層上に第２導電型の電極を形成する工程と、
   前記ゲート酸化物層上にトランジスターのゲート電極を形成する工程と、
   前記電極と電気的連結するために金属配線を形成する工程と、
   層間絶縁のための絶縁層を形成する工程と、を含むことを特徴とする請求項７に記載の積層構造のイメージセンサーの製造方法。
9. 前記感光素子部を形成する工程は、
   前記ウェハーの上部に光伝導性薄膜を形成するためのメタルパッドを形成する工程と、
   前記メタルパッド上部に光伝導性薄膜を形成する工程と、
   前記光伝導性薄膜上部に電気的連結するための透明伝導酸化物層を形成する工程と、を含むことを特徴とする請求項７に記載の積層構造のイメージセンサーの製造方法。
10. 前記感光素子部を形成する工程は、
    前記ウェハーの上部に光伝導性薄膜を形成するためのメタルパッドを形成する工程と、
    前記メタルパッド上部に光伝導性薄膜を形成する工程と、
    前記光伝導性薄膜上部に非伝導酸化物層を形成して、前記光伝導性薄膜と電気的に連結される金属電極層を形成する工程と、を含むことを特徴とする請求項７に記載の積層構造のイメージセンサーの製造方法。
11. 前記感光素子部を形成する工程は、
    前記透明伝導酸化物層の上部にカラーフィルターを形成する工程と、
    前記カラーフィルターの上部にマイクロレンズを形成する工程と、を更に含むことを特徴とする請求項９または１０に記載の積層構造のイメージセンサーの製造方法。
12. 前記光伝導性薄膜を形成する工程は、
    水素化された非晶質シリコンを使ってなされることを特徴とする請求項９または１０に記載の積層構造のイメージセンサーの製造方法。