JP2010526458A - Ｌｎｂのための電圧レギュレータ - Google Patents

Abstract

電圧レギュレータは、第１のキャパシタ及び第２のキャパシタと、それぞれの調整された充電電流を、入力端子から複数のキャパシタのそれぞれに提供するように設けられた調整手段とを備える。調整手段は、少なくとも１つデバイスを備え、そのデバイスを介して複数のキャパシタの少なくとも１つへのそれぞれの充電電流の少なくとも一部が供給される。デバイスは、制御信号を用いてデバイスを介して電流フローを調整するように制御可能である。上記調整手段はさらに、出力端子に接続されかつ制御信号をデバイスに提供するように設けられた制御信号供給手段を備え、制御信号は、デバイスを介する電流フローが出力端子の電圧にしたがって調整されるように、出力端子の電圧に依存する。

Description

本発明は電圧レギュレータに関し、特に、１つ又はそれ以上の低雑音増幅器を備えたＬＮＢにおいて使用することに適した電圧レギュレータに関するが、これに限定されない。

低雑音ブロック（又はＬＮＢ）は、周知のデバイスであり、周波数のすべての帯域又はブロックをより低い帯域に変換するように適合されているので、ダウンコンバータとしても知られている。ＬＮＢは、典型的に、衛星信号受信装置又はパラボラアンテナ（dish）に組み込まれ、典型的に、アームの先端に設けられ、衛星から受信した信号をＬＮＢのフィードホーンに集中させるパラボラ反射アンテナ（parabolic reflector dish）と対向する。ＬＮＢは、受信された信号をより低い周波数に変換し、その後、これらのより低い周波数の信号を、接続されたケーブル（典型的に同軸ケーブル）を介して衛星受信機ボックスに送信する。

衛星ＬＮＢは一般に、５Ｖ又はそれ以下の電源で動作する増幅器及びコントローラを使用するが、ユニットへの電力供給は、１０．５Ｖ乃至２１Ｖで行われる。したがって、内部のレギュレータが必要とされる。これらはリニアであってもよい。

リニアレギュレータは、典型的に、ＬＮＢに供給された電力の半分又はそれ以上を消費する。これは無駄が多く、かつ高い構成要素の温度、及びＰＣＢ／ＬＮＢのハウジングの制限の原因となる。インダクタベースのスイッチモード調整（switch-mode regulation）は、消費の問題を解決するが、解決するためにコストがかかる重大な雑音問題を導入する。事前調整(pre-regulation)（リニア）とその後に続くインダクタベースのスイッチングコンバータとは、このような雑音問題に対する一般的な部分的な解決法であるが、残りの雑音問題は、スイッチング雑音を容認可能なレベルに減少させるための大きくかつコストのかかるフィルタ／平滑化のための構成要素を要求する。（標準のリニア電圧レギュレータは、その供給入力に任意の出力負荷電流雑音を直接的に渡して、優れた出力電圧調整を維持する。）

したがって、本発明の実施形態は、従来技術に関連した問題の少なくとも１つを除去する、又は緩和する電圧レギュレータを提供することを目的とする。本発明の特定の実施形態は、より高い効率を提供することができるＬＮＢのための電圧レギュレータを提供することを目的とし、そこでは、セットトップボックスからの電源の大幅に削減された部分が、要求された調整された出力の生成において無駄にされる。本発明のある実施形態はまた、改善されたＬＮＢ、及び改善された衛星信号受信システムを提供することを目的とする。

本発明の第１の態様によれば、供給電圧で電力を提供する電源に接続する入力端子と、負荷に接続して、調整された電圧で上記負荷に電力を提供する出力端子と、それぞれの第１の電極及び第２の電極を備えた第１のキャパシタと、それぞれの第１の電極及び第２の電極を備えた第２のキャパシタと、それぞれの調整された充電電流を、上記入力端子から上記複数のキャパシタのそれぞれに提供するように設けられた調整手段と、上記第１のキャパシタの第１の電極を上記それぞれの調整された充電電流を受け取り又は上記出力端子に選択的に接続し、上記第１のキャパシタの第２の電極を上記出力端子又はグランドに選択的に接続し、上記第２のキャパシタの第１の電極を上記それぞれの調整された充電電流を受け取り又は上記出力端子に選択的に接続し、及び上記第２のキャパシタの第２の電極を上記出力端子又はグランドに選択的に接続するように動作可能なスイッチング手段と、上記第１のキャパシタの第１の電極は、上記それぞれの調整された充電電流を受け取るように接続され、上記第１のキャパシタの第２の電極及び上記第２のキャパシタの第１の電極は、それぞれ上記出力端子に接続され、かつ上記第２のキャパシタの第２の電極は、グランドに接続される第１の構成と、上記第２のキャパシタの第１の電極は、上記それぞれの調整された充電電流を受け取るように接続され、上記第２のキャパシタの第２の電極及び上記第１のキャパシタの第１の電極は、それぞれ上記出力端子に接続され、かつ上記第１のキャパシタの第２の電極は、グランドに接続される第２の構成とを繰り返すように上記スイッチング手段を制御するように設けられたスイッチ制御手段とを備え、上記調整手段は、少なくとも１つのデバイスを備え、上記デバイスを介して上記複数のキャパシタの少なくとも１つへの上記それぞれの充電電流の少なくとも一部が供給され、上記デバイスは、制御信号を用いて上記デバイスを介して電流フローを調整するように制御可能であり、上記調整手段はさらに、上記出力端子に接続されかつ上記制御信号を上記デバイスに提供するように設けられた制御信号供給手段を備え、上記制御信号は、上記デバイスを介する電流フローが上記出力端子の電圧にしたがって調整されるように、上記出力端子の上記電圧に依存する電圧レギュレータを提供する。

ある実施形態では、上記制御信号供給手段は、上記制御信号が周波数のしきい値よりも高い出力電圧の成分から実質的に独立するように設けられたローパスフィルタを備える。

ある実施形態では、上記制御信号供給手段は、上記出力端子とグランドとの間に接続された分圧器と、上記ローパスフィルタによって上記分圧器の出力に接続された反転入力を有するオペアンプと、上記オペアンプの非反転入力とグランドとの間に接続された参照電圧源とを備える。

ある実施形態では、上記制御信号は、上記オペアンプの出力端子から提供される制御電圧である。

上記レギュレータは、上記入力端子とグランドとの間に接続された入力キャパシタと、上記出力端子とグランドとの間に接続された出力キャパシタとをさらに備えてもよい。上記レギュレータはまた、上記調整手段の出力とグランドとの間に接続されたレギュレータキャパシタを備えてもよい。

ある実施形態では、上記制御可能なデバイス（制御可能な電流源）は、ＦＥＴであり、上記制御信号は、上記ＦＥＴのゲートに提供される制御電圧である。

ある実施形態では、上記調整手段は、単一の上記デバイスを備え、上記単一のデバイスは、上記複数の充電電流を上記第１のキャパシタ及び第２のキャパシタに伝達するように設けられる。

ある実施形態では、上記単一のデバイスは、上記入力端子に接続されたドレイン及び上記制御信号を受信するように接続されたゲートを有するＦＥＴであり、上記スイッチング手段及びスイッチ制御手段は、上記第１の構成において、上記第１のキャパシタの第１の電極が上記ＦＥＴのソースに接続されるように設けられ、かつ上記第２の構成において、上記第２のキャパシタの第１の電極が上記ＦＥＴのソースに接続されるように設けられる。

ある実施形態では、上記調整手段は、第１の制御信号を用いて上記入力端子から上記第１のキャパシタへの充電電流の上記供給を調整するように制御可能な第１の上記デバイスと、第２の制御信号を用いて上記入力端子から上記第２のキャパシタへの充電電流の上記供給を調整するように制御可能な第２の上記デバイスとを備え、上記制御信号供給手段は、上記第１の制御信号及び第２の制御信号をそれぞれ上記第１のデバイス及び第２のデバイスに提供するように設けられる。次に、上記第１のデバイスは、上記入力端子に接続されたドレイン、及び上記第１のキャパシタの第１の電極に接続されたソースを有する第１のＦＥＴであってもよく、上記第２のデバイスは、上記入力端子に接続されたドレイン、及び上記第２のキャパシタの第１の電極に接続されたソースを有する第２のＦＥＴであってもよい。次に、上記スイッチ制御手段及び上記制御信号供給手段は、上記第１の構成において、制御電圧が上記第１のＦＥＴの上記ゲートに印加されて、上記出力電圧に依存する調整された充電電流を上記第１のキャパシタに供給し、かつ上記第２のＦＥＴが導通していないように設けられてもよく、かつ上記第２の構成において、制御電圧が上記第２のＦＥＴの上記ゲートに印加されて、上記出力電圧に依存する調整された充電電流を上記第２のキャパシタに供給し、かつ上記第１のＦＥＴが導通していないように設けられてもよい。

ある実施形態では、上記電圧レギュレータは、複数の上記入力端子を備え、それぞれの入力端子は、それぞのれ供給電圧で電力を提供するそれぞれの電源に接続するように適合され、上記調整手段は、それぞれの調整された充電電流を、上記複数の入力端子から上記複数のキャパシタのそれぞれに提供するように設けられる。次に、上記調整手段は、複数の上記デバイスを備え、それぞれのデバイスは、上記複数の入力端子のうちのそれぞれの１つに対応し、充電電流を、上記それぞれの入力端子から上記第１のキャパシタ及び第２のキャパシタに伝達するように設けられ、上記制御信号供給手段は、それぞれのデバイスを介する電流フローが上記出力端子の電圧にしたがって調整されるように、それぞれの上記制御信号をそれぞれの上記デバイスに提供するように設けられる。

本発明のもう１つの態様は、上記第１の態様の電圧レギュレータを備えた低雑音ブロック（ＬＮＢ）（これはまた、ＬＮＡと呼ばれてもよい。）を提供する。

ある実施形態では、上記ＬＮＢは、受信機ボックスがケーブルを介して電力を上記ＬＮＢに提供することができるような上記受信機ボックスからの上記ケーブルを接続する接続手段をさらに備え、上記電圧レギュレータの上記入力端子は、上記接続端子に接続される。

ある実施形態では、上記ＬＮＢは、上記接続手段と上記入力端子との間に接続されたフィルタネットワーク（例えば、ＤｉＳＥｑＣネットワーク）をさらに備える。上記フィルタネットワークは、互いに並列接続でインダクタンス、キャパシタンス、及び抵抗器を備えてもよい。

ある実施形態では、上記ＬＮＢは、複数の接続手段をさらに備え、それぞれの接続手段は、受信機ボックスがケーブルを介して電力を上記ＬＮＢに提供することができるように、上記それぞれの受信機ボックスからの上記それぞれのケーブルに接続するように適合され、上記電圧レギュレータのそれぞれの入力端子は、上記複数の接続端子のうちのそれぞれの１つに接続される。

ある実施形態では、上記ＬＮＢは、上記接続手段を介する複数の出力信号、及び上記受信機ボックス又はそれぞれの受信機ボックスへの上記ケーブル又はそれぞれのケーブルに適合される。

ある実施形態では、上記ＬＮＢは、上記出力端子に接続され、調整された電圧で電力を受け取る少なくとも１つの増幅器（例えば、低雑音増幅器）をさらに備える。

もう１つの態様は、ＬＮＢと、ケーブルによって上記ＬＮＢに接続され、かつ供給電圧で上記ケーブルを介して電力を上記ＬＮＢに供給するように設けられた受信機ボックスとを備え、上記ＬＮＢは、上記第１の態様の電圧レギュレータを備え、上記入力端子は、上記ケーブルに接続され、上記電圧レギュレータは、調整された電圧で電力を提供するように動作する衛星信号受信システムを提供する。

本発明の実施形態は、添付の図面を参照して説明される。

ＬＮＢに組み込まれ、かつセットトップボックスからの信号ケーブルＳＣを介して電力を受信するように接続された本発明を実施する電圧レギュレータの回路図である。 図１の電圧レギュレータのスイッチング手段のＦＥＴのゲートに印加されるスイッチ制御波形の表現である（すなわち、図はスイッチトキャパシタコンバータを駆動する波形のタイミングを示す。）。 本発明を実施するもう１つの電圧レギュレータの回路図である。 セットトップボックスに接続されたＬＮＢに組み込まれた本発明を実施するもう１つの電圧レギュレータの回路図である。 図４の電圧レギュレータのスイッチング手段のＦＥＴのゲートを制御するために用いられる電圧波形の表現である。 本発明を実施するもう１つの電圧レギュレータの回路図である。 本発明を実施するもう１つのＬＮＢの一部のブロック図である。

図１を参照すると、図１は、シングルユニバーサルＬＮＢ（Single Universal LNB）（単一出力ユニット）における本発明の実施形態の中核的な要素を示す。電圧源Ｖｓｔｂは、ＬＮＢに電力を供給し、かつＬＮＢからＲＦ信号を受信するセットトップボックスを表す。Ｌｄｓ、Ｃｄｓ、及びＲｄｓは、２２ｋＨｚの制御信号が電力ライン上に挿入されることを可能にするために用いられるＤｉＳＥｑＣフィルタネットワークを表す。このネットワークは、ラインの低周波インピーダンスを上昇させる望ましくない副作用を有し、雑音の多い負荷との干渉を引き起こすことをより簡単にする。電圧源Ｖｐｒｃ及びそれが駆動するＦＥＴ（Ｍ＿ＰＲ）は、事前レギュレータ（pre-regulator）の機能を実行する（すなわち、これらは調整手段の一部を形成する。）。この調整手段はまた、リニア調整手段といわれる。リニア事前レギュレータの後に、２フェーズのスイッチ−キャパシタＤＣ／ＤＣコンバータが続く。フェーズ１は、パルス発生器Ｖ２，Ｖ３，Ｖ４，Ｖ５、及びこれらが駆動するＦＥＴを使用する。フェーズ２は、パルス発生器Ｖ６，Ｖ７，Ｖ８，Ｖ９、及びこれらが駆動するＦＥＴを使用する。それぞれのフェーズは、複数の発生器／ＦＥＴを用いて、事前レギュレータの出力と負荷（Ｃｏｕｔ）との間に‘フライングキャパシタ’（Ｃｆｃ１／Ｃｆｃ２）を接続することによって、Ｃｆｃ１／Ｃｆｃ２を交互に充電し、その後充電されると、Ｃｆｃ１／Ｃｆｃ２を直接的に負荷に再接続する。

キャパシタＣｆｃ１及びＣｆｃ２は、充電周期及び放電周期の間に電流を負荷に供給するが、充電周期の間にのみ事前レギュレータから電流を受け取るので、コンバータの入力電流は、出力電流の半分である（これは、事前レギュレータの出力電圧が、Ｃｏｕｔの電圧の２倍又はそれ以上であるので可能である。）。したがって、Ｖｓｔｂ上に設けられる負荷は、リニア電力レギュレータを用いる標準のＬＮＢの負荷の半分である。

２フェーズのコンバータが用いられるので、どの時点においてもＣｆｃ１又はＣｆｃ２のいずれかが、事前レギュレータ（したがってＶｓｔｂ）から電流を受け取っているであろう。これは、事前レギュレータの入力電流は、スイッチングされるのではなく連続的であることを意味する。その結果、ライン供給においてＤｉＳＥｑＣネットワークを使用するにもかかわらず、入力ラインは、ラインの雑音を容認可能なレベルに維持するための平滑化をほとんど必要としない。統合された２フェーズのコンバータで用いられる半導体のコストは、そのパワーＦＥＴが負荷電流の半分を供給すればよいので、半分のサイズであってもよいことから、単一フェーズのデバイスのコストよりも著しく高いことはない。このアプローチは追加のフライングキャパシタを必要とするが、この構成要素は高価ではない。

したがって、図１では、電圧レギュレータ回路は、第１の電極Ａ及び第２の電極Ｂを有する第１のキャパシタ（フライングキャパシタＣｆｃ１）と、それぞれの第１の電極Ａ及び第２の電極Ｂを有する第２のキャパシタ（フライングキャパシタＣｆｃ２）とを備える。電源に接続するための入力端子はＶｉｎであり、負荷に接続して、調整された電圧で電力を負荷に提供するための出力端子はＶｌｏａｄである。２つのフライングキャパシタＣｆｃ１及びＣｆｃ２に加えて、出力端子とグランドとの間に接続された出力キャパシタＣｏｕｔ、入力端子とグランドとの間に接続された入力キャパシタＣｉｎ、及び事前レギュレータ（又は調整手段）の公称出力（nominal output）とグランドとの間に接続された別の事前レギュレータキャパシタＣｐｒがまた、存在する。スイッチング手段は、Ｍ２乃至Ｍ５，Ｍ６，Ｍ７，Ｍ９，及びＭ１０の８つのＦＥＴを備える。本実施例での調整手段は、そのドレインＤが入力端子に接続され、そのソースＳが複数のフライングキャパシタへの選択的な接続のために設けられ、かつそのゲートＧが出力端子の出力電圧から導出される（及び出力電圧に依存した）制御電圧の形式で制御信号を提供される単一のＦＥＴ（Ｍ＿ＰＲ）を備える。スイッチング手段は、第１のキャパシタ（Ｃｆｃ１）の第１の電極ＡをＦＥＴ Ｍ＿ＰＲのソース又は出力端子に選択的に接続し、第１のキャパシタの第２の電極Ｂを出力端子又はグランドに選択的に接続し、第２のキャパシタ（Ｃｆｃ２）の第１の電極ＡをＦＥＴ Ｍ＿ＰＲのソース又は出力端子に選択的に接続し、及び第２のキャパシタの第２の電極Ｂを出力端子又はグランドに選択的に接続するように動作可能である。電圧レギュレータはさらに、制御電圧すなわち信号Ｖ２乃至Ｖ９をスイッチングＦＥＴのゲートに提供するように設けられたスイッチ制御手段を備え、その電圧波形は図２に示される。図に示すように、電圧波形の集合は、第１の構成又はフェーズＰ１と、第２の構成又はフェーズＰ２とを繰り返す。第１のフェーズＰ１では、第１のキャパシタの第１の電極Ａが、事前レギュレータのＦＥＴのソースに接続され、第１のキャパシタの第２の電極Ｂ、及び第２のキャパシタの第１の電極Ａが、出力端子に接続される。また、この第１のフェーズＰ１では、第２のキャパシタの第２の電極Ｂがグランドに接続される。したがって、第１のフェーズでは、第１のキャパシタが充電されており（すなわち、事前レギュレータのＦＥＴを介して充電電流を供給されている。）、同時に、取り付けられた負荷への出力電流が、出力端子とグランドとの間に接続された第２のキャパシタから提供される。第２のフェーズでは、状況が本質的に逆転しており、第２のキャパシタの第１の電極が事前レギュレータのＦＥＴに接続されて、充電電流を受け取り、第２のキャパシタの第２の電極、及び第１のキャパシタの第１の電極が出力端子に接続される。第１のキャパシタの第２の電極がグランドに接続される。したがって、第２のフェーズでは、第２のキャパシタが充電されており、出力電流が第１のキャパシタから提供される。したがって、どの時点においても複数のキャパシタのうちの１つが充電されており、他のキャパシタが任意の要求された出力電流を提供している。図２に示された複数の制御信号にしたがって制御される図１に示された２つのキャパシタの配置は、出力端子において、事前レギュレータのＦＥＴのソースの電圧の約半分である出力電圧となることが認識されるであろう。

図１に示された本発明の実施形態では、スイッチトキャパシタコンバータの出力電圧が監視され、かつ事前レギュレータの電圧源Ｖｐｒｃを制御するために用いられ、出力電圧の制御ループを提供する。事前レギュレータの雑音排除機能を維持するために、この制御の応答は、ローパスフィルタを用いて制限されることが望ましい。図３は、これが達成される方法の例をより詳細に示す。本発明を実施するこの電圧レギュレータの回路では、スイッチトキャパシタコンバータの出力が正確な電圧参照Ｖ＿ＲＥＦと比較されて、エラー信号を発生し、エラー信号は駆動信号を事前レギュレータのＦＥＴに設定するために使用される。この回路は、コンバータへの入力が、要求された出力を与えるために必要な電圧に正確に維持されることを保証する。

単一のＬＮＢのみを対象とする（すなわち、具体的に単一のＬＮＢに組み込むための）本発明の代替のバージョンは、図４に示される。この実施形態では、弱い(weak)事前レギュレータの機能が、スイッチトキャパシタコンバータと組み合わせられる。これを達成するために、発生器Ｖ２及びＶ８によって提供される駆動電圧が、出力電圧に依存して生成され（出力電圧は、出力に接続された分圧器Ｒ２，Ｒ３を用いて再び監視される。）、したがってこれらは、Ｖｐｒｃ及びその関連したＦＥＴによって提供される上述した調整機能を引き継ぐ。これは、直列に接続されたパワーＦＥＴのエリア（したがってコスト）を節約する。修正されたゲート制御信号が図５に示される。タイミング図において、調整制御の結果として、Ｖ２及びＶ８によって供給される駆動のレベルが、別の駆動信号と比較して減少していることに留意する。

したがって、図４及び上記の説明から、本実施形態では、両方のフライングキャパシタに電流を提供するための調整手段における専用のＦＥＴについての必要性が回避されることが認識されるであろう。代わりに、ＦＥＴ Ｍ２及びＭ１０が、回路のスイッチング手段と調整手段との間で効果的に共有される。適切な制御信号を用いて完全にオン又は完全にオフに簡単にスイッチングされるよりも、代わりに、これら２つのＦＥＴは、その大きさが出力端子の出力電圧に依存する（すなわち出力電圧から導出される）制御電圧を供給されることにより、ＦＥＴがオンにスイッチングされる程度が、出力電圧にしたがって調整される。

本発明の代替のバージョンが図６に示される。これは、複数のＶｐｒｃ発生器及び関連したＦＥＴを含む。特に、電圧レギュレータのこの形式は、複数出力のＬＮＢ（これは、それぞれのケーブルを用いて接続されたいくつかの受信機ボックスに信号を送信し、かつそれらの受信機ボックスから電力を受け取ることを意図している。）に組み込まれることに適している。事前レギュレータ回路の制御は、すべての接続されたＶｓｔｂ電源が、それらの出力電圧（極性の状態）に関わらず、ほぼ同じ電流を供給することを保証するように設けられる。図４では、事前レギュレータが、要求された出力電圧をスイッチトキャパシタコンバータから与えるように調節された入力電流を要求するように設計されている。同じ制御信号によって駆動される同一の複数の入力段を用いることは、入力電流が、２つ（又はそれ以上）の入力（セットトップボックス、ＳＴＢ）の間で、等しく共有されるようにする。

図７を参照すると、これは、本発明を実施するもう１つのＬＮＢの一部を示し、これはまた、低雑音増幅器又はＬＮＡと呼ばれることがある。

ＬＮＡは、アンテナによって捕捉された非常に弱い信号を増幅するために通信システムにおいて用いられる周知のタイプの電子増幅器である。典型的に、ＬＮＡはアンテナに位置し、受信された信号に非常に小さい雑音しか付加しないように設計される。ＬＮＡは、受信された信号を、ＬＮＡが取り付けられた後続の受信装置によって要求されるレベルに増幅する。ＬＮＡはまた、信号ブースタと呼ばれることがある。

ＬＮＡの既知の１つのアプリケーションは、直接放送衛星（ＤＢＳ）信号を受信しかつ増幅することであり、この目的に適合したＬＮＡは、ＤＢＳ ＬＮＡと呼ばれることがある。典型的に、ＤＢＳ ＬＮＡは、高周波（ＲＦ）信号を処理するための（ＧａＡｓＦＥＴであってもよい）いくつかのＦＥＴを備える。例えば、ＤＢＳ ＬＮＡは、２つの異なる偏波を有する信号を受信するように適合されてもよく、２つのＦＥＴは、複数の入力信号の偏波のうちのどの１つが増幅されかつ後続の接続された装置に渡されるかを選択するために利用される。また、ＦＥＴは、能動ミキサ回路においてＲＦ入力を受信するように設けられ、ＦＥＴのゲート又はドレインは、ＬＮＡ内の局部発振器からの信号によって駆動される。その後、能動ミキサ回路は、中間周波数（ＩＦ）信号を出力する（すなわち、抽出する）ことができる

典型的に、ＤＢＳ ＬＮＡは、広い周波数範囲をカバーする非常に低いレベルのＲＦ信号を検出すること、及び高度なチャネル−チャネル間の分離を提供することを要求される。ＤＢＳ ＬＮＡはまた、導入する雑音をごくわずかにして受信された信号を増幅することができるべきであり、（上で議論したように）異なる入力信号偏波間の選択を制御可能なものであるべきである。ＤＢＳ ＬＮＡについて、増加した周波数範囲上で信号を受信しかつ処理することができるように、帯域スイッチを制御可能であることが知られている。ＤＢＳ ＬＮＡについて、ダウンコンバートができること、つまり、特定の周波数で入力信号を受信し、より低い周波数で対応する信号を出力することができることが知られている。既知のＤＢＳ ＬＮＡの別の特徴はケーブル駆動であり、つまり、ＬＮＡは、ＬＮＡのＲＦ出力を（“セットトップボックス”などの）接続された装置にダウンフィード（ダウン給電）する（downfeeding）ために利用される同一のＲＦケーブルを介して電力を供給されかつ制御される。

従来、ＤＢＳ ＬＮＡは、典型的に、プリント回路基板（ＰＣＢ）上にいくつかの別々の内部の回路ブロックを組み込んでおり、これらのブロックは、ＦＥＴのバイアス制御段及び保護段を提供するブロックと、ＦＥＴの制御に用いるための負の供給電圧を生成するように設けられたブロックと、偏波スイッチ制御において用いるためのＤＣ入力電圧のレベルを検出するように設けられたブロックと、帯域スイッチ制御に用いるためのＡＣ入力電圧を検出するように設けられたブロックと、局部発振器への電力のスイッチングを制御するように設けられたブロックと、調整された電力供給を提供するように設けられたブロックとを含む。既知のＬＮＡにおけるこれら多数の別々のブロックは、比較的広いエリアのＰＣＢ上に収容されなければならず、全体のＬＮＡのＰＣＢエリアの５０％又はそれ以上を占める。これは、全体のＬＮＡのコストを増大させ、このコストは、別々の構成要素及び（典型的に、高価な低損失ＲＦ材料から作製される）ＰＣＢだけではなく、ＬＮＡのハウジングの材料（合金、及びプラスチック）にも関連する。

再び図７を参照すると、これは、本発明を実施するＤＢＳ ＬＮＡの一部を示し、これは、それ自体も本発明の実施形態であるモノリシックのサポートＩＣ１を組み込む。サポートＩＣ１に加えて、ＬＮＡは、いくつかの外部の構成要素を備え、それらは、４つのＦＥＴ Ｆ１，Ｆ２，Ｆ３，Ｆ４、及び２つの較正抵抗器Ｒ１及びＲ２を含む。ＬＮＡを動作させる電力は電力入力端子１０に供給され、サポートＩＣ１は、オンチップ及びオフチップ（off-chip）の構成要素の両方に電力を供給するために、この電力入力から調整された電圧供給を生成するように設けられた、本発明の第１の態様に係る電圧レギュレータ４を含む。サポートＩＣ１はＦＥＴ制御回路２を含み、これは、それぞれのＦＥＴのドレイン電流を監視しかつ制御するように設けられ、かつ一般的に、すべての外部のＦＥＴのために（バイアス電流及びバイアス電圧の点から）複数のバイアス条件を設定するように設けられる。

このＦＥＴ制御回路２は、それぞれＦＥＴ Ｆ１，Ｆ２，Ｆ３のバイアスを制御するように設けられた第１の段２１、第２の段２２、及び第３の段２３を備えると考えられる。第４の段２４は、ＦＥＴ Ｆ４のバイアスを制御し、ＦＥＴ Ｆ４は、ミキサ構成（図示せず。）において、ＲＦ入力信号及びＬＮＡの２つの局部発振器（局部発振器は図示せず。）のうちの１つからの信号を受信し、かつ中間周波数で信号を発生するように設けられる。ＦＥＴ制御回路はまた、ＦＥＴ Ｆ１、Ｆ２、及びＦ３のバイアス電流を制御するＦＥＴバイアス電流制御段２５を含む。このバイアス電流制御段２５は、それを介して較正電流が流れる外部の較正抵抗器Ｒ１に接続される。バイアス電流制御段２５は、この較正電流を検知する。この機能は以下に詳述される。ＦＥＴ制御回路はまた、第２の較正抵抗器Ｒ２を介したミキサ較正電流を検知し、ミキサのＦＥＴ Ｆ４を介してバイアス電流の独立した制御を提供するように設けられたミキサバイアス電流制御段２６を備える。

モノリシックのサポートＩＣ１はまた、偏波制御回路３を備え、これは、ＦＥＴ選択回路と呼ばれる。この回路３は、電力入力１０に供給された電圧信号のＤＣ成分のレベルを検出し、かつ検出されたＤＣレベルにしたがって、ＦＥＴ選択制御信号をＦＥＴ制御回路２に提供するように設けられる。本実施例では、電力入力１０の検出されたＤＣのレベルにしたがって、偏波制御回路３が、ＦＥＴ Ｆ１及びＦ２のうちのいずれか一方を動作可能な状態にする（もちろんこれは、これら２つのＦＥＴのうちのちょうど１つを選択的に動作不可能な状態にすることとして説明されてもよい。）。ＦＥＴ Ｆ１は、ＬＮＡへの１つの入力信号偏波を処理するように設けられ、第２のＦＥＴ Ｆ２は、異なる偏波を処理するように設けられる。したがって、偏波制御回路３は、電力入力１０に印加された電圧のＤＣ成分にしたがって、どの入力信号の偏波をＬＮＡが増幅するかを決定することができる。ある例では、この電力入力はまた、ＬＮＡからのＲＦ出力であり、信号偏波を選択するために用いられるＤＣ成分は、下流側に接続された装置によってＬＮＡに提供される。モノリシックのサポートＩＣはまた、レギュレータ４からの調整された出力電圧を用いて負電源を発生するように設けられた負電源発生器回路５を備える。この負電源は、ＦＥＴ制御回路に提供され、その後、ＦＥＴ制御回路は、負の制御電圧を外部のＦＥＴに提供することができる。ある実施形態では、負電源発生器５はまた、サポートＩＣ１の外部にあるＬＮＡの別の複数の構成要素に負電源を提供するように設けられる。

図７のサポートＩＣ１はまた、電力入力１０に提供された信号上のＡＣ制御成分（すなわち、制御トーン）の存在又は不在を検出するように設けられたトーン検出器回路６を備える。次に、トーン検出器６は、検出信号を局部発振器電力スイッチ回路７に提供し、局部発振器電力スイッチ回路７は、制御トーンの存在又は不在にしたがって、電圧レギュレータ４から出力端子７１，７２のペアのうちのいずれか一方に調整された電源を供給する。端子７１は、ＬＮＡに組み込まれた高帯域の局部発振器に電力を供給するように設けられ、端子７２は、第２の局部発振器、つまり低帯域の局部発振器に電力を提供する。

図７のＬＮＡがより詳細に説明される。上述したように、図７は、完全にモノリシックのＬＦサポートＩＣ１を備えたシングルユニバーサルＤＢＳ ＬＮＡ１００の複数の構成要素を示すブロック図である。ブロックは、（バイアス制御及びＦＥＴの電流設定を提供する）ＦＥＴ制御２と、偏波スイッチ制御３と、負電源発生器５と、トーン検出器６と、ＬＯスイッチ７と、内部の電圧参照と、電力レギュレータ４とを含む。

複数のＦＥＴバイアス制御段は、ある実施形態では５−１５ＧＨｚの範囲であってもよいＲＦ信号を処理するために必要ないくつかのＧａＡｓＦＥＴ Ｆ１乃至Ｆ４の動作を保護しかつ制御する。これらのディプレッションモードのＦＥＴは、十分に調整されたドレイン電圧の供給、ドレイン電流の監視及び制御、及びグランド電位未満の電圧を供給できなければならない過電圧保護された及び過電流保護されたゲートドライバを必要とする。

通常、ＦＥＴドレイン動作電流を介したユーザの制御は、雑音性能及び利得の両方を制御することを必要とされる。本発明の実施形態は、ユーザが較正電流を設定する単一の外部の抵抗器Ｒ１（ＲｃａｌＡとも呼ばれる。）を用いてドレイン電流を設定することを可能にすることによって、先の部分的な統合の試みを部分的にフォローする。しかしながら、これらの先の試みられた統合からの経験は、（高い）ドレイン電流監視抵抗器を（低い）較正電流モニタとマッチングするタスクが、非常に大きな内部の構成要素をもたらすことを示している。本発明のある実施形態では、レシオドバイポーラ（ratioed bipolar）トランジスタ又はＭＯＳＦＥＴトランジスタが、マッチングのタスクを実行するために用いられて、正確性を失うことなく、顕著なダイエリアの節約をもたらす。

多くのタイプのＤＢＳ ＬＮＡは、典型的に、垂直及び水平、又は時計回り及び反時計回りである２つの入力信号偏波のうちの１つを選択するように動作するための必要条件を満たさなければならない。これは、２つの入力増幅器ＦＥＴのうちの１つを選択的に動作可能な状態にすることよって達成される（それぞれのＦＥＴは、１つの偏波のみを受信しかつ増幅する。）。両方のＦＥＴからの出力は加算され、その後、次のＲＦ増幅器段に供給される。これらの段を動作可能な状態にすること、及び動作不可能な状態にすることは、（複数の偏波の間の）分離、利得、及び雑音性能が維持されるべき場合、入力ＲＦインピーダンス及び出力ＲＦインピーダンスが注意深く維持され／制御されなければならないので、複雑な動作である。２つの設計の変形が、本発明の実施形態においてこの選択をサポートするために開発された。本発明の実施形態によって用いられる第１の技術は、適切なＦＥＴのゲートを大きな、しかし制御された負の電圧に駆動して、デバイスにおけるすべてのドレイン電流を完全に遮断することによって、望ましくない偏波を遮断する（disable）。ドレイン供給がまた、遮断され、２つのドレインの直接的な接続を用いる２つの偏波信号の加算を可能にする。代替の実施形態では、第２の変形がドレイン供給を遮断することによって望ましくない偏波を同じく遮断するが、第２の変形はまた、適切なＦＥＴのゲートを０Ｖに駆動する。ディプレッションモードのデバイスであるので、ＦＥＴは、（第１の方法を用いたようなオープン回路ではなく）低い抵抗の状態に駆動される。ＬＮＡの設計者は、この交互の偏波制御によって与えられるインピーダンスマッチングの一貫性を好んでもよい。ＤＢＳ ＬＮＡの偏波は、ＲＦダウン給電ケーブル（downfeed cable）を介して提供されるＤＣ電源電圧の変化によって制御されてもよい。一般的なレベルは、１３Ｖの入力、又は１８Ｖの入力であり、２つの偏波のうちのいずれか一方を選択する。電源調整を本発明の実施形態におけるサポートＩＣに統合することによって、この偏波信号が、パッケージ上に追加の入力ピンなしで、利用可能である。本発明の実施形態においてこの節約を可能にするために実行される追加のタスクは、外部の構成要素を用いない、望ましくないすべてのシステム雑音の効果的な除去、及び制御信号を交互に入れ替えることである。これは、ケーブルの電圧降下及びコントローラの誤りの許容が、要求される制御信号のしきい値の範囲をわずか１４．２Ｖ乃至１５．２Ｖに減少させるので、簡単ではないタスクである。また、この能力は、残りの検出範囲よりも振幅において大きいＡＣ制御信号及び雑音の存在下で提供される。本発明の実施形態は、複数のフィルタと複数の遅延回路との組み合わせを用いて、容認可能なサイズの統合された構成要素を用いて正確なＤＣ入力レベルを検出する困難なタスクを達成する。

ある実施形態においてサポートされるＧａＡｓ増幅器ＦＥＴは、制御するためにグランド未満の（グランドより負の）電源を必要とするディプレッションモードのデバイスであることはすでに述べた。一般的なＲＦ／ＤＣ電源ケーブルは、このような電源を直接的に提供することができないので、このような電源は、ＤＢＳ ＬＮＡ内で発生されなければならない。本発明の実施形態のサポートＩＣは、外部の構成要素を必要とすることなく、この電源を提供する。サポートＩＣはまた、ＬＮＡの設計者が初期の実装によって直ちに達成されない別の／新しい機能とともにその電源を利用することを可能にする。ある実施形態では、負電源発生器は、標準のキャパシタチャージポンプ回路を利用する。これは、非常に高い周波数（＞１ＭＨｚ）で動作することによって、外部のポンプキャパシタを必要とすることなく、複数のゲートドライバ、及び複数の任意の外部の要件の両方に十分な電流を提供することができる。ある実施形態では、その出力は調整されかつ電流は制限されて、外部のＦＥＴが過度のゲート−ソース電圧又はゲート−ドレイン電圧によって損傷しないことを保証する。（後述される）分離拡散（isolation diffusion）の新しい使用が、ダイ基板がグランドに配線されているＩＣプロセスにおいてグランド未満の電位の回路（below ground circuitry）の統合を可能にするために必要である。これらの技術なしでは、多くの追加のパッケージピン、及び外部の構成要素が必要となるであろう。

本発明を実施するあるモノリシックのサポートＩＣは、帯域スイッチングを含むＤＢＳ ＬＮＡをサポートすることができる。これは、２つの局部発振器のうちの１つを動作可能な状態にすることによって達成される。複数の帯域間の選択に用いられる信号は、ＬＮＡのＤＣ供給に加えられる低い周波数（例えば、２２ｋＨｚ）トーンである。したがって、ダウン給電ケーブルは、受信されたＲＦ信号、ＬＮＡを供給しかつ偏波を選択するＤＣ供給、及び受信される帯域を選択するＡＣ信号を通すように設けられてもよい。トーンの存在は高帯域を選択してもよく、トーンの不在は低帯域を選択してもよい。上述したように、ＬＮＡの制御を目的として供給ケーブル上に別の信号が存在することがある。存在することがある別の信号は、ＤｉＳＥｑＣ信号、ＭＡＣＡＢ信号、６０Ｈｚトーン（これらはすべて、同一の供給ケーブルを共用してもよい別の装置のための制御信号である。）、及びＬＮＡ自体に起因する電源雑音及び干渉である。望ましいトーンは、多くの干渉源の存在下で、確実に検出されなければならない。本発明のある実施形態は、フィルタリング、レベル選択、及び変調検出の組み合わせを用いて、この過酷な環境においてうまく動作する。すべての信号処理は、複数の任意の外部の構成要素を必要とすることなく実行される。入力信号は、電力入力からＩＣに直接的に受け取られるので、トーン検出器のための入力ピン又はフィルタ構成要素のピンは必要ない。

本発明を実施するある実装では、帯域スイッチングが、２つの局部発振器へのＤＣ供給を制御する複数のハイサイドスイッチを起動することによって実行される。代替として、これはまた、複数のＭＩＭＩＣデバイスのゲート制御によって達成されることが可能である。局部発振器の電源スイッチングは、問題がある可能性がある。ＲＦの安定性の理由で、複数の局部発振器への複数の電源は、高度に分断されなければならない。したがって、これらの電源をスイッチングすることは、電源平滑キャパシタが充電されるときに、重大な供給電流過渡（supply current transient）を引き起こす。これらの電流は、ＤＣ入力から通常不十分な（高い）電源インピーダンスを有するＬＮＡに供給されるので、局部発振器のスイッチングによって、大きな電圧過渡がＤＣ供給上に生じる可能性がある。これは、これらの過渡が、スイッチングを開始するために用いられるものと同じトーン信号入力を中断させるので、問題を引き起こす可能性がある。本発明の実施形態は、供給電流過渡を完全に除去する方法で局部発振器の電源スイッチングを制御する。これは、ゲーティング（gating）、遅延回路、及び立ち上がり時間制御の組み合わせを用いて実行される。

電力レギュレータをＤＢＳ ＬＮＡコントローラ（すなわち、モノリシックのサポートＩＣ）に統合することは、パッケージのピン数、及び構成要素間の配線を削減する重要な部分である。ＬＮＡへの電力入力は、高レベルの雑音及び干渉を伴う可変電圧ＤＣ供給である。この電源を使用して、低雑音のＤＣ電源を、ほとんどのＬＮＡに存在する増幅器ＧａＡｓＦＥＴ、局部発振器、及びミキサ後の増幅器（post-mixer amplifiers）に提供するために、高性能レギュレータが必要とされる。このレギュレータは、安定しており、（特に２２ｋＨｚにおいて）高い入力雑音の排除を与え、かつ永久的な損傷なしに障害（過電流、及び過熱）に耐えなければならない。本発明の実施形態では、レギュレータは、偏波検出器及びレギュレータのための較正された複数の電圧、並びに過熱検出を提供する電圧参照にリンクされる。レギュレータは、出力電流の定められた一部を内部の参照電流と比較することによって、過電流を検出する。この技術は、出力調整又は最低入力動作電圧を劣化させる可能性がある、高電流入力経路又は出力経路に抵抗器を設ける必要性を回避する。

ある実施形態は、ＱＦＮ（クワッドフラットノーリード）表面実装パッケージの形式で、モノリシックのサポートＩＣを利用する。ある例では、上述した方法ですべてのＬＦ機能を統合することが、必要なピン数をわずか１６ピンに減少させた。これは、３ｍｍ×３ｍｍ×０．８ｍｍの小型パッケージを使用して、ＤＢＳ ＬＮＡにおいて要求されるすべての低ＬＦ機能を実行することを可能にする。このパッケージでは、ＩＣダイは、背面がＰＣＢにさらされる金属パッド上に実装される。このパッドは、両面ＰＣＢの上面金属にはんだ付けされる。ＩＣに隣接したＰＣＢの反対側も金属化されなければならず、２つの金属トレースは、２つ又はそれ以上のめっきスルーホール供給スルーによって接続されるべきである。さらに、ＰＣＢは、ＩＣの実装ポイントに隣接した金属合金ハウジングにあてて、固く保持されるべきである。この実装配置は、ＩＣのジャンクションから周囲までの熱抵抗（junction to ambient thermal resistance）が、電源のリニアレギュレータにおける電力損失を消費するのに十分に低いことを保証するであろう。説明した実装は、この方法によって実装されたときに、ちょうど３０°Ｃ／Ｗのジャンクションから周囲までの熱抵抗を達成した。

図７は、ＬＮＡにおいて用いられるモノリシックのサポートＩＣの主要な複数の回路ブロック、及びＩＣによってサポートされかつＩＣによって必要とされる外部の構成要素を示す。ＩＣは、４つの外部のＧａＡｓＦＥＴ ＪＡ１，ＪＡ２，ＪＡ３、及びＪＭをサポートする。ＦＥＴのうちの２つ（ＪＡ１及びＪＡ２）は、入力増幅器として使用され、それぞれが入力信号の偏波状態のいずれかに使用され、どの時点においてもそれらのうちの１つのみがオンになる。第３のＦＥＴ ＪＡ３は、恒久的に電力を供給され、かつ増幅器として使用される。第４のＦＥＴ ＪＭは、ミキサとして使用される。複数の増幅器ＦＥＴ、及びミキサＦＥＴのドレイン電流は、２つの‘較正’抵抗器Ｒｌ，Ｒ２を用いてユーザによって設定される。ＩＣは、低帯域及び高帯域の２つの局部発振器に電力出力を提供する。これはまた、必要な任意のＩＦ帯域増幅器に電力を供給する。すべての回路は、内部のレギュレータ４からピンＶｉｎを介して電力を供給される。このピンは、電源入力として作動するだけではなく、偏波状態制御のために電圧比較器３へも給電し、かつ低帯域／高帯域制御のためにトーン検出器６へも給電する。

本発明のある実施形態は、部分的なリニアの事前調整とその後に続く２フェーズのスイッチトキャパシタダウンコンバータとを提供するモノリシックのＩＣを使用することが、上述の内容から認識されるであろう。事前調整は、２つのタスクを実行する。その弱い調整は、雑音をその入力に結合することなく、顕著な雑音がその出力に出現することを可能にする。（それは、優れた雑音抑圧のために出力電圧の調整を犠牲にする。）第２の機能はもちろん、調整された充電電流を複数のキャパシタに提供することである（これはまた、スイッチトキャパシタ配置が出力端子での電圧をさらに（典型的に、半分に）低下させる前に、一定の電圧調整を提供して、これらのキャパシタを充電するために使用される電圧を低下させると考えられてもよい。）。本発明を実施する複数出力のＬＮＢでは、複数の事前レギュレータが、単一のスイッチングダウンコンバータに電力を供給し、雑音の分離、及び複数の電力入力の間での供給電流の共用を提供してもよい。（誘導性又は容量性のいずれか一方の）最も簡単な単一フェーズのダウンコンバータは、非常に高い入力電流雑音を発生する。複数フェーズのコンバータは、この問題を除去することができるが、顕著なコストの増大をもたらすことがある。２フェーズのキャパシタダウンコンバータ（スイッチトキャパシタ）を用いることによって、本発明の実施形態は、実に単一フェーズのインダクタベースの回路未満のコストで、概して雑音がない解決法を提供する。また、事前調整を含むことによって、本発明のある実施形態では、電圧変換、及びＬＮＢ ＦＥＴバイアスが、１つのＩＣ内でサポートされ、パッキング、構成要素の相互接続、ＰＣＢ、及びＬＮＢのハウジングのコストが、すべて削減される。したがって、本発明の実施形態は、電力の節約及び制作されるべき製品の簡単化を可能にする。ある実施形態はまた、複数出力のＬＮＢへの組み込みのために、サポートＩＣ内に統合された電圧調整を提供する。

本発明の実施形態は、弱い事前調整、スイッチトキャパシタ電力変換、並びに２フェーズの電力変換を提供すること、ＦＥＴバイアスサポートを含んでもよいこと、偏波電圧、並びに含まれるトーン検出器を含んでもよいこと、及びモノリシックのＩＣ上に統合されてもよいことという点で、先行技術のＬＮＢ電圧レギュレータとは異なってもよいことがまた、認識されるであろう。これらはまた、外部の信号ルーティングを必要とすることなく、洗練された電力管理方法を組み込んでもよい。

本発明の実施形態は、電力／ＲＦダウン給電ケーブル上への低いスイッチング雑音のフィードバック、単独のリニア調整の解決法よりも高い効率、より低い全体コストのＬＮＢの解決法、及び削減された環境への影響を含む多数の利点を提供できることがまた、認識されるであろう。

本発明の実施形態は、単一出力及び／又は複数出力の衛星ＬＮＢ、及び衛星スイッチボックス、及び衛星信号受信システムを含む多種多様のアプリケーションで利用されてもよいことがまた、認識されるであろう。

Claims (21)

1. 供給電圧で電力を提供する電源に接続する入力端子と、
   負荷に接続して、調整された電圧で上記負荷に電力を提供する出力端子と、
   それぞれの第１の電極及び第２の電極を備えた第１のキャパシタと、
   それぞれの第１の電極及び第２の電極を備えた第２のキャパシタと、
   それぞれの調整された充電電流を、上記入力端子から上記複数のキャパシタのそれぞれに提供するように設けられた調整手段と、
   上記第１のキャパシタの第１の電極を上記それぞれの調整された充電電流を受け取り又は上記出力端子に選択的に接続し、上記第１のキャパシタの第２の電極を上記出力端子又はグランドに選択的に接続し、上記第２のキャパシタの第１の電極を上記それぞれの調整された充電電流を受け取り又は上記出力端子に選択的に接続し、及び上記第２のキャパシタの第２の電極を上記出力端子又はグランドに選択的に接続するように動作可能なスイッチング手段と、
   上記第１のキャパシタの第１の電極は、上記それぞれの調整された充電電流を受け取るように接続され、上記第１のキャパシタの第２の電極及び上記第２のキャパシタの第１の電極は、それぞれ上記出力端子に接続され、かつ上記第２のキャパシタの第２の電極は、グランドに接続される第１の構成と、上記第２のキャパシタの第１の電極は、上記それぞれの調整された充電電流を受け取るように接続され、上記第２のキャパシタの第２の電極及び上記第１のキャパシタの第１の電極は、それぞれ上記出力端子に接続され、かつ上記第１のキャパシタの第２の電極は、グランドに接続される第２の構成とを繰り返すように上記スイッチング手段を制御するように設けられたスイッチ制御手段とを備え、
   上記調整手段は、少なくとも１つのデバイスを備え、上記デバイスを介して上記複数のキャパシタの少なくとも１つへの上記それぞれの充電電流の少なくとも一部が供給され、
   上記デバイスは、制御信号を用いて上記デバイスを介して電流フローを調整するように制御可能であり、
   上記調整手段はさらに、上記出力端子に接続されかつ上記制御信号を上記デバイスに提供するように設けられた制御信号供給手段を備え、
   上記制御信号は、上記デバイスを介する電流フローが上記出力端子の電圧にしたがって調整されるように、上記出力端子の上記電圧に依存する電圧レギュレータ。
2. 上記制御信号供給手段は、上記制御信号が周波数のしきい値よりも高い出力電圧の成分から実質的に独立するように設けられたローパスフィルタを備えた請求項１記載の電圧レギュレータ。
3. 上記制御信号供給手段は、
   上記出力端子とグランドとの間に接続された分圧器と、
   上記ローパスフィルタによって上記分圧器の出力に接続された反転入力を有するオペアンプと、
   上記オペアンプの非反転入力とグランドとの間に接続された参照電圧源とを備えた請求項２記載の電圧レギュレータ。
4. 上記制御信号は、上記オペアンプの出力端子から提供される制御電圧である請求項３記載の電圧レギュレータ。
5. 上記入力端子とグランドとの間に接続された入力キャパシタと、
   上記出力端子とグランドとの間に接続された出力キャパシタとをさらに備えた請求項１から４のうちのいずれか１つの請求項記載の電圧レギュレータ。
6. 上記調整手段の出力とグランドとの間に接続されたレギュレータキャパシタをさらに備えた請求項１から５のうちのいずれか１つの請求項記載の電圧レギュレータ。
7. 上記デバイスは、ＦＥＴであり、
   上記制御信号は、上記ＦＥＴのゲートに提供される制御電圧である請求項１から６のうちのいずれか１つの請求項記載の電圧レギュレータ。
8. 上記調整手段は、単一の上記デバイスを備え、
   上記単一のデバイスは、上記複数の充電電流を上記第１のキャパシタ及び第２のキャパシタに伝達するように設けられた請求項１から７のうちのいずれか１つの請求項記載の電圧レギュレータ。
9. 上記単一のデバイスは、上記入力端子に接続されたドレイン及び上記制御信号を受信するように接続されたゲートを有するＦＥＴであり、
   上記スイッチング手段及びスイッチ制御手段は、上記第１の構成において、上記第１のキャパシタの第１の電極が上記ＦＥＴのソースに接続されるように設けられ、かつ上記第２の構成において、上記第２のキャパシタの第１の電極が上記ＦＥＴのソースに接続されるように設けられた請求項８記載の電圧レギュレータ。
10. 上記調整手段は、第１の制御信号を用いて上記入力端子から上記第１のキャパシタへの充電電流の上記供給を調整するように制御可能な第１の上記デバイスと、第２の制御信号を用いて上記入力端子から上記第２のキャパシタへの充電電流の上記供給を調整するように制御可能な第２の上記デバイスとを備え、
    上記制御信号供給手段は、上記第１の制御信号及び第２の制御信号をそれぞれ上記第１のデバイス及び第２のデバイスに提供するように設けられた請求項１から７のうちのいずれか１つの請求項記載の電圧レギュレータ。
11. 上記第１のデバイスは、上記入力端子に接続されたドレイン、及び上記第１のキャパシタの第１の電極に接続されたソースを有する第１のＦＥＴであり、
    上記第２のデバイスは、上記入力端子に接続されたドレイン、及び上記第２のキャパシタの第１の電極に接続されたソースを有する第２のＦＥＴである請求項１０記載の電圧レギュレータ。
12. 上記スイッチ制御手段及び上記制御信号供給手段は、
    上記第１の構成において、制御電圧が上記第１のＦＥＴの上記ゲートに印加されて、上記出力電圧に依存する調整された充電電流を上記第１のキャパシタに供給し、かつ上記第２のＦＥＴが導通していないように設けられ、かつ
    上記第２の構成において、制御電圧が上記第２のＦＥＴの上記ゲートに印加されて、上記出力電圧に依存する調整された充電電流を上記第２のキャパシタに供給し、かつ上記第１のＦＥＴが導通していないように設けられる請求項１１記載の電圧レギュレータ。
13. 複数の上記入力端子を備え、
    それぞれの入力端子は、それぞのれ供給電圧で電力を提供するそれぞれの電源に接続するように適合され、
    上記調整手段は、それぞれの調整された充電電流を、上記複数の入力端子から上記複数のキャパシタのそれぞれに提供するように設けられ、
    上記調整手段は、複数の上記デバイスを備え、
    それぞれのデバイスは、上記複数の入力端子のうちのそれぞれの１つに対応し、充電電流を、上記それぞれの入力端子から上記第１のキャパシタ及び第２のキャパシタに伝達するように設けられ、
    上記制御信号供給手段は、それぞれのデバイスを介する電流フローが上記出力端子の電圧にしたがって調整されるように、それぞれの上記制御信号をそれぞれの上記デバイスに提供するように設けられた請求項１から９のうちのいずれか１つの請求項記載の電圧レギュレータ。
14. 請求項１から１２のうちのいずれか１つの請求項記載の電圧レギュレータを備えた低雑音ブロック（ＬＮＢ）。
15. 受信機ボックスがケーブルを介して電力を上記ＬＮＢに提供することができるような上記受信機ボックスからの上記ケーブルを接続する接続手段をさらに備え、
    上記電圧レギュレータの上記入力端子は、上記接続端子に接続される請求項１４記載のＬＮＢ。
16. 上記接続手段と上記入力端子との間に接続されたフィルタネットワークをさらに備え、
    上記フィルタネットワークは、互いに並列接続でインダクタンス、キャパシタンス、及び抵抗器を備えた請求項１５記載のＬＮＢ。
17. 複数の接続手段をさらに備え、
    それぞれの接続手段は、受信機ボックスがケーブルを介して電力を上記ＬＮＢに提供することができるように、上記それぞれの受信機ボックスからの上記それぞれのケーブルに接続するように適合され、
    上記電圧レギュレータのそれぞれの入力端子は、上記複数の接続端子のうちのそれぞれの１つに接続される請求項１３記載の電圧レギュレータを備えたＬＮＢ。
18. 上記ＬＮＢは、上記接続手段を介する複数の出力信号、及び上記受信機ボックス又はそれぞれの受信機ボックスへの上記ケーブル又はそれぞれのケーブルに適合された請求項１４から１７のうちのいずれか１つの請求項記載のＬＮＢ。
19. 上記出力端子に接続され、調整された電圧で電力を受け取る少なくとも１つの増幅器をさらに備えた請求項１４から１８のうちのいずれか１つの請求項記載のＬＮＢ。
20. ＬＮＢと、
    ケーブルによって上記ＬＮＢに接続され、かつ供給電圧で上記ケーブルを介して電力を上記ＬＮＢに供給するように設けられた受信機ボックスとを備え、
    上記ＬＮＢは、請求項１から１３のうちのいずれか１つの請求項記載の電圧レギュレータを備え、
    上記入力端子は、上記ケーブルに接続され、
    上記電圧レギュレータは、調整された電圧で電力を提供するように動作する衛星信号受信システム。
21. 添付の図面を参照して本明細書に実質的に記述される電圧レギュレータ、ＬＮＢ、又は衛星信号受信手段。

Images