JP2010524147A5 - - Google Patents

Claims (22)

1. １つの範囲の複数のしきい値電圧レベルのうちの１つにそれぞれプログラムされ得るメモリセルのアレイを有する不揮発性メモリにおいてメモリセルを目標しきい値電圧レベルにプログラムする方法であって、
   プログラミングを受けるメモリセルのために、メモリセルがプログラムされるべきところの目標とされたしきい値電圧レベルの関数としてプログラミング電圧値をもたらす所定関数を提供するステップと、
   増大する振幅を有するプログラミング電圧で前記メモリセルを前記目標しきい値電圧レベルにプログラムするステップと、
   前記プログラミング電圧が前記目標しきい値電圧レベルで値を求められた前記所定関数により決定される値に実質的に到達した後に前記メモリセルのプログラミングを終了するステップと、を含み、
   前記所定関数を提供するステップは、
   前記関数の複数のチェックポイントを、対応するチェックポイントプログラミング電圧値によってプログラム可能な指定されたチェックポイントしきい値電圧レベルとして指定することと、
   複数のチェックポイントしきい値電圧レベルがそれぞれ個々にプログラム−ベリファイされるまでプログラミングとベリファイとを交互に行うことによって、前記対応するチェックポイントプログラミング電圧値を決定することと、
   前記メモリセルを前記目標しきい値電圧レベルにプログラムするためのプログラミング電圧値を決定するために使用する前に、前記チェックポイントしきい値電圧レベルで値を求められたときに前記チェックポイントプログラミング電圧値をもたらすように前記所定関数を較正することと、
   を含む方法。
2. 請求項１記載の方法において、
   前記増大する振幅を有するプログラミング電圧は、一連の電圧パルスである方法。
3. 請求項１記載の方法において、
   前記所定関数は、実質的に線形関数である方法。
4. 請求項１記載の方法において、
   前記目標しきい値電圧レベルは、複数のチェックポイントしきい値電圧レベルのうちの１つから離れた所定電圧未満のところにある方法。
5. 請求項１記載の方法において、
   前記しきい値電圧レベルの範囲の中で複数のチェックポイントしきい値電圧レベルを指定する方法。
6. 請求項１記載の方法において、
   前記所定関数は、線形であって、複数のチェックポイントをもたらす推定された傾きにより定義される方法。
7. 請求項１記載の方法において、
   前記所定関数は、実質的に線形であって、少なくとも２つのチェックポイントにより定義される方法。
8. 請求項１記載の方法において、
   前記不揮発性メモリは、１ビットより多いデータをそれぞれ記憶するメモリセルを有する方法。
9. 請求項１記載の方法において、
   前記不揮発性メモリは、電荷蓄積素子にプログラムされた電荷の量としてデータをそれぞれ記憶するメモリセルを有する方法。
10. 請求項９記載の方法において、
    前記電荷蓄積素子は、電界効果トランジスタのフローティングゲートである方法。
11. 請求項９記載の方法において、
    前記電荷蓄積素子は、電界効果トランジスタの中の誘電体層である方法。
12. 不揮発性メモリであって、
    １つの範囲の複数のしきい値電圧レベルのうちの１つにそれぞれプログラムされ得るメモリセルのアレイと、
    １ページのメモリセルを並行して読み出しかつプログラムする読み出し／書き込み回路と、
    前記読み出し／書き込み回路を含む前記不揮発性メモリの動作を制御する状態マシンと、を備え、
    前記状態マシンは、
    プログラミングを受けるメモリセルのために、メモリセルがプログラムされるべきところの目標とされたしきい値電圧レベルの関数としてプログラミング電圧値をもたらす所定関数を提供し、
    増大する振幅を有するプログラミング電圧での前記目標しきい値電圧レベルへの前記メモリセルのプログラミングを制御し、かつ
    前記プログラミング電圧が前記目標しきい値電圧レベルで値を求められた前記所定関数により決定される値に実質的に到達した後に前記メモリセルのプログラミングを終了し、
    前記状態マシンが所定関数を提供することは、
    前記関数の複数のチェックポイントを、対応するチェックポイントプログラミング電圧値によってプログラム可能な指定されたチェックポイントしきい値電圧レベルとして指定することと、
    複数のチェックポイントしきい値電圧レベルがそれぞれ個々にプログラム−ベリファイされるまでプログラミングとベリファイとを交互に行うことによって、前記対応するチェックポイントプログラミング電圧値を決定することと、
    前記メモリセルを前記目標しきい値電圧レベルにプログラムするためのプログラミング電圧値を決定するために使用する前に、前記チェックポイントしきい値電圧レベルで値を求められたときに前記チェックポイントプログラミング電圧値をもたらすように前記所定関数を較正することと、をさらに含む不揮発性メモリ。
13. 請求項１２記載の不揮発性メモリにおいて、
    前記増大する振幅を有するプログラミング電圧は、一連の電圧パルスである不揮発性メモリ。
14. 請求項１２記載の不揮発性メモリにおいて、
    前記所定関数は、実質的に線形関数である不揮発性メモリ。
15. 請求項１２記載の不揮発性メモリにおいて、
    前記目標しきい値電圧レベルは、複数のチェックポイントしきい値電圧レベルのうちの１つから離れた所定電圧未満のところにある不揮発性メモリ。
16. 請求項１２記載の不揮発性メモリにおいて、
    前記しきい値電圧レベルの範囲の中で複数のチェックポイントしきい値電圧レベルを指定する不揮発性メモリ。
17. 請求項１２記載の不揮発性メモリにおいて、
    前記所定関数は、線形であって、複数のチェックポイントをもたらす推定された傾きにより定義される不揮発性メモリ。
18. 請求項１２記載の不揮発性メモリにおいて、
    前記所定関数は、実質的に線形であって、少なくとも２つのチェックポイントにより定義される方法。
19. 請求項１２記載の不揮発性メモリにおいて、
    前記不揮発性メモリは、１ビットより多いデータをそれぞれ記憶するメモリセルを有する不揮発性メモリ。
20. 請求項１２記載の不揮発性メモリにおいて、
    前記不揮発性メモリは、電荷蓄積素子にプログラムされた電荷の量としてデータをそれぞれ記憶するメモリセルを有する不揮発性メモリ。
21. 請求項２０記載の不揮発性メモリにおいて、
    前記電荷蓄積素子は、電界効果トランジスタのフローティングゲートである不揮発性メモリ。
22. 請求項２０記載の不揮発性メモリにおいて、
    前記電荷蓄積素子は、電界効果トランジスタの中の誘電体層である不揮発性メモリ。