JP2010521851A - 信号変換装置及び信号変換方法 - Google Patents

信号変換装置及び信号変換方法 Download PDF

Info

Publication number
JP2010521851A
JP2010521851A JP2009553151A JP2009553151A JP2010521851A JP 2010521851 A JP2010521851 A JP 2010521851A JP 2009553151 A JP2009553151 A JP 2009553151A JP 2009553151 A JP2009553151 A JP 2009553151A JP 2010521851 A JP2010521851 A JP 2010521851A
Authority
JP
Japan
Prior art keywords
signal
clk
clock signal
input
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009553151A
Other languages
English (en)
Other versions
JP4681074B2 (ja
Inventor
レナード ヘルベルト
クリーバーナグ ジョゼフ
ボアタール ファビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of JP2010521851A publication Critical patent/JP2010521851A/ja
Application granted granted Critical
Publication of JP4681074B2 publication Critical patent/JP4681074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/04Position modulation, i.e. PPM
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Transmitters (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

信号変換装置は、第1の入力信号(IN_P)を受信する第1の入力タップ(1)と、第1の出力信号(OUT_P)を供給する第1の出力端子(3)と、第1のクロック信号(CLK_1)に応じて第1の入力タップ(1)を第1のエネルギー蓄積デバイス(11)に結合し、且つ、第1の反転クロック信号(XCLK_1)に応じて第1のエネルギー蓄積デバイス(11)を第1の出力端子(3)に結合する第1の結合回路(10)と、を備える。更に、信号変換装置は、第2のクロック信号(CLK_2)に応じて第1の入力タップ(1)を第2のエネルギー蓄積デバイス(21)に結合し、且つ、第2の反転クロック信号(XCLK_2)に応じて第2のエネルギー蓄積デバイス(21)を第1の出力端子(3)に結合する第2の結合回路(20)を備える。
【選択図】図1A

Description

本発明は、信号変換装置、変調装置、及び信号変換方法に関する。
広く用いられている信号変換装置の形態は、ミキサである。無線周波数とベースバンド・レベルとの間で信号を変換するために、アップミキシング又はダウンミキシングが用いられている。入力信号の他に局所発振器信号もミキサに印加することができる。入力信号は多くの場合、ミキサ内で、理想的な正弦波局所発振器信号と乗算することによって処理される。
米国特許第7,043,222B2号には、アップミキサ及び正弦波コード化デジタル−アナログ・コンバータを用いた変調器が開示されている。
米国特許第7,043,222号
本発明の目的は、より高い柔軟性を実現する信号変換装置、変調装置、及び信号変換方法を供給することである。
この目的は、請求項1の特徴を備えた信号変換装置、請求項14の特徴を備えた変調器、及び請求項15に係る信号変換方法によって解決される。好適な態様は、それぞれ従属請求項に提示されている。
信号変換装置は、第1の入力タップと、第1の結合回路と、第2の結合回路と、第1の出力タップと、を備えている。第1の結合回路は第1のエネルギー蓄積デバイスを備えており、第2の結合回路は第2のエネルギー蓄積デバイスを備えている。
第1の入力信号は、第1の入力タップで受信される。第1の結合回路は、第1のクロック信号に応じて、第1の入力タップを第1のエネルギー蓄積デバイスに結合する。更に、第1の結合回路は、第1の反転クロック信号に応じて、第1のエネルギー蓄積デバイスを第1の出力端子に結合する。第1の反転クロック信号は、第1のクロック信号の反転信号である。上記に対応して、第2の結合回路は、第2のクロック信号に応じて、第1の入力タップを第2のエネルギー蓄積デバイスに結合する。更に、第2の結合回路は、第2の反転クロック信号に応じて、第2のエネルギー蓄積デバイスを第1の出力端子に結合する。第2の反転クロック信号は、第2のクロック信号の反転信号である。第1の出力信号は、第1の出力端子に供給される。
第1の入力タップを第1の出力端子に結合するために2個のエネルギー蓄積デバイスが用いられていることは、信号変換装置の利点である。したがって、第1の入力タップは第1の出力端子に、直接的には接続されない。第1のクロック信号及び第2のクロック信号を用いることで、第1の入力信号が標本化される時点において高い柔軟性が達成される。2個のエネルギー蓄積デバイスを設けることで、第1の出力信号は、単に標本化されただけの入力信号に比べて滑らかな信号になる。第1のクロック信号及び第2のクロック信号をデジタル信号として供給可能なことは、信号変換装置の更なる利点である。
一態様において、信号変換装置は、少なくとも1つの追加(further)結合回路を備えている。この少なくとも1つの追加結合回路は、少なくとも1つの追加エネルギー蓄積デバイスを備えている。更に、この少なくとも1つの追加結合回路は、少なくとも1つの追加クロック信号に応じて、第1の入力タップを上記少なくとも1つの追加エネルギー蓄積デバイスに結合する。更に、この少なくとも1つの追加結合回路は、少なくとも1つの追加反転クロック信号に応じて、上記少なくとも1つの追加エネルギー蓄積デバイスを第1の出力端子に結合する。上記少なくとも1つの追加反転クロック信号は、上記少なくとも1つの追加クロック信号の反転信号である。したがって、より一層高い柔軟性で、第1の出力信号を発生することができる。上記少なくとも1つの追加クロック信号は、デジタル信号であることが好ましい。
一態様において、第1のクロック信号及び第2のクロック信号は、共通のクロック信号により発生される。少なくとも1つの追加クロック信号も、この共通のクロック信号から得られることが好ましい。
一態様において、第1のエネルギー蓄積デバイスは第1のコンデンサを備え、第2のエネルギー蓄積デバイスも同様に、第2のコンデンサを備えている。更に進展させたものでは、少なくとも1つの追加結合回路は、少なくとも1つの追加コンデンサを備えている。第1の入力信号は、電圧信号であることが好ましい。エネルギー蓄積デバイスのコンデンサは、第1の入力信号を有利に標本化(sampling)する。標本化は、コンデンサを充放電することによって実施される。
好適な態様において、第1のコンデンサの容量値は、第2のコンデンサの容量値と異なる。更に進展させたものでは、少なくとも1つの追加コンデンサの容量値は、第1のコンデンサ及び第2のコンデンサの容量値と異なる。
更に進展させたものでは、第1の結合回路は、第1のスイッチ及び第2のスイッチを備えている。第1のスイッチは第1の入力タップを第1のコンデンサの第1の電極に結合し、第2のスイッチは第1のコンデンサの第1の電極を第1の出力端子に結合する。第2の結合回路も同様に、第3のスイッチ及び第4のスイッチを備えている。第3のスイッチは第1の入力タップを第2のコンデンサの第1の電極に結合し、第4のスイッチは第2のコンデンサの第1の電極を第1の出力端子に結合する。上記に対応して、少なくとも1つの追加結合回路は、追加スイッチ及び付加(additional)スイッチを備えていることが好ましい。追加スイッチは第1の入力タップを少なくとも1つの追加コンデンサの第1の電極に結合し、付加スイッチは少なくとも1つの追加コンデンサの第1の電極を第1の出力端子に結合する。
第1のクロック信号は、第1のスイッチの制御端子に供給される。第1の反転クロック信号は、第2のスイッチの制御端子に供給される。同様に、第2のクロック信号は、第3のスイッチの制御端子に印加され、第2の反転クロック信号は第4のスイッチの制御端子に印加される。上記に対応して、少なくとも1つの追加クロック信号が追加スイッチの制御端子に供給され、少なくとも1つの追加反転クロック信号が付加スイッチの制御端子に印加される。第1のスイッチ及び第2のスイッチは、ある時点で両方が閉じられることはないため、第1の入力タップと第1の出力タップが直接的に接続されることが、有利に回避される。加えて、第3のスイッチ及び第4のスイッチもまた、ある時点で両方が閉じられることはない。追加スイッチ及び付加スイッチも同様に、ある時点で両方が閉じられることはない。
更に進展させたものでは、信号変換装置は、第2の入力タップと、第2の出力端子とを備えている。第1の結合回路は、第1のクロック信号に応じて、第2の入力タップを第1のコンデンサの第2の電極に結合する。更に、第1の結合回路は、第1の反転クロック信号に応じて、第1のコンデンサの第2の電極を第2の出力端子に結合する。上記に対応して、第2の結合回路は、第2のクロック信号に応じて、第2の入力タップを第2のコンデンサの第2の電極に結合する。更に、第2の結合回路は、第2の反転クロック信号に応じて、第2のコンデンサの第2の電極を第2の出力端子に結合する。第2の入力信号は第2の入力タップで受信され、第2の出力信号は第2の出力端子に供給される。第2の入力信号は、第1の入力信号に対して相補的な信号、若しくは第1の入力信号に対する差動信号とすることができる。第2の出力信号は、第1の出力信号に対して相補的な信号、若しくは第1の出力信号に対する差動信号とすることができる。第1の入力信号及び第2の入力信号を対称的に信号変換することは、この態様を用いて有利に達成される。
上記信号変換装置を、対称信号の正弦波整形変換用に設計することができる。
更に他の態様では、少なくとも1つの追加結合回路は、上記に加えて、少なくとも1つの追加クロック信号に応じて、第2の入力タップを少なくとも1つの追加コンデンサの第2の電極に結合する。更に、少なくとも1つの追加結合回路は、少なくとも1つの追加反転クロック信号に応じて、少なくとも1つの追加コンデンサの第2の電極を第2の出力端子に結合する。
一態様において、信号変換装置は、出力エネルギー蓄積デバイスを備えている。この出力エネルギー蓄積デバイスは、第1の出力端子に結合される。出力エネルギー蓄積デバイスは、出力コンデンサを備えることができる。この出力コンデンサは、第1の出力端子に結合することができる。第1の出力信号及び第2の出力信号は、第1のコンデンサと出力コンデンサとの間の電荷移動及び第2のコンデンサと出力コンデンサとの間の電荷移動によって、有利に生成される。更に、2個の出力信号は、少なくとも1つの追加コンデンサと出力コンデンサとの間の電荷移動によって、有利に発生される。
更に進展させたものでは、信号変換装置は、第1の入力端子と、第2の入力端子と、交差結合器(cross-coupler)と、を備えている。この交差結合器は、交差結合器信号に応じて、第1の入力端子を第1の入力タップに結合する。更に、交差結合器は、反転交差結合器信号に応じて、第2の入力端子を第1の入力タップに結合する。反転交差結合器信号は、交差結合器信号の反転信号である。第1の信号は、第1の入力端子で受信される。第2の信号は、第2の入力端子で受信される。第1の信号又は第2の信号が、交差結合器によってある時点で、第1の入力信号として第1の入力タップに印加される。交差結合器は効果的に、第1の入力信号と第2の入力信号との間のある時点の電圧差を反転し、且つ別の時点でその電圧差を移送する。
更に進展させたものでは、交差結合器は、反転交差結合器信号に応じて、第1の入力端子を第2の入力タップに結合し、更に、交差結合器信号に応じて、第2の入力端子を第2の入力タップに結合する。したがって、第1の信号は、ある時点において第1の入力タップ又は第2の入力タップに供給され、第2の信号もその時点において、第2の入力タップ又は第1の入力タップに供給される。交差結合器信号はデジタル信号であり、反転交差結合器信号もデジタル信号である。したがって、交差結合器は、デジタルミキサとして実現される。第1の結合回路、第2の結合回路、及び/又は少なくとも1つの追加結合回路を用いた結果、第1の入力信号及び第2の入力信号は滑らかになり、2個のアナログ出力信号が得られる。正弦波整形器網(sine-shaper network)は、第1の結合回路、第2の結合回路、及び/又は少なくとも1つの追加結合回路を備えている。第1の信号が値1に等しく、第2の信号が値0に等しい場合、信号変換装置によって、正弦波の形を有する第1の出力信号を発生することができる。これは、交差結合器信号、第1のクロック信号、第2のクロック信号、及び少なくとも1つの追加クロック信号がデジタル信号であっても、達成可能である。デジタル信号は、値離散信号である。デジタル信号は、時間離散信号とすることができる。デジタル信号は、バイナリ信号であることが好ましい。
第1の結合回路、第2の結合回路、及び少なくとも1つの追加結合回路は、スイッチドキャパシタ回路(switched capacitor circuit)で構成される。
信号変換装置を、ダウンミキシングに用いてもよい。信号変換装置は、アップミキシングに用いられることが好ましい。
好適な態様において、信号変換装置は、出力コンデンサ、第1のコンデンサ、第2のコンデンサ、及び少なくとも1つの追加コンデンサが結合される半導体本体(semiconductor body)を用いて実現される。信号変換装置にコイルが含まれないことは、有利なことである。
別の態様において、半導体本体は更に、出力コンデンサ、第1のコンデンサ、第2のコンデンサ、及び少なくとも1つの追加コンデンサを備えている。別の態様を実現するために外部コンポーネントの必要性が認められないことは、有利なことである。
一態様によれば、信号を変換する方法は、第1の入力信号を受信することと、第1の入力信号を第1のエネルギー蓄積デバイス及び第2のエネルギー蓄積デバイスに供給することと、を含む。第1の入力信号は、第1のクロック信号に応じて第1のエネルギー蓄積デバイスに印加され、第2のクロック信号に応じて第2のエネルギー蓄積デバイスに印加される。本方法は、第1のエネルギー蓄積デバイスに蓄積されたエネルギー並びに第2のエネルギー蓄積デバイスに蓄積されたエネルギーに応じて変わる第1の出力信号を供給することを含む。第1の出力信号は、第1の反転クロック信号に応じて第1のエネルギー蓄積デバイスに蓄積されたエネルギーを用いるほか、第2の反転クロック信号に応じて第2のエネルギー蓄積デバイスに蓄積されたエネルギーを用いて発生される。
更に進展させたものでは、第1の信号及び第2の信号が受信される。第1の入力信号は、第1の信号及び交差結合器信号だけでなく、第2の信号及び反転交差結合器信号に応じて発生される。反転交差結合器信号は、交差結合器信号の反転信号である。
一態様において、第1の信号は、交差結合器信号が第1の論理値を有するときに、第1の入力信号として供給される。第2の信号は、反転交差結合器信号が第1の論理値を有するときに、第1の入力信号として供給される。反転交差結合器信号は、交差結合器信号が第2の論理値を有する場合に、第1の論理値を有する。第2の論理値は、第1の論理値に対して反転されている。
2個のエネルギー蓄積デバイスを用いて第1の入力信号の標本化を行っているが故に高い柔軟性が達成されることは、信号変換方法の利点である。滑らかな第1の出力信号は、第1のエネルギー蓄積デバイス及び第2のエネルギー蓄積デバイスに蓄積されたエネルギーを用いて発生される。
一態様において、第1のクロック信号及び第2のクロック信号はデジタル信号である。第1のクロック信号及び第2のクロック信号は、共通のクロック信号を用いて発生されることが好ましい。
例示的実施形態の図面に関する下記の記述は、本発明を更に図解し説明するものである。同一構造及び同一作用を有するデバイスにはそれぞれ、同じ参照番号が付されている。異なる図面の回路又はデバイスのある部分が同一機能を有する場合には、その部分の説明は、以下の図面毎に繰り返さないこともある。
提示の原理による信号変換装置の例示的実施形態を示す図である。 提示の原理による信号変換装置に対応する信号を示す図である。 提示の動作原理による信号変換装置を備えた変調器の例示的実施形態を示す図である。 提示の動作原理による信号変換装置で使用可能なスイッチの例示的実施形態を示す図である。 提示の動作原理による信号変換装置で使用可能なスイッチの例示的実施形態を示す図である。
図1Aは、提示の原理による信号変換装置の例示的実施形態を示す。信号変換装置は、第1及び第2の入力タップ1,2と、第1、第2及び第3の結合回路10,20,30と、第1及び第2の出力端子3,4と、を備えている。第1の結合回路10は、入力側において、第1及び第2の入力タップ1,2に接続される。第1の結合回路10は、出力側において、第1及び第2の出力端子3,4に接続される。上記に対応して、第2及び第3の結合回路20,30は、入力側において第1及び第2の入力タップ1,2に接続され、出力側において第1及び第2の出力端子3,4に接続される。
第1の結合回路10は、第1及び第2のスイッチ15,16と、第1のコンデンサ12を具備する第1のエネルギー蓄積デバイス11と、を備えている。第1のコンデンサ12の第1の電極は、第1のスイッチ15を介して第1の入力タップ1に接続され、第2のスイッチ16を介して出力端子3に接続される。上記に対応して、第2及び第3の結合回路20,30は、第2及び第3のエネルギー蓄積デバイス21,31を備えている。第2のエネルギー蓄積デバイス21は第2のコンデンサ22を具備し、第3のエネルギー蓄積デバイス31は第3のコンデンサ32を具備する。第2の結合回路20は、第3及び第4のスイッチ25,26を備えている。第2のコンデンサ22の第1の電極は、第3のスイッチ25を介して第1の入力タップ1に接続され、第4のスイッチ26を介して出力端子3に接続される。第3の結合回路30も同様に、第5及び第6のスイッチ35,36を備えている。第3のコンデンサ32の第1の電極は、第5のスイッチ35を介して第1の入力タップ1に接続され、第6のスイッチ36を介して出力端子3に接続される。
第1の結合回路10は更に、第7及び第8のスイッチ17,18を備えている。第1のコンデンサ12の第2の電極は、第7のスイッチ17を介して第2の入力タップ2に接続され、第8のスイッチ18を介して第2の出力端子4に接続される。上記に対応して、第2の結合回路20は、第9及び第10のスイッチ27,28を備えている。第9のスイッチ27は第2の入力タップ2を第2のコンデンサ22の第2の電極に結合し、第10のスイッチ28は第2のコンデンサ22の第2の電極を第2の出力端子4に結合する。上記に対応して、第3の結合回路30は、第11及び第12のスイッチ37,38を備えている。第11のスイッチ37は第2の入力タップ2を第3のコンデンサ32の第2の電極に結合し、第12のスイッチ38は第3のコンデンサ32の第2の電極を第2の出力端子4に結合する。
信号変換装置は更に、第1の出力端子3を第2の出力端子4に結合する出力エネルギー蓄積デバイス7を備えている。出力エネルギー蓄積デバイス7は、出力コンデンサ9を具備する。第1、第2及び第3の結合回路10,20,30は、正弦波整形器網50を構成する。正弦波整形器網50は、スイッチドキャパシタの技術を用いている。第1、第2及び第3のコンデンサ12,22,32は、2進加重コンデンサである。第3のコンデンサ32は第2のコンデンサ22の約2倍の容量値を有し、第2のコンデンサ22は第1のコンデンサ12の約2倍の容量値を有する。
信号変換装置は、第1及び第2の入力端子5,6と、交差結合器40と、を更に備えている。交差結合器40は、入力側において第1及び第2の入力端子5,6に接続され、出力側において第1及び第2の入力タップ1,2に接続される。交差結合器40は、第1の入力端子5を第1の入力タップ1に結合する第1の交差結合器スイッチ41を備えている。交差結合器40は更に、第2の入力端子6を第1の入力タップ1に結合する第2の交差結合器スイッチ42を備えている。交差結合器40の第3の交差結合器スイッチ43は、第1の入力端子5を第2の入力タップ2に結合する。同様に、交差結合器40の第4の交差結合器スイッチ44は、第2の入力端子6を第2の入力タップ2に結合する。
信号変換装置は更に、出力側が、第1〜第12のスイッチ15〜18,25〜28,35〜38の制御端子、及び第1〜第4の交差結合器スイッチ41〜44に接続されるタイミング回路75を備えている。タイミング回路75を上記スイッチの制御端子に接続する接続線は、理解し易くするために、図1Aには示していない。
第1の信号SPは第1の入力端子5に印加され、第2の信号SNは第2の入力端子6に印加される。交差結合器40は、出力側に、第1及び第2の入力タップ1,2にそれぞれ印加される第1の入力信号IN_P及び第2の出力信号IN_Nを発生する。第1、第2及び第3の結合回路10,20,30は、第1の出力端子3に印加される第1の出力信号OUT_Pを発生すると共に、第2の出力端子4に印加される第2の出力信号OUT_Nを発生する。
タイミング回路75は、共通クロック信号CLKを受信し、この共通クロック信号CLKを用いて交差結合器信号CLK_0及び交差結合器信号CLK_0の反転信号である反転交差結合器信号XCLK_0を発生する。交差結合器信号CLK_0は、第1及び第4の交差結合器スイッチ41,44の制御端子に供給される。上記に対応して、反転交差結合器信号XCLK_0は、第2及び第3の交差結合器スイッチ42,43の制御端子に供給される。
タイミング回路75は更に、共通クロック信号CLKを用いて第1のクロック信号CLK_1及び第1のクロック信号CLK_1の反転信号である第1の反転クロック信号XCLK_1を発生する。第1のクロック信号CLK_1は、第1及び第7のスイッチ15,17の制御端子に印加される。第1の反転クロック信号XCLK_1は、第2及び第8のスイッチ16,18の制御端子に印加される。上記に対応して、タイミング回路75は更に、第2のクロック信号CLK_2及び第2のクロック信号CLK_2の反転信号である第2の反転クロック信号XCLK_2を発生する。第2のクロック信号CLK_2は、第3及び第9のスイッチ25,27の制御端子に加えられる。上記に対応して、第2の反転クロック信号XCLK_2は、第4及び第10のスイッチ26,28の制御端子に加えられる。同様に、タイミング回路75は、第3のクロック信号CLK_3及び第3のクロック信号CLK_3の反転信号である第3の反転クロック信号XCLK_3を発生する。第3のクロック信号CLK_3は第5及び第11のスイッチ35,37の制御端子に供給され、第3の反転クロック信号CLK_3は第6及び第12のスイッチ36,38の制御端子に供給される。図1Bを用いて、各信号について更に詳細に説明する。
図1Bは、提示の原理による図1Aに示された信号変換装置の信号のタイミングスケジュールの例示的実施形態を示す。図1Bは、交差結合器信号CLK_0と、反転交差結合器信号XCLK_0と、第1、第2及び第3のクロック信号CLK_1,CLK_2,CLK_3と、電圧差VOUTと、を時間tとの関係で示す。電圧差VOUTは、第1の出力信号OUT_Pと第2の出力信号OUT_Nとの差である。交差結合器信号CLK_0、並びに第1、第2及び第3のクロック信号CLK_1,CLK_2,CLK_3は、デジタル信号である。交差結合器信号CLK_0は、サイクル時間Tで繰り返される。交差結合器信号CLK_0のデューティ・サイクルは50%である。
交差結合器信号CLK_0は、第1の時点t1と第2の時点t2との間、第3の時点t3と第4時の点t4との間、更には第5の時点t5以降も、3Vのアナログ値に対応するデジタル値1を有する。交差結合器信号CLK_0は、第2の時点t2と第3の時点t3との間、更には第4の時点t4と第5の時点t5との間も、0Vのアナログ値に対応する論理値0を有する。サイクルの前半Aは第2の点t2と第3の点t3との間にあり、サイクルの後半Bは第3の時点t3と第4の時点t4との間にある。交差結合器信号CLK_0及び反転交差結合器信号XCLK_0は、互いに重ならない2個の信号である。したがって、第1の信号SPは、サイクルの後半Bの間に第1の入力タップ1に供給され、前半Aの間に第2の入力タップ2に供給される。第2の信号SNは、前半Aの間に第1の入力タップ1に供給され、後半Bの間に第2の入力タップ2に供給される。結果的に、第2の信号SNは、第1の信号SPが第1の入力タップ1に印加されていないときにのみ第1の入力タップ1に印加され、第1の信号SPが第2の入力タップ2に印加されていないときにのみ第2の入力タップ2に印加される。
第1のクロック信号CLK_1は、前半Aに7個のパルスを含み、後半Bにも、前半Aの7個のパルスと等しい時間フローを有する7個のパルスを含む。これは、前半Aの間に現れる第1のクロック信号CLK_1の7個のパルスが、T/2に等しいサイクル時間で繰り返されることを意味する。第1のクロック信号CLK_1のパルスのときに第1及び第7のスイッチ15,17は導通(オン)し、そのため第1及び第2の入力信号IN_P,IN_Nはそれぞれ、第1のコンデンサ12の第1及び第2の電極に印加される。これら7個のパルスのときは、第1のコンデンサ12は出力コンデンサ9に接続されない。7個のパルスそれぞれの後で、第1のコンデンサ12は、第2及び第8のスイッチ16,18を介して出力コンデンサ9に直接接続される。第1及び第2の出力信号OUT_P,OUT_Nは、第1のコンデンサ12の電圧と、第2及び第8のスイッチ16,18が導通(オン)する各時点と、これら時点前の出力コンデンサ9の電圧とに依存する。
第2のクロック信号CLK_2は、前半Aに6個のパルスを含み、後半Bにも、前半Aの6個のパルスと同じ時間フローを有する6個のパルスを含む。6個のパルスの間に、第1及び第2の入力信号IN_P,IN_Nは、第2のコンデンサ22の第1及び第2の電極に供給される。6個のパルスそれぞれの後で、第2のコンデンサ22は、出力コンデンサ9に直接接続される。したがって、第1及び第2の出力信号OUT_P,OUT_Nはこの場合も、第2のコンデンサ22によって蓄積された電圧と、第2のクロック信号CLK_2の6個のパルスの点とに依存する。
第3のクロック信号CLK_3も、前半Aに6個のパルスを含み、後半Bにも、前半Aの6個のパルスと同じ時間フローを有する6個のパルスを含む。どの時間に第1及び第2の入力信号IN_P,IN_Nが第3のコンデンサ32に印加され、どの時間に第3のコンデンサ32が出力コンデンサ9に直接接続されるかは、第3のクロック信号CLK_3のパルスによって制御される。
第1、第2及び第3のクロック信号CLK_1,CLK_2,CLK_3のパルスは、ほぼ同一の持続時間TPを有する。前半Aは、12個の等しい時間ユニットに分割することができる。第1のクロック信号CLK_0は、第1、第2、第4、第5、第7、第9及び第11の時間ユニットの間のパルスを備える。第2のクロック信号CLK_2は、第3、第4、第5、第8、第9及び第10の時間ユニットの間のパルスを備える。第3のクロック信号CLK_3は、第6〜第11の時間ユニットの間のパルスを備える。前半Aにおいて、第1のクロック信号CLK_1のパルスのうちの3個のパルス及び第2のクロック信号CLK_2のパルスのうちの3個のパルスは、同一である。更に、前半Aにおいて、第2のクロック信号CLK_2の3個のパルスは、第3のクロック信号CLK_3の3個のパルスと同一である。この結果、第1、第2及び/又は第3のコンデンサ12,22,32は、出力コンデンサ9に並列接続されることになる。この並列接続を用いれば、大量のエネルギーを出力コンデンサ9に供給することができる。
第1の信号SPが1Vの値を有し、第2の信号SNが0Vの値を有する場合、電圧差UOUTはアナログ信号であり、図1Bに示される正弦波の形を有する。正弦波のサイクル時間は、サイクル時間Tである。電圧差VOUTは、時間フローに見られるように、小さな段差をいくつか含むだけである。
交差結合器40は、第1及び第2の信号SP,SNと、交差結合器信号CLK_0及び反転交差結合器信号XCLK_0の形態をなす矩形発振器信号とのアップミキシングを行う。第1及び第2の出力信号OUT_P,OUT_Nの正弦波への波形整形は、第1及び第2の入力タップ1,2から出力コンデンサ9への電荷移動を制御することによって達成される。
したがって、正弦波クロック信号によって第1及び第2の信号SP,SNを乗算することは、デジタル共通クロック信号CLKを用いる図1Aの信号変換装置で、有利に置き換えることができる。信号変換装置は、純粋なデジタル・クロック信号を用いてアップミキシングを実施する。信号変換装置は、電力消費値が低い。
あるいは、信号変換装置は更に、少なくとも1つの追加結合回路を備えている。
一実施形態において、第1の出力端子3と第2の出力端子4との間で電圧差VOUTを測定することができる。他方の信号を、基準電位端子8を基準にして供給することができる。
図示しない別の実施形態において、4個の交差結合器スイッチ41〜44が、第1、第2及び第3の結合回路10,20,30の12個のスイッチ15〜18,25〜28,35〜38と組み合わされている。このように組み合わせると、第1の入力端子5を第1のコンデンサ12の第1の電極に接続するスイッチが1個しかないため、全体の抵抗が下がる。
図2は、提示の原理による信号変換装置100と、追加の信号変換装置101と、を備えた変調器の例示的実施形態を示す。図1Aの信号変換装置を、信号変換装置100及び追加の信号変換装置101として配置することができる。変調装置は更に、加算段102を備えている。加算段102の第1の入力103は、信号変換装置100の第1の出力端子3に接続される。加算段102の第2の入力104は、追加の信号変換装置101の第1の出力端子3’に接続される。上記に対応して、加算段102の第3及び第4の入力105,106は、信号変換装置100の第2の出力端子4及び追加の信号変換装置101の第2の出力端子4’に接続される。加算段102は、第1及び第2の加算出力107,108を備えている。
変調装置は更に、第1及び第2の加算出力107,108を第1及び第2の変調器出力端子111,112に結合する受動回路網110を備えている。受動回路網110は、第1の加算出力107を第1の変調器出力端子111に結合する第1の抵抗113を備えている。受動回路網110は更に、上記に対応して第2の加算出力108を第2の変調器出力端子112に結合する第2の抵抗114を備えている。受動回路網110は更に、第1の変調器出力端子111を基準電位端子8に、第2の変調器出力端子112を基準電位端子8に、それぞれ結合する第1及び第2の回路網コンデンサ115,116を備えている。受動回路網110は更に、第1の変調器出力端子111と第2の変調器出力端子112の間に配置された第3の回路網コンデンサ117を備えている。受動回路網110はフィルタとして機能する。受動回路網110は、ローパス・フィルタ特性を有する。
第1及び第2の信号SP,SNは、信号変換装置100の第1及び第2の入力端子5,6に供給される。これら2個の信号は、同相信号である。2個の同相信号SP,SNに対応する直交信号SP’,SN’は、追加の信号変換装置101の第1及び第2の入力端子5’,6’に印加される。したがって、信号変換装置100が同相信号SP,SNの変調を扱い、他方、追加の信号変換装置101が直交信号SP’,SN’の変調用と見込まれる。追加の信号変換装置101用の交差結合器信号CLK_0’並びに第1、第2及び第3のクロック信号CLK_1’,CLK_2’,CLK_3’は、信号変換装置100に印加される交差結合器信号CLK_0並びに第1、第2及び第3のクロック信号CLK_1,CLK_2,CLK_3に対して位相が90度遅延して供給される。2個の信号変換装置100,101の出力信号OUT_P,OUT_N,OUT_P’,OUT_N’は、加算段102に供給される。第1の加算出力信号OUT1_P及び第2の加算出力信号OUT1_Nは、2個の信号変換装置100,101の出力信号OUT_P,OUT_N,OUT_P’,OUT_N’を用いて、加算段102によって発生される。第1及び第2の加算出力信号OUT1_P,OUT1_Nは受動回路網110によってフィルタされ、その結果、第1の変調信号OUTM_Pが第1の変調器出力端子111に供給され、第2の変調器出力信号OUTM_Nが第2の変調器出力端子112に供給される。
変調器を、四位相偏移変調(quadrature phase-shift keying)の再変調段に用いてもよい。例示的実施形態において、最大帯域が2.5KHzである同相信号SP,SN及び直交信号SP’,SN’が信号変換装置100及び追加の信号変換装置101に供給される。第1及び第2の出力変調器信号OUTM_P,OUTM_Nは、搬送周波数19.2KHzの四位相偏移変調信号として供給される。
更なるデジタル信号処理用のために変調器の信号がコンパレータに与えられる場合、零交差の時点が重要になる可能性がある。デジタル信号の誤差は、時間不確実性の形で起こり得る。提示の原理による信号変換装置及び変調器では、正弦波に波形整形された出力変調器信号OUTM_P,OUTM_Nによって時間不確実性を明らかに低減でき、これが利点となる。
一実施形態において、出力コンデンサ9,9’の値C3及びC3’は、単位コンデンサの値の6倍である。第1及び第2の回路網コンデンサ115,116の値C4及びC5は、単位コンデンサの値の2倍である。第3の回路網コンデンサ117の値C6は、単位コンデンサの値の4倍である。
図示しない一実施形態において、2個の変調器出力信号ZOUTM_P,OUTM_Nは更に、増幅段及び無線通信用アンテナに印加することができる。
図3Aは、図1A及び図2に示される信号変換装置の第1〜第4の交差結合器スイッチ41〜44又は第1、第2及び第3の結合回路10,20,30の第1〜第12のスイッチとして配置可能なスイッチの例示的実施形態を示す。このスイッチは、トランジスタ60を備える。トランジスタ60は、電界効果トランジスタとして実現される。トランジスタ60は、nチャネル金属酸化膜半導体電界効果トランジスタとして設計されることが好ましい。トランジスタ60は、スイッチの制御端子に接続され、対応のクロック信号の供給を受ける制御端子を備えている。
あるいは、トランジスタ60は、pチャネル金属酸化膜半導体電界効果トランジスタとして実現される。
図3Bは、スイッチの別の実施形態を示す。このスイッチは図3Aに示されるスイッチの別の実施形態であり、図1A及び図2に示される信号変換装置に配置することが可能である。このスイッチは、伝送ゲート63として設計されている。伝送ゲート63は、トランジスタ60と、追加トランジスタ61と、インバータ62と、を備えている。トランジスタ60及び追加トランジスタ61の被制御部は、並列に接続されている。スイッチの制御端子は、トランジスタ60の制御端子に直接接続され、追加トランジスタ61の制御端子にインバータ62を介して接続される。
スイッチのオン抵抗値の低下を達成できることは、伝送ゲート63の利点である。スイッチのオン抵抗値は、2個のトランジスタ60,61の被制御部の2個の端子に印加される電圧とは無関係である。
1、1’ 第1の入力タップ
2、2’ 第2の入力タップ
3、3’ 第1の出力端子
4、4’ 第2の出力端子
5、5’ 第1の入力端子
6、6’ 第2の入力端子
7 出力エネルギー蓄積デバイス
8 基準電位端子
9、9’ 出力コンデンサ
10 第1の結合回路
11 第1のエネルギー蓄積デバイス
12 第1のコンデンサ
15 第1のスイッチ
16 第2のスイッチ
17 第7のスイッチ
18 第8のスイッチ
20 第2の結合回路
21 第2のエネルギー蓄積デバイス
22 第2のコンデンサ
25 第3のスイッチ
26 第4のスイッチ
27 第9のスイッチ
28 第10のスイッチ
30 第3の結合回路
31 第3のエネルギー蓄積デバイス
32 第3のコンデンサ
35 第5のスイッチ
36 第6のスイッチ
37 第11のスイッチ
38 第12のスイッチ
40、40’ 交差結合器
41 第1の交差結合器スイッチ
42 第2の交差結合器スイッチ
43 第3の交差結合器スイッチ
44 第4の交差結合器スイッチ
50、50’ 正弦波整形器網
60 トランジスタ
61 追加のトランジスタ
62 インバータ
63 伝送ゲート
75、75’ タイミング回路
100 信号変換装置
101 追加の信号変換装置
102 加算段
103 第1の加算入力
104 第2の加算入力
105 第3の加算入力
106 第4の加算入力
107 第1の加算出力
108 第2の加算出力
110 受動回路網
111 第1の変調器出力端子
112 第2の変調器出力端子
113 第1の抵抗
114 第2の抵抗
115 第1の回路網コンデンサ
116 第2の回路網コンデンサ
117 第3の回路網コンデンサ
CLK_0、CLK_0’ 交差結合器信号
CLK_1、CLK_1’ 第1のクロック信号
CLK_2、CLK_2’ 第2のクロック信号
CLK_3、CLK_3’ 第3のクロック信号
IN_P、IN_P’ 第1の入力信号
IN_N、IN_N’ 第2の入力信号
OUTM_N 第2の出力変調器信号
OUTM_P 第1の出力変調器信号
OUT_N、OUT_N’ 第2の出力信号
OUT_P、OUT_P’ 第1の出力信号
OUT1_N 第2の加算出力信号
OUT1_P 第1の加算出力信号
SN、SN’ 第2の信号
SP、SP’ 第1の信号
t1 第1の時点
t2 第2の時点
t3 第3の時点
t4 第4の時点
t5 第5の時点
VOUT 電圧差
XCLK_0、XCLK_0’ 反転交差結合器信号
XCLK_1 第1の反転クロック信号
XCLK_2 第2の反転クロック信号
XCLK_3 第3の反転クロック信号

Claims (15)

  1. 交差結合器信号(CLK_0)に応じて第1の入力タップ(1)に供給される第1の信号(SP)を受信する第1の入力端子(5)と、前記交差結合器信号(CLK_0)の反転信号である反転交差結合器信号(XCLK_0)に応じて前記第1の入力タップ(1)に供給される第2の信号(SN)を受信する第2の入力端子(6)とに結合する交差結合器(40)と、
    第1の入力信号(IN_P)を受信する前記第1の入力タップ(1)と、
    第1の出力信号(OUT_P)を供給する第1の出力端子(3)と、
    第1のクロック信号(CLK_1)に応じて前記第1の入力タップ(1)を第1のエネルギー蓄積デバイス(11)に結合し、且つ、前記第1のクロック信号(CLK_1)の反転信号である第1の反転クロック信号(XCLK_1)に応じて前記第1のエネルギー蓄積デバイス(11)を前記第1の出力端子(3)に結合する第1の結合回路(10)と、
    第2のクロック信号(CLK_2)に応じて前記第1の入力タップ(1)を第2のエネルギー蓄積デバイス(21)に結合し、且つ、前記第2のクロック信号(CLK_2)の反転信号である第2の反転クロック信号(XCLK_2)に応じて前記第2のエネルギー蓄積デバイス(21)を前記第1の出力端子(3)に結合する第2の結合回路(20)と、を備えたことを特徴とする信号変換装置。
  2. 少なくとも1つの追加クロック信号(CLK_3)に応じて前記第1の入力タップ(1)を少なくとも1つの追加エネルギー蓄積デバイス(31)に結合し、且つ、前記少なくとも1つの追加クロック信号(CLK_3)の反転信号である少なくとも1つの追加反転クロック信号(XCLK_3)に応じて前記少なくとも1つの追加エネルギー蓄積デバイス(31)を前記第1の出力端子(3)に結合する少なくとも1つの追加結合回路(30)を備えたことを特徴とする請求項1に記載の信号変換装置。
  3. 共通クロック信号(CLK)に応じて前記第1及び第2のクロック信号(CLK_1,CLK_2)が供給されることを特徴とする請求項1又は請求項2記載の信号変換装置。
  4. 前記第1及び第2のクロック信号(CLK_1,CLK_2)がデジタル信号であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の信号変換装置。
  5. 前記第1のエネルギー蓄積デバイス(11)が第1のコンデンサ(12)を備え、
    前記第2のエネルギー蓄積デバイス(21)が第2のコンデンサ(22)を備えたことを特徴とする請求項1乃至請求項4のいずれか1項に記載の信号変換装置。
  6. 前記第1の結合回路(10)は、前記第1の入力タップ(1)を前記第1のコンデンサ(12)の第1の電極(13)に結合する第1のスイッチ(15)と、前記第1のコンデンサ(12)の前記第1の電極(13)を前記第1の出力端子(3)に結合する第2のスイッチ(16)と、を備え、
    前記第2の結合回路(20)は、前記第1の入力タップ(1)を前記第2のコンデンサ(22)の第1の電極(23)に結合する第3のスイッチ(25)と、前記第2のコンデンサ(22)の前記第1の電極(23)を前記第1の出力端子(3)に結合する第4のスイッチ(26)と、を備えたことを特徴とする請求項5記載の信号変換装置。
  7. 第2の入力信号(IN_N)を受信する第2の入力タップ(2)と、
    第2の出力信号(OUT_N)を供給する第2の出力端子(4)と、を備え、
    前記第1の結合回路(10)は、前記第1のクロック信号(CLK_1)に応じて前記第2の入力タップ(2)を前記第1のコンデンサ(12)の第2の電極(14)に結合し、且つ、前記第1の反転クロック信号(XCLK_1)に応じて前記第1のコンデンサ(12)の前記第2の電極(14)を前記第2の出力端子(4)に結合し、
    前記第2の結合回路(20)は、前記第2のクロック信号(CLK_2)に応じて前記第2の入力タップ(2)を前記第2のコンデンサ(22)の第2の電極(24)に結合し、且つ、前記第2の反転クロック信号(XCLK_2)に応じて前記第2のコンデンサ(22)の前記第2の電極(24)を前記第2の出力端子(4)に結合することを特徴とする請求項6記載の信号変換装置。
  8. 前記第1の出力端子(3)に結合される出力エネルギー蓄積デバイス(7)を備えたことを特徴とする請求項1乃至請求項7のいずれか1項に記載の信号変換装置。
  9. 前記出力エネルギー蓄積デバイス(7)が、前記第1の出力端子(3)と前記第2の出力端子(4)との間に配置された出力コンデンサ(9)を備えたことを特徴とする請求項7及び請求項8記載の信号変換装置。
  10. 前記交差結合器(40)は、前記反転交差結合器信号(CLK_0)に応じて前記第1の入力端子(5)を第2の入力タップ(2)に結合し、且つ、前記交差結合器信号(CLK_0)に応じて前記第2の入力端子(6)を前記第2の入力タップ(2)に結合することを特徴とする請求項1乃至請求項9のいずれか1項に記載の信号変換装置。
  11. 前記第1、第2、第3及び第4のスイッチ(15,16,25,26)がそれぞれトランジスタ(70)を備えたことを特徴とする請求項6乃至請求項10の請求項6に関わる場合のいずれか1項に記載の信号変換装置。
  12. 前記第1、第2、第3及び第4のスイッチ(15,16,25,26)がそれぞれ伝送ゲート(63)を備えたことを特徴とする請求項6乃至11の請求項6に関わる場合のいずれか1項に記載の信号変換装置。
  13. 前記第1の結合回路(10)に結合され、前記第1のクロック信号(CLK_1)及び前記第1の反転クロック信号(XCLK_1)を供給し、且つ、前記第2の結合回路(20)に結合されて前記第2のクロック信号(CLK_2)及び前記第2の反転クロック信号(XCLK_2)を供給するタイミング回路(75)を備えたことを特徴とする請求項1乃至請求項12のいずれか1項に記載の信号変換装置。
  14. 請求項1乃至請求項13のいずれか1項に記載の信号変換装置(100)と、
    請求項1乃至請求項13のいずれか1項に記載の追加の信号変換装置(101)と、
    前記信号変換装置(100)の前記第1の出力端子(3)に結合された第1の加算入力端子(103)と、前記追加の信号変換装置(101)の前記第1の出力端子(3’)に結合された第2の加算入力端子(104)とを有する加算段(102)と、を備えたことを特徴とする変調装置。
  15. 第1の信号(SP)及び第2の信号(SN)を受信し、
    前記第1の信号(SP)、交差結合器信号(CLK_0)、前記第2の信号(SN)及び前記交差結合器信号(CLK_0)の反転信号である反転交差結合器信号(XCLK_0)に応じて発生される第1の入力信号(IN_P)を受信し、
    第1のクロック信号(CLK_1)に応じて前記第1の入力信号(IN_P)を第1のエネルギー蓄積デバイス(11)に供給すると共に、第2のクロック信号(CLK_2)に応じて第2のエネルギー蓄積デバイス(21)に供給し、
    前記第1のエネルギー蓄積デバイス(11)に蓄積されたエネルギー及び前記第1のクロック信号(CLK_1)の反転信号である第1の反転クロック信号(XCLK_1)、並びに、前記第2のエネルギー蓄積デバイス(21)に蓄積されたエネルギー及び前記第2のクロック信号(CLK_2)の反転信号である第2の反転クロック信号(XCLK_2)に応じて、第1の出力信号(OUT_P)を供給することを特徴とする信号変換方法。
JP2009553151A 2007-03-16 2008-03-13 信号変換装置及び信号変換方法 Expired - Fee Related JP4681074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07005488A EP1971028B1 (en) 2007-03-16 2007-03-16 Signal transformation arrangement and method for signal transformation
PCT/EP2008/053029 WO2008113743A2 (en) 2007-03-16 2008-03-13 Signal transformation arrangement and method for signal transformation

Publications (2)

Publication Number Publication Date
JP2010521851A true JP2010521851A (ja) 2010-06-24
JP4681074B2 JP4681074B2 (ja) 2011-05-11

Family

ID=38508877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553151A Expired - Fee Related JP4681074B2 (ja) 2007-03-16 2008-03-13 信号変換装置及び信号変換方法

Country Status (6)

Country Link
US (1) US8067974B2 (ja)
EP (1) EP1971028B1 (ja)
JP (1) JP4681074B2 (ja)
AT (1) ATE496424T1 (ja)
DE (1) DE602007012049D1 (ja)
WO (1) WO2008113743A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001598A (en) * 1975-12-29 1977-01-04 Megapulse Incorporated Sequential power supply and method for rf pulse generation
JPH09298568A (ja) * 1996-04-26 1997-11-18 Matsushita Electric Ind Co Ltd 変調装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689752A (en) * 1970-04-13 1972-09-05 Tektronix Inc Four-quadrant multiplier circuit
US3889263A (en) 1973-11-15 1975-06-10 Megapulse Inc Radio-frequency pulse generation system and method
US4151528A (en) 1977-04-07 1979-04-24 Megapulse, Incorporated Method of and apparatus for unambiguous radio navigation
CA2157690A1 (en) * 1995-09-07 1997-03-08 Bosco Leung Lower power passive sigma-delta converter
US5703589A (en) * 1996-03-08 1997-12-30 Burr-Brown Corporation Switched capacitor input sampling circuit and method for delta sigma modulator
DE69729767T2 (de) * 1996-04-26 2005-07-14 Hamamatsu Photonics K.K., Hamamatsu Festkörperbildaufnahmegerät
US5821891A (en) * 1996-12-26 1998-10-13 Nokia Mobile Phones, Ltd. Second order demodulator for sigma-delta digital to analog converter
TW391086B (en) * 1998-11-05 2000-05-21 Nat Science Council Double-sampling and virtual three-way band-pass integral triangle modulator
DE69910591T2 (de) * 1999-11-19 2004-06-24 Ami Semiconductor Belgium Bvba Wandlerschnittstellenanordnung mit einem Sigma-Delta-Modulator mit Nullpunktabgleich und Verstärkungseinstellung
US7043222B2 (en) 2003-09-02 2006-05-09 Standard Microsystems Corporation FSK modulator using IQ up-mixers and sinewave coded DACs
US7315200B2 (en) * 2004-03-31 2008-01-01 Silicon Labs Cp, Inc. Gain control for delta sigma analog-to-digital converter
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
JP4589275B2 (ja) * 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型da変換装置
TWI357206B (en) * 2007-04-24 2012-01-21 Realtek Semiconductor Corp Mixer circuit
JP2010283745A (ja) * 2009-06-08 2010-12-16 Toshiba Corp アナログデジタル変換回路及び光結合型絶縁回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001598A (en) * 1975-12-29 1977-01-04 Megapulse Incorporated Sequential power supply and method for rf pulse generation
JPH09298568A (ja) * 1996-04-26 1997-11-18 Matsushita Electric Ind Co Ltd 変調装置

Also Published As

Publication number Publication date
ATE496424T1 (de) 2011-02-15
US8067974B2 (en) 2011-11-29
WO2008113743A3 (en) 2009-01-29
US20100214003A1 (en) 2010-08-26
DE602007012049D1 (de) 2011-03-03
JP4681074B2 (ja) 2011-05-11
EP1971028A1 (en) 2008-09-17
WO2008113743A2 (en) 2008-09-25
EP1971028B1 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
US7796971B2 (en) Mixer/DAC chip and method
JP2004538703A (ja) アナログfirフィルタ
CN106330117A (zh) D类音频放大器和声音再现组件
US20170141675A1 (en) Enabling very large and very small duty cycles in switching converters
CN109495078A (zh) 一种基准电压生成电路及开关电源
CN113094022B (zh) 一种模拟乘法器
JP6446192B2 (ja) 送信装置及び送信方法
US9575729B1 (en) Digital architecture for delta-sigma RMS-to-DC converter
CN101483408B (zh) 无源混频器
JP4681074B2 (ja) 信号変換装置及び信号変換方法
JP6521536B2 (ja) ミキサおよび入力信号から出力信号を生成する方法
JP6282000B6 (ja) 電力増幅装置
US9634609B2 (en) Switching circuit
GB2456889A (en) A PWM modulator for a Cartesian transmitter
CN113037337B (zh) 近场通信传送电路、相关芯片及电子装置
JPWO2016208410A6 (ja) 電力増幅装置
JP2003032047A (ja) 周波数逓倍装置
CN106026951B (zh) 用于电子电路中抗混叠的设备和方法
KR101230862B1 (ko) 단일 전원으로 구동되는 멀티레벨 인버터 장치
CN116346091A (zh) 一种用于射频美容仪的射频输出电路及电子设备
CN201360239Y (zh) 混频装置
JP2018137805A (ja) 送信装置及び送信方法
JP3150537B2 (ja) D/a変換装置
KR100344223B1 (ko) 마이너스 전압 발생회로
TWM656550U (zh) 電能轉換晶片

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Ref document number: 4681074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees