JP2010517321A - ウェハボンディングによる電子回路及び光学回路集積 - Google Patents
ウェハボンディングによる電子回路及び光学回路集積 Download PDFInfo
- Publication number
- JP2010517321A JP2010517321A JP2009548299A JP2009548299A JP2010517321A JP 2010517321 A JP2010517321 A JP 2010517321A JP 2009548299 A JP2009548299 A JP 2009548299A JP 2009548299 A JP2009548299 A JP 2009548299A JP 2010517321 A JP2010517321 A JP 2010517321A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- optical
- circuit wafer
- bonding
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ウェハボンディングによる電子回路及び光学回路集積を提供する。
【解決手段】本発明に係る装置は、光学回路ウェハ（１０２）と、集積回路ウェハ（１０４）とを備え、前記光学回路ウェハおよび前記集積回路ウェハは、ウェハボンディング工程によって共に接合される。また、前記ウェハボンディング工程は、共晶接合、圧着、融着、陽極接合、プラズマ接合および接着から成る群から選択される。また、前記集積回路ウェハの側面（１２６）は、前記光学回路ウェハを越えて突出し、電気的結合を収容するように構成されるボンドパッド（１１６）を備える。
【選択図】図１Ｂ
【解決手段】本発明に係る装置は、光学回路ウェハ（１０２）と、集積回路ウェハ（１０４）とを備え、前記光学回路ウェハおよび前記集積回路ウェハは、ウェハボンディング工程によって共に接合される。また、前記ウェハボンディング工程は、共晶接合、圧着、融着、陽極接合、プラズマ接合および接着から成る群から選択される。また、前記集積回路ウェハの側面（１２６）は、前記光学回路ウェハを越えて突出し、電気的結合を収容するように構成されるボンドパッド（１１６）を備える。
【選択図】図１Ｂ
Description
本発明の実施の形態は、ウェハボンディングによる電子回路及び光学回路集積に関する。
［関連出願の相互参照］
本特許出願は、２００７年１月３１日に出願された、Peter G. Hartwell他による「Chip Cooling Channels Formed In Wafer Bonding Gap」と題する同時係属の米国特許出願第１１／７０１，３１７号（代理人整理番号２００６０２７５３）に関連し、その米国特許出願は参照により本明細書に援用される。
本特許出願は、２００７年１月３１日に出願された、Peter G. Hartwell他による「Chip Cooling Channels Formed In Wafer Bonding Gap」と題する同時係属の米国特許出願第１１／７０１，３１７号（代理人整理番号２００６０２７５３）に関連し、その米国特許出願は参照により本明細書に援用される。
電子回路に光学回路を追加することが望ましい場合がある。
たとえば、電子回路に追加される光学回路を、多くの相互接続層の代わりに用いて帯域幅を改善することができ、多重化及び反復によって複雑になるのを緩和することができると共に、チップ上の消費電力を大幅に低減することができる。
しかしながら、電子回路に光学回路を追加することには、いくつか不都合な点がある。
たとえば、電子回路に追加される光学回路を、多くの相互接続層の代わりに用いて帯域幅を改善することができ、多重化及び反復によって複雑になるのを緩和することができると共に、チップ上の消費電力を大幅に低減することができる。
しかしながら、電子回路に光学回路を追加することには、いくつか不都合な点がある。
たとえば、電子回路素子は標準的なシリコン処理に向かう傾向があり、一方、光学回路素子は、化合物半導体となる傾向がある。
標準的なシリコン処理及び化合物半導体処理は一般的に、共に統合するのが難しいことを指摘しておく。
したがって、光学回路を電子回路に集積するためには、通常、電子回路において標準的でない処理が用いられる。
しかしながら、標準的でない処理は、電子回路のコストを著しく高める可能性がある。
さらに、今後の業界における全般的な処理技法の進歩を反映するように光学回路処理又は電子回路処理のいずれかが変更される場合には、その統合された工程は、部品の再認定のための時間及びコストを伴う可能性がある。
標準的なシリコン処理及び化合物半導体処理は一般的に、共に統合するのが難しいことを指摘しておく。
したがって、光学回路を電子回路に集積するためには、通常、電子回路において標準的でない処理が用いられる。
しかしながら、標準的でない処理は、電子回路のコストを著しく高める可能性がある。
さらに、今後の業界における全般的な処理技法の進歩を反映するように光学回路処理又は電子回路処理のいずれかが変更される場合には、その統合された工程は、部品の再認定のための時間及びコストを伴う可能性がある。
それゆえ、上記の問題のうちの１つ又は複数に対処することが望ましい。
本発明は、ウェハボンディングによる電子回路及び光学回路集積を提供する。
ここで、本発明による種々の実施形態を詳細に参照する。当該実施形態のいくつかの例が添付の図面において例示される。
本発明を種々の実施形態との関連で説明するが、これらの種々の実施形態が本発明を限定することを意図していないことは理解されよう。
逆に、本発明は、特許請求の範囲に従って解釈されるような本発明の範囲内に含まれる場合がある代替形態、変更形態及び等価形態を包含することを意図している。
さらに、本発明による種々の実施形態の以下の詳細な説明において、本発明の完全な理解を提供するために、数多くの具体的な細部が説明される。
しかしながら、本発明をこれらの具体的な細部を用いることなく実施してもよいことは当業者には明らかであろう。
他の事例では、本発明の態様を不必要に不明瞭にしないように、既知の方法、手順、部品及び回路は詳細には説明されていない。
本発明を種々の実施形態との関連で説明するが、これらの種々の実施形態が本発明を限定することを意図していないことは理解されよう。
逆に、本発明は、特許請求の範囲に従って解釈されるような本発明の範囲内に含まれる場合がある代替形態、変更形態及び等価形態を包含することを意図している。
さらに、本発明による種々の実施形態の以下の詳細な説明において、本発明の完全な理解を提供するために、数多くの具体的な細部が説明される。
しかしながら、本発明をこれらの具体的な細部を用いることなく実施してもよいことは当業者には明らかであろう。
他の事例では、本発明の態様を不必要に不明瞭にしないように、既知の方法、手順、部品及び回路は詳細には説明されていない。
図１Ａは、本発明の種々の実施形態による、ウェハボンディング工程前の２つのウェハの側断面図である。
具体的には、図１Ａは、ウェハボンディング工程前の１つの例示的なキャップウェハ１０２と、１つの例示的な集積回路（ＩＣ）ウェハ１０４とを示す。ウェハボンディング工程に備えて、キャップウェハ１０２及び集積回路ウェハ１０４の各ウェハ上に、１つ又は複数のボンディング材料１１４を堆積又は実装することができることを指摘しておく。
さらに、ウェハボンディング工程に備えて、集積回路ウェハ１０４上に１つ又は複数の誘電体間隙設定材料１１２を堆積又は実装することができる。
具体的には、ウェハボンディング工程中において、１つ又は複数の誘電体間隙設定材料１１２の目的のうちの１つは、キャップウェハ１０２と集積回路ウェハ１０４との間の特定の距離（又は間隙）を維持及び形成することであり得る。
具体的には、図１Ａは、ウェハボンディング工程前の１つの例示的なキャップウェハ１０２と、１つの例示的な集積回路（ＩＣ）ウェハ１０４とを示す。ウェハボンディング工程に備えて、キャップウェハ１０２及び集積回路ウェハ１０４の各ウェハ上に、１つ又は複数のボンディング材料１１４を堆積又は実装することができることを指摘しておく。
さらに、ウェハボンディング工程に備えて、集積回路ウェハ１０４上に１つ又は複数の誘電体間隙設定材料１１２を堆積又は実装することができる。
具体的には、ウェハボンディング工程中において、１つ又は複数の誘電体間隙設定材料１１２の目的のうちの１つは、キャップウェハ１０２と集積回路ウェハ１０４との間の特定の距離（又は間隙）を維持及び形成することであり得る。
図１Ｂは、ウェハボンディングによって電子回路及び光学回路集積を提供する本発明の種々の実施形態による、例示的なチップ（又は装置）１００の例示的な側断面図である。
チップ１００は、光学回路ウェハ１０２と集積回路ウェハ１０４とを備えることができ、光学回路ウェハ１０２及び集積回路ウェハ１０４はウェハボンディング工程によって共に接合される。
そのウェハボンディング工程は、限定はしないが、共晶接合、圧着、融着、陽極接合、プラズマ接合及び／又は接着を含むことができることに留意されたい。
集積回路ウェハ１０４は、電子回路ウェハ１０４又は電気回路ウェハ１０４と呼ばれる場合もあるが、それには限定されない。
一実施形態では、ウェハボンディング工程は、光学回路ウェハ１０２と集積回路ウェハ１０４との間に電気的相互接続を設けると同時に、光学回路ウェハ１０２及び集積回路ウェハ１０４を結合することができる１つ又は複数のボンド１１４を含むことができる。
一実施形態において、光学回路ウェハ１０２は、１つ又は複数の光検出器、電子光学変調器（ＥＯＭ）、光導波路、レーザ、及び／又は電気回路を含むことができるが、それには限定されないことを指摘しておく。
一実施形態では、集積回路ウェハ１０４は、キャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」（たとえば、１２４及び１２６）を備えることができ、１つ又は複数の突出部は１つ又は複数の電気的なボンドパッド１１６を備えることができる（たとえば、オフチップ接続用）。
一実施形態では、集積回路ウェハ１０４は、１つ又は複数の回路１２０を備えることができ、それらの回路は、電気回路及び／又は光学回路とすることができるが、それには限定されない。
集積回路ウェハ１０４の１つ又は複数の回路１２０は、１つ又は複数の能動回路素子、受動回路素子、メモリ素子、プログラム可能回路素子、中央演算ユニット（ＣＰＵ）、マルチコアＣＰＵ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）及び／又はダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むことができるが、それには限定されない。
チップ１００は、光学回路ウェハ１０２と集積回路ウェハ１０４とを備えることができ、光学回路ウェハ１０２及び集積回路ウェハ１０４はウェハボンディング工程によって共に接合される。
そのウェハボンディング工程は、限定はしないが、共晶接合、圧着、融着、陽極接合、プラズマ接合及び／又は接着を含むことができることに留意されたい。
集積回路ウェハ１０４は、電子回路ウェハ１０４又は電気回路ウェハ１０４と呼ばれる場合もあるが、それには限定されない。
一実施形態では、ウェハボンディング工程は、光学回路ウェハ１０２と集積回路ウェハ１０４との間に電気的相互接続を設けると同時に、光学回路ウェハ１０２及び集積回路ウェハ１０４を結合することができる１つ又は複数のボンド１１４を含むことができる。
一実施形態において、光学回路ウェハ１０２は、１つ又は複数の光検出器、電子光学変調器（ＥＯＭ）、光導波路、レーザ、及び／又は電気回路を含むことができるが、それには限定されないことを指摘しておく。
一実施形態では、集積回路ウェハ１０４は、キャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」（たとえば、１２４及び１２６）を備えることができ、１つ又は複数の突出部は１つ又は複数の電気的なボンドパッド１１６を備えることができる（たとえば、オフチップ接続用）。
一実施形態では、集積回路ウェハ１０４は、１つ又は複数の回路１２０を備えることができ、それらの回路は、電気回路及び／又は光学回路とすることができるが、それには限定されない。
集積回路ウェハ１０４の１つ又は複数の回路１２０は、１つ又は複数の能動回路素子、受動回路素子、メモリ素子、プログラム可能回路素子、中央演算ユニット（ＣＰＵ）、マルチコアＣＰＵ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）及び／又はダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むことができるが、それには限定されない。
図１Ａにおいて、一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４はそれぞれ異なるウェハ上に作成することができ、その後、各ウェハが完成した後に、２つのウェハを共に接合することによって、一体にすることができる。
このように、チップ１００は電子回路及び光学回路から成る集積システムである。
たとえば、一実施形態では、集積回路ウェハ１０４は、ウェハ製造設備において標準的な工程で製造することができ、ウェハボンディング工程に備えるために、いくつかの作業を加えて変更することができる。
たとえば、その作業は、上側不動態化層内に付加的なバイア（vias）を開けることができ、その後、一実施形態では、ウェハボンドの半分を形成することができるシード層を追加することができる。
ボンド材料は、誘電体材料１１２及び／又はウェハボンディング相互接続材料１１４を含むことができるが、それには限定されない。
このように、チップ１００は電子回路及び光学回路から成る集積システムである。
たとえば、一実施形態では、集積回路ウェハ１０４は、ウェハ製造設備において標準的な工程で製造することができ、ウェハボンディング工程に備えるために、いくつかの作業を加えて変更することができる。
たとえば、その作業は、上側不動態化層内に付加的なバイア（vias）を開けることができ、その後、一実施形態では、ウェハボンドの半分を形成することができるシード層を追加することができる。
ボンド材料は、誘電体材料１１２及び／又はウェハボンディング相互接続材料１１４を含むことができるが、それには限定されない。
図１Ａにおいて、一実施形態では、光学回路ウェハ１０２は、電子光学変調器、光検出器及び／又は光導波路のような光学回路を有するように作成することができるが、それには限定されない。
一実施形態では、光学回路ウェハ１０２は、これらのデバイスのための薄膜、又はポリマーのような他の基板材料が堆積されているウェハ１０８（たとえば、シリコンウェハ）を含むことができる。
光学回路ウェハ１０２は、集積回路ウェハ１０４へのボンドを形成することができるパターニングされた層を含むことができる。
一実施形態では、ボンド材料をパターニングして、限定はしないが、光学回路ウェハ１０２と集積回路ウェハ１０４との間に間隙１２８を設定すること、ウェハ１０２及び１０４の良好な接着を確保するためのエリアを形成すること、及び／又は光学回路ウェハ１０２が１つ又は複数の付加的なデバイス又は機能を含む場合には、光学回路ウェハ１０２に信号をルーティングするために電気的な相互接続を形成すること等の１つ又は複数の機能を果たすことができることに留意されたい。
一実施形態では、光学回路ウェハ１０２は、これらのデバイスのための薄膜、又はポリマーのような他の基板材料が堆積されているウェハ１０８（たとえば、シリコンウェハ）を含むことができる。
光学回路ウェハ１０２は、集積回路ウェハ１０４へのボンドを形成することができるパターニングされた層を含むことができる。
一実施形態では、ボンド材料をパターニングして、限定はしないが、光学回路ウェハ１０２と集積回路ウェハ１０４との間に間隙１２８を設定すること、ウェハ１０２及び１０４の良好な接着を確保するためのエリアを形成すること、及び／又は光学回路ウェハ１０２が１つ又は複数の付加的なデバイス又は機能を含む場合には、光学回路ウェハ１０２に信号をルーティングするために電気的な相互接続を形成すること等の１つ又は複数の機能を果たすことができることに留意されたい。
ウェハボンディング工程のボンド材料は、導体若しくは絶縁体、又は双方の組み合わせとすることができるが、それには限定されないことに留意されたい。
光学回路ウェハ１０２及び集積回路ウェハ１０４を結合するために利用することができるウェハボンディング方法は、多種多様な方法で実施することができる。
たとえば、種々の実施形態において、ウェハボンディング方法は、限定はしないが、シリコン／酸化物融着、シリコン／酸化物又は酸化物／酸化物プラズマ接合、金属／酸化物陽極接合、金属／金属はんだ接合、及び金属／金属圧着を含むことができる。
一実施形態では、プラズマ接合、はんだ接合、共晶接合又は圧着を用いて、融着の高い温度又は陽極接合の高い電圧によって集積回路ウェハ１０４の集積回路が損傷を受けるのを防ぐことができる。
はんだ接合部、共晶接合部又は圧着部は、光学回路ウェハ１０２及び集積回路ウェハ１０４間の間隙１２８を機械的に設定するのを助ける付加的な構造物（たとえば、１１２）を含むことができることに留意されたい。
ボンディング後に、一実施形態では、光学ウェハ１０２をパターニングして、集積回路ウェハ１０４上の電気的なボンディングパッド１１６に接続することができるようにし、そのボンディングパッドを用いて、ＩＣパッケージ（図示せず）のピンに電気信号をルーティングすることができる。
このための方式が、米国特許第７，０４２，１０５号明細書及び同第６，９５５，９７６号明細書において提示されており、それらの特許は参照により本明細書に援用されることに留意されたい。
光学回路ウェハ１０２及び集積回路ウェハ１０４を結合するために利用することができるウェハボンディング方法は、多種多様な方法で実施することができる。
たとえば、種々の実施形態において、ウェハボンディング方法は、限定はしないが、シリコン／酸化物融着、シリコン／酸化物又は酸化物／酸化物プラズマ接合、金属／酸化物陽極接合、金属／金属はんだ接合、及び金属／金属圧着を含むことができる。
一実施形態では、プラズマ接合、はんだ接合、共晶接合又は圧着を用いて、融着の高い温度又は陽極接合の高い電圧によって集積回路ウェハ１０４の集積回路が損傷を受けるのを防ぐことができる。
はんだ接合部、共晶接合部又は圧着部は、光学回路ウェハ１０２及び集積回路ウェハ１０４間の間隙１２８を機械的に設定するのを助ける付加的な構造物（たとえば、１１２）を含むことができることに留意されたい。
ボンディング後に、一実施形態では、光学ウェハ１０２をパターニングして、集積回路ウェハ１０４上の電気的なボンディングパッド１１６に接続することができるようにし、そのボンディングパッドを用いて、ＩＣパッケージ（図示せず）のピンに電気信号をルーティングすることができる。
このための方式が、米国特許第７，０４２，１０５号明細書及び同第６，９５５，９７６号明細書において提示されており、それらの特許は参照により本明細書に援用されることに留意されたい。
一実施形態では、図１Ａ及び図１Ｂにおいて、キャップウェハ１０２が光学回路ウェハとして実現される場合には、最大限に性能を発揮するために、光学回路ウェハ１０２及び集積回路ウェハ１０４を積み重ねて配置することによって、電気的相互接続の真上に光学回路を配置することができる。
一実施形態では、トラブルシューティングを容易にするために、組み立てる前に光学回路ウェハ１０２及び集積回路ウェハ１０４のそれぞれを個別に試験することができることを指摘しておく。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４に対する双方のタイプの信号の場合に、オフチップ相互接続を簡単にハンドリングすることができる。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４の組立及び一体化は、標準的なウェハボンディング技術を用いて簡単にすることができるが、それには限定されない。
一実施形態では、トラブルシューティングを容易にするために、組み立てる前に光学回路ウェハ１０２及び集積回路ウェハ１０４のそれぞれを個別に試験することができることを指摘しておく。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４に対する双方のタイプの信号の場合に、オフチップ相互接続を簡単にハンドリングすることができる。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４の組立及び一体化は、標準的なウェハボンディング技術を用いて簡単にすることができるが、それには限定されない。
図１Ｂのチップ１００において、集積回路ウェハ１０４（それは電子部品を有することができる）は下側に配置され、光学回路ウェハ１０２（それは光学部品を有することができる）は上側に配置されるが、それには限定されない。
一実施形態では、化合物半導体工程を用いて光学回路ウェハ１０２を作成又は加工して、１つ又は複数の電気光学部品を形成することができるが、それには限定されない。
一実施形態では、集積回路ウェハ１０４を、ＣＭＯＳ（相補形金属酸化膜半導体）エレクトロニクス工程において作成又は加工することができるが、それには限定されない。
光学回路ウェハ１０２及び集積回路ウェハ１０４は物理的及び電気的相互接続で共にウェハ接合することができ、その相互接続は、ウェハ１０２及び１０４を共に保持することができ、さらには、集積回路ウェハ１０４から光学回路ウェハ１０２に、又はその逆に電気信号が進むことができるようにすることに留意されたい。
一実施形態では、化合物半導体工程を用いて光学回路ウェハ１０２を作成又は加工して、１つ又は複数の電気光学部品を形成することができるが、それには限定されない。
一実施形態では、集積回路ウェハ１０４を、ＣＭＯＳ（相補形金属酸化膜半導体）エレクトロニクス工程において作成又は加工することができるが、それには限定されない。
光学回路ウェハ１０２及び集積回路ウェハ１０４は物理的及び電気的相互接続で共にウェハ接合することができ、その相互接続は、ウェハ１０２及び１０４を共に保持することができ、さらには、集積回路ウェハ１０４から光学回路ウェハ１０２に、又はその逆に電気信号が進むことができるようにすることに留意されたい。
はんだ接合及び共晶接合によるウェハボンディング法は低温（たとえば、２５０〜３５０℃）で実施することができることに留意されたい。
これらのウェハボンディング法のそれぞれのボンド材料は、限定はしないが、金スズボンド、金ゲルマニウムボンド等を含むことができる。
たとえば、金及びスズボンドの場合には、金層を第１のウェハ（たとえば、１０２）上に堆積することができ、一方、スズ層を第２のウェハ（たとえば、１０４）上に堆積することができ、その後、ウェハ１０２及び１０４を共に貼り合わせることができる。
金及びスズは加熱することができ、その際、金及びスズは互いに拡散して、ウェハ１０２及び１０４を共に接合する。
一実施形態では、ボンディング材料は薄膜のように堆積することができ、それによって、ボンディング材料の量をより正確に制御することができるようになる。
はんだ接合及び共晶接合によるウェハボンディング法の場合、リードサイズ又はコンタクトサイズを約２５ミクロン（すなわちマイクロメータ）の円にすることができるが、それには限定されない。
上記のように、別のウェハボンディング技法は、圧着を含むことができる。
たとえば、光学回路ウェハ１０２及び集積回路ウェハ１０４の双方の上に金を堆積することができ、その後、実質的に熱を加えることなく圧力をかけることができ、それによって金が混ざり合って、ウェハ１０２及び１０４に共に結合するボンドを設けることができる。
これらのウェハボンディング法のそれぞれのボンド材料は、限定はしないが、金スズボンド、金ゲルマニウムボンド等を含むことができる。
たとえば、金及びスズボンドの場合には、金層を第１のウェハ（たとえば、１０２）上に堆積することができ、一方、スズ層を第２のウェハ（たとえば、１０４）上に堆積することができ、その後、ウェハ１０２及び１０４を共に貼り合わせることができる。
金及びスズは加熱することができ、その際、金及びスズは互いに拡散して、ウェハ１０２及び１０４を共に接合する。
一実施形態では、ボンディング材料は薄膜のように堆積することができ、それによって、ボンディング材料の量をより正確に制御することができるようになる。
はんだ接合及び共晶接合によるウェハボンディング法の場合、リードサイズ又はコンタクトサイズを約２５ミクロン（すなわちマイクロメータ）の円にすることができるが、それには限定されない。
上記のように、別のウェハボンディング技法は、圧着を含むことができる。
たとえば、光学回路ウェハ１０２及び集積回路ウェハ１０４の双方の上に金を堆積することができ、その後、実質的に熱を加えることなく圧力をかけることができ、それによって金が混ざり合って、ウェハ１０２及び１０４に共に結合するボンドを設けることができる。
図１Ａ及び図１Ｂにおいて、チップ１００内に１つ又は複数の間隙設定材料１１２を備えてもよく、又は備えなくてもよいことに留意されたい。
一実施形態では、圧着によるウェハボンディング工程中に、１つ又は複数の間隙設定材料１１２を用いることができる。
一実施形態では、光学回路ウェハ１０２と集積回路ウェハ１０４との間からボンディング材料が押し出されるのを防ぐために、はんだ接合又は共晶接合によるウェハボンディング工程中に、１つ又は複数の間隙設定材料１１２を用いることができる。
一実施形態では、圧着によるウェハボンディング工程中に、１つ又は複数の間隙設定材料１１２を用いることができる。
一実施形態では、光学回路ウェハ１０２と集積回路ウェハ１０４との間からボンディング材料が押し出されるのを防ぐために、はんだ接合又は共晶接合によるウェハボンディング工程中に、１つ又は複数の間隙設定材料１１２を用いることができる。
本発明の一実施形態に従って利用することができる１つのウェハボンディング技法は、陽極接合と呼ばれることを指摘しておく。
具体的には、陽極接合は、ウェハ１０２及び１０４を一体にすること、並びにウェハ１０２及び１０４の中に電流を流して、それらを融着させることを含むことができる。
一実施形態では、集積回路ウェハ１０４の電子回路の中に電流が流れないように、陽極接合を局所化することが望ましい場合がある。
本発明の一実施形態に従って用いることができる別のウェハボンディング技法は融着と呼ばれ、それは一方のウェハ（たとえば、１０２）上にシリコンを堆積すること、他方のウェハ（たとえば、１０４）上に二酸化シリコンを堆積すること、及びその後、それらのウェハを一体にして、ボンドを形成することを含むことができる。
本発明の一実施形態に従って用いることができる別のウェハボンディング技法は局部加熱と呼ばれる。たとえば、一実施形態において、１つ又は複数のレーザを用いて、ウェハ１０２と１０４の端部周辺等の加熱を局所化することができるが、それには限定されない。
具体的には、陽極接合は、ウェハ１０２及び１０４を一体にすること、並びにウェハ１０２及び１０４の中に電流を流して、それらを融着させることを含むことができる。
一実施形態では、集積回路ウェハ１０４の電子回路の中に電流が流れないように、陽極接合を局所化することが望ましい場合がある。
本発明の一実施形態に従って用いることができる別のウェハボンディング技法は融着と呼ばれ、それは一方のウェハ（たとえば、１０２）上にシリコンを堆積すること、他方のウェハ（たとえば、１０４）上に二酸化シリコンを堆積すること、及びその後、それらのウェハを一体にして、ボンドを形成することを含むことができる。
本発明の一実施形態に従って用いることができる別のウェハボンディング技法は局部加熱と呼ばれる。たとえば、一実施形態において、１つ又は複数のレーザを用いて、ウェハ１０２と１０４の端部周辺等の加熱を局所化することができるが、それには限定されない。
図１Ｂにおいて、チップ１００は、光学回路ウェハ１０２及び集積回路ウェハ１０４を備えることができ、それらのウェハは共にウェハ接合される。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４を結合したウェハボンディングは、ウェハボンディング相互接続１１４を含むことができる。
光学回路ウェハ１０２は、限定はしないが、誘電体材料、光学基板１０８（たとえば、シリコン）、１つ又は複数の光学回路１１０、及び１つ又は複数の金属相互接続を備えることができる。
さらに、光学回路ウェハ１０２は、間隙設定材料１１２（それは、スタンドオフと呼ばれる場合もある）を収容するように実装することができる。
集積回路ウェハ１０４は、限定はしないが、誘電体材料、シリコンウェハ１２２、１つ又は複数の回路１２０（たとえば、光学及び／又は電子）、金属相互接続、１つ又は複数の電気的なボンドパッド１１６、及びキャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」１２４及び１２６を備えることができる。
さらに、キャップウェハ１０２及び／又は集積回路ウェハ１０４は、間隙設定材料１１２を備えるように実装することができる。
一実施形態では、光学回路ウェハ１０２及び集積回路ウェハ１０４を結合したウェハボンディングは、ウェハボンディング相互接続１１４を含むことができる。
光学回路ウェハ１０２は、限定はしないが、誘電体材料、光学基板１０８（たとえば、シリコン）、１つ又は複数の光学回路１１０、及び１つ又は複数の金属相互接続を備えることができる。
さらに、光学回路ウェハ１０２は、間隙設定材料１１２（それは、スタンドオフと呼ばれる場合もある）を収容するように実装することができる。
集積回路ウェハ１０４は、限定はしないが、誘電体材料、シリコンウェハ１２２、１つ又は複数の回路１２０（たとえば、光学及び／又は電子）、金属相互接続、１つ又は複数の電気的なボンドパッド１１６、及びキャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」１２４及び１２６を備えることができる。
さらに、キャップウェハ１０２及び／又は集積回路ウェハ１０４は、間隙設定材料１１２を備えるように実装することができる。
図２は、本発明の種々の実施形態による、チップ（又は装置）１００ａの例示的な斜視図である。
図２は、チップ１００ａの集積回路ウェハ１０４がキャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」（たとえば、１２４及び１２５）を備えることができることを示すことを指摘しておく。
たとえば、集積回路ウェハ１０４の１つ又は複数の側面が、キャップウェハ１０２の１つ又は複数の側面を越えて突出することができる。
しかしながら、一実施形態では、キャップウェハ１０２を越えて突出する突出部又は「棚部」（たとえば、１２４及び１２５）を用いることなく、チップ１００ａの集積回路ウェハ１０４を実現することができることに留意されたい。
したがって、この実施形態では、集積回路ウェハ１０４及びキャップウェハ１０２は概ね同じようなサイズを有することができ、その対応する側面は概ね同一平面を成すことができる。
図２は、チップ１００ａの集積回路ウェハ１０４がキャップウェハ１０２を越えて突出する１つ又は複数の突出部又は「棚部」（たとえば、１２４及び１２５）を備えることができることを示すことを指摘しておく。
たとえば、集積回路ウェハ１０４の１つ又は複数の側面が、キャップウェハ１０２の１つ又は複数の側面を越えて突出することができる。
しかしながら、一実施形態では、キャップウェハ１０２を越えて突出する突出部又は「棚部」（たとえば、１２４及び１２５）を用いることなく、チップ１００ａの集積回路ウェハ１０４を実現することができることに留意されたい。
したがって、この実施形態では、集積回路ウェハ１０４及びキャップウェハ１０２は概ね同じようなサイズを有することができ、その対応する側面は概ね同一平面を成すことができる。
図３は、本発明の種々の実施形態によるチップ（又は装置）１００ｂの例示的な平面図である。
具体的には、一実施形態では、集積回路ウェハ１０４は、その４つの側面において、キャップウェハ１０２の４つの側面を越えて突出することができる突出部又は「棚部」１２３、１２４、１２５及び１２６を備えることができる。
しかしながら、種々の実施形態において、集積回路ウェハ１０４は、キャップウェハ１０２の側面を越えて突出することができる１つ又は複数の突出部１２３、１２４、１２５及び／又は１２６を備えることができる。
突出部１２３、１２４、１２５及び１２６のうちの１つ又は複数は、多種多様な方法で実現することができることに留意されたい。
たとえば、一実施形態では、突出部１２３、１２４、１２５及び１２６はそれぞれ、電子的なボンドパッド（たとえば、１１６）を備えるが、それには限定されない。
突出部１２３、１２４、１２５及び１２６はそれぞれ、本明細書に記載されるものと同様のあらゆる様式で実現することができるが、それには限定されないことを指摘しておく。
具体的には、一実施形態では、集積回路ウェハ１０４は、その４つの側面において、キャップウェハ１０２の４つの側面を越えて突出することができる突出部又は「棚部」１２３、１２４、１２５及び１２６を備えることができる。
しかしながら、種々の実施形態において、集積回路ウェハ１０４は、キャップウェハ１０２の側面を越えて突出することができる１つ又は複数の突出部１２３、１２４、１２５及び／又は１２６を備えることができる。
突出部１２３、１２４、１２５及び１２６のうちの１つ又は複数は、多種多様な方法で実現することができることに留意されたい。
たとえば、一実施形態では、突出部１２３、１２４、１２５及び１２６はそれぞれ、電子的なボンドパッド（たとえば、１１６）を備えるが、それには限定されない。
突出部１２３、１２４、１２５及び１２６はそれぞれ、本明細書に記載されるものと同様のあらゆる様式で実現することができるが、それには限定されないことを指摘しておく。
図４は、本発明の種々の実施形態によるチップ（又は装置）１００ｃの例示的な平面図である。
具体的には、一実施形態では、集積回路ウェハ１０４は、その２つの側面において、キャップウェハ１０２の４つの側面を越えて突出することができる突出部又は「棚部」１２４及び１２６を備えることができる。
突出部１２４及び１２６のうちの１つ又は複数は、多種多様な方法で実現することができることを指摘しておく。
突出部１２４及び１２６はそれぞれ、本明細書に記載されるものと同様のあらゆる様式で実現することができるが、それには限定されないことに留意されたい。
具体的には、一実施形態では、集積回路ウェハ１０４は、その２つの側面において、キャップウェハ１０２の４つの側面を越えて突出することができる突出部又は「棚部」１２４及び１２６を備えることができる。
突出部１２４及び１２６のうちの１つ又は複数は、多種多様な方法で実現することができることを指摘しておく。
突出部１２４及び１２６はそれぞれ、本明細書に記載されるものと同様のあらゆる様式で実現することができるが、それには限定されないことに留意されたい。
図５は、本発明の種々の実施形態による、例示的なチップ（又は装置）１００ｄの例示的な上面図である。
チップ１００ｄは図１のチップ１００の上面図とすることができることに留意されたい。
チップ１００ｄの１つ又は複数の側面から、１つ又は複数の光ファイバ１５２を介して、光学信号をルーティングすることができることに留意されたい。
チップ１００ｄはウェハスタックであり、光学回路ウェハ１０２及び集積回路ウェハ１０４を備えることができる。
一実施形態において電気的及び光学的なオフチップの接続を容易にするために、チップ１００ｄのウェハ１０４の突出部側面１２４及び１２６のそれぞれの上に１つ又は複数の電子的なボンドパッド１１６を実装することができ、一方、図５に示されるように、チップ１００ｄの他の２つの側面に光学的な接続を実装することができる。
チップ１００ｄは図１のチップ１００の上面図とすることができることに留意されたい。
チップ１００ｄの１つ又は複数の側面から、１つ又は複数の光ファイバ１５２を介して、光学信号をルーティングすることができることに留意されたい。
チップ１００ｄはウェハスタックであり、光学回路ウェハ１０２及び集積回路ウェハ１０４を備えることができる。
一実施形態において電気的及び光学的なオフチップの接続を容易にするために、チップ１００ｄのウェハ１０４の突出部側面１２４及び１２６のそれぞれの上に１つ又は複数の電子的なボンドパッド１１６を実装することができ、一方、図５に示されるように、チップ１００ｄの他の２つの側面に光学的な接続を実装することができる。
具体的には、チップ１００ｄの集積回路ウェハ１０４は突出部１２４及び１２６を備えることができ、それらの突出部はそれぞれ、１つ又は複数の電気的なボンドパッド１１６を備えることができる。
一実施形態では、図５に示されるように、突出部１２６は、集積回路ウェハ１０４の一方の側に配置され、突出部１２４は、集積回路ウェハ１０４の反対側に配置することができる。
図５の突出部１２４及び１２６は、図１及び図４の突出部又は「棚部」１２４及び１２６に対応することを指摘しておく。
ワイヤ（たとえば、直径が約２５ミクロン）によって、電気的なボンドパッド１１６をそれぞれ、チップ１００ｄのためのパッケージ（図示せず）に電気的に結合することができることに留意されたい。
電気的なパッド１１６をチップ１００ｄの２つの側面に制限することによって、チップ１００ｄは、他の２つの側面において突出を有せず、すなわち同一平面を成すことができる。
このようにして、図５に示されるように、１つ又は複数の光ファイバ１５２も、チップ１００ｄの同一平面を成す縁部又は側面のうちの１つ又は複数の直ぐ隣に配置することができるか、又はその縁部に当接することができ、それによって、光ファイバと光学回路ウェハ１０２の光学回路（たとえば、１１０）との間の光伝送を改善することができるようになる。
一実施形態では、図５に示されるように、突出部１２６は、集積回路ウェハ１０４の一方の側に配置され、突出部１２４は、集積回路ウェハ１０４の反対側に配置することができる。
図５の突出部１２４及び１２６は、図１及び図４の突出部又は「棚部」１２４及び１２６に対応することを指摘しておく。
ワイヤ（たとえば、直径が約２５ミクロン）によって、電気的なボンドパッド１１６をそれぞれ、チップ１００ｄのためのパッケージ（図示せず）に電気的に結合することができることに留意されたい。
電気的なパッド１１６をチップ１００ｄの２つの側面に制限することによって、チップ１００ｄは、他の２つの側面において突出を有せず、すなわち同一平面を成すことができる。
このようにして、図５に示されるように、１つ又は複数の光ファイバ１５２も、チップ１００ｄの同一平面を成す縁部又は側面のうちの１つ又は複数の直ぐ隣に配置することができるか、又はその縁部に当接することができ、それによって、光ファイバと光学回路ウェハ１０２の光学回路（たとえば、１１０）との間の光伝送を改善することができるようになる。
図５において、１つ又は複数の光ファイバ１５２は、多種多様な方法で実現することができる。
たとえば、一実施形態では、光ファイバ１５２はそれぞれ、直径約１２５ミクロンにすることができるが、それには限定されない。
各光ファイバ１５２のコアを光学回路ウェハ１０２の光学回路（たとえば、１１０）と位置合わせして、適当な光伝送を提供することができることを指摘しておく。
一実施形態では、光学回路は、層厚が約２０ミクロンの層になるように実現することができるが、それには限定されない。
光ファイバ１５２の位置合わせは、チップ１００ｄのパッケージングによって実施することができる。
たとえば、一実施形態では、各光ファイバ１５２を位置合わせするために、チップ１００ｄのパッケージ（たとえば、図６に示される）の一部として、「Ｖ」溝を設けることができ、各光ファイバ１５２をそのＶ溝内に置くことができる。
一実施形態では、１つ又は複数のＶ溝を集積回路ウェハ１０４内に作成することができ、その中に光ファイバ１５２を置いて、光学回路１１０と位置合わせすることができることに留意されたい。
たとえば、一実施形態では、光ファイバ１５２はそれぞれ、直径約１２５ミクロンにすることができるが、それには限定されない。
各光ファイバ１５２のコアを光学回路ウェハ１０２の光学回路（たとえば、１１０）と位置合わせして、適当な光伝送を提供することができることを指摘しておく。
一実施形態では、光学回路は、層厚が約２０ミクロンの層になるように実現することができるが、それには限定されない。
光ファイバ１５２の位置合わせは、チップ１００ｄのパッケージングによって実施することができる。
たとえば、一実施形態では、各光ファイバ１５２を位置合わせするために、チップ１００ｄのパッケージ（たとえば、図６に示される）の一部として、「Ｖ」溝を設けることができ、各光ファイバ１５２をそのＶ溝内に置くことができる。
一実施形態では、１つ又は複数のＶ溝を集積回路ウェハ１０４内に作成することができ、その中に光ファイバ１５２を置いて、光学回路１１０と位置合わせすることができることに留意されたい。
チップ１００ｄは、多種多様な方法で実現することができることを指摘しておく。
たとえば、一実施形態では、集積回路ウェハ１０４は、その側面のうちのいずれかに電気的相互接続（たとえば、１１６）のための単一の突出部又は「棚部」を備えることができ、一方、残りの３つの側面は、光学的相互接続（たとえば、１５２）のために用いることができる。
一実施形態では、集積回路ウェハ１０４は、その側面のうちのいずれかに電気的相互接続（たとえば、１１６）のための３つの突出部又は「棚部」を備えることができ、一方、残りの側面は、光学的相互接続（たとえば、１５２）のために用いることができる。
たとえば、一実施形態では、集積回路ウェハ１０４は、その側面のうちのいずれかに電気的相互接続（たとえば、１１６）のための単一の突出部又は「棚部」を備えることができ、一方、残りの３つの側面は、光学的相互接続（たとえば、１５２）のために用いることができる。
一実施形態では、集積回路ウェハ１０４は、その側面のうちのいずれかに電気的相互接続（たとえば、１１６）のための３つの突出部又は「棚部」を備えることができ、一方、残りの側面は、光学的相互接続（たとえば、１５２）のために用いることができる。
図６は、本発明の種々の実施形態による、チップ（又は装置）１００ｅの例示的な斜視図である。
具体的には、図６は、種々の実施形態において、チップ１００ｅの１つ又は複数の突出部又は「棚部」６０８及び６１０内に１つ又は複数の溝（又はトレンチ又はパターニングされた機構）６０６を設けることができることを示す。
溝６０６は、光ファイバ１５２とチップ１００ｅの任意の光学回路（たとえば、１１０）との位置合わせを助けることができることを指摘しておく。
光ファイバ１５２はチップ１００ｅのウェハ１０２及び／又は１０４に端面結合することができることに留意されたい。
具体的には、図６は、種々の実施形態において、チップ１００ｅの１つ又は複数の突出部又は「棚部」６０８及び６１０内に１つ又は複数の溝（又はトレンチ又はパターニングされた機構）６０６を設けることができることを示す。
溝６０６は、光ファイバ１５２とチップ１００ｅの任意の光学回路（たとえば、１１０）との位置合わせを助けることができることを指摘しておく。
光ファイバ１５２はチップ１００ｅのウェハ１０２及び／又は１０４に端面結合することができることに留意されたい。
図７は、本発明の種々の実施形態による、チップ（又は装置）１００ｆの例示的な斜視図である。
具体的には、図７は、種々の実施形態においてチップ１００ｆと共に実装することができる異なるオフチップ接続を示す。
たとえば、チップ１００ｆは、その同一平面を成す側面６０１上に、光通信をハンドリングするための１つ又は複数の光ファイバ１５２を備えるように実現することができる。
さらに、表面実装されたパッケージのための１つ又は複数のソルダバンプ７０２と共に、１つ又は複数のボンドパッド１１６を備えるように、チップ１００ｆの突出部又は「棚部」７０３を実現することができる。
ワイヤ７０６をボンドパッド１１６のそれぞれに接合することができることを指摘しておく。さらに、チップ１００ｆの突出部又は「棚部」７０５を、１つ又は複数のボンドパッド１１６を備えるように実現することができるが、それには限定されない。
具体的には、図７は、種々の実施形態においてチップ１００ｆと共に実装することができる異なるオフチップ接続を示す。
たとえば、チップ１００ｆは、その同一平面を成す側面６０１上に、光通信をハンドリングするための１つ又は複数の光ファイバ１５２を備えるように実現することができる。
さらに、表面実装されたパッケージのための１つ又は複数のソルダバンプ７０２と共に、１つ又は複数のボンドパッド１１６を備えるように、チップ１００ｆの突出部又は「棚部」７０３を実現することができる。
ワイヤ７０６をボンドパッド１１６のそれぞれに接合することができることを指摘しておく。さらに、チップ１００ｆの突出部又は「棚部」７０５を、１つ又は複数のボンドパッド１１６を備えるように実現することができるが、それには限定されない。
図８は、本発明の種々の実施形態による、チップ（又は装置）１００ｇの例示的な斜視図である。
具体的には、図８は、種々の実施形態においてチップ１００ｇと共に実装することができる異なるオフチップ接続を示す。
たとえば、チップ１００ｇは、その同一平面を成す側面７０１上に、光通信をハンドリングするための１つ又は複数の光ファイバ１５２を備えるように実現することができる。
さらに、ウェハ１０２及び／又は１０４に端面結合される光ファイバ１５２の位置合わせを助けるための溝６０６と共に、１つ又は複数のボンドパッド１１６を備えるように、チップ１００ｇの突出部又は「棚部」８０２を実現することができる。ワイヤ７０６をボンドパッド１１６のそれぞれに接合することができることを指摘しておく。
さらに、チップ１００ｇの突出部又は「棚部」８０４を、１つ又は複数のボンドパッド１１６を備えるように実現することができるが、それには限定されない。
さらに、１つ又は複数の光ファイバ１５２を、チップ１００ｇのウェハ１０２に対して実質的に垂直に表面実装することができる。
チップ１００ｇの光ファイバ（又は光ファイバコネクタ）１５２を用いて、チップ１００ｇとの間で光を伝送することができる。
たとえば、一実施形態では、チップ１００ｇの光ファイバ（又は光ファイバコネクタ）１５２を用いて、ウェハ１０２との間で光を伝送することができる。
光ファイバ１５２のための光源として、表面実装されるレーザを用いることができることに留意されたい。
具体的には、図８は、種々の実施形態においてチップ１００ｇと共に実装することができる異なるオフチップ接続を示す。
たとえば、チップ１００ｇは、その同一平面を成す側面７０１上に、光通信をハンドリングするための１つ又は複数の光ファイバ１５２を備えるように実現することができる。
さらに、ウェハ１０２及び／又は１０４に端面結合される光ファイバ１５２の位置合わせを助けるための溝６０６と共に、１つ又は複数のボンドパッド１１６を備えるように、チップ１００ｇの突出部又は「棚部」８０２を実現することができる。ワイヤ７０６をボンドパッド１１６のそれぞれに接合することができることを指摘しておく。
さらに、チップ１００ｇの突出部又は「棚部」８０４を、１つ又は複数のボンドパッド１１６を備えるように実現することができるが、それには限定されない。
さらに、１つ又は複数の光ファイバ１５２を、チップ１００ｇのウェハ１０２に対して実質的に垂直に表面実装することができる。
チップ１００ｇの光ファイバ（又は光ファイバコネクタ）１５２を用いて、チップ１００ｇとの間で光を伝送することができる。
たとえば、一実施形態では、チップ１００ｇの光ファイバ（又は光ファイバコネクタ）１５２を用いて、ウェハ１０２との間で光を伝送することができる。
光ファイバ１５２のための光源として、表面実装されるレーザを用いることができることに留意されたい。
図９は、ウェハボンディングによる電子回路及び光学回路集積のための本発明の種々の実施形態による例示的な方法９００の流れ図である。
方法９００は、コンピューティングデバイス読取り可能及び実行可能命令（又はコード）、たとえば、ソフトウエアの制御下でプロセッサ（複数可）及び電気部品によって実行することができる、本発明の種々の実施形態の例示的な工程を含む。
コンピューティングデバイス読取り可能及び実行可能命令（又はコード）は、たとえば、コンピューティングデバイスによって使用可能であり得る揮発性メモリ、不揮発性メモリ及び／又は大容量データ記憶装置のようなデータ記憶機構内に存在することができる。
しかしながら、コンピューティングデバイス読取り可能及び実行可能命令（又はコード）は、任意のタイプのコンピューティングデバイス読取り可能媒体内に存在することができる。
方法９００は、コンピュータ使用可能媒体上にあるアプリケーション命令で実施することができ、それらの命令は、実行されるときに、方法９００の１つ又は複数の動作を達成することに留意されたい。
方法９００において、具体的な動作が開示されるが、そのような動作は例示である。方法９００は、図９によって示される動作の全てを含まない場合がある。
また、方法９００は、図９によって示される種々の他の動作及び／又は動作の変形を含む場合もある。同様に、方法９００の動作のシーケンスを変更することができる。
方法９００の動作は、手動で、ソフトウエアによって、ファームウエアによって、電子ハードウエアによって、又はそれらの任意の組み合わせによって実行することができることに留意されたい。
方法９００は、コンピューティングデバイス読取り可能及び実行可能命令（又はコード）、たとえば、ソフトウエアの制御下でプロセッサ（複数可）及び電気部品によって実行することができる、本発明の種々の実施形態の例示的な工程を含む。
コンピューティングデバイス読取り可能及び実行可能命令（又はコード）は、たとえば、コンピューティングデバイスによって使用可能であり得る揮発性メモリ、不揮発性メモリ及び／又は大容量データ記憶装置のようなデータ記憶機構内に存在することができる。
しかしながら、コンピューティングデバイス読取り可能及び実行可能命令（又はコード）は、任意のタイプのコンピューティングデバイス読取り可能媒体内に存在することができる。
方法９００は、コンピュータ使用可能媒体上にあるアプリケーション命令で実施することができ、それらの命令は、実行されるときに、方法９００の１つ又は複数の動作を達成することに留意されたい。
方法９００において、具体的な動作が開示されるが、そのような動作は例示である。方法９００は、図９によって示される動作の全てを含まない場合がある。
また、方法９００は、図９によって示される種々の他の動作及び／又は動作の変形を含む場合もある。同様に、方法９００の動作のシーケンスを変更することができる。
方法９００の動作は、手動で、ソフトウエアによって、ファームウエアによって、電子ハードウエアによって、又はそれらの任意の組み合わせによって実行することができることに留意されたい。
具体的には、方法９００は、ウェハボンディング工程のために光学回路ウェハを準備することを含むことができる。
ウェハボンディング工程のために集積回路ウェハを準備することができる。
ウェハボンディング工程を用いて、光学回路ウェハ及び集積回路ウェハを結合することができる。
このようにして、本発明の種々の実施形態によれば、ウェハボンディングによって、電子回路及び光学回路集積を実現することができる。
ウェハボンディング工程のために集積回路ウェハを準備することができる。
ウェハボンディング工程を用いて、光学回路ウェハ及び集積回路ウェハを結合することができる。
このようにして、本発明の種々の実施形態によれば、ウェハボンディングによって、電子回路及び光学回路集積を実現することができる。
図９の動作９０２では、ウェハボンディング工程のために光学回路ウェハ（たとえば、１０２）を準備することができる。
動作９０２は、多種多様な方法で実施することができることに留意されたい。たとえば、一実施形態では、動作９０２において光学回路ウェハを準備することは、光学回路ウェハ上に材料（たとえば、金属、二酸化シリコン等）の薄膜の１つ又は複数のパッチを堆積することを含むことができる。
一実施形態では、動作９０２において光学回路ウェハを準備することは、光学回路ウェハを作成することを含むことができる（たとえば、本明細書に記載されるのと同様に作成されるが、それには限定されない）。
一実施形態では、光学回路ウェハは、ウェハボンディング工程中に、光学回路ウェハと電気回路ウェハとの間の距離又は間隙（たとえば、１２８）を維持するための間隙設定材料（たとえば、１１２）を備えることができる。
動作９０２は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
動作９０２は、多種多様な方法で実施することができることに留意されたい。たとえば、一実施形態では、動作９０２において光学回路ウェハを準備することは、光学回路ウェハ上に材料（たとえば、金属、二酸化シリコン等）の薄膜の１つ又は複数のパッチを堆積することを含むことができる。
一実施形態では、動作９０２において光学回路ウェハを準備することは、光学回路ウェハを作成することを含むことができる（たとえば、本明細書に記載されるのと同様に作成されるが、それには限定されない）。
一実施形態では、光学回路ウェハは、ウェハボンディング工程中に、光学回路ウェハと電気回路ウェハとの間の距離又は間隙（たとえば、１２８）を維持するための間隙設定材料（たとえば、１１２）を備えることができる。
動作９０２は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
動作９０４では、ウェハボンディング工程のために集積回路ウェハ（たとえば、１０４）を準備することができる。
動作９０４は、多種多様な方法で実施することができることに留意されたい。たとえば、一実施形態では、動作９０４において集積回路ウェハを準備することは、集積回路ウェハ上に材料（たとえば、金属、二酸化シリコン等）の薄膜の１つ又は複数のパッチを堆積することを含むことができる。
一実施形態では、動作９０４において集積回路ウェハを準備することは、集積回路ウェハを作成することを含むことができる（たとえば、本明細書に記載されるのと同様に作成されるが、それには限定されない）。
一実施形態では、集積回路ウェハは、ウェハボンディング工程中に、光学回路ウェハと集積回路ウェハとの間の距離又は間隙（たとえば１２８）を保持するための間隙設定材料（たとえば、１１２）を備えることができる。
動作９０４は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
動作９０４は、多種多様な方法で実施することができることに留意されたい。たとえば、一実施形態では、動作９０４において集積回路ウェハを準備することは、集積回路ウェハ上に材料（たとえば、金属、二酸化シリコン等）の薄膜の１つ又は複数のパッチを堆積することを含むことができる。
一実施形態では、動作９０４において集積回路ウェハを準備することは、集積回路ウェハを作成することを含むことができる（たとえば、本明細書に記載されるのと同様に作成されるが、それには限定されない）。
一実施形態では、集積回路ウェハは、ウェハボンディング工程中に、光学回路ウェハと集積回路ウェハとの間の距離又は間隙（たとえば１２８）を保持するための間隙設定材料（たとえば、１１２）を備えることができる。
動作９０４は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
図９の動作９０６では、ウェハボンディング工程を用いて、光学回路ウェハ及び集積回路ウェハを結合することができる。
動作９０６は多種多様な方法で実施することができることに留意されたい。
たとえば、一実施形態では、ウェハボンディング工程は、光学回路ウェハ及び集積回路ウェハを結合する１つ又は複数のボンドを含むことができ、１つ又は複数のボンドは、光学回路ウェハと集積回路ウェハとの間の電気的相互接続でもある。
動作９０６は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
動作９０６は多種多様な方法で実施することができることに留意されたい。
たとえば、一実施形態では、ウェハボンディング工程は、光学回路ウェハ及び集積回路ウェハを結合する１つ又は複数のボンドを含むことができ、１つ又は複数のボンドは、光学回路ウェハと集積回路ウェハとの間の電気的相互接続でもある。
動作９０６は、本明細書に記載されるものと同様のあらゆる様式で実施することができるが、それには限定されない。
本発明による種々の具体的な実施形態のこれまでの記載は、例示及び説明するために提示されている。
それらの記載は、網羅的であること、又は本発明を開示された形態と全く同じ形態に限定することを意図するものではなく、明らかに、上記の教示を考慮すれば、数多くの変更及び変形が可能である。
本発明は、特許請求の範囲及びその均等物に従って解釈することができる。
それらの記載は、網羅的であること、又は本発明を開示された形態と全く同じ形態に限定することを意図するものではなく、明らかに、上記の教示を考慮すれば、数多くの変更及び変形が可能である。
本発明は、特許請求の範囲及びその均等物に従って解釈することができる。
１０２・・・光学回路ウェハ，
１０４・・・集積回路ウェハ，
１０８・・・ウェハ，
１１０・・・光学回路，
１１２・・・間隙設定材料，
１１４・・・電気的相互接続，
１１６・・・ボンドパッド，
１２０・・・回路，
１２２・・・シリコンウェハ，
１２３〜１２６，６０８，６１０，７０３，７０５，８０２，８０４・・・棚部，
１５２・・・光ファイバ，
６０６・・・溝，
７０１・・・側面，
７０２・・・ソルダバンプ，
７０６・・・ワイヤ
１０４・・・集積回路ウェハ，
１０８・・・ウェハ，
１１０・・・光学回路，
１１２・・・間隙設定材料，
１１４・・・電気的相互接続，
１１６・・・ボンドパッド，
１２０・・・回路，
１２２・・・シリコンウェハ，
１２３〜１２６，６０８，６１０，７０３，７０５，８０２，８０４・・・棚部，
１５２・・・光ファイバ，
６０６・・・溝，
７０１・・・側面，
７０２・・・ソルダバンプ，
７０６・・・ワイヤ
Claims (10)
- 装置（１００）であって、
光学回路ウェハ（１０２）と、
集積回路ウェハ（１０４）と、
を備え、
前記光学回路ウェハおよび前記集積回路ウェハは、ウェハボンディング工程によって共に接合される
装置。 - 前記ウェハボンディング工程は、共晶接合、圧着、融着、陽極接合、プラズマ接合および接着から成る群から選択される
請求項１に記載の装置。 - 前記集積回路ウェハの側面（１２６）は、前記光学回路ウェハを越えて突出し、電気的結合を収容するように構成されるボンドパッド（１１６）を備える
請求項１に記載の装置。 - 前記ウェハボンディング工程は、前記光学回路ウェハと前記集積回路ウェハとの間の電気的相互接続（１１４）を含む
請求項１に記載の装置。 - 前記光学回路ウェハは、光検出器、電子光学変調器、光導波路、レーザおよび電気回路から成る群から選択される１つ又は複数の素子を含む
請求項１に記載の装置。 - 前記集積回路ウェハは、前記ウェハボンディング工程中に、前記光学回路ウェハと前記集積回路ウェハとの間の距離を維持するための間隙設定材料（１１２）を備える
請求項１に記載の装置。 - 前記装置の側面（７０１）は、光学信号を前記光学回路ウェハに結合するための外部光学結合（１５２）を収容するように構成される
請求項１に記載の装置。 - 前記外部光学結合は光ファイバコネクタを含む
請求項７に記載の装置。 - 前記光学ウェハの表面は、光学信号を前記光学回路ウェハに結合するための外部光学結合（１５２）を収容するように構成される
請求項１に記載の装置。 - 前記集積回路ウェハは、能動回路素子、受動回路素子、メモリ素子およびプログラム可能回路素子から成る群から選択される素子を含む
請求項１に記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/701,314 US20080181558A1 (en) | 2007-01-31 | 2007-01-31 | Electronic and optical circuit integration through wafer bonding |
| US11/701,314 | 2007-01-31 | ||
| PCT/US2008/001279 WO2008094642A1 (en) | 2007-01-31 | 2008-01-31 | Electronic and optical circuit integration through wafer bonding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010517321A true JP2010517321A (ja) | 2010-05-20 |
| JP5501768B2 JP5501768B2 (ja) | 2014-05-28 |
Family
ID=39668079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009548299A Expired - Fee Related JP5501768B2 (ja) | 2007-01-31 | 2008-01-31 | ウェハボンディングによる電子回路及び光学回路集積 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080181558A1 (ja) |
| JP (1) | JP5501768B2 (ja) |
| KR (1) | KR101386056B1 (ja) |
| CN (1) | CN101601136A (ja) |
| DE (1) | DE112008000304T5 (ja) |
| WO (1) | WO2008094642A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175605A (ja) * | 2013-03-12 | 2014-09-22 | Seiko Instruments Inc | 受光センサ及び受光センサの製造方法 |
| JPWO2013069743A1 (ja) * | 2011-11-10 | 2015-04-02 | シチズンホールディングス株式会社 | 光集積デバイス |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7778501B2 (en) * | 2007-04-03 | 2010-08-17 | Hewlett-Packard Development Company, L.P. | Integrated circuits having photonic interconnect layers and methods for fabricating same |
| US7745256B2 (en) * | 2008-05-05 | 2010-06-29 | International Business Machines Corporation | Rectangular-shaped controlled collapse chip connection |
| US20090317033A1 (en) * | 2008-06-20 | 2009-12-24 | Industrial Technology Research Institute | Integrated circuit and photonic board thereof |
| JP2013507792A (ja) * | 2009-10-13 | 2013-03-04 | スコーピオズ テクノロジーズ インコーポレイテッド | チューナブルレーザのハイブリッド集積のための方法及びシステム |
| JP2011109002A (ja) * | 2009-11-20 | 2011-06-02 | Citizen Holdings Co Ltd | 集積デバイスおよび集積デバイスの製造方法 |
| CN104401929B (zh) * | 2014-11-20 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 用于融合键合晶片的键合结构及锚点结构 |
| WO2016089382A1 (en) * | 2014-12-03 | 2016-06-09 | Intel Corporation | Method of fabricating an electronic package |
| TWI741988B (zh) | 2015-07-31 | 2021-10-11 | 日商新力股份有限公司 | 堆疊式透鏡結構及其製造方法，以及電子裝置 |
| FR3058830B1 (fr) * | 2016-11-14 | 2018-11-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation collective d’une pluralite de puces optoelectroniques |
| US20220357532A1 (en) * | 2019-06-17 | 2022-11-10 | Nippon Telegraph And Telephone Corporation | Optical Circuit Wafer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697173A (ja) * | 1992-09-14 | 1994-04-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH07283426A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 光トリガ型半導体装置 |
| JPH10170771A (ja) * | 1996-12-13 | 1998-06-26 | Kyocera Corp | 光モジュール |
| JPH11307870A (ja) * | 1998-04-22 | 1999-11-05 | Sony Corp | 半導体装置およびその製造方法 |
| JP2002118271A (ja) * | 2000-10-11 | 2002-04-19 | Fujitsu Ltd | 光素子の樹脂封止構造 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087124A (en) * | 1989-05-09 | 1992-02-11 | Smith Rosemary L | Interferometric pressure sensor capable of high temperature operation and method of fabrication |
| KR100324288B1 (ko) * | 1998-03-26 | 2002-02-21 | 무라타 야스타카 | 광전자 집적회로 |
| US6531767B2 (en) * | 2001-04-09 | 2003-03-11 | Analog Devices Inc. | Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture |
| US20030113947A1 (en) * | 2001-12-19 | 2003-06-19 | Vandentop Gilroy J. | Electrical/optical integration scheme using direct copper bonding |
| US6955976B2 (en) | 2002-02-01 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Method for dicing wafer stacks to provide access to interior structures |
| US7402897B2 (en) * | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
| FR2844098B1 (fr) * | 2002-09-03 | 2004-11-19 | Atmel Grenoble Sa | Microsysteme optique et procede de fabrication |
| US6879765B2 (en) * | 2002-09-16 | 2005-04-12 | Intel Corporation | Integrated selectable waveguide for optical networking components |
| KR100507331B1 (ko) * | 2003-03-21 | 2005-08-08 | 한국과학기술연구원 | 반도체 웨이퍼 접합을 위한 시료 고정장치 |
| EP2937897A3 (en) * | 2003-09-15 | 2016-03-23 | Nuvotronics LLC | Device package and methods for the fabrication and testing thereof |
| US6900509B2 (en) * | 2003-09-19 | 2005-05-31 | Agilent Technologies, Inc. | Optical receiver package |
| US7247246B2 (en) * | 2003-10-20 | 2007-07-24 | Atmel Corporation | Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity |
| EP1569276A1 (en) * | 2004-02-27 | 2005-08-31 | Heptagon OY | Micro-optics on optoelectronics |
-
2007
- 2007-01-31 US US11/701,314 patent/US20080181558A1/en not_active Abandoned
-
2008
- 2008-01-31 KR KR1020097016073A patent/KR101386056B1/ko not_active IP Right Cessation
- 2008-01-31 WO PCT/US2008/001279 patent/WO2008094642A1/en active Application Filing
- 2008-01-31 CN CNA2008800037969A patent/CN101601136A/zh active Pending
- 2008-01-31 JP JP2009548299A patent/JP5501768B2/ja not_active Expired - Fee Related
- 2008-01-31 DE DE112008000304T patent/DE112008000304T5/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697173A (ja) * | 1992-09-14 | 1994-04-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH07283426A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 光トリガ型半導体装置 |
| JPH10170771A (ja) * | 1996-12-13 | 1998-06-26 | Kyocera Corp | 光モジュール |
| JPH11307870A (ja) * | 1998-04-22 | 1999-11-05 | Sony Corp | 半導体装置およびその製造方法 |
| JP2002118271A (ja) * | 2000-10-11 | 2002-04-19 | Fujitsu Ltd | 光素子の樹脂封止構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013069743A1 (ja) * | 2011-11-10 | 2015-04-02 | シチズンホールディングス株式会社 | 光集積デバイス |
| JP2014175605A (ja) * | 2013-03-12 | 2014-09-22 | Seiko Instruments Inc | 受光センサ及び受光センサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112008000304T5 (de) | 2010-05-12 |
| WO2008094642A1 (en) | 2008-08-07 |
| CN101601136A (zh) | 2009-12-09 |
| JP5501768B2 (ja) | 2014-05-28 |
| US20080181558A1 (en) | 2008-07-31 |
| KR20090114377A (ko) | 2009-11-03 |
| KR101386056B1 (ko) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5501768B2 (ja) | ウェハボンディングによる電子回路及び光学回路集積 | |
| JP5096494B2 (ja) | チップを冷却するためのシステム | |
| US10996410B2 (en) | Methods of forming semiconductor packages | |
| US10054737B2 (en) | Optical I/O system using planar light-wave integrated circuit | |
| US9715064B1 (en) | Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides | |
| US9576937B2 (en) | Back-to-back stacked integrated circuit assembly | |
| TW201725408A (zh) | 用於基板上晶圓上晶片總成之方法及系統 | |
| US11550106B2 (en) | Slim connector plug and active optical cable assembly using same | |
| JP2014035546A (ja) | 光通信システムのハイブリッド集積のための方法及びシステム | |
| JP6227782B2 (ja) | 光電子パッケージアセンブリ | |
| US11886023B2 (en) | Photonic optoelectronic module packaging | |
| CN114616655A (zh) | 光学装置的晶圆级制造 | |
| CN112219288B (zh) | 具有埋入激光源的光子芯片 | |
| TW202316608A (zh) | 半導體裝置 | |
| CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
| US10359565B2 (en) | Optoelectronic circuit having one or more double-sided substrates | |
| US20090074350A1 (en) | Electrically pluggable optical interconnect | |
| US20240077669A1 (en) | Integrated circuit package and method of forming same | |
| US20230314701A1 (en) | Electrical-optical bridge chip and integrated circuit packaging structure | |
| TW202327114A (zh) | 使用嵌入式模製光學模組集成之光學封裝 | |
| CN114975310A (zh) | 集成电路元件与集成电路元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5501768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |