JP2010501954A - バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置 - Google Patents
バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置 Download PDFInfo
- Publication number
- JP2010501954A JP2010501954A JP2009526141A JP2009526141A JP2010501954A JP 2010501954 A JP2010501954 A JP 2010501954A JP 2009526141 A JP2009526141 A JP 2009526141A JP 2009526141 A JP2009526141 A JP 2009526141A JP 2010501954 A JP2010501954 A JP 2010501954A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus line
- circuit
- line
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 18
- 230000009471 action Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000003993 interaction Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000012913 prioritisation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 206010000210 abortion Diseases 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
2)RESライン401がマルチプレクサ407において低電圧に接続される。
3)アンドゲート406の上側の出力部がRESライン401から切断され、代わりにマルチプレクサ405において高電圧に接続される。
Claims (17)
- 第1の入力部と第2の入力部と出力部とを有する論理ゲート装置(406)を備え、かつ第1のバスラインから上記第1の入力部への接続を有するように構成され、バスにアクセスするときにアービトレーションを行うための回路において、
上記回路は、
上記第1のバスラインのうち上記論理ゲート装置(406)の上記第1の入力部に接続された第1の半分(402)を上記第1のバスラインの第2の半分(403)から切断し、上記第2の半分(403)を第1の固定電位に接続することと、
第2のバスライン(401)を上記論理ゲート装置(406)の上記第2の入力部から非接続し、上記第2の入力部の電位が実質的に第2の固定電位に等しくなることを可能にすることと、
上記第2のバスラインを上記第1の固定電位に接続することとによって、制御信号に応答するように構成された切換装置(404、405、407、901)を備え、
2つの信号源は、上記制御信号を上記切換装置(404、405、407、901)に供給するために利用可能であり、上記2つの信号源のうちの一方は上記論理ゲート装置(406)の出力部であることを特徴とする回路。 - 上記2つの信号源のうちの他方は、上記回路の外部装置から上記切換装置(404、405、407、901)までの信号線であることを特徴とする請求項1記載の回路。
- 上記論理ゲート装置(406)の出力部は、上記制御信号の電圧値に対する上記論理ゲート装置(406)の出力部の効果を上記回路の外部装置から上記信号線に接続された電圧の効果より弱くするために、抵抗器(R2)を介して上記信号線に接続されたことを特徴とする請求項2記載の回路。
- 上記切換装置(404、405、407)は上記制御信号に応答する3つのアナログの2:1マルチプレクサを備え、これらのマルチプレクサのうち、
第1のマルチプレクサ(404)は、上記制御信号が第1の値を有するか又は第2の値を有するかのそれぞれに依存して、上記第1のバスラインの第2の半分(403)を上記第1のバスラインの第1の半分(402)又は上記第1の固定電位に選択的に接続するように構成され、
第2のマルチプレクサ(405)は、上記制御信号が上記第1の値を有するか又は上記第2の値を有するかのそれぞれに依存して、上記論理ゲート装置(406)の第2の入力部を上記第2のバスライン(401)又は上記第2の固定電位に選択的に接続するように構成され、
第3のマルチプレクサ(407)は、上記制御信号が上記第1の値を有するか又は上記第2の値を有するかのそれぞれに依存して、上記第2のバスライン(401)を何処にも接続しないか又は上記第1の固定電位に選択的に接続することを特徴とする請求項1記載の回路。 - 上記論理ゲート装置(406)は、上記第1のバスラインの上記第1の半分(402)及び上記第2のマルチプレクサ(405)の出力部の両方がデジタルのハイレベルを表す電圧にあるときに、その出力部においてデジタルのハイレベルを表す電圧を与えるように構成されたアンドゲートから成ることを特徴とする請求項4記載の回路。
- 上記切換装置(404、901)は上記制御信号に応答する2つのアナログの2:1マルチプレクサを備え、これらのマルチプレクサのうち、
第1のマルチプレクサ(404)は、上記制御信号が第1の値を有するか又は第2の値を有するかのそれぞれに依存して、上記第1のバスラインの第2の半分(403)を上記第1のバスラインの第1の半分(402)又は上記第1の固定電位に選択的に接続するように構成され、
第2のマルチプレクサ(901)は、上記制御信号が上記第1の値を有するか又は上記第2の値を有するかのそれぞれに依存して、上記第2のバスライン(401)を上記論理ゲート装置(406)の第2の入力部又は上記第1の固定電位に選択的に接続するように構成され、
上記論理ゲート装置(406)の第2の入力部はプルアップ抵抗器(R3)を介して上記第2の固定電位に接続されたことを特徴とする請求項1記載の回路。 - 上記第1のバスラインの第1の半分(402)及び上記第2のバスライン(403)のうちの少なくとも一方の電位の変化が上記論理ゲート装置(406)の出力部から上記切換装置(404、405、407)に供給される信号を変化させるためにかかる時間を延ばすように構成された遅延素子(713、723)を備えたことを特徴とする請求項1記載の回路。
- 上記遅延素子(713、723)は、遅延制御信号に応答して当該遅延素子(713、723)がもたらす遅延量を変えるように構成された制御可能な遅延素子であることを特徴とする請求項7記載の回路。
- アクセスコントローラ(201、601、711、721)と、アービトレータ回路(202、602、712、722)とを備え、バスにアクセスするときにアービトレーションを行うための装置において、
上記アービトレータ回路(202、602、712、722)は請求項1記載の回路であることを特徴とする装置。 - 上記アクセスコントローラ及び上記アービトレータ回路はマイクロコントローラのパーツであり、上記アービトレータ回路は上記マイクロコントローラに含まれるプログラム可能な論理回路で実装されることを特徴とする請求項9記載の装置。
- 上記制御信号を上記切換装置に供給するために利用可能な上記2つの信号源のうちの他方は、上記アービトレータ回路と上記アクセスコントローラとの間の接続部であることを特徴とする請求項9記載の装置。
- 上記アクセスコントローラは、出力ピン又は入力ピンとして使用するために動的に構成可能であるピン(603)を有し、
上記アービトレータ回路と上記アクセスコントローラとの間の接続部は上記ピン(603)を通過し、
上記アクセスコントローラは、高インピーダンスを有する入力ピンとして使用するために上記ピン(603)を動的に構成することによって、上記アービトレータ回路を選択的に起動するように構成され、
上記アクセスコントローラは、出力ピンとして使用するために上記ピン(603)を動的に構成し、かつ上記ピン(603)を強制的にデジタルのローレベルを表す電圧にすることによって、上記アービトレータ回路を選択的に停止するように構成されたことを特徴とする請求項11記載の装置。 - 上記装置は、上記第1のバスラインの第1の半分(402)及び上記第2のバスライン(403)のうちの少なくとも一方の電位の変化が上記論理ゲート装置(406)の出力部から上記切換装置(404、405、407)に供給される信号を変化させるためにかかる時間を延ばすように構成された制御可能な遅延素子(713、723)を備え、
上記アクセスコントローラは、上記遅延素子(713、723)に遅延制御信号を供給することによって上記遅延素子(713、723)がもたらす遅延量を変えるように構成されたことを特徴とする請求項9記載の装置。 - バスにアクセスするときにアービトレーションを行うための方法において、
上記バスを予約する必要性を示す起動信号ならびに第1のバスライン及び第2のバスラインの両方が第2の固定電位にあるという観測に対する応答として、
上記第1のバスラインの第1の半分(402)を上記第1のバスラインの第2の半分(403)から切断することと、
上記第2の半分(403)を第1の固定電位に接続することと、
上記第2のバスライン(401)を上記第1の固定電位に接続することと、
上記第1のバスラインの第1の半分(402)において観測される電位に依存して、
上記第1の半分(402)の電位が実質的に上記第2の固定電位に等しければ、バス予約の成功を示し、又は、
上記第1の半分(402)の電位が実質的に上記第1の固定電位に等しければ、バス予約の失敗を示し、上記第1のバスラインの第1の半分(402)を上記第1のバスラインの第2の半分(403)に再接続し、上記第2の半分(403)を上記第1の固定電位から切断し、上記第2のバスライン(401)を上記第1の固定電位から切断することを含むことを特徴とする方法。 - 上記バスを予約する必要性を示す起動信号ならびに上記第1のバスライン及び上記第2のバスラインのうちの少なくとも一方が上記第1の固定電位にあるという観測に対する応答として、上記第1のバスライン及び上記第2のバスラインの両方が上記第2の固定電位になるまで待機することと、その後請求項13記載の各ステップを実行することを含むことを特徴とする請求項14記載の方法。
- 上記待機するステップの後に、上記第2の固定電位を共に有する上記第1のバスライン及び上記第2のバスラインに対する応答として、上記請求項14記載の各ステップを実行する前に追加の遅延時間の期間の間待機することを含むことを特徴とする請求項15記載の方法。
- 上記第1のバスライン及び上記第2のバスラインの両方が上記第2の固定電位を有するまで待機するために費やされる時間の長さの関数としての上記追加の遅延時間のデフォルト値を減少させることを含むことを特徴とする請求項16記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20060767 | 2006-08-25 | ||
FI20060767A FI122301B (fi) | 2006-08-25 | 2006-08-25 | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
PCT/FI2007/000210 WO2008023091A1 (en) | 2006-08-25 | 2007-08-24 | Circuit, method and arrangement for implementing simple and reliable distributed arbitration on a bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010501954A true JP2010501954A (ja) | 2010-01-21 |
JP4824111B2 JP4824111B2 (ja) | 2011-11-30 |
Family
ID=36950668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009526141A Expired - Fee Related JP4824111B2 (ja) | 2006-08-25 | 2007-08-24 | バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8190802B2 (ja) |
EP (1) | EP2054809B1 (ja) |
JP (1) | JP4824111B2 (ja) |
FI (1) | FI122301B (ja) |
WO (1) | WO2008023091A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7865629B1 (en) * | 2009-11-24 | 2011-01-04 | Microsoft Corporation | Configurable connector for system-level communication |
US8719112B2 (en) | 2009-11-24 | 2014-05-06 | Microsoft Corporation | Invocation of accessory-specific user experience |
DE102011007437A1 (de) * | 2010-11-15 | 2012-05-16 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen |
US8984194B2 (en) * | 2011-01-21 | 2015-03-17 | Numia Medical Technology Llc | Multi-master bus arbitration and resource control |
US8856415B2 (en) | 2012-02-01 | 2014-10-07 | National Instruments Corporation | Bus arbitration for a real-time computer system |
US8793697B2 (en) * | 2012-02-23 | 2014-07-29 | Qualcomm Incorporated | Method and system for scheduling requests in a portable computing device |
US9430421B2 (en) * | 2014-03-12 | 2016-08-30 | Arm Limited | Interrupt signal arbitration |
EP3729739B1 (en) * | 2017-12-24 | 2023-08-23 | Technion Research & Development Foundation Limited | Message authentication based on a physical location on a bus |
CN111400239A (zh) * | 2020-04-15 | 2020-07-10 | 联合华芯电子有限公司 | 片内分布式互联总线系统及多核处理器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3170828D1 (en) * | 1980-07-08 | 1985-07-11 | Thomson Csf Mat Tel | Method and apparatus for arbitrating between a plurality of sub-systems |
US5111424A (en) * | 1987-05-01 | 1992-05-05 | Digital Equipment Corporation | Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer |
US5160922A (en) * | 1990-06-29 | 1992-11-03 | Digital Equipment Corporation | System and method for dynamic avoidance of a simultaneous switching output limitation of a integrated circuit chip |
EP0597013B1 (en) * | 1991-07-26 | 1998-12-23 | Tandem Computers Incorporated | Apparatus and method for frame switching |
JPH05242048A (ja) * | 1992-03-02 | 1993-09-21 | Meidensha Corp | マルチ・プロセッサ・システムの直列調停方法およびその装置 |
JPH0660018A (ja) * | 1992-08-11 | 1994-03-04 | Fujitsu Ltd | バスアービトレーション方法、アービタ回路及びアービタ |
US5430848A (en) * | 1992-08-14 | 1995-07-04 | Loral Fairchild Corporation | Distributed arbitration with programmable priorities |
US5437042A (en) * | 1992-10-02 | 1995-07-25 | Compaq Computer Corporation | Arrangement of DMA, interrupt and timer functions to implement symmetrical processing in a multiprocessor computer system |
US5404538A (en) * | 1992-10-28 | 1995-04-04 | International Business Machines Corporation | Method and apparatus for multilevel bus arbitration |
JPH0793316B2 (ja) | 1992-12-28 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
US5579486A (en) * | 1993-01-14 | 1996-11-26 | Apple Computer, Inc. | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer |
US5455912A (en) * | 1993-06-18 | 1995-10-03 | Vtech Industries, Inc. | High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus |
US5710891A (en) * | 1995-03-31 | 1998-01-20 | Sun Microsystems, Inc. | Pipelined distributed bus arbitration system |
US5933648A (en) * | 1996-12-20 | 1999-08-03 | Intel Corporation | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input |
US5931924A (en) * | 1997-04-14 | 1999-08-03 | International Business Machines Corporation | Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights |
KR100252752B1 (ko) * | 1997-06-26 | 2000-04-15 | 김영환 | 다단계 제어 버스 중재장치 |
US6327696B1 (en) * | 1998-05-05 | 2001-12-04 | Lsi Logic Corporation | Method and apparatus for zero skew routing from a fixed H trunk |
US6167478A (en) * | 1998-10-05 | 2000-12-26 | Infineon Technologies North America Corp. | Pipelined arbitration system and method |
US6587905B1 (en) * | 2000-06-29 | 2003-07-01 | International Business Machines Corporation | Dynamic data bus allocation |
US6993612B2 (en) * | 2000-12-07 | 2006-01-31 | Micron Technology, Inc. | Arbitration method for a source strobed bus |
US6948019B2 (en) * | 2002-04-30 | 2005-09-20 | Lsi Logic Corporation | Apparatus for arbitrating non-queued split master devices on a data bus |
JP4182801B2 (ja) * | 2003-04-24 | 2008-11-19 | 日本電気株式会社 | マルチプロセサシステム |
US7493511B1 (en) * | 2004-08-27 | 2009-02-17 | Xilinx, Inc. | Network media access controller embedded in a programmable logic device—transmit-side client interface |
CN101427535A (zh) * | 2006-04-24 | 2009-05-06 | 皇家飞利浦电子股份有限公司 | 具有消息的端到端流控制的电子设备 |
EP2227749B1 (en) * | 2007-12-06 | 2014-08-27 | Technion Research & Development Foundation Ltd. | Bus enhanced network on chip |
-
2006
- 2006-08-25 FI FI20060767A patent/FI122301B/fi not_active IP Right Cessation
-
2007
- 2007-08-24 WO PCT/FI2007/000210 patent/WO2008023091A1/en active Application Filing
- 2007-08-24 EP EP07823073.7A patent/EP2054809B1/en not_active Not-in-force
- 2007-08-24 JP JP2009526141A patent/JP4824111B2/ja not_active Expired - Fee Related
- 2007-08-24 US US12/310,458 patent/US8190802B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FI122301B (fi) | 2011-11-30 |
FI20060767A (fi) | 2008-02-26 |
FI20060767A0 (fi) | 2006-08-25 |
EP2054809A4 (en) | 2012-07-18 |
JP4824111B2 (ja) | 2011-11-30 |
US8190802B2 (en) | 2012-05-29 |
EP2054809B1 (en) | 2013-05-22 |
WO2008023091A1 (en) | 2008-02-28 |
EP2054809A1 (en) | 2009-05-06 |
US20090319709A1 (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824111B2 (ja) | バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置 | |
JP4831473B2 (ja) | ネットワーク管理方法、プログラム及びシステム | |
US7113488B2 (en) | Reconfigurable circular bus | |
US7840734B2 (en) | Simple bus buffer | |
CN104331031B (zh) | 功率供应系统和方法 | |
CN105573948B (zh) | 由主从式电路进行的芯片同步 | |
JPH0512193A (ja) | 自動信号構成システム | |
US9213660B2 (en) | Receiver based communication permission token allocation | |
CN104834246A (zh) | 汽车控制器和应用于汽车控制器的状态同步方法 | |
CN103577379B (zh) | 一种检测片上网络中死锁的方法 | |
US5831805A (en) | Local power failure detection and clock disabling circuit | |
US6922790B2 (en) | Three wire communication protocol | |
CN207896980U (zh) | 通信结构及通信系统 | |
WO2019048816A1 (en) | ISOLATION BRIDGE OF RESET | |
WO2012171582A1 (en) | Resolving address conflicts in a bus system | |
KR0137020B1 (ko) | 멀티버스 멀티프로세서 시스템의 언블럭킹 방법 | |
CN114780462B (zh) | 一种通信链路切换控制电路、通信链路和服务器 | |
CN113746553B (zh) | 一种基于多区域的智能组网系统 | |
CN107729273B (zh) | 一种总线逻辑仲裁装置及方法 | |
US20090313323A1 (en) | Method and System for Controlling Bus Access | |
CN102594641A (zh) | Can分支器 | |
CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
JP3366266B2 (ja) | プログラマブルコントローラ | |
JP5272741B2 (ja) | 通信システム | |
JP6337783B2 (ja) | 車載ネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |