JP2010283426A

JP2010283426A - ディジタル伝送装置

Info

Publication number: JP2010283426A
Application number: JP2009132882A
Authority: JP
Inventors: Hiroki Ito; 啓樹伊東; Yoshinari Kinoshita; 能成木下
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2009-06-02
Filing date: 2009-06-02
Publication date: 2010-12-16

Abstract

【課題】親機から子機へ所定の伝送レートで信号を伝送するディジタル伝送装置で、伝送レートを抑圧する。
【解決手段】親機２０１では、Ａ／Ｄ変換手段１３ａが分解能ｎビット、サンプリング周波数２＊ｆｓでディジタル信号へ変換し、直交検波手段２１１がディジタル信号をＩ信号とＱ信号に分離し、デシメーション手段２１２がＩ信号とＱ信号の周波数を２＊ｆｓからｆｓ／２へ変換し、マルチプレクサ手段２１３がＩ信号とＱ信号を時間多重し、送信手段１４〜１６がデータレートｎ＊ｆｓの通信信号を送信する。子機２０２では、受信手段３１〜３３が通信信号を受信し、デマルチプレクサ手段２４１が通信信号の時間多重を解いてＩ信号とＱ信号を取得し、サンプリング周波数復元手段２４２がＩ信号とＱ信号の周波数をｆｓ／２からｆｓへ変換し、受信側処理手段３６〜４１がＩ信号とＱ信号を処理する。
【選択図】図５

Description

本発明は、親機と子機を有して構成されるディジタル伝送装置に関し、特に、親機と子機のデータレート（伝送レート）を抑圧するディジタル伝送装置に関する。

例えば、伝送装置において、高周波信号を電気のまま若しくは光に変換してから伝送すると、長距離伝送したときに信号品質が劣化してしまう。このため、近年、ディジタル伝送装置の開発が進められている。

図６には、従来のアナログ伝送装置の構成例を示してある。
本例のアナログ伝送装置は、親機３０１と子機３０２が伝送媒体３０３を介して接続されて構成されている。
親機３０１は、発振器３２１及び乗算器３２２を有する周波数変換部３１１、帯域制限フィルタ３１２、増幅器３１３を備えている。
子機３０２は、発振器３４１及び乗算器３４２を有する周波数変換部３３１、帯域制限フィルタ３３２を備えている。
親機３０１では、受信した信号が、周波数変換部３１１で周波数変換され、帯域制限フィルタ３１２で帯域制限され、そして、帯域制限フィルタ３１２からの信号が、増幅器３１３で増幅されて、親機３０１からの出力として伝送媒体３０３へ出力される。
子機３０２では、伝送媒体３０３からの信号が、周波数変換部３３１で周波数変換され、帯域制限フィルタ３３２で帯域制限され、電力増幅部等（図示せず）へ出力される。

以上のように、従来のアナログ伝送装置では、伝送媒体による損失を低減させるために、高周波信号を中間周波数帯の信号に変換してから伝送を行っているが、アナログ信号を伝送する限り伝送距離に応じた損失は避けられず、長距離伝送するほど信号対雑音比が劣化するという問題があった。なお、図６では、電気信号による伝送を例として示したが、電気信号を光信号に変換して伝送する場合についても同様なことが言える。

特開２００３−１６３６３４号公報特開２００４−３５０２２１号公報

上述のように、従来の技術では、伝送距離に応じて信号対雑音比が劣化してしまっていた。
本発明は、このような従来の課題を解決するために為されたもので、ディジタル伝送することにより信号対雑音比の劣化を抑え、更に、親機と子機の間のディジタル伝送のデータレートを抑圧することによりコストの低減を図ることができるディジタル伝送装置を提供することを目的とする。

（後述する第３実施例の図５に対応した構成例）
上記目的を達成するため、本発明では、親機から子機へ所定の伝送レートで信号を伝送するディジタル伝送装置において、次のような構成とした。
すなわち、前記親機では、Ａ／Ｄ変換手段が、伝送対象となるアナログ信号を分解能がｎ（ｎは所定の値）ビットでサンプリング周波数が２＊ｆｓ（ｆｓは所定の値、＊は乗算を表す）であるディジタル信号へ変換する。直交検波手段が、前記Ａ／Ｄ変換手段により得られたディジタル信号についてＩ信号とＱ信号に分離する。デシメーション手段が、前記直交検波手段により得られたＩ信号とＱ信号のそれぞれについてサンプリング周波数を２＊ｆｓからｆｓ／２へ変換する。マルチプレクサ手段が、前記デシメーション手段により得られたＩ信号とＱ信号を時間多重する。送信手段が、前記マルチプレクサ手段により得られたデータレートがｎ＊ｆｓである通信信号を送信する。
前記子機では、受信手段が、前記親機から送信された通信信号を受信する。デマルチプレクサ手段が、前記受信手段により受信された通信信号について時間多重を解いてＩ信号とＱ信号を取得する。周波数復元手段が、前記デマルチプレクサ手段により取得されたＩ信号とＱ信号のそれぞれについてサンプリング周波数をｆｓ／２からｆｓへ変換する。受信側処理手段が、前記周波数復元手段により得られたＩ信号とＱ信号について処理する。

従って、例えば、ディジタル伝送することにより信号対雑音比の劣化を抑え、更に、親機と子機の間のディジタル伝送のデータレートを抑圧することによりコストの低減を図ることができる。

ここで、親機や子機としては、それぞれ、種々なものが用いられてもよい。
また、親機から子機への伝送レート（所定の伝送レート）としては、種々なレートが用いられてもよい。また、親機から子機へは、例えば、通信信号ばかりでなく、監視信号なども一緒に伝送されてもよい。
また、Ａ／Ｄ変換手段における分解能ｎビットやサンプリング周波数２＊ｆｓとしては、それぞれ、種々な値が用いられてもよい。なお、ｆｓとしては、例えば、本構成が適用されない通常の構成において使用されるサンプリング周波数の値が用いられる。

（後述する第２実施例の図２に対応した構成例）
親機から子機へ所定の伝送レートで信号を伝送するディジタル伝送装置において、
前記親機は、伝送対象となるアナログ信号を分解能がｎ（ｎは所定の値）ビットでサンプリング周波数が２＊ｆｓ（ｆｓは所定の値、＊は乗算を表す）であるディジタル信号へ変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段により得られたディジタル信号についてＩ信号とＱ信号に分離する送信側直交検波手段と、
前記送信側直交検波手段により得られたＩ信号とＱ信号のそれぞれについてサンプリング周波数を２＊ｆｓからｆｓへ変換するデシメーション手段と、
前記デシメーション手段により得られたＩ信号とＱ信号について直交変調する直交変調手段と、
前記直交変調手段により得られたデータレートがｎ＊ｆｓである通信信号を送信する送信手段と、を備え、
前記子機は、前記親機から送信された通信信号を受信する受信手段と、
前記受信手段により受信された通信信号についてＩ信号とＱ信号に分離する受信側直交検波手段と、
前記受信側直交検波手段により得られたＩ信号とＱ信号について処理する受信側処理手段と、を備えた、
ことを特徴とするディジタル伝送装置。

以上説明したように、本発明に係るディジタル伝送装置によると、例えば、ディジタル伝送することにより信号対雑音比の劣化を抑え、更に、親機と子機の間のディジタル伝送のデータレートを抑圧することによりコストの低減を図ることができる。

本発明の第１実施例に係るディジタル伝送装置の構成例を示す図である。本発明の第２実施例に係るディジタル伝送装置の構成例を示す図である。（ａ）、（ｂ）はＡ／Ｄ変換器のナイキスト帯域に対して受信帯域が適当に設定されたときのスペクトラムの例を示す図である。（ａ）、（ｂ）はＡ／Ｄ変換器のナイキスト帯域に対して受信帯域が比較的近くに設定されたときのスペクトラムの例を示す図である。本発明の第３実施例に係るディジタル伝送装置の構成例を示す図である。アナログ伝送装置の構成例を示す図である。

本発明に係る実施例を図面を参照して説明する。
本実施例では、親機と子機を有して構成されるディジタル伝送装置を示し、親機が外部から入力（受信）された信号を周波数変換等して、伝送媒体を介して子機へ伝送し、子機が受信した信号を周波数変換等して外部へ出力（送信）する。
本実施例に係るディジタル伝送装置は、例えば、ある装置から出力される信号を親機、伝送媒体、子機により遠方等へ中継伝送するシステムに適用することが可能である。一例として、携帯電話システムなどにおいて、無線基地局装置から出力される無線周波数の信号を親機が入力して伝送媒体を介して不感地帯や遠方等に設置された子機へ伝送し、子機が当該信号を受信して無線周波数の信号として出力することで、当該信号を子機側のアンテナ（不感地帯や遠方等に設置されたアンテナ）から無線により送信することができる。

本発明の第１実施例を説明する。
図１には、本発明の一実施例に係るディジタル伝送装置の構成例を示してある。
本例のディジタル伝送装置は、親機１と子機２が伝送媒体３を介して接続されて構成されている。
親機１は、発振器２１及び乗算器２２を有する周波数変換部１１、帯域制限フィルタ１２、Ａ／Ｄ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）変換器からなるＡ／Ｄ変換部１３、フレーム生成部１４、８Ｂ／１０Ｂ変換部１５、シリアライザ１６を備えている。
伝送媒体３は、親機１と子機２を接続する。
子機２は、デシリアライザ３１、１０Ｂ／８Ｂ変換部３２、フレーム分解部３３、発振器５１、５３及び乗算器５２、５４を有する直交検波部３４、帯域制限フィルタ６１、６２を有するフィルタ部３５、アップサンプラ７１、７２を有するアップサンプリング部３６、発振器８１、８３と乗算器８２、８４と加算器８５を有する直交変調部３７、Ｄ／Ａ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇ）変換器からなるＤ／Ａ変換部３８、帯域制限フィルタ３９、発振器９１及び乗算器９２を有する周波数変換部４０、帯域制限フィルタ４１を備えている。

本例のディジタル伝送装置において行われる動作の一例を示す。
親機１における動作の一例を示す。
周波数変換部１１は、外部から受信した信号を中間周波数帯の信号へ変換して、帯域制限フィルタ１２へ出力する。周波数変換部１１では、発振器２１がローカル周波数信号を発振し、乗算器２２がローカル周波数信号と入力信号を乗算する。
帯域制限フィルタ１２は、周波数変換部１１が出力する信号から中間周波数帯の信号のみを抽出して、Ａ／Ｄ変換部１３へ出力する。ここで、帯域制限フィルタ１２は、周波数変換部１１で発生するイメージ周波数とローカル周波数を除去し、また、Ａ／Ｄ変換前に必要なアンチエイリアシングフィルタとしても機能する。

Ａ／Ｄ変換部１３は、帯域制限フィルタ１２からの信号（アナログ信号）を、分解能ｎ（ｎは任意の値を表す）ビット、サンプリング周波数ｆｓ（ｆｓは任意の値を表す）のディジタル信号へ変換して、フレーム生成部１４へ出力する。
フレーム生成部１４は、Ａ／Ｄ変換部１３からのデータレートｎ＊ｆｓ（＊は乗算を表す）の通信信号とデータレートｍ（ｍは任意の値を表す）の監視信号でフレームを生成して、８Ｂ／１０Ｂ変換部１５へ出力する。
８Ｂ／１０Ｂ変換部１５は、フレーム生成部１４からのデータレート（ｎ＊ｆｓ＋ｍ）の信号をデータレート（ｎ＊ｆｓ＋ｍ）＊１０／８の信号へ変換して、シリアライザ１６へ出力する。
シリアライザ１６は、８Ｂ／１０Ｂ変換部１５からのパラレル信号をシリアル信号へ変換して、伝送媒体３へ出力する。

子機２における動作の一例を示す。
デシリアライザ３１は、親機１から伝送媒体３を介して伝送されてきたシリアル信号をパラレル信号へ変換して、１０Ｂ／８Ｂ変換部３２へ出力する。
１０Ｂ／８Ｂ変換部３２は、デシリアライザ３１からのデータレート（ｎ＊ｆｓ＋ｍ）＊１０／８の信号をデータレート（ｎ＊ｆｓ＋ｍ）の信号へ変換して、フレーム分解部３３へ出力する。
フレーム分解部３３は、１０Ｂ／８Ｂ変換部３２からの信号をデータレートｎ＊ｆｓの通信信号とデータレートｍの監視信号に分解（フレーム分解）して、直交検波部３４へ出力する。
直交検波部３４は、フレーム分解部３３からの信号を同相成分（Ｉ：Ｉｎ−ｐｈａｓｅ）の信号及び直交成分（Ｑ：Ｑｕａｄｒａｔｕｒｅ）の信号に分離して、フィルタ部３５へ出力する。ここで、Ｉ信号とＱ信号は、それぞれ、それぞれに対応した発振器５１、５３からの発振信号とフレーム分解部３３からの信号がそれぞれに対応した乗算器５２、５４により乗算されて、取得される。

フィルタ部３５は、直交検波部３４からのＩ信号及びＱ信号（Ｉ、Ｑ信号）のそれぞれをそれぞれに対応した帯域制限フィルタ６１、６２により帯域制限して、アップサンプリング部３６へ出力する。
アップサンプリング部３６は、フィルタ部３５からのＩ信号及びＱ信号のそれぞれをそれぞれに対応したアップサンプラ７１、７２によりｆｓのサンプリング周波数からｒ＊ｆｓ（ｒは任意の値を表す）の周波数へアップサンプリングして、直交変調部３７へ出力する。具体的には、同じデータを連続させるか、若しくは、ゼロを挿入して、それによって発生するイメージをインターポーレーションフィルタで減衰させることにより実現する。
本例では、アップサンプリング部３６によって、Ｄ／Ａ変換したときに発生するイメージ周波数を希望周波数から離すことにより、Ｄ／Ａ変換部後のアナログフィルタの実現を容易にしている。

直交変調部３７は、アップサンプリング部３６からのＩ信号及びＱ信号を直交変調して、Ｄ／Ａ変換部３８へ出力する。具体的には、発振器８１からの発振信号とアップサンプラ７１からのＩ信号が乗算器８２により乗算され、発振器８３からの発振信号とアップサンプラ７２からのＱ信号が乗算器８４により乗算され、これらの乗算結果が加算器８５により加算されて、当該加算結果の信号がＤ／Ａ変換部３８へ出力される。
Ｄ／Ａ変換部３８は、直交変調部３７からの信号（ディジタル信号）をアナログ信号へ変換して、帯域制限フィルタ３９へ出力する。

帯域制限フィルタ３９は、Ｄ／Ａ変換部３８からの信号を帯域制限して、周波数変換部４０へ出力する。ここで、帯域制限フィルタ３９は、Ｄ／Ａ変換部３８で発生するイメージ周波数を除去する。
周波数変換部４０は、帯域制限フィルタ３９からの信号を周波数変換して、帯域制限フィルタ４１へ出力する。周波数変換部４０では、発振器９１がローカル周波数信号を発振し、乗算器９２がローカル周波数信号と入力信号を乗算する。
帯域制限フィルタ４１は、周波数変換部４０からの信号を帯域制限して、出力する。ここで、帯域制限フィルタ４１は、周波数変換部４０で発生するイメージ周波数とローカルリークを除去する。

なお、伝送媒体３として光ファイバを用いる場合には、親機１には電気／光変換の機能が必要になり、子機２には光／電気変換の機能が必要になる。
このように、本例のディジタル伝送装置では、アナログ信号をディジタル信号にして、電気まま若しくは光に変換して伝送することにより、長距離伝送による信号の損失の影響をなくすことができ、このため、信号対雑音比の劣化を抑えることができる。

以上のように、本例のディジタル伝送装置では、受信した高周波信号（例えば、無線周波数信号）をディジタル信号に変換して伝送媒体３に送信する親機１と、伝送媒体３を介して受信したディジタル信号を高周波信号に変換して送信する子機２と、親機１と子機２を接続する伝送媒体３を備えている。

親機１は、受信した高周波信号を周波数変換する周波数変換部１１、周波数変換部１１からの信号を帯域制限する帯域制限フィルタ１２、帯域制限フィルタ１２からのアナログ信号をディジタル信号へ変換する分解能ｎビット、サンプリング周波数ｆｓのＡ／Ｄ変換部１３、Ａ／Ｄ変換部１３からのデータレートｎ＊ｆｓの通信信号とデータレートｍの監視信号でフレームを生成するフレーム生成部１４、フレーム生成部１４からのデータレートｎ＊ｆｓ＋ｍの信号に同期信号を付加してデータレート（ｎ＊ｆｓ＋ｍ）＊１０／８の信号に変換する８Ｂ／１０Ｂ変換部１５、８Ｂ／１０Ｂ変換部１５からのパラレル信号をシリアル信号へ変換するシリアライザ１６を備えている。

子機２は、親機１からのシリアル信号をパラレル信号へ変換するデシリアライザ３１、デシリアライザ３１からのデータレート（ｎ＊ｆｓ＋ｍ）＊１０／８の信号を、同期信号を除いてデータレート（ｎ＊ｆｓ＋ｍ）の信号へ変換する１０Ｂ／８Ｂ変換部３２、１０Ｂ／８Ｂ変換部３２からの信号をデータレートｎ＊ｆｓの通信信号とデータレートｍの監視信号にフレーム分解するフレーム分解部３３、フレーム分解部３３からの信号をＩ信号とＱ信号に分離する直交検波部３４、直交検波部３４からのＩ、Ｑ信号をそれぞれ帯域制限するフィルタ部３５、フィルタ部３５からのＩ、Ｑ信号をそれぞれｆｓからｒ＊ｆｓにアップサンプリングするアップサンプリング部３６、アップサンプリング部３６からのＩ、Ｑ信号を直交変調する直交変調部３７、直交変調部３７からのディジタル信号をアナログ信号へ変換するＤ／Ａ変換部３８、Ｄ／Ａ変換部３８からの信号を帯域制限する帯域制限フィルタ３９、帯域制限フィルタ３９からの信号を周波数変換する周波数変換部４０、周波数変換部４０からの信号を帯域制限する帯域制限フィルタ４１を備えている。

従って、本例のディジタル伝送装置では、長距離伝送しても信号対雑音比の劣化を抑えることができ、更に、親機１と子機２の間のディジタル伝送のデータレートを抑圧することにより、コストの低減を図ることができる。

ここで、本例では、親機１から子機２へ伝送信号を伝送する場合を示したが、上り／下り信号に応じて逆の場合も考えられ、逆の場合には、本例の親機１の機能が子機に備えられ、本例の子機２の機能が親機に備えられることになる。また、親機と子機がそれぞれ、本例の親機１の機能と本例の子機２の機能の両方を備えてもよい。
また、本例では、子機２において、直交変調部３７の処理をディジタル領域で行っているが、他の構成例として、アナログ領域で行っても構わない。

本発明の第２実施例を説明する。
図２には、本発明の一実施例に係るディジタル伝送装置の構成例を示してある。なお、説明の便宜上から、図２では、図１に示されるのと同様な構成部分については、同一の符号を付してある。
本例のディジタル伝送装置は、親機１０１と子機２が伝送媒体３を介して接続されて構成されている。
ここで、子機２の構成及び動作や、伝送媒体３については、図１に示されるものと同様であり、本例では、詳しい説明を省略する。

親機１０１は、発振器２１及び乗算器２２を有する周波数変換部１１、帯域制限フィルタ１２、Ａ／Ｄ変換器からなるＡ／Ｄ変換部１３ａ、発振器１２１、１２３及び乗算器１２２、１２４を有する直交検波部１１１、デシメーション器１３１、１３２を有するデシメーション部１１２、発振器１４１、１４３と乗算器１４２、１４４と加算器１４５を有する直交変調部１１３、フレーム生成部１４、８Ｂ／１０Ｂ変換部１５、シリアライザ１６を備えている。

本例のディジタル伝送装置において行われる動作の一例を示す。
親機１０１における動作の一例を示す。
周波数変換部１１は、外部から受信した信号を中間周波数帯の信号へ変換して、帯域制限フィルタ１２へ出力する。
帯域制限フィルタ１２は、周波数変換部１１が出力する信号から中間周波数帯の信号のみを抽出して、Ａ／Ｄ変換部１３ａへ出力する。ここで、帯域制限フィルタ１２は、周波数変換部１１で発生するイメージ周波数とローカル周波数を除去し、また、Ａ／Ｄ変換前に必要なアンチエイリアシングフィルタとしても機能する。
Ａ／Ｄ変換部１３ａは、帯域制限フィルタ１２からの信号（アナログ信号）を、分解能ｎ（ｎは任意の値を表す）ビット、サンプリング周波数２＊ｆｓ（ｆｓは任意の値を表す）のディジタル信号へ変換して、直交検波部１１１へ出力する。

直交検波部１１１は、Ａ／Ｄ変換部１３ａからの信号（ディジタル信号）を同相成分（Ｉ：Ｉｎ−ｐｈａｓｅ）の信号及び直交成分（Ｑ：Ｑｕａｄｒａｔｕｒｅ）の信号に分離して、デシメーション部１１２へ出力する。ここで、Ｉ信号とＱ信号は、それぞれ、それぞれに対応した発振器１２１、１２３からの発振信号とＡ／Ｄ変換部１３ａからの信号がそれぞれに対応した乗算器１２２、１２４により乗算されて、取得される。

デシメーション部１１２は、直交検波部１１１からのＩ信号及びＱ信号のそれぞれをそれぞれに対応したデシメーション器１３１、１３２によりサンプリング周波数２＊ｆｓからｆｓへ変換して、直交変調部１１３へ出力する。具体的には、２＊ｆｓの周波数帯域に対してｆｓの帯域で帯域制限を行い、サンプリングデータの間引き処理を行うことにより、実現する。

直交変調部１１３は、デシメーション部１１２からのＩ信号及びＱ信号を直交変調して、フレーム生成部１４へ出力する。具体的には、発振器１４１からの発振信号とデシメーション器１３１からのＩ信号が乗算器１４２により乗算され、発振器１４３からの発振信号とデシメーション器１３２からのＱ信号が乗算器１４４により乗算され、これらの乗算結果が加算器１４５により加算されて、当該加算結果の信号がフレーム生成部１４へ出力される。
フレーム生成部１４、８Ｂ／１０Ｂ変換部１５、シリアライザ１６の動作は、図１に示されるものと同様である。

ここで、本例では、図１を用いて説明した第１実施例の場合と比べて、主に、Ａ／Ｄ変換部１３ａのサンプリング周波数を２＊ｆｓとして、Ａ／Ｄ変換部１３ａの後に直交検波部１１１、デシメーション部１１２、直交変調部１１３を追加した点が異なっている。
Ａ／Ｄ変換器では、ナイキスト帯域幅（＝ｆｓ／２）で十分な帯域制限を行わないと、ノイズや妨害波が折り返して、信号対雑音比が劣化してしまうため、Ａ／Ｄ変換する前に十分な帯域制限が必要となる。
受信帯域がＡ／Ｄ変換部１３ａのナイキスト帯域に対して十分に小さければ問題ないが、受信帯域がＡ／Ｄ変換部１３ａのナイキスト帯域に近づくにつれて、アナログ領域での帯域制限が困難になる。

図３及び図４を参照して、このことを説明する。
図３には、Ａ／Ｄ変換器のナイキスト帯域（＝ｆｓ／２）に対して受信帯域ｆ_ＢＷが適当に設定されたときのスペクトラムの例を示してあり、（ａ）にはＡ／Ｄ変換前の中間周波数帯のスペクトラムを示してあり、（ｂ）にはＡ／Ｄ変換後のディジタル領域でのスペクトラムを示してある。また、図３（ａ）には、Ａ／Ｄ変換前に要求される帯域制限フィルタの周波数特性（点線）を示してある。
図３に示されるように、本例では、受信帯域からＡ／Ｄ変換器のナイキスト帯域まで比較的余裕があるため、アナログ領域での帯域制限が可能である。
なお、図３（ａ）、（ｂ）では、それぞれ、横軸は周波数を示しており、縦軸は振幅を示している。

図４には、Ａ／Ｄ変換器のナイキスト帯域（＝ｆｓ／２）に対して受信帯域ｆ_ＢＷが比較的近くに設定されたときのスペクトラムの例を示してあり、（ａ）にはＡ／Ｄ変換前の中間周波数帯のスペクトラムを示してあり、（ｂ）にはＡ／Ｄ変換後のディジタル領域でのスペクトラムを示してある。また、図４（ａ）には、Ａ／Ｄ変換前に要求される帯域制限フィルタの周波数特性（点線）を示してある。
図４に示されるように、本例では、受信帯域からＡ／Ｄ変換器のナイキスト帯域まで余裕がないため、アナログ領域での帯域制限が困難である。
なお、図４（ａ）、（ｂ）では、それぞれ、横軸は周波数を示しており、縦軸は振幅を示している。

一方、親機１０１と子機２の伝送レートは（ｎ＊ｆｓ＋ｍ）＊１０／８で決定されるため、このレートに制約がある場合には、Ａ／Ｄ変換部１３ａのサンプリング周波数を大きくすることができない。
そこで、本例では、このような問題を解決するために、Ａ／Ｄ変換部１３ａでは広帯域の２＊ｆｓでサンプリング処理し、デシメーション部１１２によってサンプリング周波数を２＊ｆｓからｆｓにダウンサンプリングする。
更に、デシメーション部１１２からのＩ、Ｑ信号を直交変調することにより、上記した第１実施例の場合と同じ伝送レートで、親機１０１と子機２の間をディジタル伝送できる。

以上のように、本例のディジタル伝送装置では、受信した高周波信号（例えば、無線周波数信号）をディジタル信号に変換して伝送媒体３に送信する親機１０１と、伝送媒体３を介して受信したディジタル信号を高周波信号に変換して送信する子機２と、親機１０１と子機２を接続する伝送媒体３を備えている。

親機１０１は、受信した高周波信号を周波数変換する周波数変換部１１、周波数変換部１１からの信号を帯域制限する帯域制限フィルタ１２、帯域制限フィルタ１２からのアナログ信号をディジタル信号へ変換する分解能ｎビット、サンプリング周波数２＊ｆｓのＡ／Ｄ変換部１３ａ、Ａ／Ｄ変換部１３ａからのディジタル信号をＩ信号とＱ信号に分離する直交検波部１１１、直交検波部１１１からのＩ、Ｑ信号をサンプリング周波数２＊ｆｓからｆｓへ変換するデシメーション部１１２、デシメーション部１１２からのＩ、Ｑ信号を直交変調する直交変調部１１３、直交変調部１１３からのデータレートｎ＊ｆｓの通信信号とデータレートｍの監視信号でフレームを構成するフレーム生成部１４、フレーム生成部１４からのデータレートｎ＊ｆｓ＋ｍの信号に同期信号を付加してデータレート（ｎ＊ｆｓ＋ｍ）＊１０／８の信号へ変換する８Ｂ／１０Ｂ変換部１５、８Ｂ／１０Ｂ変換部１５からのパラレル信号をシリアル信号へ変換するシリアライザ１６を備えている。

従って、本例のディジタル伝送装置では、長距離伝送しても信号対雑音比の劣化を抑えることができ、更に、親機１０１と子機２の間のディジタル伝送のデータレートを抑圧することにより、コストの低減を図ることができる。

ここで、本例では、親機１０１から子機２へ伝送信号を伝送する場合を示したが、上り／下り信号に応じて逆の場合も考えられ、逆の場合には、本例の親機１０１の機能が子機に備えられ、本例の子機２の機能が親機に備えられることになる。また、親機と子機がそれぞれ、本例の親機１０１の機能と本例の子機２の機能の両方を備えてもよい。
また、本例では、子機２において、直交変調部３７の処理をディジタル領域で行っているが、他の構成例として、アナログ領域で行っても構わない。
また、デシメーション処理としては、例えば、デシメーション後の帯域が受信帯域よりも大きいような場合には、任意の回数実行されても構わない。

なお、図２に示される本例のディジタル伝送装置の親機１０１では、Ａ／Ｄ変換部１３ａの機能によりＡ／Ｄ変換手段が構成されており、直交検波部１１１の機能により送信側直交検波手段が構成されており、デシメーション部１１２の機能によりデシメーション手段が構成されており、直交変調部１１３の機能により直交変調手段が構成されており、直交変調部１１３より後段の処理部１４〜１６の機能により送信手段が構成されている。
また、図２に示される本例のディジタル伝送装置の子機２では、直交検波部３４より前段の処理部３１〜３３の機能により受信手段が構成されており、直交検波部３４の機能により受信側直交検波手段が構成されており、直交検波部３４より後段の処理部３５〜４１の機能により受信側処理手段が構成されている。

本発明の第３実施例を説明する。
図５には、本発明の一実施例に係るディジタル伝送装置の構成例を示してある。なお、説明の便宜上から、図５では、図１及び図２に示されるのと同様な構成部分については、同一の符号を付してある。
本例のディジタル伝送装置は、親機２０１と子機２０２が伝送媒体３を介して接続されて構成されている。
ここで、伝送媒体３については、図１に示されるものと同様であり、本例では、詳しい説明を省略する。

親機２０１は、発振器２１及び乗算器２２を有する周波数変換部１１、帯域制限フィルタ１２、Ａ／Ｄ変換器からなるＡ／Ｄ変換部１３ａ、発振器２２１、２２３及び乗算器２２２、２２４を有する直交検波部２１１、デシメーション器２３１、２３２を有するデシメーション部２１２、マルチプレクサ２１３、フレーム生成部１４、８Ｂ／１０Ｂ変換部１５、シリアライザ１６を備えている。
子機２０２は、デシリアライザ３１、１０Ｂ／８Ｂ変換部３２、フレーム分解部３３、デマルチプレクサ２４１、アップサンプラ２５１、２５２を有するアップサンプリング部２４２、アップサンプラ７１、７２を有するアップサンプリング部３６、発振器８１、８３と乗算器８２、８４と加算器８５を有する直交変調部３７、Ｄ／Ａ変換器からなるＤ／Ａ変換部３８、帯域制限フィルタ３９、発振器９１及び乗算器９２を有する周波数変換部４０、帯域制限フィルタ４１を備えている。

本例のディジタル伝送装置において行われる動作の一例を示す。
親機２０１における動作の一例を示す。
周波数変換部１１は、外部から受信した信号を中間周波数帯の信号へ変換して、帯域制限フィルタ１２へ出力する。
帯域制限フィルタ１２は、周波数変換部１１が出力する信号から中間周波数帯の信号のみを抽出して、Ａ／Ｄ変換部１３ａへ出力する。ここで、帯域制限フィルタ１２は、周波数変換部１１で発生するイメージ周波数とローカル周波数を除去し、また、Ａ／Ｄ変換前に必要なアンチエイリアシングフィルタとしても機能する。
Ａ／Ｄ変換部１３ａは、帯域制限フィルタ１２からの信号（アナログ信号）を、分解能ｎ（ｎは任意の値を表す）ビット、サンプリング周波数２＊ｆｓ（ｆｓは任意の値を表す）のディジタル信号へ変換して、直交検波部２１１へ出力する。

直交検波部２１１は、Ａ／Ｄ変換部１３ａからの信号（ディジタル信号）を同相成分（Ｉ：Ｉｎ−ｐｈａｓｅ）の信号及び直交成分（Ｑ：Ｑｕａｄｒａｔｕｒｅ）の信号に分離して、デシメーション部２１２へ出力する。ここで、Ｉ信号とＱ信号は、それぞれ、それぞれに対応した発振器２２１、２２３からの発振信号とＡ／Ｄ変換部１３ａからの信号がそれぞれに対応した乗算器２２２、２２４により乗算されて、取得される。

デシメーション部２１２は、直交検波部２１１からのＩ信号及びＱ信号のそれぞれをそれぞれに対応したデシメーション器２３１、２３２によりサンプリング周波数２＊ｆｓからｆｓ／２へ変換して、マルチプレクサ２１３へ出力する。具体的には、２＊ｆｓの周波数帯域に対してｆｓの帯域で帯域制限を行い、サンプリングデータの間引き処理を行い、更に、ｆｓの周波数帯域に対してｆｓ／２の帯域で帯域制限を行い、サンプリングデータの間引き処理を行うことにより、実現する。
マルチプレクサ２１３は、デシメーション部２１２からのＩ信号及びＱ信号を時間多重して、フレーム生成部１４へ出力する。

フレーム生成部１４は、マルチプレクサ２１３からのデータレートｎ＊ｆｓ／２＊２の通信信号とデータレートｍの監視信号でフレームを生成して、８Ｂ／１０Ｂ変換部１５へ出力する。
８Ｂ／１０Ｂ変換部１５は、フレーム生成部１４からのデータレート（ｎ＊ｆｓ／２＊２＋ｍ）の信号をデータレート（ｎ＊ｆｓ／２＊２＋ｍ）＊１０／８の信号へ変換して、シリアライザ１６へ出力する。
シリアライザ１６は、８Ｂ／１０Ｂ変換部１５からのパラレル信号をシリアル信号へ変換して、伝送媒体３へ出力する。

子機２０２における動作の一例を示す。
デシリアライザ３１は、親機２０１から伝送媒体３を介して伝送されてきたシリアル信号をパラレル信号へ変換して、１０Ｂ／８Ｂ変換部３２へ出力する。
１０Ｂ／８Ｂ変換部３２は、デシリアライザ３１からのデータレート（ｎ＊ｆｓ／２＊２＋ｍ）＊１０／８の信号をデータレート（ｎ＊ｆｓ／２＊２＋ｍ）の信号へ変換して、フレーム分解部３３へ出力する。
フレーム分解部３３は、１０Ｂ／８Ｂ変換部３２からの信号をデータレートｎ＊ｆｓ／２＊２の通信信号とデータレートｍの監視信号に分解（フレーム分解）して、デマルチプレクサ２４１へ出力する。

デマルチプレクサ２４１は、フレーム分解部３３からの通信信号について時間多重を解いて、Ｉ信号及びＱ信号を取得して、アップサンプリング部２４２へ出力する。
アップサンプリング部（初めの段のアップサンプリング部）２４２は、デマルチプレクサ２４１からのＩ信号及びＱ信号のそれぞれをそれぞれに対応したアップサンプラ２５１、２５２によりｆｓ／２の周波数からｆｓの周波数へアップサンプリングして、アップサンプリング部３６へ出力する。
アップサンプリング部（次の段のアップサンプリング部）３６は、アップサンプリング部２４２からのＩ信号及びＱ信号のそれぞれをそれぞれに対応したアップサンプラ７１、７２によりｆｓの周波数からｒ＊ｆｓの周波数へアップサンプリングして、直交変調部３７へ出力する。

ここで、これらのアップサンプリングは、具体的には、同じデータを連続させるか、若しくは、ゼロを挿入して、それによって発生するイメージをインターポーレーションフィルタで減衰させることにより実現する。
本例では、アップサンプリング部２４２、３６によって、Ｄ／Ａ変換したときに発生するイメージ周波数を希望周波数から離すことにより、Ｄ／Ａ変換部後のアナログフィルタの実現を容易にしている。
直交変調部３７、Ｄ／Ａ変換部３８、帯域制限フィルタ３９、周波数変換部４０、帯域制限フィルタ４１の動作は、図１に示されるものと同様である。

ここで、本例では、図１を用いて説明した第１実施例の場合と比べて、Ａ／Ｄ変換部１３ａのサンプリング周波数を２＊ｆｓとして、Ａ／Ｄ変換部１３ａの後にデシメーション部２１２を追加した点が異なっている。
上記した第２実施例で説明したように、受信帯域幅がＡ／Ｄ変換器のナイキスト帯域幅に近づくにつれて、アナログ領域での帯域制限が困難になる。一方、親機２０１と子機２０２の伝送レートは（ｎ＊ｆｓ＋ｍ）＊１０／８で決定されるため、このレートに制約がある場合には、Ａ／Ｄ変換部１３ａのサンプリング周波数を大きくすることができない。

そこで、本例では、このような問題を解決するために、Ａ／Ｄ変換部１３ａは広帯域の２＊ｆｓでサンプリング処理し、デシメーション部２１２はサンプリング周波数を２＊ｆｓからｆｓ／２へダウンサンプリングする。更に、マルチプレクサ２１３でデシメーション部２１２からのＩ、Ｑ信号を時間多重することにより、第１実施例の場合と同じ伝送レートで親機２０１と子機２０２の間をディジタル伝送することができる。

以上のように、本例のディジタル伝送装置では、受信した高周波信号（例えば、無線周波数信号）をディジタル信号に変換して伝送媒体３へ送信する親機２０１と、伝送媒体３を介して受信したディジタル信号を高周波信号に変換して送信する子機２０２と、親機２０１と子機２０２を接続する伝送媒体３を備えている。

親機２０１は、受信した高周波信号を周波数変換する周波数変換部１１、周波数変換部１１からの信号を帯域制限する帯域制限フィルタ１２、帯域制限フィルタ１２からのアナログ信号をディジタル信号へ変換する分解能ｎビット、サンプリング周波数２＊ｆｓのＡ／Ｄ変換部１３ａ、Ａ／Ｄ変換部１３ａからのディジタル信号をＩ、Ｑ信号に分離する直交検波部２１１、直交検波部２１１からのＩ、Ｑ信号をそれぞれ帯域制限してサンプリング周波数２＊ｆｓからｆｓ／２へ変換するデシメーション部２１２、デシメーション部２１２からのＩ、Ｑ信号を時間多重するマルチプレクサ２１３、マルチプレクサ２１３からのデータレートｎ＊ｆｓ／２＊２の通信信号とデータレートｍの監視信号でフレームを生成するフレーム生成部１４、フレーム生成部１４からのデータレートｎ＊ｆｓ／２＊２＋ｍの信号に同期信号を付加してデータレート（ｎ＊ｆｓ／２＊２＋ｍ）＊１０／８の信号へ変換する８Ｂ／１０Ｂ変換部１５、８Ｂ／１０Ｂ変換部１５からのパラレル信号をシリアル信号へ変換するシリアライザ１６を備えている。

子機２０２は、親機２０１からのシリアル信号をパラレル信号へ変換するデシリアライザ３１、デシリアライザ３１からのデータレート（ｎ＊ｆｓ／２＊２＋ｍ）＊１０／８の信号を、同期信号を除いてデータレートｎ＊ｆｓ／２＊２＋ｍの信号へ変換する１０Ｂ／８Ｂ変換部３２、１０Ｂ／８Ｂ変換部３２からの信号をデータレートｎ＊ｆｓ／２＊２の通信信号とデータレートｍの監視信号にフレーム分解するフレーム分解部３３、フレーム分解部３３からの信号をＩ、Ｑ信号に分離するデマルチプレクサ２４１、デマルチプレクサ２４１からのＩ、Ｑ信号をそれぞれｆｓ／２からｆｓにアップサンプリングするアップサンプリング部２４２、アップサンプリング部２４２からのＩ、Ｑ信号をそれぞれｆｓからｒ＊ｆｓにアップサンプリングするアップサンプリング部３６、アップサンプリング部３６からのＩ、Ｑ信号を直交変調する直交変調部３７、直交変調部３７からのディジタル信号をアナログ信号へ変換するＤ／Ａ変換部３８、Ｄ／Ａ変換部３８からの信号を帯域制限する帯域制限フィルタ３９、帯域制限フィルタ３９からの信号を周波数変換する周波数変換部４０、周波数変換部４０からの信号を帯域制限する帯域制限フィルタ４１を備えている。

従って、本例のディジタル伝送装置では、長距離伝送しても信号対雑音比の劣化を抑えることができ、更に、親機２０１と子機２０２の間のディジタル伝送のデータレートを抑圧することにより、コストの低減を図ることができる。

ここで、本例では、親機２０１から子機２０２へ伝送信号を伝送する場合を示したが、上り／下り信号に応じて逆の場合も考えられ、逆の場合には、本例の親機２０１の機能が子機に備えられ、本例の子機２０２の機能が親機に備えられることになる。また、親機と子機がそれぞれ、本例の親機２０１の機能と本例の子機２０２の機能の両方を備えてもよい。
また、本例では、子機２０２において、直交変調部３７の処理をディジタル領域で行っているが、他の構成例として、アナログ領域で行っても構わない。
また、デシメーション処理としては、例えば、デシメーション後の帯域が受信帯域よりも大きいような場合には、任意の回数実行されても構わない。

なお、図５に示される本例のディジタル伝送装置の親機２０１では、Ａ／Ｄ変換部１３ａの機能によりＡ／Ｄ変換手段が構成されており、直交検波部２１１の機能により直交検波手段が構成されており、デシメーション部２１２の機能によりデシメーション手段が構成されており、マルチプレクサ２１３の機能によりマルチプレクサ手段が構成されており、マルチプレクサ２１３より後段の処理部１４〜１６の機能により送信手段が構成されている。
また、図５に示される本例のディジタル伝送装置の子機２０２では、デマルチプレクサ２４１より前段の処理部３１〜３３の機能により受信手段が構成されており、デマルチプレクサ２４１の機能によりデマルチプレクサ手段が構成されており、アップサンプリング部２４２の機能によりサンプリング周波数復元手段が構成されており、アップサンプリング部２４２より後段の処理部３６〜４１の機能により受信側処理手段が構成されている。

ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。

１、１０１、２０１、３０１・・親機、２、２０２、３０２・・子機、３、３０３・・伝送媒体、１１、４０、３１１、３３１・・周波数変換部、１２、３９、４１、６１、６２、３１２、３３２・・帯域制限フィルタ、１３、１３ａ・・Ａ／Ｄ変換部、１４・・フレーム生成部、１５・・８Ｂ／１０Ｂ変換部、１６・・シリアライザ、２１、５１、５３、８１、８３、９１、１２１、１２３、１４１、１４３、２２１、２２３、３２１、３４１・・発振器、２２、５２、５４、８２、８４、９２、１２２、１２４、１４２、１４４、２２２、２２４、３２２、３４２・・乗算器、３１・・デシリアライザ、３２・・１０Ｂ／８Ｂ変換部、３３・・フレーム分解部、３４、１１１、２１１・・直交検波部、３５・・フィルタ部、３６、２４２・・アップサンプリング部、３７、１１３・・直交変調部、３８・・Ｄ／Ａ変換部、７１、７２、２５１、２５２・・アップサンプラ、８５、１４５・・加算器、１１２、２１２・・デシメーション部、１３１、１３２、２３１、２３２・・デシメーション器、２１３・・マルチプレクサ、２４１・・デマルチプレクサ、３１３・・増幅器、

Claims

親機から子機へ所定の伝送レートで信号を伝送するディジタル伝送装置において、
前記親機は、伝送対象となるアナログ信号を分解能がｎ（ｎは所定の値）ビットでサンプリング周波数が２＊ｆｓ（ｆｓは所定の値、＊は乗算を表す）であるディジタル信号へ変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段により得られたディジタル信号についてＩ信号とＱ信号に分離する直交検波手段と、
前記直交検波手段により得られたＩ信号とＱ信号のそれぞれについてサンプリング周波数を２＊ｆｓからｆｓ／２へ変換するデシメーション手段と、
前記デシメーション手段により得られたＩ信号とＱ信号を時間多重するマルチプレクサ手段と、
前記マルチプレクサ手段により得られたデータレートがｎ＊ｆｓである通信信号を送信する送信手段と、を備え、
前記子機は、前記親機から送信された通信信号を受信する受信手段と、
前記受信手段により受信された通信信号について時間多重を解いてＩ信号とＱ信号を取得するデマルチプレクサ手段と、
前記デマルチプレクサ手段により取得されたＩ信号とＱ信号のそれぞれについてサンプリング周波数をｆｓ／２からｆｓへ変換する周波数復元手段と、
前記周波数復元手段により得られたＩ信号とＱ信号について処理する受信側処理手段と、を備えた、
ことを特徴とするディジタル伝送装置。