JP2010283107A - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP2010283107A JP2010283107A JP2009134811A JP2009134811A JP2010283107A JP 2010283107 A JP2010283107 A JP 2010283107A JP 2009134811 A JP2009134811 A JP 2009134811A JP 2009134811 A JP2009134811 A JP 2009134811A JP 2010283107 A JP2010283107 A JP 2010283107A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit board
- solder layer
- semiconductor module
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 229910000679 solder Inorganic materials 0.000 claims abstract description 102
- 238000002844 melting Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052802 copper Inorganic materials 0.000 abstract description 31
- 239000010949 copper Substances 0.000 abstract description 31
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005336 cracking Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 238000005476 soldering Methods 0.000 description 19
- 230000008646 thermal stress Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、半導体モジュールに関し、特に、制御基板との間を線材ピンで接続するための端子を備えた半導体モジュールに関する。 The present invention relates to a semiconductor module, and more particularly to a semiconductor module provided with terminals for connecting to a control board with wire pins.
パワー回路基板と制御基板を基板間接続ピンで接続した従来の電力用半導体装置では、例えば特許文献1に記載されているように、基板間接続ピンは、パワー回路基板上に半田付けされた端子と、その端子に挿入される円柱または角柱の直線状の線材ピンとにより構成されている。 In a conventional power semiconductor device in which a power circuit board and a control board are connected by inter-board connection pins, for example, as described in Patent Document 1, inter-board connection pins are terminals soldered on the power circuit board. And a linear wire rod of a cylindrical or prismatic shape inserted into the terminal.
このような基板間接続ピンを用いることにより、パワー回路基板から直接、制御基板に配線できるため、インサートケースが不要となり、材料コストの低減や半導体モジュールの小型化が可能となる。 By using such inter-substrate connection pins, wiring can be performed directly from the power circuit board to the control board, so that an insert case is not required, and material costs can be reduced and the semiconductor module can be downsized.
また、パワー半導体素子表面に端子を直接搭載するため、パワー回路基板上のエミッタ、コレクタ、ゲートの接続は、パワー回路基板上での金属細線による配線ではなく制御基板上で行なうこととなり、パワー回路基板上での煩雑な配線引き回しが低減できる。 In addition, since the terminals are directly mounted on the surface of the power semiconductor element, the emitter, collector, and gate on the power circuit board are connected on the control board, not on the metal wiring on the power circuit board. Complex wiring routing on the substrate can be reduced.
しかしながら、電力用の半導体装置は動作時に高温になるため、セラミックからなるパワー回路基板上に金属からなる端子を半田付けした場合、パワー回路基板と端子との熱膨張係数の違いにより半田層にクラックが生じるという問題があり、発明者らはこの原因について研究を重ねた。 However, since power semiconductor devices become hot during operation, when soldering a metal terminal on a ceramic power circuit board, the solder layer cracks due to the difference in thermal expansion coefficient between the power circuit board and the terminal. The inventors have studied the cause of this problem.
ここで、パワー回路基板上への端子の半田付けは、パワー回路基板上に予め半田ペーストを印刷し、その上に端子を載置した後に加熱して半田ペーストを溶融させるリフロー半田法により行なわれる。このようなリフロー半田法では、半田ペーストが溶融すると、端子の自重により端子下部の半田が押し出されパワー回路基板と端子との間の半田層が薄くなる。このため、パワー回路基板と端子との熱膨張の差により生じる熱応力を十分に吸収できず、半田層にクラックが発生することがわかった。 Here, the soldering of the terminals on the power circuit board is performed by a reflow soldering method in which a solder paste is printed on the power circuit board in advance, and the terminals are placed on the power circuit board and then heated to melt the solder paste. . In such a reflow soldering method, when the solder paste is melted, the solder under the terminal is pushed out by the dead weight of the terminal, and the solder layer between the power circuit board and the terminal becomes thin. For this reason, it was found that the thermal stress generated by the difference in thermal expansion between the power circuit board and the terminal could not be sufficiently absorbed, and a crack occurred in the solder layer.
そこで、本発明は、特にリフロー半田法を用いて端子を半田付けした場合でも、半田層の膜厚を一定以上確保し、熱応力を吸収してクラックの発生を防止できる電力用の半導体モジュールの提供を目的とする。 Therefore, the present invention provides a power semiconductor module that can ensure the thickness of the solder layer more than a certain level and absorb thermal stress to prevent cracks even when the terminals are soldered using the reflow soldering method. For the purpose of provision.
本発明は、表面に導電性パターンを有する回路基板と、回路基板の上に設けられた半導体素子と、回路基板の上および/または半導体素子の上に半田層で固定された端子と、側面と上面とを有し回路基板を覆うように載置されたケースとを含み、制御基板と接続するための線材ピンが、ケースの上面に設けられた孔を通って端子に接続され、制御基板からの信号で制御される半導体モジュールであって、半田ペーストを溶かして形成した半田層の膜厚を、所定の膜厚に制御した半導体モジュールである。 The present invention relates to a circuit board having a conductive pattern on the surface, a semiconductor element provided on the circuit board, terminals fixed on the circuit board and / or on the semiconductor element with a solder layer, side surfaces, A wire pin for connecting to the control board is connected to the terminal through a hole provided on the upper surface of the case, and is connected to the terminal from the control board. The semiconductor module is controlled by the above signal, and the thickness of the solder layer formed by melting the solder paste is controlled to a predetermined thickness.
以上のように、本発明にかかる半導体モジュールでは、リフロー半田法により端子を回路基板や半導体素子に半田付けする場合でも、通常のリフロー半田法に比べて半田層の膜厚のばらつきを小さくでき、また所定の膜厚を確保できる。例えば、半田層の膜厚を通常のリフロー半田法より厚くすることもできる。更に、半田層の横方向の拡がりも大きくなり、接合強度も向上する。 As described above, in the semiconductor module according to the present invention, even when the terminal is soldered to the circuit board or the semiconductor element by the reflow soldering method, the variation in the thickness of the solder layer can be reduced as compared with the normal reflow soldering method. Moreover, a predetermined film thickness can be ensured. For example, the film thickness of the solder layer can be made thicker than a normal reflow soldering method. Furthermore, the lateral expansion of the solder layer is increased, and the bonding strength is also improved.
この結果、半導体モジュールの動作時に、発生した熱応力を半田層で緩和することができ、半田層のクラックを防止し信頼性の高い半導体モジュールを提供することができる。 As a result, the thermal stress generated during the operation of the semiconductor module can be relieved by the solder layer, and the crack of the solder layer can be prevented and a highly reliable semiconductor module can be provided.
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the following description, “top”, “bottom”, “left”, “right” and names including these terms are used as appropriate, but these directions make it easy to understand the invention with reference to the drawings. Therefore, a mode in which the embodiment is inverted upside down or rotated in an arbitrary direction is naturally included in the technical scope of the present invention.
実施の形態1.
図1は、全体が100で表される、本発明の実施の形態1にかかる電力用の半導体装置の断面図であり、特に、半導体モジュール50と制御基板4の構成を示している。なお、図1では、パワー回路基板16に搭載されるパワー半導体素子13以外の部品や、制御基板4に搭載されるパワー半導体素子13を制御するための制御用IC等の部品は簡略化のために図示していない。
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view of the power semiconductor device according to the first embodiment of the present invention, indicated as a whole by 100, and particularly shows the configuration of the
図1に示すように、半導体装置100は、半導体モジュール50と制御基板4を含む。半導体モジュール50は、パワー回路基板16とケース7から構成されている。パワー回路基板16の上には、銅パターン15が形成されており、その上部には、パワー半導体素子13や端子11が半田14を介して搭載されている。端子11は、パワー半導体素子13の表面上にも半田付けされている。パワー半導体素子13は、IGBT、パワーFET等からなる。
As shown in FIG. 1, the
ケース7は、絶縁性を有するように、例えばプラスチックから形成される。ケース側面6とパワー回路基板16によって囲まれた空間には、絶縁のために、例えばシリコンゲール12が充填されている。ケース7と制御基板4は、例えばネジによって固定されている。
The
線材ピン1、2、3は、金属細線10のボンディング後に、パワー回路基板16上の銅パターン15やパワー半導体素子13上に半田付けされた端子11に挿入され、ケース上面5に設けられた孔9を通り、更に、制御基板4のスルーホール8に通されて半田付けされる。このとき、パワー回路基板16上のエミッタ、コレクタ、ゲートから制御基板4へ接続された線材ピン1、2、3は、制御基板4上で電気的に接続される。
The
図2aは、本実施の形態1にかかる半導体モジュール50に使用される、銅パターン15の上に半田層20で固定された端子11の拡大断面図である。端子11は円筒形状であり、例えばニッケルメッキされた銅などの金属からなる。内部には、例えば円柱形状の線材ピンが挿入される。
FIG. 2 a is an enlarged cross-sectional view of the
図2bは、銅パターン15の上に端子11を半田層20で固定する工程の断面図である。図2bに示すように、ペンチのようなクランプ機構のある治具25で端子11を挟み、銅パターン15と端子11との間隔を所定の距離に維持しながら、両者をリフロー半田法により半田付けする。この結果、半田が溶融しても端子11の受従により半田層が薄くならず、半田層20の膜厚を所定の膜厚にすることができる。
FIG. 2 b is a cross-sectional view of the process of fixing the
半田層20の膜厚は、治具25を用いずに通常のリフロー半田法で半田付けした場合より膜厚のばらつきを小さくできるとともに、所定の膜厚にすることが可能である。膜厚は、例えば50μm以上、300μm以下の範囲内となり、通常のリフロー半田法より厚くすることもできる。なお、半田ペーストを最終的な半田層20の膜厚に形成し、その上に端子11を載置した状態で治具25を用いて固定することが好ましい。
The film thickness of the
このように半田層20の膜厚を従来より厚くすることにより、銅パターン15の下のパワー回路基板(図示せず)と、端子11との間に、熱膨張係数の違いによる熱応力が発生した場合でも、半田層20が熱応力を吸収しクラックや割れの発生を防止できる。
Thus, by making the
次に、半田層20が熱応力を吸収しクラックの発生を防止するメカニズムについて、説明する。端子とパワー回路基板やパワー半導体素子のような異なる材料を接合すると、両者の間で熱膨張係数が異なるため、電力用半導体装置の動作により温度が上昇すると熱応力が発生する。
Next, the mechanism by which the
例えばパワー回路基板の表面に固着された銅パターンは、通常の銅よりも線膨張係数の低い材料の挙動を示す。即ち、端子11の材料として金属材料を用いても、温度変化による伸びの差が生じ、その差を半田層20が吸収することになる。またパワー半導体素子表面に固着された端子においては、Si、SiC、GaNなどの半導体材料と端子11の間の熱膨張係数の差により発生する熱応力を半田層20が吸収することになる。
For example, a copper pattern fixed on the surface of a power circuit board exhibits the behavior of a material having a lower linear expansion coefficient than that of normal copper. That is, even if a metal material is used as the material of the terminal 11, a difference in elongation due to a temperature change occurs, and the
このように、端子11を固着している半田層20には、電力用半導体装置の使用時の温度変化により熱応力が加わり金属疲労が生じるため、寿命設計が必要となる。このような金属疲労環境において寿命を長くするには歪み量の低減が行われる。その手段としては、このような異材間の接合の場合、半田層20の厚みを、例えば50μm以上にすることが重要である。一方、半田層20の膜厚は厚いほど歪みが低減されるが、例えば1mmなどとなると半田層20の高抵抗化が問題となるため、例えば300μm以下にするのが好ましい。
As described above, the
このように半田層20の厚みを所定の範囲とすることにより、半田層20が熱応力を吸収し、半田層20の内部や端子11と半田層20の界面、あるいはパワー半導体素子の電極と半田層20の界面におけるクラックの発生を防止できる。
Thus, by setting the thickness of the
また、半田層20の膜厚が厚くなると、半田層20の横方向の拡がりも大きくなり、半田層20と同パターン15との接合面積が大きくなる。このため、熱応力以外の外力が端子に加わった場合でも、外力に対する耐力を大きくすることができる。
Further, as the thickness of the
このように、本実施の形態1にかかる半導体モジュール50では、リフロー半田法により端子11を銅パターン15に半田付けする場合でも、通常のリフロー半田法の場合より半田層20の膜厚のばらつきを小さくできるとともに、所定の膜厚に制御することができ、半導体モジュール50の動作時の半田層20のクラックを防止できる。また、半田層50の横方向の拡がりも大きくなり、接合強度が向上する。
As described above, in the
実施の形態2.
図3aは、本実施の形態2にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子11の拡大断面図である。端子11は底面を備えた円筒状の金属からなり、内部に線材ピンが挿入される。底面には、所定の高さの突起部22が設けられている。
Embodiment 2. FIG.
FIG. 3A is an enlarged cross-sectional view of the terminal 11 used for the semiconductor module according to the second embodiment and fixed on the
かかる端子21では、突起部22の高さにより、端子21と銅パターン15との間の半導体層20の膜厚が制御できる。突起部22の高さは、例えば50μmから300μmの範囲にある。
In the terminal 21, the film thickness of the
図3bは、銅パターン15の上に端子21を半田層20で固定する工程の断面図である。銅パターン15の上に半田ペーストを塗布し、その上に端子21の突起部22が接するように端子21を治具25で垂直に保持する。次に、加熱して半田ペーストを溶融させると、突起部22が銅パターン15の表面に接するようになる。かかる状態で温度を下げて、溶融した半田ペーストを凝固させて半田層20を形成する。
FIG. 3 b is a cross-sectional view of the process of fixing the terminal 21 on the
この結果、図3bに示すように、突起部22で規定された所定の膜厚の半田層20を形成することができる。半田層20の膜厚が、従来のリフロー半田法を用いた場合よりも大きくなるため、半田層20の横方向の拡がりも大きくなり、接続強度を大きくすることができる。
As a result, as shown in FIG. 3b, a
治具25には、例えば端子21が挿入される穴を開けた、ある程度の厚みのある金属板を用いることができる。かかる治具は、比較的安価に入手できるとともに、治具25を用いることにより、端子25を垂直に形成することができる。
なお、端子21は、半田付けされる側が閉口された円筒形状であるため、半田付け終了後に冶具25を上方向に持ち上げて外すことができる。
For the
Since the terminal 21 has a cylindrical shape with the soldered side closed, the
また、図3a、3bには記載していないが、銅パターン15の表面に突起物22の一部が挿入される孔部を設けることにより、端子21の接続位置の位置決めが容易となる。
Although not shown in FIGS. 3 a and 3 b, the
図4は、本実施の形態2にかかる半導体モジュールに用いられる、他の端子21の拡大断面図である。かかる端子21では、複数の突起部22を有する以外は、図3aの示す端子21と同じ構造である。突起部22は、端子21を自立させるように配置されることが好ましい。端子21は、半田ペースト上に突起部22で自立した状態で載置された後、半田ペーストが溶融される。
FIG. 4 is an enlarged cross-sectional view of another terminal 21 used in the semiconductor module according to the second embodiment. Such a terminal 21 has the same structure as the terminal 21 shown in FIG. The
図4に示すような端子21を用いることにより、半田層20の膜厚を突起部22の長さで規定される膜厚に制御でき、横方向の拡がりも大きくなるとともに、半田付け時に端子21を突起部22で自立させることができ、治具が不要となる。
By using the terminal 21 as shown in FIG. 4, the film thickness of the
実施の形態3.
図5は、本実施の形態3にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子31の拡大断面図である。端子31は、円筒形状の金属からなり、その途中から下方に向かって直径が大きくなった拡張部32を備え、内部に線材ピンが挿入される。
FIG. 5 is an enlarged cross-sectional view of the terminal 31 used in the semiconductor module according to the third embodiment and fixed on the
銅パターン15の上に半田ペーストを塗布し、その上に端子31の拡張部32が接するように端子31を載置する。端子31は、拡張部32により半田ペーストの上に自立する。半田ペーストを溶融させた後、凝固させることで、図5のような半田層20が形成される。
A solder paste is applied on the
半田層20は、端子31の内側と外側に形成されるとともに、半田層20が拡張部32に沿って這い上がるように形成され、拡張部32の高さがほぼ半田層20の膜厚となる。また、半田の供給量がバラツキにより多くなっても、濡れ広がり長さが変動することで端子が浮き上がるのを防止できる。
The
このように、図5に示すような端子31を用いることにより、拡張部32で規定された膜厚の半田層20を形成することができ、熱応力によるクラックの発生を防止できる。また、拡張部32に沿って半田層20が横方向に拡がり、接続強度を大きくすることができる。
As described above, by using the terminal 31 as shown in FIG. 5, the
実施の形態4.
図6aは、本実施の形態4にかかる端子41の斜視図であり、図6bは、銅パターン15上に半田層20で端子41を固定した場合の拡大断面図である。
Embodiment 4 FIG.
FIG. 6 a is a perspective view of the terminal 41 according to the fourth embodiment, and FIG. 6 b is an enlarged cross-sectional view when the terminal 41 is fixed on the
端子41では、円筒形の端子41にスリットが形成されるとともに、端子の下部がスリットに沿って外方に湾曲した湾曲部42が形成されている。図6aでは4つのスリットと、4つの湾曲部42が形成されている。
In the terminal 41, a slit is formed in the
円筒状の金属板の裾を広げる加工を行う場合、通常、加工部分の肉厚は薄くなる。そして肉厚が薄くなるほど形状の安定度が損なわれることが課題となる。
本実施の形態4にかかる端子41では、スリットにより裾を複数の領域に分割しているため、裾の不必要な薄肉化を避けることができ形状の安定度が増す。また直立性という観点からも、銅パターン15と接する部分を水平方向に広げられ、垂直度の精度が容易に確保できる。
When performing the process of expanding the bottom of the cylindrical metal plate, the thickness of the processed part is usually thin. And it becomes a subject that stability of a shape is impaired, so that thickness becomes thin.
In the terminal 41 according to the fourth embodiment, since the skirt is divided into a plurality of regions by the slit, unnecessary thinning of the skirt can be avoided and the stability of the shape is increased. From the standpoint of uprightness, the portion in contact with the
図6bに示すように、端子41が半田層20で銅パターン15の上に固定された場合、湾曲部42の内部と外部に半田層20が形成される。半田層20は、湾曲部42を這い上がるように形成される。このため、湾曲部42の形状を調整することにより、半田層20の膜厚を制御することができる。
As shown in FIG. 6 b, when the terminal 41 is fixed on the
このように、図6a、6bに示すような端子41を用いることにより、湾曲部42で規定された膜厚の半田層20を形成することができ、熱応力によるクラックの発生を防止できる。また、湾曲部42に沿って半田層20が横方向に拡がり、接続強度を大きくすることができる。
Thus, by using the
実施の形態5.
図7aは、本実施の形態3にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子51の拡大断面図である。端子51は、円筒形状の金属からなり、周囲に複数の突起部55を有している。突起部55は、一定の高さの端子51の周囲に、等間隔で例えば3〜6個設けられることが好ましい。
FIG. 7 a is an enlarged cross-sectional view of the terminal 51 fixed to the
図7bに示すような治具60のスリット部を、端子51の突起部55の下に差し込み、持ち上げることで、端子51と銅パターン15の距離を所定の距離に維持できる。実施の形態1と同様に、銅パターン15と端子11との間隔を所定の距離に維持しながら、両者をリフロー半田法により半田付けすることで、半田層20の膜厚は治具60を用いずに通常のリフロー半田法で半田付けした場合より厚くなり、例えば50μm以上、300μm以下の範囲内にできる。
The distance between the terminal 51 and the
このように、端子51が突起部55を備えることにより、半田層20の膜厚を所定の膜厚に制御することができ、半導体モジュール50の動作時の半田層20のクラックを防止できる。また、半田層50の横方向の拡がりも大きくなる、接合強度が向上する。
As described above, since the terminal 51 includes the
図8は、本実施の形態8にかかる他の端子52の断面図であり、円筒形状の端子52の上端部が周囲に張り出した突起部56となっている。かかる突起部56は、ヘッダー加工によって容易に加工できる。図8では端子52の上端部に突起部56を設けたが、端子52の中央部等に設けても構わない。
FIG. 8 is a cross-sectional view of another terminal 52 according to the eighth embodiment, and an upper end portion of the
端子52がこのような突起部56を有することにより、図7bに示す治具60のスリット部を突起部56の下に差し込み、持ち上げて、所定の膜厚の半田層20を形成することができる。
Since the terminal 52 has such a protruding
図9は、本実施の形態8にかかる他の端子53の断面図であり、円筒形状の端子53の上端部が周囲に張り出した突起部57となっている。端子53がこのような突起部57を有することにより、図7bに示す治具60のスリット部を、突起部57の下に差し込み、持ち上げて、所定の膜厚の半田層20を形成することができる。
FIG. 9 is a cross-sectional view of another terminal 53 according to the eighth embodiment, and an upper end portion of the
また、端子53の上端部が周囲に張り出しているため、端子53中に線材ピンを挿入する工程が容易となる。 In addition, since the upper end portion of the terminal 53 protrudes to the periphery, the process of inserting the wire pin into the terminal 53 becomes easy.
実施の形態1〜5では、例えば図2aに示すように、パワー回路基板上の銅パターン15に、端子11を接続する場合について説明した。かかる端子11には、図1の線材ピン(コレクタピン、ゲートピン)2、3が挿入される。しかしながら、端子11は、パワー半導体素子の上の電極上に設けることもできる。かかる端子11には、図1の線材ピン(エミッタピン)1が挿入される。
In the first to fifth embodiments, for example, as illustrated in FIG. 2A, the case where the terminal 11 is connected to the
1、2、3 線材ピン、4 制御基板、5 ケース上面、6 ケース側面、7 ケース、9 孔、10 金属細線、11 端子、12 シリコンゲール、13 パワー半導体素子、14 半田、15 銅パターン、16 パワー回路基板、17 銅裏箔、20 半田層、25 治具、50 パワーモジュール、100 半導体装置。 1, 2, 3 Wire pins, 4 Control board, 5 Case top surface, 6 Case side surface, 7 Case, 9 holes, 10 Metal fine wire, 11 Terminal, 12 Silicon gale, 13 Power semiconductor element, 14 Solder, 15 Copper pattern, 16 Power circuit board, 17 Copper back foil, 20 Solder layer, 25 Jig, 50 Power module, 100 Semiconductor device.
Claims (9)
該回路基板の上に設けられた半導体素子と、
該回路基板の上および/または該半導体素子の上に半田層で固定された端子と、
側面と上面とを有し該回路基板を覆うように載置されたケースとを含み、
制御基板と接続するための線材ピンが、該ケースの上面に設けられた孔を通って該端子に接続され、該制御基板からの信号で制御される半導体モジュールであって、
半田ペーストを溶かして形成した該半田層の膜厚を、所定の膜厚に制御したことを特徴とする半導体モジュール。 A circuit board having a conductive pattern on the surface;
A semiconductor element provided on the circuit board;
Terminals fixed with solder layers on the circuit board and / or on the semiconductor element;
A case that has a side surface and an upper surface and is placed so as to cover the circuit board;
A wire pin for connecting to a control board is a semiconductor module connected to the terminal through a hole provided on the upper surface of the case and controlled by a signal from the control board,
A semiconductor module, wherein the thickness of the solder layer formed by melting solder paste is controlled to a predetermined thickness.
該端子は、上記回路基板または上記半導体素子と該突起部とが接した状態で上記半田層により固定されたことを特徴とする請求項1に記載の半導体モジュール。 The terminal has a cylindrical portion into which the wire pin is inserted, and a bottom portion having a protrusion on the back surface,
2. The semiconductor module according to claim 1, wherein the terminal is fixed by the solder layer in a state where the circuit board or the semiconductor element and the protrusion are in contact with each other.
該回路基板の上に設けられた半導体素子と、
該回路基板の上および/または該半導体素子の上に半田層で固定された端子と、
側面と上面とを有し該回路基板を覆うように載置されたケースとを含み、
制御基板と接続するための線材ピンが、該ケースの上面に設けられた孔を通って該端子に接続され、該制御基板からの信号で制御される半導体モジュールであって、
該端子は、該線材ピンを挿入する筒状部と、該筒状部の該半田層側の端部が外方に張り出した拡張部とを含み、
該端子は、該回路基板または該半導体素子と該拡張部とが接した状態で該半田層により固定されたことを特徴とする半導体モジュール。 A circuit board having a conductive pattern on the surface;
A semiconductor element provided on the circuit board;
Terminals fixed with solder layers on the circuit board and / or on the semiconductor element;
A case that has a side surface and an upper surface and is placed so as to cover the circuit board;
A wire pin for connecting to a control board is a semiconductor module connected to the terminal through a hole provided on the upper surface of the case and controlled by a signal from the control board,
The terminal includes a cylindrical portion into which the wire pin is inserted, and an extended portion in which an end portion on the solder layer side of the cylindrical portion projects outward,
The semiconductor module, wherein the terminal is fixed by the solder layer in a state where the circuit board or the semiconductor element and the extension portion are in contact with each other.
該回路基板の上に設けられた半導体素子と、
該回路基板の上および/または該半導体素子の上に半田層で固定された端子と、
側面と上面とを有し該回路基板を覆うように載置されたケースとを含み、
制御基板と接続するための線材ピンが、該ケースの上面に設けられた孔を通って該端子に接続され、該制御基板からの信号で制御される半導体モジュールであって、
該端子は、該線材ピンを挿入する筒状部と、該筒状部の該半田層側の端部がスリットに沿って外方に折り返された湾曲部とを含み、
該端子は、該回路基板または該半導体素子と該湾曲部とが接した状態で該半田層により固定されたことを特徴とする半導体モジュール。 A circuit board having a conductive pattern on the surface;
A semiconductor element provided on the circuit board;
Terminals fixed with solder layers on the circuit board and / or on the semiconductor element;
A case that has a side surface and an upper surface and is placed so as to cover the circuit board;
A wire pin for connecting to a control board is a semiconductor module connected to the terminal through a hole provided on the upper surface of the case and controlled by a signal from the control board,
The terminal includes a tubular portion into which the wire pin is inserted, and a curved portion in which an end portion of the tubular portion on the solder layer side is folded outward along the slit,
The semiconductor module, wherein the terminal is fixed by the solder layer in a state where the circuit board or the semiconductor element and the curved portion are in contact with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134811A JP5268786B2 (en) | 2009-06-04 | 2009-06-04 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134811A JP5268786B2 (en) | 2009-06-04 | 2009-06-04 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283107A true JP2010283107A (en) | 2010-12-16 |
JP5268786B2 JP5268786B2 (en) | 2013-08-21 |
Family
ID=43539608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134811A Active JP5268786B2 (en) | 2009-06-04 | 2009-06-04 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5268786B2 (en) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012157584A1 (en) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
JP2013149673A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Electronic device and manufacturing method of the same |
CN103779295A (en) * | 2012-10-24 | 2014-05-07 | 三星电机株式会社 | Power module package |
JP2014146845A (en) * | 2014-05-20 | 2014-08-14 | Mitsubishi Electric Corp | Power semiconductor device |
JP2014187245A (en) * | 2013-03-25 | 2014-10-02 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing semiconductor device |
JP2014187179A (en) * | 2013-03-22 | 2014-10-02 | Fuji Electric Co Ltd | Method of manufacturing semiconductor device and mounting jig |
JP2015041748A (en) * | 2013-08-23 | 2015-03-02 | 三菱電機株式会社 | Power semiconductor device |
CN104900640A (en) * | 2015-05-06 | 2015-09-09 | 嘉兴斯达微电子有限公司 | Power semiconductor module with snap ring structured shell |
CN105027279A (en) * | 2013-03-21 | 2015-11-04 | 富士电机株式会社 | Contact component and semiconductor module |
JP2016012604A (en) * | 2014-06-27 | 2016-01-21 | 三菱電機株式会社 | Semiconductor device manufacturing method |
WO2016024445A1 (en) * | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | Semiconductor device |
JP2017011221A (en) * | 2015-06-25 | 2017-01-12 | 富士電機株式会社 | Semiconductor device |
JPWO2015064231A1 (en) * | 2013-10-30 | 2017-03-09 | 富士電機株式会社 | Semiconductor module |
JP2018022777A (en) * | 2016-08-03 | 2018-02-08 | 株式会社豊田自動織機 | Semiconductor module |
JP2018074074A (en) * | 2016-11-02 | 2018-05-10 | 富士電機株式会社 | Semiconductor device |
JP2019110284A (en) * | 2017-12-19 | 2019-07-04 | 富士電機株式会社 | Semiconductor module and method of manufacturing semiconductor module |
EP3518278A1 (en) * | 2018-01-30 | 2019-07-31 | Infineon Technologies AG | Power semiconductor module and method for producing the same |
US10405434B2 (en) | 2013-03-22 | 2019-09-03 | Fuji Electric Co., Ltd. | Mounting jig for semiconductor device |
JP2019169726A (en) * | 2019-05-13 | 2019-10-03 | 富士電機株式会社 | Semiconductor device, metal member and method of manufacturing semiconductor device |
US11037848B2 (en) | 2017-12-19 | 2021-06-15 | Fuji Electric Co., Ltd. | Semiconductor module and semiconductor module manufacturing method |
WO2021164800A1 (en) * | 2020-02-19 | 2021-08-26 | Phoenix Contact Gmbh & Co. Kg | Electrical contact element |
US11171078B2 (en) | 2019-07-19 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
DE102022201016A1 (en) | 2022-02-01 | 2023-08-03 | Zf Friedrichshafen Ag | Power module for a power converter with optimized signal pins |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339174A (en) * | 2005-05-31 | 2006-12-14 | Hitachi Ltd | Semiconductor device |
-
2009
- 2009-06-04 JP JP2009134811A patent/JP5268786B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339174A (en) * | 2005-05-31 | 2006-12-14 | Hitachi Ltd | Semiconductor device |
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012157584A1 (en) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
US8957508B2 (en) | 2011-05-13 | 2015-02-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP5729468B2 (en) * | 2011-05-13 | 2015-06-03 | 富士電機株式会社 | Semiconductor device |
JP2013149673A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Electronic device and manufacturing method of the same |
CN103779295A (en) * | 2012-10-24 | 2014-05-07 | 三星电机株式会社 | Power module package |
CN105027279A (en) * | 2013-03-21 | 2015-11-04 | 富士电机株式会社 | Contact component and semiconductor module |
DE112014001516B4 (en) | 2013-03-21 | 2023-07-06 | Fuji Electric Co., Ltd. | Contact component and semiconductor module |
CN105027279B (en) * | 2013-03-21 | 2018-02-13 | 富士电机株式会社 | Contact component and semiconductor module |
JP6041043B2 (en) * | 2013-03-21 | 2016-12-07 | 富士電機株式会社 | Contact components and semiconductor modules |
US9406633B2 (en) | 2013-03-21 | 2016-08-02 | Fuji Electric Co., Ltd. | Contact component and semiconductor module |
EP2782431A3 (en) * | 2013-03-22 | 2016-01-27 | Fuji Electric Co., Ltd. | Manufacturing method of semicondictor device and mounting jig |
US9877397B2 (en) | 2013-03-22 | 2018-01-23 | Fuji Electric Co., Ltd. | Mounting jig for semiconductor device |
US10405434B2 (en) | 2013-03-22 | 2019-09-03 | Fuji Electric Co., Ltd. | Mounting jig for semiconductor device |
JP2014187179A (en) * | 2013-03-22 | 2014-10-02 | Fuji Electric Co Ltd | Method of manufacturing semiconductor device and mounting jig |
JP2014187245A (en) * | 2013-03-25 | 2014-10-02 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing semiconductor device |
JP2015041748A (en) * | 2013-08-23 | 2015-03-02 | 三菱電機株式会社 | Power semiconductor device |
JPWO2015064231A1 (en) * | 2013-10-30 | 2017-03-09 | 富士電機株式会社 | Semiconductor module |
JP2014146845A (en) * | 2014-05-20 | 2014-08-14 | Mitsubishi Electric Corp | Power semiconductor device |
JP2016012604A (en) * | 2014-06-27 | 2016-01-21 | 三菱電機株式会社 | Semiconductor device manufacturing method |
WO2016024445A1 (en) * | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | Semiconductor device |
US10170394B2 (en) | 2014-08-12 | 2019-01-01 | Fuji Electric Co., Ltd. | Semiconductor device |
CN104900640A (en) * | 2015-05-06 | 2015-09-09 | 嘉兴斯达微电子有限公司 | Power semiconductor module with snap ring structured shell |
US9876293B2 (en) | 2015-06-25 | 2018-01-23 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2017011221A (en) * | 2015-06-25 | 2017-01-12 | 富士電機株式会社 | Semiconductor device |
JP2018022777A (en) * | 2016-08-03 | 2018-02-08 | 株式会社豊田自動織機 | Semiconductor module |
EP3496141A4 (en) * | 2016-08-03 | 2019-07-17 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor module |
US10770400B2 (en) | 2016-08-03 | 2020-09-08 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor module |
CN108022884A (en) * | 2016-11-02 | 2018-05-11 | 富士电机株式会社 | Semiconductor device |
JP2018074074A (en) * | 2016-11-02 | 2018-05-10 | 富士電機株式会社 | Semiconductor device |
US11037848B2 (en) | 2017-12-19 | 2021-06-15 | Fuji Electric Co., Ltd. | Semiconductor module and semiconductor module manufacturing method |
JP2019110284A (en) * | 2017-12-19 | 2019-07-04 | 富士電機株式会社 | Semiconductor module and method of manufacturing semiconductor module |
JP7107074B2 (en) | 2017-12-19 | 2022-07-27 | 富士電機株式会社 | Semiconductor module and method for manufacturing semiconductor module |
JP2019153782A (en) * | 2018-01-30 | 2019-09-12 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Power semiconductor module arrangement and method for producing the same |
CN110098159A (en) * | 2018-01-30 | 2019-08-06 | 英飞凌科技股份有限公司 | Power semiconductor modular device and its manufacturing method |
US11081414B2 (en) | 2018-01-30 | 2021-08-03 | Infineon Technologies Ag | Power semiconductor module arrangement |
US11557522B2 (en) | 2018-01-30 | 2023-01-17 | Infineon Technologies Ag | Method for producing power semiconductor module arrangement |
EP3518278A1 (en) * | 2018-01-30 | 2019-07-31 | Infineon Technologies AG | Power semiconductor module and method for producing the same |
JP2019169726A (en) * | 2019-05-13 | 2019-10-03 | 富士電機株式会社 | Semiconductor device, metal member and method of manufacturing semiconductor device |
US11171078B2 (en) | 2019-07-19 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2021164800A1 (en) * | 2020-02-19 | 2021-08-26 | Phoenix Contact Gmbh & Co. Kg | Electrical contact element |
BE1028071B1 (en) * | 2020-02-19 | 2021-09-13 | Phoenix Contact Gmbh & Co | Electrical contact element |
DE102022201016A1 (en) | 2022-02-01 | 2023-08-03 | Zf Friedrichshafen Ag | Power module for a power converter with optimized signal pins |
Also Published As
Publication number | Publication date |
---|---|
JP5268786B2 (en) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268786B2 (en) | Semiconductor module | |
US9204559B2 (en) | Manufacturing method of semiconductor device and mounting jig | |
WO2012157583A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6206494B2 (en) | Semiconductor device | |
JP6850938B1 (en) | Semiconductor devices and lead frame materials | |
JP2739954B2 (en) | Power semiconductor device and method of manufacturing the same | |
US20150255444A1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and positioning jig | |
EP2571053A1 (en) | Power semiconductor arrangement and method of forming thereof | |
JP5481111B2 (en) | Semiconductor device | |
JP7055109B2 (en) | Semiconductor device | |
JP2004363379A (en) | Semiconductor device | |
JP6835658B2 (en) | Sample holder | |
JP2009164511A (en) | Semiconductor device and method of manufacturing the same | |
JP5217014B2 (en) | Power conversion device and manufacturing method thereof | |
JP5145168B2 (en) | Semiconductor device | |
JP5683777B2 (en) | Switching assembly for high voltage aircraft ignition system and switching assembly | |
JP2008218552A (en) | Mounting substrate and mounting method for electronic part | |
JP2006310751A (en) | Electronic device | |
JP2021015908A (en) | Semiconductor device and method for manufacturing the same | |
JP6235272B2 (en) | Semiconductor element mounting substrate and semiconductor device including the same | |
JP2013179256A (en) | Assembly jig of semiconductor device and method of manufacturing semiconductor device by using assembly jig | |
JP2005167045A (en) | Electronic component and its manufacturing method | |
JP2006303086A (en) | Semiconductor device | |
JP4052061B2 (en) | Semiconductor device | |
JP5402410B2 (en) | Manufacturing method of electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5268786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |