JP6235272B2 - Semiconductor element mounting substrate and semiconductor device including the same - Google Patents

Semiconductor element mounting substrate and semiconductor device including the same Download PDF

Info

Publication number
JP6235272B2
JP6235272B2 JP2013179854A JP2013179854A JP6235272B2 JP 6235272 B2 JP6235272 B2 JP 6235272B2 JP 2013179854 A JP2013179854 A JP 2013179854A JP 2013179854 A JP2013179854 A JP 2013179854A JP 6235272 B2 JP6235272 B2 JP 6235272B2
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating base
connection electrode
pair
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013179854A
Other languages
Japanese (ja)
Other versions
JP2015050259A (en
Inventor
武井　裕介
裕介 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013179854A priority Critical patent/JP6235272B2/en
Publication of JP2015050259A publication Critical patent/JP2015050259A/en
Application granted granted Critical
Publication of JP6235272B2 publication Critical patent/JP6235272B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、例えば、発光ダイオード等の半導体素子を搭載するための半導体素子搭載用基板およびそれを備えた半導体装置等に関するものである。   The present invention relates to a semiconductor element mounting substrate for mounting a semiconductor element such as a light emitting diode and a semiconductor device including the same.

従来、発光ダイオード等の半導体素子を搭載するための半導体素子搭載用基板は、例えば、半導体素子の搭載部を有する絶縁基体と、絶縁基体の上面の中央部に設けられており、半導体素子の電極に電気的に接続される一対の接続電極と、一対の接続電極に電気的に接続されており、搭載部から下面に導出された一対の配線導体等から構成されている。このような半導体素子搭載用基板としては、例えば、特許文献１に開示されたものがある。   2. Description of the Related Art Conventionally, a semiconductor element mounting substrate for mounting a semiconductor element such as a light emitting diode is provided in, for example, an insulating base having a semiconductor element mounting portion and a central portion of the upper surface of the insulating base. A pair of connection electrodes that are electrically connected to each other, and a pair of connection electrodes that are electrically connected to the pair of connection electrodes and led out from the mounting portion to the lower surface. An example of such a semiconductor element mounting substrate is disclosed in Patent Document 1.

特開２０１２−５９９２１号公報JP 2012-59921 A

しかしながら、上記構成とした場合には、半導体素子搭載用基板の放熱性を向上させるために、絶縁基体の上面に設けられた金属材料からなる接続電極の厚みを厚くすると、半導体素子搭載用基板の放熱性は向上するが、接続電極の熱膨張が大きくなるので、絶縁基体または接続電極上に搭載された半導体素子が熱衝撃等で破壊されやすくなるという問題点があった。   However, in the case of the above configuration, in order to improve the heat dissipation of the semiconductor element mounting substrate, if the thickness of the connection electrode made of a metal material provided on the upper surface of the insulating base is increased, the semiconductor element mounting substrate Although heat dissipation is improved, there is a problem in that the thermal expansion of the connection electrode increases, so that the semiconductor element mounted on the insulating base or the connection electrode is easily broken by thermal shock or the like.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体素子に電気的に接続される一対の接続電極を絶縁基体内に埋め込むことによって、放熱性を向上させるとともに絶縁基体にクラック等が発生するのを抑制することができる半導体素子搭載用基板およびそれを備えた半導体装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to improve heat dissipation and insulate by embedding a pair of connection electrodes electrically connected to a semiconductor element in an insulating substrate. An object of the present invention is to provide a semiconductor element mounting substrate capable of suppressing the occurrence of cracks and the like in a base and a semiconductor device including the same.

本発明の一態様に係る半導体素子搭載用基板は、一方の主面に半導体素子の搭載部を有する絶縁基体と、前記絶縁基体内に埋め込まれて表面が前記絶縁基体の前記一方の主面に露出しており、平面視で前記搭載部に重なるとともに互いに対向するように設けられた、前記半導体素子の電極に電気的に接続される板状体の一対の接続電極と、該接続電極に電気的に接続される外部接続端子とを備えており、前記一対の接続電極は、前記絶縁基体内で側面が互いに対向しており、該側面間の間隔が、前記一方の主面側よりも前記他方の主面側の方が大きく、前記側面の中央部の前記側面間の間隔が前記一方の主面側より小さく
なるように設けられていることを特徴とするものである。
A semiconductor element mounting substrate according to one aspect of the present invention includes an insulating base having a semiconductor element mounting portion on one main surface, and a surface embedded in the insulating base on the one main surface of the insulating base. A pair of connection electrodes of a plate-like body that are exposed and overlap each other and face each other in plan view, and are electrically connected to the electrodes of the semiconductor element, and the connection electrodes External connection terminals connected to each other, and the side surfaces of the pair of connection electrodes are opposed to each other within the insulating base, and the interval between the side surfaces is more than the one main surface side. The other main surface side is larger , and the distance between the side surfaces at the center of the side surface is smaller than that of the one main surface side .

また、本発明の一態様に係る半導体装置は、本発明に係る半導体素子搭載用基板と、該半導体素子搭載用基板に搭載された半導体素子とを備えていることを特徴とするものである。   A semiconductor device according to one embodiment of the present invention includes the semiconductor element mounting substrate according to the present invention and a semiconductor element mounted on the semiconductor element mounting substrate.

本発明の半導体素子搭載用基板によれば、半導体素子に電気的に接続される一対の接続電極を絶縁基体内に埋め込むことによって、放熱性を向上させるとともに絶縁基体にクラック等が発生するのを抑制することができる。   According to the substrate for mounting a semiconductor element of the present invention, by embedding a pair of connection electrodes electrically connected to the semiconductor element in the insulating base, heat dissipation is improved and cracks or the like are generated in the insulating base. Can be suppressed.

（ａ）は、本発明の実施形態に係る半導体装置の平面図、（ｂ）は、（ａ）に示す半導体装置のＡ−Ａにおける断面図、（ｃ）は、（ｂ）に示す半導体装置において符号Ｂで示された接続電極が対向している領域の拡大図である。(A) is a top view of the semiconductor device which concerns on embodiment of this invention, (b) is sectional drawing in AA of the semiconductor device shown to (a), (c) is a semiconductor device shown to (b). FIG. 2 is an enlarged view of a region where connection electrodes indicated by reference numeral B face each other. （ａ）は、本発の他の実施形態の半導体装置の断面図、（ｂ）は（ａ）に示す半導体装置において符号Ｃで示された接続電極が対向している領域の拡大図である。(A) is sectional drawing of the semiconductor device of other embodiment of this invention, (b) is an enlarged view of the area | region where the connection electrode shown with the code | symbol C has opposed in the semiconductor device shown to (a). . （ａ）および（ｂ）は、本発明の他の実施形態の半導体装置の接続電極が対向している領域の拡大図である。(A) And (b) is an enlarged view of the area | region where the connection electrode of the semiconductor device of other embodiment of this invention has opposed. （ａ）および（ｂ）は、本発明の実施形態に係る半導体装置の接続電極の配置状態を説明するための平面図である。(A) And (b) is a top view for demonstrating the arrangement | positioning state of the connection electrode of the semiconductor device which concerns on embodiment of this invention.

以下、本発明の実施形態に係る半導体素子用搭載基板およびそれを備えた半導体装置について、図面を参照しながら説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。また、半導体装置は、説明の便宜上、直交座標系ＸＹＺを定義するとともに、Ｚ方向の正側を上方として、上面（表面）もしくは下面の語を用いるものとする。   Hereinafter, a semiconductor device mounting substrate and a semiconductor device including the same according to embodiments of the present invention will be described with reference to the drawings. Note that the drawings used in the following description are schematic, and the dimensional ratios and the like on the drawings do not necessarily match the actual ones. Further, for convenience of explanation, the semiconductor device defines an orthogonal coordinate system XYZ and uses the word “upper surface” or “lower surface” with the positive side in the Z direction as the upper side.

また、実施形態等の説明において、既に説明した構成と同一若しくは類似する構成については、同一の符号を付して説明を省略することがある。   In the description of the embodiments and the like, components that are the same as or similar to those already described may be assigned the same reference numerals and descriptions thereof may be omitted.

本発明の実施の形態に係る半導体素子搭載用基板１および半導体装置１０について、図１および図４を参照しながら以下に説明する。なお、半導体装置１０は、半導体素子搭載用基板１の絶縁基体２の搭載部２ａに半導体素子６が搭載されたものである。また、半導体素子は、例えば、発光素子であり、発光ダイオードまたは半導体レーザー等である。   A semiconductor element mounting substrate 1 and a semiconductor device 10 according to an embodiment of the present invention will be described below with reference to FIGS. 1 and 4. The semiconductor device 10 includes a semiconductor element 6 mounted on the mounting portion 2a of the insulating base 2 of the semiconductor element mounting substrate 1. The semiconductor element is, for example, a light emitting element, such as a light emitting diode or a semiconductor laser.

実施の形態１に係る半導体素子搭載用基板１は、図１に示すような構成を備えている。半導体素子搭載用基板１は、一方の主面２ｂに半導体素子６の搭載部２ａを有する絶縁基体２と、絶縁基体２内に埋め込まれて表面が絶縁基体２の一方の主面２ｂに露出しており、平面視で搭載部２ａに重なるとともに互いに対向するように設けられた、半導体素子６の電極６ａに電気的に接続される板状体の一対の接続電極３と、接続電極３に電気的に接続される外部接続端子５とを備えており、一対の接続電極３は、搭載部２ａの下側に位置する絶縁基体２内で側面３ａが互いに対向しており、側面３ａ間の間隔が、一方の主面２ｂ側よりも他方の主面２ｃ側の方が大きくなるように設けられている。   The semiconductor element mounting substrate 1 according to the first embodiment has a configuration as shown in FIG. The semiconductor element mounting substrate 1 has an insulating base 2 having a mounting portion 2a for the semiconductor element 6 on one main surface 2b, and a surface embedded in the insulating base 2 and exposed on one main surface 2b of the insulating base 2. A pair of connection electrodes 3 of a plate-like body electrically connected to the electrodes 6a of the semiconductor element 6 provided so as to overlap the mounting portion 2a and face each other in plan view, and to the connection electrodes 3 electrically The external connection terminals 5 are connected to each other, and the pair of connection electrodes 3 have the side surfaces 3a facing each other in the insulating base 2 positioned below the mounting portion 2a, and the distance between the side surfaces 3a. However, it is provided so that the other main surface 2c side is larger than the one main surface 2b side.

また、図１では、内部配線４が絶縁基体２の内部に設けられており、一対の接続電極３にそれぞれ電気的に接続されている。そして、外部接続端子５は、絶縁基体２の他方の主面２ｃ側に設けられており、内部配線４に電気的に接続されている。   In FIG. 1, the internal wiring 4 is provided inside the insulating base 2 and is electrically connected to the pair of connection electrodes 3. The external connection terminal 5 is provided on the other main surface 2 c side of the insulating base 2 and is electrically connected to the internal wiring 4.

絶縁基体２は、図１（ａ）に示すように、板状体であり、平面視において矩形状の形状を有しており、一方の主面２ｂ（表面）側の中央部に半導体素子６を搭載するための搭載部２ａを有している。半導体素子６の搭載部２ａは、絶縁基体２の一方の主面２ｂ（上面）の中央部を含んでいる。また、絶縁基体２の形状は、特に、矩形状には限らず、円形状等であってもよい。なお、搭載部２ａは、大きさが半導体素子６を平面視で見た場合の半導体素子６大きさと同じである。したがって、図１（ａ）に示すように、搭載部２ａおよび半導体素子６の大きさは同じになる。また、絶縁基体２の大きさは、一辺の長さが、例えば、２（ｍｍ）〜４（ｍｍ）であり、また、厚みが、例えば、０．３（ｍｍ）〜０．５（ｍｍ）である。   As shown in FIG. 1A, the insulating base 2 is a plate-like body, has a rectangular shape in plan view, and has a semiconductor element 6 at the center on one main surface 2b (front surface) side. Has a mounting portion 2a. The mounting portion 2 a of the semiconductor element 6 includes a central portion of one main surface 2 b (upper surface) of the insulating base 2. Further, the shape of the insulating base 2 is not limited to a rectangular shape, and may be a circular shape or the like. The mounting portion 2a has the same size as that of the semiconductor element 6 when the semiconductor element 6 is viewed in plan view. Accordingly, as shown in FIG. 1A, the mounting portion 2a and the semiconductor element 6 have the same size. The insulating base 2 has a side length of, for example, 2 (mm) to 4 (mm), and a thickness of, for example, 0.3 (mm) to 0.5 (mm). It is.

また、絶縁基体２は、半導体素子６を搭載部２ａに搭載して半導体装置を作製するためのものであり、絶縁材料からなる。絶縁基体２は、例えば、ガラスセラミック焼結体、酸
化アルミニウム質焼結体、ムライト質焼結体または窒化アルミニウム質焼結体等のセラミック材料である。例えば、高出力（大電流）の半導体素子６を絶縁基体２に搭載する場合には、絶縁基体２は、低熱膨張性および高放熱性を有する絶縁材料を用いることが好ましい。 The insulating base 2 is for manufacturing a semiconductor device by mounting the semiconductor element 6 on the mounting portion 2a, and is made of an insulating material. The insulating base 2 is a ceramic material such as a glass ceramic sintered body, an aluminum oxide sintered body, a mullite sintered body, or an aluminum nitride sintered body. For example, when the high output (large current) semiconductor element 6 is mounted on the insulating base 2, the insulating base 2 is preferably made of an insulating material having low thermal expansion and high heat dissipation.

絶縁基体２は、図１に示すように、一対の接続電極３が一方の主面２ｂ側に埋め込まれており、この一対の接続電極３は絶縁基体２内で互いに対向するように設けられている。一対の接続電極３は、平面視で四角形状を有しており、図１（ａ）に示すように、短手方向の長さＸが、例えば、０．８（ｍｍ）〜１．９（ｍｍ）であり、また、長手方向の長さＹが、例えば、１．８（ｍｍ）〜３．８（ｍｍ）である。   As shown in FIG. 1, the insulating base 2 has a pair of connection electrodes 3 embedded in one main surface 2 b, and the pair of connection electrodes 3 are provided to face each other in the insulating base 2. Yes. The pair of connection electrodes 3 have a quadrangular shape in plan view, and the length X in the short direction is, for example, 0.8 (mm) to 1.9 (see FIG. 1A). mm) and the length Y in the longitudinal direction is, for example, 1.8 (mm) to 3.8 (mm).

一対の接続電極３は、図１（ａ）に示すように、長手方向（Ｙ方向）に沿って互いに対向するように間隔Ｌ１でもって離間して設けられている。このように、一対の接続電極３は、間隔Ｌ１を介して互いに対向するように設けられており、間隔Ｌ１は、例えば、５０（μｍ）〜１００（μｍ）である。なお、間隔Ｌ１は、図１に示すように、平面視での絶縁基体２の一方の主面２ｂにおける一対の接続電極３間の間隔を示している。   As shown in FIG. 1A, the pair of connection electrodes 3 are provided with a distance L1 so as to face each other along the longitudinal direction (Y direction). As described above, the pair of connection electrodes 3 are provided so as to face each other via the interval L1, and the interval L1 is, for example, 50 (μm) to 100 (μm). As shown in FIG. 1, the interval L1 indicates the interval between the pair of connection electrodes 3 on one main surface 2b of the insulating base 2 in plan view.

接続電極３は、図１（ａ）では、平面視での形状が四角形状であるが、これに限らず、例えば、円形状または楕円形状であってもよい。また、接続電極３は、半導体素子６の電極６ａに対向して設けられており、バンプ７を介して半導体素子６の電極６ａに電気的に接合される。バンプ７は、例えば、ＡｕまたはＡｕＳｎ等からなり、リフローはんだ工法や超音波フリップチップ工法等を用いて半導体素子６と接続電極３とに接続される。なお、接続電極３は、半導体素子６の形状または寸法に応じて、あるいは放熱性を考慮して適宜、形状および寸法が設定される。   In FIG. 1A, the connection electrode 3 has a quadrangular shape in plan view, but is not limited thereto, and may be, for example, a circular shape or an elliptical shape. The connection electrode 3 is provided to face the electrode 6 a of the semiconductor element 6, and is electrically joined to the electrode 6 a of the semiconductor element 6 via the bump 7. The bump 7 is made of, for example, Au or AuSn, and is connected to the semiconductor element 6 and the connection electrode 3 by using a reflow soldering method, an ultrasonic flip chip method, or the like. The connection electrode 3 is appropriately set in shape and size in accordance with the shape or size of the semiconductor element 6 or considering heat dissipation.

また、一対の接続電極３は、四角形状からなる板状体の形状を有しており、絶縁基体２内に埋め込まれており、表面が絶縁基体２の一方の主面２ｂから露出するように設けられている。このように、一対の接続電極３は、表面が絶縁基体２の表面と略同一の水平面となるように一方の主面から露出するように絶縁基体２内に設けられている。また、一対の接続電極３は、平面視で一部が搭載部２ａに重なるように設けられており、その重なり領域でバンプ７を介して半導体素子６の電極６ａにそれぞれ電気的に接続される。   The pair of connection electrodes 3 has a rectangular plate-like shape, is embedded in the insulating base 2, and has a surface exposed from one main surface 2 b of the insulating base 2. Is provided. Thus, the pair of connection electrodes 3 are provided in the insulating base 2 so as to be exposed from one main surface so that the surface thereof is substantially the same horizontal plane as the surface of the insulating base 2. The pair of connection electrodes 3 are provided so as to partially overlap the mounting portion 2a in plan view, and are electrically connected to the electrodes 6a of the semiconductor element 6 via the bumps 7 in the overlapping region. .

このように、一対の接続電極３は絶縁基体２内に埋め込まれており、絶縁基体２は厚みが接続電極３の分だけ薄くなり、熱抵抗を低減することができるので、半導体素子搭載用基板１は、放熱性を向上させることができる。   In this way, the pair of connection electrodes 3 are embedded in the insulating base 2, and the insulating base 2 is reduced in thickness by the connection electrode 3, and the thermal resistance can be reduced. 1 can improve heat dissipation.

接続電極３は、銅、銀またはアルミニウム等の金属材料からなる。また、接続電極３が銅または銅を主成分とする金属材料からなる場合には、主成分が銅であり、接続電極３は、銅の電気抵抗が低いので、電気抵抗を低く抑えることができる。また、接続電極３は、半導体素子６との接合のために、表面に、例えば、ニッケル層および金層からなる表面層が設けられる。   The connection electrode 3 is made of a metal material such as copper, silver, or aluminum. When the connection electrode 3 is made of copper or a metal material containing copper as a main component, the main component is copper, and the connection electrode 3 has a low electric resistance, so that the electric resistance can be kept low. . Further, the connection electrode 3 is provided with a surface layer made of, for example, a nickel layer and a gold layer on the surface for bonding to the semiconductor element 6.

また、一対の接続電極３は、平面視において大きさが半導体素子６の搭載部２ａの大きさよりも大きくなるように設けられている。すなわち、接続電極３は、平面視において面積が搭載部２ａと接続電極３との重なり領域の面積よりも大きくなるように設けられている。平面視において、搭載部２ａと接続電極３との重なり領域の面積と接続電極３の面積との面積比は、半導体素子搭載用基板１の放熱性を向上させるために、搭載部２ａと接続電極３との重なり領域の面積を１とした場合に、例えば、１：２〜９にすることが好ましい。   Further, the pair of connection electrodes 3 are provided so that the size thereof is larger than the size of the mounting portion 2 a of the semiconductor element 6 in plan view. That is, the connection electrode 3 is provided so that the area thereof is larger than the area of the overlapping region between the mounting portion 2 a and the connection electrode 3 in plan view. In a plan view, the area ratio between the area of the overlapping region of the mounting portion 2a and the connection electrode 3 and the area of the connection electrode 3 is such that the mounting portion 2a and the connection electrode are improved in order to improve the heat dissipation of the semiconductor element mounting substrate 1. When the area of the overlap region with 3 is 1, for example, it is preferably 1: 2 to 9.

半導体素子６は、図１（ａ）に示すように、搭載部２ａが絶縁基体２の中央部に設けられることによって、一対の接続電極３の中央部に搭載されることになり、これによって、半導体素子搭載用基板１は、半導体素子６で生じた熱が一対の接続電極３の両方から絶縁基体２を経由して外部に効率よく放熱されるので、放熱性を向上させることができる。例えば、接続電極３が銅等の金属材料からなり、絶縁基体２が酸化アルミニウム等からなる場合には、接続電極３は絶縁基体２に対して熱抵抗が小さいので、半導体素子６で生じた熱は、接続電極３のＸＹ面に拡がった後に、絶縁基体２に伝わり絶縁基体２の下面２ｃ側から放熱されることになる。   As shown in FIG. 1A, the semiconductor element 6 is mounted at the central portion of the pair of connection electrodes 3 by providing the mounting portion 2a at the central portion of the insulating base 2. Since the heat generated in the semiconductor element 6 is efficiently dissipated from both the pair of connection electrodes 3 to the outside via the insulating base 2, the semiconductor element mounting substrate 1 can improve heat dissipation. For example, when the connection electrode 3 is made of a metal material such as copper and the insulating base 2 is made of aluminum oxide or the like, since the connection electrode 3 has a low thermal resistance with respect to the insulating base 2, the heat generated in the semiconductor element 6. After spreading to the XY plane of the connection electrode 3, it is transmitted to the insulating base 2 and radiated from the lower surface 2c side of the insulating base 2.

また、接続電極３の厚みは、例えば、０．０５（ｍｍ）〜０．２（ｍｍ）にすることが好ましい。これによって、半導体搭載用基板１は、接続電極３が絶縁基体２の他方の主面２ｃ（下面）側に近づくことになり、半導体素子６で生じた熱を絶縁基体２の他方の主面２ｃ（下面）側から効果的に放熱させることができるので、放熱性が向上する。   Moreover, it is preferable that the thickness of the connection electrode 3 shall be 0.05 (mm)-0.2 (mm), for example. As a result, in the semiconductor mounting substrate 1, the connection electrode 3 approaches the other main surface 2 c (lower surface) side of the insulating base 2, and heat generated in the semiconductor element 6 is transferred to the other main surface 2 c of the insulating base 2. Since heat can be effectively radiated from the (lower surface) side, heat dissipation is improved.

絶縁基体２の熱抵抗と接続電極３の熱抵抗との差が大きいほど、接続電極３は、放熱性に対して厚みの効果が大きくなり、厚みを厚くすると放熱性が向上するので、例えば、絶縁基体２の熱抵抗と接続電極３の熱抵抗との熱抵抗の差が大きい場合には、接続電極３の厚みを厚くすることによって、半導体素子搭載用基板１は、放熱性を向上させることができる。   The greater the difference between the thermal resistance of the insulating substrate 2 and the thermal resistance of the connection electrode 3, the greater the effect of the thickness of the connection electrode 3 on the heat dissipation, and the greater the thickness, the better the heat dissipation. When the difference in thermal resistance between the thermal resistance of the insulating base 2 and the thermal resistance of the connection electrode 3 is large, the semiconductor element mounting substrate 1 can improve heat dissipation by increasing the thickness of the connection electrode 3. Can do.

また、絶縁基体２は、図１（ｂ）に示すように、内部配線４と外部接続端子５とがそれぞれ設けられている。内部配線４は、絶縁基体２の内部に設けられるものであり、一対の接続電極３に電気的にそれぞれ接続されている。また、外部接続端子５は、絶縁基体２の他方の主面２ｃ（下面）側に設けられるものであり、内部配線４に電気的に接続されている。また、内部配線４は、絶縁基体２を貫通して設けられるものであり、絶縁基体２の上下面側に位置する接続電極３と外部接続電極５とを電気的に接続するための導電路である。   Further, as shown in FIG. 1B, the insulating base 2 is provided with an internal wiring 4 and an external connection terminal 5, respectively. The internal wiring 4 is provided inside the insulating base 2 and is electrically connected to the pair of connection electrodes 3. The external connection terminal 5 is provided on the other main surface 2 c (lower surface) side of the insulating base 2 and is electrically connected to the internal wiring 4. The internal wiring 4 is provided through the insulating base 2 and is a conductive path for electrically connecting the connection electrode 3 located on the upper and lower surfaces of the insulating base 2 and the external connection electrode 5. is there.

内部配線４は、例えば、平面視で直径が、例えば、３０（μｍ）〜２００（μｍ）の円形状であり、絶縁基板２の内部に円柱状に設けられている。内部配線４は、例えば、銅、銀、タングステンまたはモリブデン等の金属材料からなり、特に、内部配線４が銅または銀である場合には、銅または銀の電気抵抗が低いので、内部配線４における電気抵抗を低く抑えることができる。   The internal wiring 4 has, for example, a circular shape with a diameter of, for example, 30 (μm) to 200 (μm) in plan view, and is provided inside the insulating substrate 2 in a cylindrical shape. The internal wiring 4 is made of, for example, a metal material such as copper, silver, tungsten, or molybdenum. In particular, when the internal wiring 4 is copper or silver, the electrical resistance of copper or silver is low. Electrical resistance can be kept low.

外部接続端子５は、例えば、銅、銀またはモリブデン等の金属材料からなり、銅または銅を主成分とする金属材料からなる場合には、主成分が銅であり、銅の電気抵抗が低いので、外部接続端子５の電気抵抗を低く抑えることができる。なお、外部接続端子５は、絶縁基体２の他方の主面２ｃ上に設けられているが、これに限らず、例えば、絶縁基体２内に埋め込まれるように設けられていてもよい。   The external connection terminal 5 is made of, for example, a metal material such as copper, silver or molybdenum. When the external connection terminal 5 is made of copper or a metal material containing copper as a main component, the main component is copper and the electrical resistance of copper is low. The electrical resistance of the external connection terminal 5 can be kept low. The external connection terminal 5 is provided on the other main surface 2 c of the insulating base 2, but is not limited thereto, and may be provided so as to be embedded in the insulating base 2, for example.

また、半導体素子搭載用基板１は、絶縁基体２の他方の主面２ｃ（下面）側に半導体素子６に駆動電流または電気信号等を与えるための外部回路基板（図示せず）が設けられ、外部接続端子５はこの外部回路基板に電気的に接続される。   The semiconductor element mounting substrate 1 is provided with an external circuit board (not shown) for supplying a driving current or an electric signal to the semiconductor element 6 on the other main surface 2c (lower surface) side of the insulating base 2. The external connection terminal 5 is electrically connected to this external circuit board.

また、半導体素子搭載用基板１は、外部接続端子５を絶縁基体２の側面に設けて、この外部接続端子５と接続電極３とが電気的に接続されている構成であってもよい。また、絶縁基体２の側面に凹部を設けて、この凹部内に外部接続端子５を設けて、この外部接続端子５が接続電極３に電気的に接続されていてもよい。   The semiconductor element mounting substrate 1 may have a configuration in which the external connection terminals 5 are provided on the side surfaces of the insulating base 2 and the external connection terminals 5 and the connection electrodes 3 are electrically connected. Further, a recess may be provided on the side surface of the insulating base 2, and the external connection terminal 5 may be provided in the recess so that the external connection terminal 5 is electrically connected to the connection electrode 3.

半導体素子用搭載基板１では、図１（ｂ）および図１（ｃ）に示すように、一対の接続
電極３が、絶縁基体２内で側面３ａが互いに離間して対向するように設けられている。そして、一対の接続電極３の側面３ａ間の間隔は、図１に示すように、絶縁基体２の一方の主面２ｂ側よりも他方の主面２ｃ側の方が大きくなるように設けられており、図１においては、一対の接続電極３の側面３ａ間の間隔は、一方の主面２ｂ側が間隔Ｌ１であり、一方の主面２ｂ側から他方の主面２ｃ側に向かって漸次直線的に拡がるように設けられている。 In the semiconductor element mounting substrate 1, as shown in FIGS. 1 (b) and 1 (c), a pair of connection electrodes 3 are provided in the insulating base 2 so that the side surfaces 3 a are spaced apart from each other. Yes. And as shown in FIG. 1, the space | interval between the side surfaces 3a of a pair of connection electrode 3 is provided so that the other main surface 2c side may become larger than the one main surface 2b side of the insulation base | substrate 2. As shown in FIG. In FIG. 1, the distance between the side surfaces 3a of the pair of connection electrodes 3 is the distance L1 on the one main surface 2b side, and is gradually linear from one main surface 2b side to the other main surface 2c side. It is provided to spread.

すなわち、一対の接続電極３は、側面３ａ間の間隔が一方の主面２ｂよりも他方の主面２ｃの方が大きくなるような形状になっており、図１に示すように、接続電極３の短手方向の長さＸが絶縁基体２の厚み方向で他方の主面２ｃに向かって漸次小さくなるように、側面３ａが一方の主面２ｂに対して傾くように設けられている。したがって、図１（ｂ）において、Ｙ方向から接続電極３を見た場合には、断面視において接続電極３は、逆台形状の形状を有している。また、接続電極３が平面視で円形状または楕円形状の場合には、接続電極３は断面視において逆円錐台形状または逆楕円錐台形状である。   That is, the pair of connection electrodes 3 has a shape in which the distance between the side surfaces 3a is larger on the other main surface 2c than on the one main surface 2b, and as shown in FIG. The side surface 3 a is provided so as to be inclined with respect to the one main surface 2 b so that the length X in the short direction gradually decreases toward the other main surface 2 c in the thickness direction of the insulating base 2. Accordingly, in FIG. 1B, when the connection electrode 3 is viewed from the Y direction, the connection electrode 3 has an inverted trapezoidal shape in a sectional view. Further, when the connection electrode 3 is circular or elliptical in plan view, the connection electrode 3 is in the shape of an inverted truncated cone or an inverted elliptical truncated cone in a sectional view.

また、半導体素子搭載用基板１では、図１（ｃ）に示すように、一対の接続電極３は、側面３ａが互いに対向している領域が半導体素子６の電極６ａ間の下方の領域に位置するように設けられている。このように、一対の接続電極３は、対向領域が半導体素子６の電極６ａ間の下方の領域に位置するように設けられることによって、半導体素子搭載用基板１は、半導体素子６で熱が生じた場合には、一対の接続電極３の対向領域を中心にして両側に対称的に、すなわち、均等に絶縁基体２を介して放熱が行われやすくなり、半導体素子６の熱によって生じる応力を低減することができる。   Further, in the semiconductor element mounting substrate 1, as shown in FIG. 1C, the pair of connection electrodes 3 has a region where the side surfaces 3 a face each other in a region below the electrodes 6 a of the semiconductor element 6. It is provided to do. As described above, the pair of connection electrodes 3 is provided so that the opposing region is located in the lower region between the electrodes 6 a of the semiconductor element 6, so that the semiconductor element mounting substrate 1 generates heat in the semiconductor element 6. In this case, heat is radiated easily through the insulating base 2 symmetrically on both sides with the opposing region of the pair of connection electrodes 3 as the center, that is, the stress caused by the heat of the semiconductor element 6 is reduced. can do.

したがって、半導体素子搭載用基板１は、半導体素子６に加わる応力が低減されるとともに、一対の接続電極３の変形の度合が同じになりやすく、すなわち、一対の接続電極３は変形量が同じになりやすくなる。このように、半導体装置１０は、接続電極３の変形の度合いが同じになりやすいので、一対の接続電極３から半導体素子６に対して、均等の応力がかかり局所的な応力がかかりにくくなり、半導体素子６の破損、あるいは、接続電極３とバンプ７または電極６ａとの接続不良等が抑制される。   Therefore, in the semiconductor element mounting substrate 1, stress applied to the semiconductor element 6 is reduced, and the degree of deformation of the pair of connection electrodes 3 is likely to be the same, that is, the pair of connection electrodes 3 have the same amount of deformation. It becomes easy to become. Thus, since the degree of deformation of the connection electrode 3 is likely to be the same in the semiconductor device 10, equal stress is applied to the semiconductor element 6 from the pair of connection electrodes 3, and local stress is less likely to be applied. Damage to the semiconductor element 6 or poor connection between the connection electrode 3 and the bump 7 or the electrode 6a is suppressed.

このように、側面３ａの間隔は、図１（ｃ）に示すように、一方の主面側では、例えば、間隔Ｌ１が、５０（μｍ）〜１００（μｍ）であり、他方の主面側では、例えば、間隔Ｌ２が、１００（μｍ）〜２００（μｍ）である。そして、接続電極３は、上面と下面との間において側面３ａ間の間隔が間隔Ｌ１〜間隔Ｌ２の間になるように設けられている。また、図１（ｃ）に示すように、側面３ａは、角度αが大きくなると、側面３ａの面積が大きくなり、側面３ａにかかる応力を低減することができる。側面３ａの角度αは、例えば、１２０（°）〜１５０（°）である。また、側面３ａの角度αは、一対の接続電極３において互いに同じ角度で設けられていても、互いに異なる角度で設けられていてもよい。   Thus, as shown in FIG. 1C, the interval between the side surfaces 3a is, for example, the interval L1 is 50 (μm) to 100 (μm) on one main surface side, and the other main surface side. Then, for example, the interval L2 is 100 (μm) to 200 (μm). And the connection electrode 3 is provided so that the space | interval between the side surfaces 3a may become between the space | interval L1-the space | interval L2 between an upper surface and a lower surface. Further, as shown in FIG. 1C, the side surface 3a increases the area of the side surface 3a when the angle α increases, and the stress applied to the side surface 3a can be reduced. The angle α of the side surface 3a is, for example, 120 (°) to 150 (°). Further, the angle α of the side surface 3 a may be provided at the same angle or different from each other in the pair of connection electrodes 3.

半導体素子搭載用基板において、かりに絶縁基体内で一対の接続電極の側面間の間隔が厚み方向で同じに間隔になるように設けられている場合には、接続電極は下側の角部がほぼ直角の形状になるので、接続電極の熱膨張によって角部の領域で絶縁基体内にクラック等が発生しやくなる。これは、接続電極の下側の角部の領域では、横方向（Ｘ方向またはＹ方向）および縦方向（Ｚ方向）からの応力が加わりやすく、そのために応力が高くなりやすく、絶縁基体内にクラック等が発生しやすくなることによる。   In the semiconductor element mounting substrate, when the distance between the side surfaces of the pair of connection electrodes is the same in the thickness direction in the insulating base, the connection electrode has a substantially lower corner. Since it has a right-angled shape, cracks and the like are easily generated in the insulating substrate in the corner region due to thermal expansion of the connection electrode. This is because stress from the lateral direction (X direction or Y direction) and vertical direction (Z direction) is likely to be applied in the lower corner region of the connection electrode, and therefore the stress is likely to be high, and the insulating substrate This is because cracks are likely to occur.

しかしながら、実施の形態に係る半導体素子搭載用基板１では、一対の接続電極３は、絶縁基体２内に埋め込まれており、絶縁基体２内で側面３ａが互いに対向して設けられている。そして、半導体素子搭載用基板１は、この一対の接続電極の側面３ａ間の間隔が、
一方の主面側よりも他方の主面側の方が大きくなるように設けられており、接続電極３の熱膨張が絶縁基体２よって抑制されるので、接続電極３の下側の絶縁基体２の領域においてクラック等の発生が抑制されるとともに、接続電極３が絶縁基体２に埋め込まれているので放熱性をより向上させることができる。 However, in the semiconductor element mounting substrate 1 according to the embodiment, the pair of connection electrodes 3 are embedded in the insulating base 2, and the side surfaces 3 a are provided to face each other in the insulating base 2. The semiconductor element mounting substrate 1 has an interval between the side surfaces 3a of the pair of connection electrodes.
The other main surface side is provided so as to be larger than the one main surface side, and the thermal expansion of the connection electrode 3 is suppressed by the insulating base 2, so that the insulating base 2 below the connection electrode 3. In this region, the occurrence of cracks and the like is suppressed, and since the connection electrode 3 is embedded in the insulating base 2, heat dissipation can be further improved.

すなわち、一対の接続電極３は、下側の側面３ａ間の間隔が大きくなるように絶縁基体２内に設けられているので、半導体素子搭載用基板１は、一対の接続電極３の下側の側面３ａの領域において、対向する接続電極３の間に位置する絶縁基体２の占める割合が大きくなることで接続電極３の熱膨張を効果的に抑制することができる。   That is, since the pair of connection electrodes 3 are provided in the insulating base 2 so that the interval between the lower side surfaces 3 a is increased, the semiconductor element mounting substrate 1 is provided on the lower side of the pair of connection electrodes 3. In the region of the side surface 3a, the proportion of the insulating base 2 positioned between the opposing connection electrodes 3 is increased, so that the thermal expansion of the connection electrodes 3 can be effectively suppressed.

したがって、半導体搭載用基板１は、クラック等の発生しやすい領域での接続電極３の熱膨張が抑制されるので、絶縁基体２内にクラック等が発生しにくくなるとともに、放熱性を向上させることができる。   Therefore, since the semiconductor mounting substrate 1 suppresses the thermal expansion of the connection electrode 3 in a region where cracks and the like are likely to occur, cracks and the like are less likely to occur in the insulating base 2 and heat dissipation is improved. Can do.

例えば、一対の接続電極３が微細化パターンとして絶縁基体２に設けられる場合には、一対の接続電極３の側面３ａ間の間隔が狭くなり、一対の接続電極３の側面３ａ間に位置する絶縁基体２が薄くなるため、絶縁基体２の占める割合が小さくなり、絶縁基体２と接続電極３との熱膨張差によってクラック等が生じるやすくなる。   For example, when the pair of connection electrodes 3 are provided on the insulating base 2 as a miniaturized pattern, the distance between the side surfaces 3a of the pair of connection electrodes 3 is narrowed, and the insulation located between the side surfaces 3a of the pair of connection electrodes 3 is reduced. Since the base 2 is thinned, the proportion of the insulating base 2 is reduced, and cracks and the like are likely to occur due to a difference in thermal expansion between the insulating base 2 and the connection electrode 3.

しかしながら、このように、一対の接続電極３の側面３ａ間の間隔が狭くなっても、側面３ａ間の間隔を一方の主面側よりも他方の主面側の方が大きくなるように設けることによって、接続電極３の熱膨張が絶縁基体２よって抑制されるので、接続電極３の下側の領域におけるクラック等の発生が抑制されるとともに、接続電極３が絶縁基体２に埋め込まれているので放熱性を向上させることができる。   However, in this way, even when the distance between the side surfaces 3a of the pair of connection electrodes 3 is reduced, the distance between the side surfaces 3a is set to be larger on the other main surface side than on the one main surface side. Therefore, the thermal expansion of the connection electrode 3 is suppressed by the insulating base 2, so that the occurrence of cracks and the like in the lower region of the connection electrode 3 is suppressed and the connection electrode 3 is embedded in the insulating base 2. The heat dissipation can be improved.

また、図１（ｂ）では、一対の接続電極３は、内側に位置する側面３ａだけでなく、外側に位置する側面３ｂも一方の主面２ｂに対して傾くように設けることができる。このように、一対の接続電極３は、外側の側面３ｂを一方の主面２ｂに対して傾くように設けることで、側面３ｂの面積が大きくなり、側面３ｂにかかる応力が抑制されるので、側面３ｂと絶縁基体２の側面との距離を短くすることができる。これによって、一対の接続電極３は、面積を広くすることができるので、絶縁基体２の放熱性をさらに向上させることができる。   In FIG. 1B, the pair of connection electrodes 3 can be provided so that not only the side surface 3a located on the inner side but also the side surface 3b located on the outer side is inclined with respect to the one main surface 2b. Thus, since the pair of connection electrodes 3 is provided so that the outer side surface 3b is inclined with respect to the one main surface 2b, the area of the side surface 3b is increased, and the stress applied to the side surface 3b is suppressed. The distance between the side surface 3b and the side surface of the insulating base 2 can be shortened. As a result, the pair of connection electrodes 3 can be increased in area, so that the heat dissipation of the insulating base 2 can be further improved.

また、接続電極３は、短手方向の長さＸと同様に長手方向の長さＹが絶縁基体２の厚み方向で他方の主面２ｃに向かって漸次小さくなるように側面が一方の主面２ｂに対して傾くように設けられていてもよい。   Further, the connection electrode 3 has one side surface whose side surface is such that the length Y in the longitudinal direction gradually decreases toward the other main surface 2c in the thickness direction of the insulating base 2 in the same manner as the length X in the short direction. It may be provided so as to be inclined with respect to 2b.

また、半導体素子搭載用基板１は、図２に示すように、側面３ａ間の間隔が一方の主面２ｂ側から他方の主面２ｃ側に向かって漸次拡がるように、側面３Ａが曲面を有するような形状であってもよい。このような構成にすることによって、接続電極３は、側面３Ａの下側が曲面を有しているので、側面３ａの下側の領域に応力が集中しにくい構造、すなわち、下側の領域で応力が分散されやすい構造にすることができる。   Further, as shown in FIG. 2, the semiconductor element mounting substrate 1 has a curved side surface 3A so that the distance between the side surfaces 3a gradually increases from the one main surface 2b side toward the other main surface 2c side. Such a shape may be used. By adopting such a configuration, the connection electrode 3 has a curved surface on the lower side of the side surface 3A. Therefore, the stress is not concentrated in the lower region of the side surface 3a, that is, the stress in the lower region. The structure can be easily dispersed.

したがって、接続電極３Ａは、側面３ａが曲面形状を有しており、接続電極３の熱膨張によって発生する応力がさらに集中しにくくなるので、半導体素子搭載用基板１は、絶縁基体２内でのクラック等の発生をさらに抑制することができる。また、接続電極３は、側面３ａの下側の領域で応力が集中しないようにするために、側面３ａの曲面部分の曲率半径Ｒを、例えば、０．０２５（ｍｍ）〜０．１（ｍｍ）にすることが好ましい。   Therefore, the side surface 3a of the connection electrode 3A has a curved surface shape, and the stress generated by the thermal expansion of the connection electrode 3 is more difficult to concentrate. Therefore, the semiconductor element mounting substrate 1 is formed in the insulating base 2. Generation of cracks and the like can be further suppressed. In addition, the connection electrode 3 has a curvature radius R of the curved surface portion of the side surface 3a of, for example, 0.025 (mm) to 0.1 (mm) so that stress is not concentrated in the lower region of the side surface 3a. ) Is preferable.

また、半導体素子搭載用基板１は、接続電極３Ｂが、図３（ａ）に示すように、側面３
ａに凹凸部を有するような形状であってもよい。 Further, the substrate 1 for mounting a semiconductor element has a connection electrode 3B having a side surface 3 as shown in FIG.
It may have a shape such that a has an uneven portion.

半導体素子搭載用基板１では、接続電極３が絶縁基体２内に埋め込まれているので、絶族電極３は、横方向（Ｘ方向またはＹ方向）の熱膨張が抑制されるが、縦方向（Ｚ方向）の熱膨張が生じやすくなる。   In the semiconductor element mounting substrate 1, since the connection electrode 3 is embedded in the insulating base 2, the adiabatic electrode 3 is suppressed in thermal expansion in the lateral direction (X direction or Y direction), but in the longitudinal direction ( Thermal expansion in the Z direction is likely to occur.

しかしながら、接続電極３Ｂは、側面３ａに凹凸部を有しているので、この凹凸部によって接続電極３が拘束されることになり、半導体素子搭載用基板１は、接続電極３の縦方向（Ｚ方向）の熱膨張が抑制される。   However, since the connection electrode 3B has a concavo-convex portion on the side surface 3a, the connection electrode 3 is constrained by the concavo-convex portion, and the semiconductor element mounting substrate 1 has a longitudinal direction (Z Direction) thermal expansion is suppressed.

このように、接続電極３の縦方向の熱膨張が抑制されることによって、接続電極３と半導体素子６との接合部は、熱膨張による上下方向（Ｚ方向）の変動が抑制されるので、半導体素子搭載用基板１は、半導体素子６にかかる応力を低減することができる。これによって、半導体装置１０は、半導体素子６の破壊等が抑制される。   As described above, since the vertical thermal expansion of the connection electrode 3 is suppressed, the joint between the connection electrode 3 and the semiconductor element 6 is suppressed from fluctuation in the vertical direction (Z direction) due to thermal expansion. The semiconductor element mounting substrate 1 can reduce the stress applied to the semiconductor element 6. Thereby, in the semiconductor device 10, the destruction of the semiconductor element 6 and the like are suppressed.

また、半導体素子搭載用基板１では、接続電極３Ｃは、図３（ｂ）に示すように、側面３ａ間の間隔が絶縁基体２の一方の主面側よりも他方の主面側の方が大きくなるように設けられるとともに、側面３ａの中央部の側面３ａ間の間隔が一方主面側よりも小さくなるように設けられている。 In the semiconductor element mounting substrate 1, the connection electrode 3 </ b> C is such that the distance between the side surfaces 3 a is more on the other main surface side than on the one main surface side of the insulating base 2, as shown in FIG. together provided so as to be larger, that provided such that the distance between the side surfaces 3a of the central portion of the side surface 3a is smaller than the first main surface side.

したがって、図３（ｂ）に示すように、一対の接続電極３Ｃは、中央部の側面３ａ間の間隔Ｘ１が、Ｘ１＜Ｌ１＜Ｌ２の関係になるように絶縁基体２内に対向するように設けられている。このように、一対の接続電極３Ｃは、中央部の側面３ａ間の間隔Ｘ１が狭くなるように設けられているので、この一対の接続電極３の中央部の領域で接続電極３の縦方向の熱膨張を抑制することができる。   Therefore, as shown in FIG. 3B, the pair of connection electrodes 3C are opposed to each other in the insulating base 2 so that the distance X1 between the side surfaces 3a in the central portion is in the relationship of X1 <L1 <L2. Is provided. Thus, since the pair of connection electrodes 3C are provided so that the distance X1 between the side surfaces 3a of the central portion is narrowed, the vertical direction of the connection electrode 3 in the region of the central portion of the pair of connection electrodes 3 Thermal expansion can be suppressed.

このように、接続電極３Ｃは、縦方向（Ｚ方向）の熱膨張が中央部の側面３ａ間の間隔Ｘ１の領域で抑制されているので、間隔Ｌ１を小さくすることができる。また、接続電極３Ｃは、間隔Ｌ１を小さくすることによって、微細配線化が可能となり、さらに、接続電極３Ｃの面積を拡げることができるので、放熱性を向上させることができる。   Thus, since the thermal expansion in the vertical direction (Z direction) of the connection electrode 3C is suppressed in the region of the interval X1 between the side surfaces 3a of the central portion, the interval L1 can be reduced. Further, the connection electrode 3C can be miniaturized by reducing the distance L1, and further, the area of the connection electrode 3C can be expanded, so that the heat dissipation can be improved.

また、半導体素子搭載用基板１では、図４（ａ）に示すように、接続電極３は、四隅の領域Ｒにおいて熱膨張による応力が大きくなりやすい。これは、接続電極３は、平面視で長方形状を有しており、特に、対角方向が中心からの距離が遠くなるので、熱膨張による伸び量が大きくなることによる。なお、領域Ｒは、図４（ａ）および図４（ｂ）において、一点鎖線で囲まれた領域である。   In the semiconductor element mounting substrate 1, as shown in FIG. 4A, the connection electrode 3 tends to have a large stress due to thermal expansion in the four corner regions R. This is because the connection electrode 3 has a rectangular shape in plan view, and in particular, since the distance from the center in the diagonal direction increases, the amount of elongation due to thermal expansion increases. Note that the region R is a region surrounded by an alternate long and short dash line in FIGS. 4 (a) and 4 (b).

半導体素子搭載用基板１０Ａでは、図４（ｂ）に示すように、一対の接続電極３Ｄは、平面視において接続電極３Ｄの長手方向（Ｙ方向）の両端部の一部がそれぞれ絶縁基体２の縁部まで延在されており、この延在部が絶縁基体２の側面から露出している。すなわち、接続電極３Ｄの長手方向（Ｙ方向）の両端部の一部は、接続電極３Ｄの短手方向（Ｘ方向）に延在しており、絶縁基体２の側面から露出している。   In the semiconductor element mounting substrate 10A, as shown in FIG. 4 (b), the pair of connection electrodes 3D are part of both ends of the connection electrode 3D in the longitudinal direction (Y direction) in the plan view. It extends to the edge, and this extension is exposed from the side surface of the insulating base 2. That is, part of both end portions in the longitudinal direction (Y direction) of the connection electrode 3D extends in the short direction (X direction) of the connection electrode 3D and is exposed from the side surface of the insulating substrate 2.

このように、領域Ｒの横方向の接続電極３Ｄの一部が絶縁基体２の縁部まで延在するように設けられており、接続電極３Ｄは、この延在部が絶縁基体２の側面から露出しているので、領域Ｒの横方向の応力を開放することで領域Ｒの応力を低減することができる。したがって、半導体素子搭載用基板１０Ａは、領域Ｒにおけるクラック等の発生をさらに抑制することができる。   Thus, a part of the connection electrode 3D in the lateral direction of the region R is provided so as to extend to the edge of the insulating base 2, and the connection electrode 3D has the extension from the side surface of the insulating base 2. Since it is exposed, the stress in the region R can be reduced by releasing the lateral stress in the region R. Therefore, the semiconductor element mounting substrate 10A can further suppress the occurrence of cracks and the like in the region R.

また、接続電極３、３Ａ、３Ｂおよび３Ｃにおいても、接続電極３の長手方向（Ｙ方向
）の両端部の一部がそれぞれ絶縁基体２の縁部まで延在していてもよい。すなわち、接続電極Ｄと同様な構成は、接続電極３、３Ａ、３Ｂおよび３Ｃにおいても適用可能である。 Also in the connection electrodes 3, 3 </ b> A, 3 </ b> B, and 3 </ b> C, part of both end portions in the longitudinal direction (Y direction) of the connection electrode 3 may extend to the edge of the insulating base 2. That is, the same configuration as that of the connection electrode D can be applied to the connection electrodes 3, 3A, 3B, and 3C.

ここで、半導体素子搭載用基板１の製造方法についての一例を説明する。   Here, an example of a method for manufacturing the semiconductor element mounting substrate 1 will be described.

絶縁基体２は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体からなる場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次に、これらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法を用いてのセラミックグリーンシートを得る。その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約１３００（℃）〜１６００（℃）の温度で焼成することによって製作される。 In the case where the insulating base 2 is made of an aluminum oxide sintered body whose main component is aluminum oxide (Al 2 O 3 ), silica (SiO 2 ), magnesia (as a sintering aid) is added to the Al 2 O 3 powder. A powder such as MgO) or calcia (CaO) is added, and an appropriate binder, solvent, and plasticizer are added, and then the mixture is kneaded to form a slurry. Thereafter, a ceramic green sheet using a conventionally known forming method such as a doctor blade method or a calender roll method is obtained. Thereafter, the ceramic green sheet is formed into a suitable shape by cutting or punching, and a plurality of the ceramic green sheets are laminated. Finally, the laminated ceramic green sheets are about 1300 (° C.) to 1600 (° C.) in a reducing atmosphere. Manufactured by firing at temperature.

例えば、絶縁基体２の内部に内部配線４を形成する場合には、セラミックグリーンシート（以下、第１のセラミックグリーンシートという）に、内部配線４用の貫通孔を形成して、貫通孔に内部配線４用の金属ペーストを充填する。また、絶縁基体２の下面に外部接続端子５を形成する場合には、スクリーン印刷法等の厚膜法を用いて、内部配線４用の金属ペーストが充填された第１のセラミックグリーンシートの下面に外部接続端子５用の金属ペーストを所定のパターンとなるように塗布する。   For example, when the internal wiring 4 is formed inside the insulating base 2, a through hole for the internal wiring 4 is formed in a ceramic green sheet (hereinafter referred to as a first ceramic green sheet), and the internal hole 4 is formed in the through hole. A metal paste for the wiring 4 is filled. Further, when the external connection terminals 5 are formed on the lower surface of the insulating substrate 2, the lower surface of the first ceramic green sheet filled with the metal paste for the internal wiring 4 using a thick film method such as a screen printing method. Then, a metal paste for the external connection terminal 5 is applied in a predetermined pattern.

また、絶縁基体２に接続電極３を形成する場合には、セラミックグリーンシート（以下、第２のセラミックグリーンシートという）に打ち抜き金型等を用いた孔加工方法により枠部を有する枠状体を形成する。なお、接続電極３は、枠状体の枠部の内部（開口部）に形成されることによって絶縁基体２内に埋め込まれることになる。   Further, when the connection electrode 3 is formed on the insulating substrate 2, a frame-like body having a frame portion is formed by a hole forming method using a punching die or the like in a ceramic green sheet (hereinafter referred to as a second ceramic green sheet). Form. The connection electrode 3 is embedded in the insulating base 2 by being formed inside the opening (opening) of the frame-like body.

そして、第１のセラミックグリーンシートと第２のセラミックグリーンシートとを積層して積層体を形成した後、接続電極３の側面３ａまたは側面３ｂが所定の形状となるように、第１のセラミックグリーンシートの枠部に金型等を用いて押し当てて成形加工を行ない、その後積層体を焼成する。そして、積層体の開口部に電解めっき用の下地層となるチタン等の金属材料を蒸着して、このチタン層等上に銅めっき処理を行なって、接続電極３となる銅を絶縁基体２内に埋め込むように設ける。このようにして、接続電極３は絶縁基体２内に設けられることになる。また、半導体素子６との接合のため、接続電極３の銅に、ニッケルめっき、金めっき等を順次行なって表面層を形成する。   Then, after the first ceramic green sheet and the second ceramic green sheet are laminated to form a laminated body, the first ceramic green sheet is formed so that the side surface 3a or the side surface 3b of the connection electrode 3 has a predetermined shape. The sheet is pressed against the frame of the sheet using a mold or the like to perform molding, and then the laminate is fired. Then, a metal material such as titanium serving as a base layer for electrolytic plating is deposited on the opening of the laminate, and copper plating is performed on the titanium layer or the like, so that the copper serving as the connection electrode 3 is placed in the insulating base 2. It is provided so as to be embedded in. In this way, the connection electrode 3 is provided in the insulating base 2. Further, for bonding with the semiconductor element 6, the surface layer is formed by sequentially performing nickel plating, gold plating or the like on the copper of the connection electrode 3.

本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。   The present invention is not particularly limited to the above-described embodiments, and various changes and improvements can be made within the scope of the present invention.

１ 半導体素子搭載用基板
２ 絶縁基体
２ａ 搭載部
３ 接続電極
３ａ、３ｂ 側面
４ 内部配線
５ 外部接続端子
６ 半導体素子
６ａ 電極
７ バンプ
１０、１０Ａ 半導体装置 DESCRIPTION OF SYMBOLS 1 Semiconductor element mounting substrate 2 Insulating base 2a Mounting part 3 Connection electrode 3a, 3b Side surface 4 Internal wiring 5 External connection terminal 6 Semiconductor element 6a Electrode 7 Bump 10, 10A Semiconductor device

Claims (4)

一方の主面に半導体素子の搭載部を有する絶縁基体と、
前記絶縁基体内に埋め込まれて表面が前記絶縁基体の前記一方の主面に露出しており、平面視で前記搭載部に重なるとともに互いに対向するように設けられた、前記半導体素子の電極に電気的に接続される板状体の一対の接続電極と、
該接続電極に電気的に接続される外部接続端子とを備えており、
前記一対の接続電極は、前記絶縁基体内で側面が互いに対向しており、該側面間の間隔が、前記一方の主面側よりも前記他方の主面側の方が大きく、前記側面の中央部の前記側面間の間隔が前記一方の主面側より小さくなるように設けられていることを特徴とする半導体素子搭載用基板。 An insulating substrate having a semiconductor element mounting portion on one main surface;
Is exposed to the one main surface of the front SL buried in insulating the base body surface is the insulating substrate, provided so as to face each other with overlapping the mounting portion in a plan view, the electrode of the semiconductor element A pair of connection electrodes of a plate-like body to be electrically connected;
And an external connection terminal electrically connected to the connection electrode,
The pair of connection electrodes have side surfaces facing each other in the insulating base, and the distance between the side surfaces is larger on the other main surface side than the one main surface side, and the center of the side surface A substrate for mounting a semiconductor element, characterized in that an interval between the side surfaces of the part is provided so as to be smaller than the one main surface side . 前記側面は曲面を有していることを特徴とする請求項１に記載の半導体素子搭載用基板。 The semiconductor element mounting substrate according to claim 1, wherein the side surface has a curved surface. 前記側面は凹凸部を有していることを特徴とする請求項１または請求項２に記載の半導体素子搭載用基板。 The side element mounting board according to claim 1 or claim 2, characterized in that it has an uneven portion. 請求項１乃至請求項３のいずれかに記載の半導体素子搭載用基板と、
該半導体素子搭載用基板に搭載された半導体素子とを備えていることを特徴とする半導体装置。 A semiconductor element mounting substrate according to any one of claims 1 to 3 ,
A semiconductor device comprising: a semiconductor element mounted on the semiconductor element mounting substrate .
JP2013179854A 2013-08-30 2013-08-30 Semiconductor element mounting substrate and semiconductor device including the same Active JP6235272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013179854A JP6235272B2 (en) 2013-08-30 2013-08-30 Semiconductor element mounting substrate and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013179854A JP6235272B2 (en) 2013-08-30 2013-08-30 Semiconductor element mounting substrate and semiconductor device including the same

Publications (2)

Publication Number Publication Date
JP2015050259A JP2015050259A (en) 2015-03-16
JP6235272B2 true JP6235272B2 (en) 2017-11-22

Family

ID=52700052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179854A Active JP6235272B2 (en) 2013-08-30 2013-08-30 Semiconductor element mounting substrate and semiconductor device including the same

Country Status (1)

Country Link
JP (1) JP6235272B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601579B1 (en) * 2015-12-16 2023-11-13 삼성전자주식회사 Substrate and light emitting device package using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (en) * 1985-08-09 1987-02-16 末広　照朗 Circuit board
JP3441368B2 (en) * 1998-05-29 2003-09-02 京セラ株式会社 Multilayer wiring board and manufacturing method thereof
JP2001015895A (en) * 1999-06-30 2001-01-19 Kyocera Corp Wiring board and its manufacture
JP5110744B2 (en) * 2000-12-21 2012-12-26 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー Light emitting device and manufacturing method thereof
JP2005210057A (en) * 2003-12-24 2005-08-04 Kyocera Corp Luminous element accommodating package, light emitting device and lighting system
KR100867515B1 (en) * 2004-12-06 2008-11-07 삼성전기주식회사 Light emitting device package
JP2013033912A (en) * 2011-06-29 2013-02-14 Hitachi Cable Ltd Light emitting element mounting substrate and led package
JP2013115088A (en) * 2011-11-25 2013-06-10 Citizen Holdings Co Ltd Semiconductor light-emitting device
JP5938912B2 (en) * 2012-01-13 2016-06-22 日亜化学工業株式会社 Light emitting device and lighting device

Also Published As

Publication number Publication date
JP2015050259A (en) 2015-03-16

Similar Documents

Publication Publication Date Title
JP6140834B2 (en) Wiring board and electronic device
JP4981696B2 (en) package
JP2013065793A (en) Wiring board
JP2012212712A (en) Mounting structure of semiconductor device and method of mounting semiconductor device
JP2014157949A (en) Wiring board and electronic device
JP6235272B2 (en) Semiconductor element mounting substrate and semiconductor device including the same
JP6306492B2 (en) Wiring board and electronic device
JP2017152433A (en) Substrate for mounting electronic component, electronic device, and electronic module
JP6271867B2 (en) Electronic component mounting board
JP2015122351A (en) Electronic component loading substrate and circuit board
JP6166194B2 (en) Wiring board, electronic device and electronic module
JP6224473B2 (en) Wiring board, electronic device and electronic module
JP2012114278A (en) Wiring board and multiple-pattern wiring board
JP2009158673A (en) Package and electronic device
CN107431047B (en) Wiring substrate, electronic device, and electronic module
JP6181492B2 (en) Light emitting device
JP2007214183A (en) Ceramic package for mounting light emitting device
JP2020088245A (en) Wiring board, electronic device, and electronic module
JP5574848B2 (en) Multiple wiring board
JP2012160528A (en) Semiconductor package
JP2017228730A (en) Wiring board, electronic apparatus, and electronic module
JP4383253B2 (en) Wiring board
JP6633381B2 (en) Electronic component mounting board, electronic device and electronic module
JP6538484B2 (en) Circuit board and electronic device
JP2015050313A (en) Wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171026

R150 Certificate of patent or registration of utility model

Ref document number: 6235272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150