JP5402410B2 - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP5402410B2
JP5402410B2 JP2009200302A JP2009200302A JP5402410B2 JP 5402410 B2 JP5402410 B2 JP 5402410B2 JP 2009200302 A JP2009200302 A JP 2009200302A JP 2009200302 A JP2009200302 A JP 2009200302A JP 5402410 B2 JP5402410 B2 JP 5402410B2
Authority
JP
Japan
Prior art keywords
solder
electronic component
electronic device
manufacturing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009200302A
Other languages
Japanese (ja)
Other versions
JP2011054649A (en
Inventor
敬寛 平野
英子 迎
伸幸 廣西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2009200302A priority Critical patent/JP5402410B2/en
Publication of JP2011054649A publication Critical patent/JP2011054649A/en
Application granted granted Critical
Publication of JP5402410B2 publication Critical patent/JP5402410B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子部品が半田によってプリント基板に接合されている電子装置の製造方法及び電子装置に関する。   The present invention relates to an electronic device manufacturing method and an electronic device in which electronic components are joined to a printed circuit board by solder.

周知のように、CPU(Central Processing Unit)等の電子部品は、半田付けによってプリント基板に接合されており、航空機でも、航空エンジン用電子制御装置(ECU:Electronic Control Unit)が同様の手法によってプリント基板に接合されている。しかしながら、電子部品のうち本体がセラミックである部品とポリイミドを材料とするプリント基板では熱膨張率が大きく異なるため、両部品間の半田接合に温度変化に応じて応力が生じる。そして、その応力が繰り返し発生することで疲労劣化に耐えられず、半田接合部の破断が生じる。   As is well known, electronic components such as a CPU (Central Processing Unit) are joined to a printed circuit board by soldering, and an aircraft engine electronic control unit (ECU) is printed by a similar method even in an aircraft. Bonded to the substrate. However, among electronic components, a component whose main body is ceramic and a printed circuit board made of polyimide have greatly different coefficients of thermal expansion, so that stress is generated in the solder joint between the two components according to temperature changes. And since the stress is repeatedly generated, it cannot withstand fatigue deterioration, and the solder joint is broken.

そして、このような温度変化による半田の破断を解消する発明として、下記特許文献1には、絶縁基板に樹脂絶縁層を用いたパワー半導体モジュールであって、半田接合部の熱歪みを抑制することができるパワー半導体モジュールが開示されている。この半導体モジュールは、導電層と放熱板の間の絶縁基板として樹脂絶縁層を用いたパワー半導体モジュールであって、パワー半導体素子が、半田層で挟まれた応力緩衝板を介して、導電層に半田接合され、応力緩衝板の線膨張係数が導電層とパワー半導体素子の線膨張係数の間の値であって、応力緩衝板の板厚が導電層の板厚より薄いことを特徴とする。   And as invention which eliminates the fracture | rupture of the solder by such a temperature change, following patent document 1 is a power semiconductor module which used the resin insulating layer for the insulated substrate, Comprising: The thermal distortion of a solder joint part is suppressed. A power semiconductor module is disclosed. This semiconductor module is a power semiconductor module using a resin insulating layer as an insulating substrate between a conductive layer and a heat sink, and the power semiconductor element is soldered to the conductive layer via a stress buffer plate sandwiched between solder layers. The stress buffer plate has a linear expansion coefficient between the conductive layer and the power semiconductor element, and the stress buffer plate is thinner than the conductive layer.

特開2002−231883号公報JP 2002-231883 A

ところで、上記従来技術の特許文献1では、導電層とパワー半導体素子の線膨張係数の間の値である応力緩衝板を半田層の間に設けることによって、半田の熱歪みを抑制している。しかしながら、上記従来技術の特許文献1では、あくまでパワー半導体素子から発生する熱による半田の破断を想定したものであり、航空機のように、温度環境が−55〜125℃まで幅広く、また急激に変化する環境では、半田接合部に大きな応力が発生することが問題になっている。   By the way, in patent document 1 of the said prior art, the thermal distortion of solder is suppressed by providing between the solder layers the stress buffer plate which is a value between the conductive layer and the linear expansion coefficient of a power semiconductor element. However, in Patent Document 1 of the above-mentioned prior art, it is assumed that the solder breaks due to heat generated from the power semiconductor element, and the temperature environment is wide from −55 to 125 ° C. and changes rapidly like an aircraft. In such an environment, a large stress is generated at the solder joint.

本発明は、上述した事情に鑑みてなされたものであり、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる電子装置の製造方法及び電子装置を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and provides an electronic device manufacturing method and an electronic device capable of reducing stress generated in a solder joint under an environment where temperature change is severe. Objective.

上記目的を達成するために、本発明では、電子装置の製造方法に係る第1の解決手段として、電子部品がプリント基板に半田付けされている電子装置の製造方法であって、前記電子部品と前記プリント基板との間に台材を配置して半田付けすることで、前記半田の厚さを作り出す半田厚生成工程を具備するという手段を採用する。   In order to achieve the above object, according to the present invention, as a first solving means related to an electronic device manufacturing method, an electronic device manufacturing method in which an electronic component is soldered to a printed circuit board, A means is provided that includes a solder thickness generation step of creating a thickness of the solder by placing a base material between the printed board and soldering.

本発明では、電子装置の製造方法に係る第2の解決手段として、上記第1の解決手段において、前記半田厚生成工程において、前記台材は半田濡れ性を有すると共にリフロー半田付けで溶解しないものであり、前記プリント基板上に塗ったクリーム半田の上に前記台材を配置し、前記台材の上に前記電子部品のリード線を配置してリフロー半田付けするという手段を採用する。   In the present invention, as a second solving means relating to a method of manufacturing an electronic device, in the first solving means, in the solder thickness generation step, the base material has solder wettability and does not melt by reflow soldering. The base material is disposed on the cream solder applied on the printed circuit board, and the lead wire of the electronic component is disposed on the base material and reflow soldering is employed.

本発明では、電子装置の製造方法に係る第3の解決手段として、上記第2の解決手段において、前記半田厚生成工程において、前記台材は、高温成形半田であるという手段を採用する。ここでいう高温成形半田とは、リフロー半田付けの温度よりも高い融点(一般に260℃以上)を持つ半田を、予め必要な形に成形した半田を指す。   In the present invention, as a third solving means relating to the method of manufacturing an electronic device, in the second solving means, in the solder thickness generating step, a means is adopted in which the base material is high-temperature molded solder. The high temperature molded solder here refers to solder obtained by previously molding a solder having a melting point (generally 260 ° C. or higher) higher than the reflow soldering temperature.

本発明では、電子装置の製造方法に係る第4の解決手段として、上記第1の解決手段において、前記半田厚生成工程において、前記電子部品の所定のリード線とプリント基板との間に台材を配置することで前記電子部品全体を持ち上げ、台材の配置されていないリード線を半田付けし、前記台材を取り除いた後に、前記台材が配置されていたリード線を半田付けするという手段を採用する。   In the present invention, as a fourth solving means relating to the method of manufacturing an electronic device, in the first solving means, in the solder thickness generation step, a base material is provided between a predetermined lead wire of the electronic component and a printed board. Means for lifting the whole electronic component by arranging the solder, soldering the lead wire on which the base material is not arranged, removing the base material, and soldering the lead wire on which the base material is arranged Is adopted.

また、本発明では、電子装置に係る第1の解決手段として、電子部品がプリント基板に半田付けされている電子装置であって、前記電子部品と前記プリント基板との間に台材が配置されて半田付けされているという手段を採用する。   In the present invention, as a first solving means related to the electronic device, the electronic device is an electronic device soldered to a printed circuit board, and a base material is disposed between the electronic component and the printed circuit board. Adopting the means of soldering.

本発明では、電子装置に係る第2の解決手段として、上記第1の解決手段において、前記電子部品のリード線とプリント基板とを接合する半田の中に、半田濡れ性を有すると共に半田付けで溶解しない前記台材が配置されるという手段を採用する。   In the present invention, as a second solution means for the electronic device, in the first solution means, the solder for joining the lead wire of the electronic component and the printed board has solder wettability and is soldered. A means is adopted in which the base material that does not melt is disposed.

本発明では、電子装置に係る第3の解決手段として、上記第2の解決手段において、前記台材は、高温成形半田であるという手段を採用する。   In the present invention, as the third solving means relating to the electronic device, in the second solving means, a means is adopted in which the base material is high-temperature molded solder.

本発明によれば、電子部品がプリント基板に半田付けされている電子装置の製造方法であって、電子部品とプリント基板との間に台材を配置して半田付けすることで、半田の厚さを作り出す半田厚生成工程を具備する。
本発明では、上記工程でより厚い半田厚が作り出される為、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。
According to the present invention, there is provided a method of manufacturing an electronic device in which an electronic component is soldered to a printed circuit board, wherein a solder is disposed by placing a base material between the electronic component and the printed circuit board and soldering. A solder thickness generating step for producing a thickness;
In the present invention, since a thicker solder thickness is created in the above process, stress generated in the solder joint can be reduced under an environment where the temperature change is severe.

本発明の第1実施形態に係る電子装置A1の製造方法の半田厚生成工程における電子部品11及びプリント基板12を示す模式図である。It is a schematic diagram which shows the electronic component 11 and the printed circuit board 12 in the solder thickness production | generation process of the manufacturing method of electronic device A1 which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る電子装置A1の製造方法の半田厚生成工程において高温成形半田14が配置された箇所の半田付け前及び半田付け後の階層模式図である。It is the hierarchy schematic diagram before the soldering of the location where the high temperature molded solder 14 is arrange | positioned in the solder thickness production | generation process of the manufacturing method of electronic device A1 which concerns on 1st Embodiment of this invention, and after soldering. 半田の厚さと、歪みと、応力との関係を示す説明図である。It is explanatory drawing which shows the relationship between the thickness of solder, distortion, and stress. 本発明の第2実施形態に係る電子装置A2の製造方法の半田厚生成工程における電子部品21及びプリント基板22を示す模式図と、半田付け前の電子部品21の四隅の階層模式図である。FIG. 4 is a schematic diagram showing an electronic component 21 and a printed circuit board 22 in a solder thickness generation step of a manufacturing method of an electronic device A2 according to a second embodiment of the present invention, and a hierarchical schematic diagram of four corners of the electronic component 21 before soldering.

以下、図面を参照して、本発明の一実施形態について説明する。本実施形態は、電子装置及び当該電子装置の製造方法に関する。
〔第1実施形態〕
まず、第1実施形態に係る電子装置A1及び当該電子装置A1の製造方法について、説明する。
第1実施形態に係る電子装置A1の製造方法とは、QFP(Quad Flat Package)の電子部品11をプリント基板12に半田付けすることで電子装置A1を製造する方法であり、半田厚生成工程を備える。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The present embodiment relates to an electronic device and a method for manufacturing the electronic device.
[First Embodiment]
First, an electronic device A1 according to the first embodiment and a method for manufacturing the electronic device A1 will be described.
The manufacturing method of the electronic device A1 according to the first embodiment is a method of manufacturing the electronic device A1 by soldering an electronic component 11 of a QFP (Quad Flat Package) to the printed circuit board 12, and a solder thickness generation step is performed. Prepare.

図1は、第1実施形態に係る電子装置A1の製造方法の半田厚生成工程における電子部品11及びプリント基板12を示す模式図である。
半田厚生成工程では、図1に示すプリント基板12上の4辺のパッド12aにクリーム半田(Sn63/Pb37、融点183度)13を印刷する。なお、クリーム半田13とは、共晶半田の粉末にフラックスを加え、適度な粘度を有するものである
FIG. 1 is a schematic diagram showing an electronic component 11 and a printed circuit board 12 in a solder thickness generation step of the method for manufacturing the electronic device A1 according to the first embodiment.
In the solder thickness generation step, cream solder (Sn63 / Pb37, melting point 183 degrees) 13 is printed on the pads 12a on the four sides on the printed board 12 shown in FIG. In addition, the cream solder 13 has a moderate viscosity by adding a flux to the powder of eutectic solder.

そして、クリーム半田13を印刷した後に、クリーム半田13上に高温成形半田(Pb95/Sn5、融点300度)14を配置する。図1における、斜線部分は、高温成形半田14を配置するパッド12aを示している。半田厚生成工程では、高温成形半田14を全てのパッド12aに配置するのではなく、電子部品11を搭載する4辺のパッド12aの内の各中央のパッド12aに配置する。   Then, after the cream solder 13 is printed, the high temperature molded solder (Pb95 / Sn5, melting point 300 degrees) 14 is disposed on the cream solder 13. The hatched portion in FIG. 1 indicates the pad 12a on which the high temperature molded solder 14 is disposed. In the solder thickness generation step, the high temperature molded solder 14 is not disposed on all the pads 12a, but is disposed on each central pad 12a among the four sides 12a on which the electronic component 11 is mounted.

そして、高温成形半田14をパッド12a上に配置した後、電子部品11のリード線11aの内の4辺の中央のリード線11aが高温成形半田14の上に載るように配置し、電子部品11とプリント基板12とをリフロー半田付けする。
図2は、第1実施形態に係る電子装置A1の製造方法の半田厚生成工程において高温成形半田14が配置された箇所の半田付け前及び半田付け後の階層模式図である。なお、図2の(a)が、半田付け前の階層模式図であり、図2の(b)が、半田付け後の階層模式図であり、図2の(c)が、高温成形半田14が配置されていない箇所の階層模式図である。
And after arrange | positioning the high temperature molding solder 14 on the pad 12a, it arrange | positions so that the lead wire 11a of the center of 4 sides among the lead wires 11a of the electronic component 11 may be mounted on the high temperature molding solder 14, and the electronic component 11 And the printed circuit board 12 are reflow soldered.
FIGS. 2A and 2B are hierarchical schematic diagrams of the place where the high-temperature molded solder 14 is disposed before and after soldering in the solder thickness generation step of the manufacturing method of the electronic device A1 according to the first embodiment. 2A is a hierarchical schematic diagram before soldering, FIG. 2B is a hierarchical schematic diagram after soldering, and FIG. 2C is a high-temperature molded solder 14. It is a hierarchy schematic diagram of the location where is not arrange | positioned.

高温成形半田14が配置された箇所では、リフロー半田付け前に、図2の(a)に示すように、下からパッド12a、クリーム半田13、高温成形半田14、リード線11aという順番で積み重なっている。そして、リフロー半田付けすると、融点の高い高温成形半田14は溶解せずに固体のまま残る為に、当該箇所では、図2の(b)に示すように、高温成形半田14が、溶解して凝固したクリーム半田13の中に位置する。そして、高温成形半田14が配置されていない箇所では、図2の(c)に示すような階層になる。なお、高温成形半田(Pb95/Sn5)14を選択した理由は、クリーム半田13の成分である共晶半田(Sn63/Pb37)の融点より高く、また半田濡れ性を有することで共晶半田と合金を形成することができる為である。
そして、このように半田付けした電子部品11とプリント基板12とを、電子装置A1に搭載する。
At the place where the high temperature molded solder 14 is arranged, before reflow soldering, as shown in FIG. 2A, the pads 12a, cream solder 13, high temperature molded solder 14, and lead wires 11a are stacked in this order from the bottom. Yes. When the reflow soldering is performed, the high-temperature molded solder 14 having a high melting point remains in a solid state without being dissolved. Therefore, as shown in FIG. Located in the solidified cream solder 13. And in the location where the high temperature molding solder 14 is not arrange | positioned, it becomes a hierarchy as shown to (c) of FIG. The reason why the high temperature molded solder (Pb95 / Sn5) 14 is selected is that it is higher than the melting point of the eutectic solder (Sn63 / Pb37) that is a component of the cream solder 13 and has solder wettability so that the eutectic solder and the alloy are alloyed. This is because the can be formed.
And the electronic component 11 and the printed circuit board 12 which were soldered in this way are mounted in electronic device A1.

半田厚生成工程では、上述した方法により、電子部品11の4辺の中央のリード線11aで高温成形半田14の高さ分に高温成形半田14の上下に位置する半田分を足した半田厚を作り出すと共に4辺の中央以外のリード線11aでも高温成形半田14の高さに高温成形半田14の上下に位置する半田分を足した半田厚を作り出すことができる。   In the solder thickness generation step, the above-described method is used to obtain a solder thickness obtained by adding the solder components positioned above and below the high-temperature molded solder 14 to the height of the high-temperature molded solder 14 at the central lead wire 11a on the four sides of the electronic component 11. At the same time, the lead wire 11a other than the center of the four sides can also create a solder thickness obtained by adding the solder components positioned above and below the high-temperature molded solder 14 to the height of the high-temperature molded solder 14.

温度サイクル試験を実施すると、従来のものでは、32サイクルで半田に破断が生じていた。しかしながら、第1実施形態に係る電子装置A1では、170サイクル以上経過しても半田に破断が生じない。すなわち、電子装置A1では、半田接合部に発生する応力が低減されている。   When the temperature cycle test was carried out, the conventional product had a solder breakage in 32 cycles. However, in the electronic device A1 according to the first embodiment, the solder does not break even after 170 cycles or more have elapsed. That is, in the electronic device A1, the stress generated at the solder joint is reduced.

半田接合部に発生する応力について、図3を参照して説明する。
図3の(a)示すように、温度上昇で材質m1と材質m2とが膨張すると、材質m1及び材質m2の膨張した長さ(太矢印)の違いで半田に歪みが生じる。そして、この歪みは、半田の厚さTkに反比例する。すなわち、半田の厚さが厚くなるほど、歪みが小さくなり、半田の厚さが薄くなるほど、歪みは大きくなる。なお、歪みが小さいとは、元の長さからの変形量が小さいことを示し、歪みが大きいとは、元の長さからの変形量が大きいことを示す。
The stress generated in the solder joint will be described with reference to FIG.
As shown in FIG. 3A, when the material m1 and the material m2 expand due to a temperature rise, the solder is distorted due to the difference between the expanded lengths (thick arrows) of the material m1 and the material m2. This distortion is inversely proportional to the solder thickness Tk. That is, as the thickness of the solder increases, the strain decreases, and as the thickness of the solder decreases, the strain increases. Note that a small distortion indicates that the deformation amount from the original length is small, and a large distortion indicates that the deformation amount from the original length is large.

そして、例えば、図3の(b)のように半田の厚さが(a)より薄い場合には、材質m1及び材質m2の膨張した長さが(a)と同じであっても、(a)よりも半田の歪みは大きくなる。
そして、歪みと応力とは比例関係(下記式(1)参照)にあるので、歪みが小さくなるほど、応力は低減される。したがって、半田の厚さが厚いほど応力は低減される。
(応力)=(歪み)×(ヤング率) … (1)
For example, when the thickness of the solder is thinner than (a) as shown in (b) of FIG. 3, even if the expanded lengths of the material m1 and the material m2 are the same as (a), (a The solder distortion is larger than
Since the strain and the stress are in a proportional relationship (see the following formula (1)), the stress is reduced as the strain is reduced. Therefore, the stress is reduced as the thickness of the solder is increased.
(Stress) = (Strain) × (Young's modulus) (1)

以上のように、第1実施形態に係る電子装置A1の製造方法では、半田厚生成工程において、プリント基板12のパッド12aに塗ったクリーム半田13の上に高温成形半田14を配置し、その高温成形半田14の上に電子部品11のリード線11aを配置した状態でリフロー半田付けを行う。これにより、高温成形半田の高さ分に高温成形半田14の上下に位置する半田分を足した半田厚を作り出すことができる。このように、電子装置A1の製造方法によって電子装置A1の半田を厚くすることで、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。   As described above, in the method of manufacturing the electronic device A1 according to the first embodiment, in the solder thickness generation process, the high temperature molded solder 14 is disposed on the cream solder 13 applied to the pad 12a of the printed circuit board 12, and the high temperature Reflow soldering is performed in a state where the lead wire 11a of the electronic component 11 is disposed on the molded solder 14. Thereby, it is possible to create a solder thickness obtained by adding the solder components positioned above and below the high-temperature molded solder 14 to the height of the high-temperature molded solder. Thus, by increasing the thickness of the solder of the electronic device A1 by the manufacturing method of the electronic device A1, it is possible to reduce the stress generated at the solder joint in an environment where the temperature change is severe.

以上、本発明の第1実施形態について説明したが、本発明は上記第1実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記第1実施形態に係る電子装置A1の製造方法の半田厚生成工程では、QFPの電子部品の4辺の中央のリード線11aの半田内に高温成形半田14を配置したが、本発明はこれに限定されない。
例えば、各辺の両端のパッド12aの半田内に高温成形半田14を配置するようにしてもよい。すなわち、電子部品11全体が安定的に持ち上がるような位置に高温成形半田14を配置するようにすればよい。
The first embodiment of the present invention has been described above, but the present invention is not limited to the first embodiment, and for example, the following modifications can be considered.
(1) In the solder thickness generation step of the manufacturing method of the electronic device A1 according to the first embodiment, the high-temperature molded solder 14 is disposed in the solder of the lead wire 11a at the center of the four sides of the QFP electronic component. The invention is not limited to this.
For example, the high temperature molded solder 14 may be disposed in the solder of the pads 12a at both ends of each side. That is, the high temperature molded solder 14 may be disposed at a position where the entire electronic component 11 is lifted stably.

また、ディップ型の電子部品のように2辺にリード線が設けられているものを半田付けする場合には、ディップ型の電子部品全体が持ち上がるように2辺の両端のリード線または両端の少し内側の2箇所のリード線に高温成形半田を配置するようにしてもよい。
しかしながら、電子部品の各辺の中央に比べて、各辺の端の方が大きな応力が発生する為、高温成形半田14を配置する場所は、電子部品11の4辺の中央または中央近傍が望ましい。
Also, when soldering a dip-type electronic component having lead wires on two sides, the lead wires on both ends of the two sides or a little on both ends so that the entire dip-type electronic component is lifted. You may make it arrange | position high temperature molding solder to two inside lead wires.
However, since a greater stress is generated at the end of each side than at the center of each side of the electronic component, the place where the high-temperature molded solder 14 is disposed is preferably at the center of the four sides of the electronic component 11 or near the center. .

(2)上記第1実施形態に係る電子装置A1の製造方法の半田厚生成工程では、高温成形半田14として「Pb95/Sn5」のものを用いたが、本発明はこれに限定されない。
半田厚生成工程で使用する高温成形半田14は、クリーム半田13の成分である共晶半田(Sn63/Pb37)の融点より高く、また半田濡れ性を有するものであればよい為、例えばPb90/Sn10でも同様の効果を期待できる。
(2) In the solder thickness generation step of the method for manufacturing the electronic device A1 according to the first embodiment, the high-temperature molded solder 14 is “Pb95 / Sn5”, but the present invention is not limited to this.
The high-temperature molded solder 14 used in the solder thickness generation step is higher than the melting point of the eutectic solder (Sn63 / Pb37) that is a component of the cream solder 13 and has solder wettability. For example, Pb90 / Sn10 But the same effect can be expected.

〔第2実施形態〕
次に、第2実施形態に係る電子装置A2及び当該電子装置A2の製造方法について、説明する。
第2実施形態に係る電子装置A2の製造方法は、第1実施形態と同様に、QFPの電子部品21をプリント基板22に半田付けすることで電子装置A2を製造する方法であり、半田厚生成工程を備える。
[Second Embodiment]
Next, an electronic device A2 according to the second embodiment and a method for manufacturing the electronic device A2 will be described.
The manufacturing method of the electronic device A2 according to the second embodiment is a method of manufacturing the electronic device A2 by soldering the QFP electronic component 21 to the printed circuit board 22 as in the first embodiment. A process is provided.

図4は、第2実施形態に係る電子装置A2の製造方法の半田厚生成工程における電子部品21及びプリント基板22を示す模式図と、半田付け前の電子部品21の四隅の階層模式図である。なお、図4の(a)がプリント基板22を示す模式図であり、図4の(b)が、半田付け前の電子部品21の四隅の階層模式図である。   FIG. 4 is a schematic diagram showing the electronic component 21 and the printed circuit board 22 in the solder thickness generation step of the manufacturing method of the electronic device A2 according to the second embodiment, and a hierarchical schematic diagram of the four corners of the electronic component 21 before soldering. . 4A is a schematic diagram showing the printed circuit board 22, and FIG. 4B is a schematic hierarchical diagram of the four corners of the electronic component 21 before soldering.

半田厚生成工程では、図4の(a)に示すプリント基板22上の四隅のパッド22a(8パッド)にクリーム半田(Sn63/Pb37、融点183度)23が印刷されないようにクリーム半田23を印刷する。そして、クリーム半田23が印刷されていない四隅のパッド22aにカプトンシート24を被せ、カプトンシート24が動かないように固定し、その上に電子部品21を配置する。この際、図4の(b)に示すように、電子部品21の四隅では、下からパッド22a、カプトンシート24、リード線21aという順番で積み重なっている。   In the solder thickness generation step, the cream solder 23 is printed so that the cream solder (Sn63 / Pb37, melting point 183 degrees) 23 is not printed on the pads 22a (8 pads) at the four corners on the printed circuit board 22 shown in FIG. To do. Then, the Kapton sheet 24 is put on the pad 22a at the four corners where the cream solder 23 is not printed, the Kapton sheet 24 is fixed so as not to move, and the electronic component 21 is arranged thereon. At this time, as shown in FIG. 4B, at the four corners of the electronic component 21, the pads 22a, the Kapton sheet 24, and the lead wires 21a are stacked in this order from the bottom.

この状態で、電子部品21とプリント基板22とをリフロー半田付けする。半田付け後、カプトンシート24を取り除き、カプトンシート24が配置されていた半田付けされていない電子部品21の四隅のリード線21aを手半田付けで半田付けを行う。なお、カプトンシート24を選択した理由は、リフロー半田付けにおいて熱による形状変化がほとんどない為である。
そして、このように半田付けした電子部品21とプリント基板22とを、電子装置A2に搭載する。
In this state, the electronic component 21 and the printed circuit board 22 are reflow soldered. After the soldering, the Kapton sheet 24 is removed, and the lead wires 21a at the four corners of the unsoldered electronic component 21 on which the Kapton sheet 24 is disposed are soldered by manual soldering. The reason for selecting the Kapton sheet 24 is that there is almost no change in shape due to heat in reflow soldering.
Then, the electronic component 21 and the printed board 22 soldered in this way are mounted on the electronic device A2.

温度サイクル試験を実施すると、従来のものでは、32サイクルで半田に破断が生じていた。しかしながら、第2実施形態に係る電子装置A2でも、第1実施形態に係る電子装置A1と同様に、170サイクル以上経過しても半田に破断が生じない。すなわち、電子装置A2でも、半田接合部に発生する応力が低減されている。   When the temperature cycle test was carried out, the conventional product had a solder breakage in 32 cycles. However, even in the electronic device A2 according to the second embodiment, as in the electronic device A1 according to the first embodiment, the solder does not break even after 170 cycles or more. That is, even in the electronic device A2, the stress generated at the solder joint is reduced.

以上のように、第2実施形態に係る電子装置A2の製造方法では、半田厚生成工程において、四隅以外のパッド22aにクリーム半田23を塗り、四隅のパッド22a上にカプトンシートを載せた上で電子部品21を配置することで、電子部品21全体を持ち上げる。そして、その状態でリフロー半田付けを行う。半田付け後に、カプトンシート24を取り除き、電子部品21の四隅のリード線21aとパッド22aとを半田付けする。これにより、カプトンシート24の厚さ分の半田厚を作り出すことができる。このように、電子装置A2の製造方法によって半田の厚さを厚くすることで、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。   As described above, in the manufacturing method of the electronic device A2 according to the second embodiment, in the solder thickness generation step, the cream solder 23 is applied to the pads 22a other than the four corners, and the Kapton sheet is placed on the pads 22a at the four corners. By arranging the electronic component 21, the entire electronic component 21 is lifted. Then, reflow soldering is performed in this state. After the soldering, the Kapton sheet 24 is removed, and the lead wires 21a at the four corners of the electronic component 21 and the pads 22a are soldered. Thereby, the solder thickness corresponding to the thickness of the Kapton sheet 24 can be created. As described above, by increasing the thickness of the solder by the manufacturing method of the electronic device A2, it is possible to reduce the stress generated in the solder joint portion in an environment where the temperature change is severe.

以上、本発明の第2実施形態について説明したが、本発明は上記第2実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、QFPの電子部品21の四隅のリード線21aの下にカプトンシート24を配置したが、本発明はこれに限定されない。
例えば、4辺のパッド22aの中央部にカプトンシート24を配置して、電子部品21の四隅のリード線21aを半田付けした後に、カプトンシート24を取り除き、電子部品21の4辺の中央のリード線21aを半田付けするようにしてもよい。
The second embodiment of the present invention has been described above, but the present invention is not limited to the second embodiment, and for example, the following modifications can be considered.
(1) In the solder thickness generation step of the manufacturing method of the electronic device A2 according to the second embodiment, the Kapton sheet 24 is disposed under the lead wires 21a at the four corners of the electronic component 21 of the QFP. It is not limited.
For example, the Kapton sheet 24 is disposed at the center of the four-side pad 22a, and the lead wires 21a at the four corners of the electronic component 21 are soldered. Then, the Kapton sheet 24 is removed, and the central leads on the four sides of the electronic component 21 are removed. The wire 21a may be soldered.

また、4辺のパッド22aに限らず、電子部品21のパッケージ部分の下に位置するプリント基板22上にカプトンシート24を配置して、4辺の全てのリード線21aを一度で半田付けするようにしてもよい。すなわち、電子部品21全体が安定的に持ち上がるような位置にカプトンシート24を配置するようにすればよい。ただしこの場合は半田付けした後にカプトンシートが残存する。また、電子部品21の四隅でパッド22aと重ならない位置にカプトンシート24を配置してもよい。   Further, not only the pads 22a on the four sides but also the Kapton sheet 24 is arranged on the printed circuit board 22 located under the package part of the electronic component 21, and all the lead wires 21a on the four sides are soldered at a time. It may be. That is, the kapton sheet 24 may be arranged at a position where the entire electronic component 21 is lifted stably. However, in this case, the Kapton sheet remains after soldering. Further, the Kapton sheet 24 may be disposed at positions that do not overlap the pads 22a at the four corners of the electronic component 21.

また、ディップ型の電子部品のように2辺にリード線が設けられているものは、電子部品のパッケージの下に位置するプリント基板22上に、カプトンシートを配置して、2辺の全てのリード線を半田付けするようにしてもよい。   In addition, in the case where lead wires are provided on two sides like a dip type electronic component, a Kapton sheet is arranged on the printed circuit board 22 located under the package of the electronic component, and all the two sides are arranged. The lead wire may be soldered.

(2)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、電子部品21の下にカプトンシート24を配置したが、本発明ではこれに限定されない。
カプトンシート24のようにリフロー半田付けにおいて熱による形状変化がほとんどないものであれば、他のものをカプトンシート24の代わりに使用しても同様の効果を期待できる。
(2) In the solder thickness generation step of the method for manufacturing the electronic device A2 according to the second embodiment, the Kapton sheet 24 is disposed under the electronic component 21, but the present invention is not limited to this.
As long as there is almost no shape change due to heat in reflow soldering like the Kapton sheet 24, the same effect can be expected even if another one is used instead of the Kapton sheet 24.

(3)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、電子部品21の下にカプトンシート24を配置した状態で、リフロー半田付けを行ったが本発明はこれに限定されない。
リフロー半田付けではなく、電子部品21の下にカプトンシート24を配置した状態でも、リフロー半田付け以外の方法による半田付けにてリード線21aを接合するようようにしてもよい。
(3) In the solder thickness generation step of the manufacturing method of the electronic device A2 according to the second embodiment, reflow soldering is performed in a state where the Kapton sheet 24 is disposed under the electronic component 21, but the present invention is based on this. It is not limited.
Instead of reflow soldering, the lead wire 21a may be joined by soldering by a method other than reflow soldering even when the Kapton sheet 24 is disposed under the electronic component 21.

A1,A2…電子装置、11…電子部品、11a…リード線、12…プリント基板、12a…パッド、13…クリーム半田、14…高温成形半田、21…電子部品、21a…リード線、22…プリント基板、22a…パッド、23…クリーム半田、24…カプトンシート   A1, A2 ... Electronic device, 11 ... Electronic component, 11a ... Lead wire, 12 ... Printed circuit board, 12a ... Pad, 13 ... Cream solder, 14 ... High temperature molded solder, 21 ... Electronic component, 21a ... Lead wire, 22 ... Print Board, 22a ... Pad, 23 ... Cream solder, 24 ... Kapton sheet

Claims (1)

電子部品がプリント基板に半田付けされている電子装置の製造方法であって、
前記電子部品と前記プリント基板との間に台材を配置して半田付けすることで、前記半田の厚さを作り出す半田厚生成工程を
具備し、
前記半田厚生成工程において、前記電子部品の所定のリード線とプリント基板との間に台材を配置することで前記電子部品全体を持ち上げ、台材の配置されていないリード線を半田付けし、前記台材を取り除いた後に、前記台材が配置されていたリード線を半田付けすることを特徴とする電子装置の製造方法。
An electronic device manufacturing method in which an electronic component is soldered to a printed circuit board,
A solder thickness generating step of creating a thickness of the solder by arranging and soldering a base material between the electronic component and the printed circuit board ;
In the solder thickness generation step, the entire electronic component is lifted by placing a base material between a predetermined lead wire of the electronic component and a printed board, and the lead wire on which the base material is not disposed is soldered, After removing the base material, the lead wire on which the base material is disposed is soldered .
JP2009200302A 2009-08-31 2009-08-31 Manufacturing method of electronic device Active JP5402410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009200302A JP5402410B2 (en) 2009-08-31 2009-08-31 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009200302A JP5402410B2 (en) 2009-08-31 2009-08-31 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2011054649A JP2011054649A (en) 2011-03-17
JP5402410B2 true JP5402410B2 (en) 2014-01-29

Family

ID=43943394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200302A Active JP5402410B2 (en) 2009-08-31 2009-08-31 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP5402410B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677636A (en) * 1992-08-28 1994-03-18 Fujitsu Ltd Surface mounting method for semiconductor component
JPH0888297A (en) * 1994-07-18 1996-04-02 Toshiba Corp Electronic component and electronic component-connecting structure
JP2002368373A (en) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd Electronic device
JP4343498B2 (en) * 2002-06-27 2009-10-14 株式会社デンソー Electronic component mounting structure and mounting method
JP3726782B2 (en) * 2002-06-27 2005-12-14 株式会社デンソー Electronic device mounting method
JP4040644B2 (en) * 2005-07-28 2008-01-30 シャープ株式会社 Method for manufacturing solder mounting structure and solder mounting method

Also Published As

Publication number Publication date
JP2011054649A (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4438489B2 (en) Semiconductor device
JP6193510B2 (en) Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
JP4793622B2 (en) Ceramic circuit board, power module, and method of manufacturing power module
JP2002203942A (en) Power semiconductor module
JP2011044452A (en) Electronic device and method of manufacturing the same
JP5417572B2 (en) Chip resistor and manufacturing method thereof
JP6206494B2 (en) Semiconductor device
JP4385324B2 (en) Semiconductor module and manufacturing method thereof
JP5881829B2 (en) Method for packaging quad flat no-lead package body and package body
JP5582040B2 (en) Semiconductor device manufacturing method, semiconductor device, and igniter device
US9640491B2 (en) Semiconductor device having semiconductor elements connected to an intermediate plate by a brazing filler metal, and manufacturing method for semiconductor device
JP2009231716A (en) Bonding material and method of manufacturing semiconductor module
JP2004172211A (en) Power module
JPWO2007138771A1 (en) Semiconductor device, electronic component module, and method of manufacturing semiconductor device
JP2009158611A (en) Circuit substrate, package using same, and electronic device
JP2008016469A (en) Semiconductor device
JP2005129886A (en) Semiconductor device and its manufacturing method
JP5402410B2 (en) Manufacturing method of electronic device
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JP2011114019A (en) Circuit module, and method of mounting the same
JPWO2019208577A1 (en) Heat dissipation board and electronic device
JP4862196B2 (en) Method for manufacturing metal ceramic circuit board
JP2009212161A (en) Semiconductor device storage package for optical communication
JP2521624Y2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R151 Written notification of patent or utility model registration

Ref document number: 5402410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250