JP2009231716A - Bonding material and method of manufacturing semiconductor module - Google Patents
Bonding material and method of manufacturing semiconductor module Download PDFInfo
- Publication number
- JP2009231716A JP2009231716A JP2008077907A JP2008077907A JP2009231716A JP 2009231716 A JP2009231716 A JP 2009231716A JP 2008077907 A JP2008077907 A JP 2008077907A JP 2008077907 A JP2008077907 A JP 2008077907A JP 2009231716 A JP2009231716 A JP 2009231716A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- substrate
- main surface
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、接合材および半導体モジュールの製造方法に関し、特に、回路形成材などの基材と該基材上に積層される半導体部品との接合部に設けられる接合材、および、該接合材を用いた半導体モジュールの製造方法に関する。 The present invention relates to a bonding material and a method for manufacturing a semiconductor module, and in particular, a bonding material provided at a bonding portion between a base material such as a circuit forming material and a semiconductor component laminated on the base material, and the bonding material. The present invention relates to a method for manufacturing a used semiconductor module.
従来のパワー半導体モジュールでは、半導体部品と放熱板とを高温はんだで接合した後、それらを、中温または低温はんだにて回路付き基板、リードフレームあるいは放熱用ベース板に接合している。上記の高温はんだとしては、Pb−Sn系,Au−Sn系などのはんだが多用されている。しかし、Pb−Sn系のはんだを用いる場合、鉛成分が含まれていることに留意する必要がある。また、Au−Sn系のはんだは、高価な金を含むため汎用性が低い。 In a conventional power semiconductor module, a semiconductor component and a heat sink are joined with high-temperature solder, and then they are joined to a circuit board, a lead frame, or a heat-dissipating base plate with medium or low-temperature solder. As the above-mentioned high-temperature solder, solders such as Pb—Sn and Au—Sn are frequently used. However, when using a Pb—Sn solder, it should be noted that a lead component is included. In addition, Au-Sn solder has low versatility because it contains expensive gold.
パワー半導体モジュール用の半導体部品の小型化、高機能化に伴い、電流密度も高くなり、製品に過負荷が加わった場合には接合部の温度が急上昇し高温にさらされやすい傾向にある。この結果、接合部に生じる応力が大きくなる。この大きな応力を緩和し、接合部(はんだ、半導体部品、回路、および基板)に生じるクラックの進展を抑制できる接合材、接合構造の開発が望まれている。 As semiconductor components for power semiconductor modules become smaller and more functional, the current density also increases, and when an overload is applied to the product, the temperature of the junction tends to rise rapidly and is likely to be exposed to high temperatures. As a result, the stress generated at the joint is increased. It is desired to develop a bonding material and a bonding structure that can alleviate this large stress and suppress the development of cracks that occur in the bonding portion (solder, semiconductor component, circuit, and substrate).
これに対し、半導体部品と放熱板、または、半導体部品とリードもしくは基板等を接合する際に、応力緩和層を導入する場合がある(たとえば、特開2004−298962号公報(特許文献1)の3頁44行〜5頁40行および図1等参照)。特許文献1では、はんだよりも融点が高い金属(銅、ニッケル、銀、鉄)のいずれかで三次元網状多孔質を形成した発泡金属にはんだを含浸し、発泡金属材表面を被覆している。このとき、発泡金属の気孔の平均直径は10〜1000μmとされており、その気孔率は20〜95パーセントとされている。 On the other hand, when joining a semiconductor component and a heat sink, or a semiconductor component and a lead, a board | substrate, etc., a stress relaxation layer may be introduce | transduced (for example, Unexamined-Japanese-Patent No. 2004-298862 (patent document 1)). 3 pages 44 lines to 5 pages 40 lines and FIG. 1 etc.). In Patent Document 1, a foam metal formed with a three-dimensional network porous material is impregnated with any of metals (copper, nickel, silver, iron) having a melting point higher than that of solder, and the surface of the metal foam material is covered. . At this time, the average diameter of the pores of the foam metal is 10 to 1000 μm, and the porosity is 20 to 95 percent.
また、特開2003−163435号公報(特許文献2)には、柱状のはんだグリッドアレイを支持フレームで受けることにより圧縮応力や振動を緩和することが示されている。 Japanese Patent Laid-Open No. 2003-163435 (Patent Document 2) shows that compressive stress and vibration are alleviated by receiving a columnar solder grid array with a support frame.
また、特開2006−352080号公報(特許文献3)によれば、パワー半導体モジュールを製造するにあたり、半導体チップとヒートシンク、回路を形成したセラミック基板を全て銀(Ag)ナノペーストにて一括接合することが示されている。
特許文献1のように、発泡金属をはんだで接合する接合構造にあっては、各接合部材(はんだ、半導体部品、基板、回路材)の熱膨張係数の差により生じた応力により、はんだにクラックが生じる場合がある。その結果、製品の回路が断線して、動作不良の原因になるという問題があった。さらに、発泡金属の応力緩和効果を高めるためには、空孔率を大きくする必要があるが、その場合、接合材の本来の目的である電気伝導性が損なわれるという問題があった。同時に、半導体部品から発生する熱を放熱板に伝導し難くなり、接合部と半導体部品の温度が益々上昇し、動作不良の原因となる問題もあった。さらに、発泡金属の孔径、配列を制御することは難しいため、接合端部での接合面積が小さくなる可能性もあり、この場合、熱衝撃により大きな応力が集中するため、却ってクラックが進展するという問題もあった。 As in Patent Document 1, in a joint structure in which foam metal is joined with solder, the solder cracks due to the stress generated by the difference in thermal expansion coefficient of each joining member (solder, semiconductor component, substrate, circuit material). May occur. As a result, there is a problem that the circuit of the product is disconnected and causes a malfunction. Furthermore, in order to increase the stress relaxation effect of the foam metal, it is necessary to increase the porosity, but in that case, there is a problem that the electrical conductivity that is the original purpose of the bonding material is impaired. At the same time, it is difficult to conduct heat generated from the semiconductor component to the heat radiating plate, and the temperature of the joint and the semiconductor component increases more and more, causing a malfunction. Furthermore, since it is difficult to control the pore diameter and arrangement of the foam metal, the joint area at the joint end may be reduced. In this case, since a large stress is concentrated due to thermal shock, cracks are developed instead. There was also a problem.
高温動作可能な半導体部品を利用する場合、融点が高いはんだを用いる必要がある。この場合、接合温度が高温になる傾向にあり、上記のようなクラックが発生しやすくなる。 When using semiconductor components capable of operating at high temperatures, it is necessary to use solder having a high melting point. In this case, the bonding temperature tends to be high, and the cracks as described above are likely to occur.
また、特許文献2に示されるような柱状はんだアレイは、対流リフローはんだプロセスなど公知の製造方法によって製造されるが、柱間隔を密にできないため電気伝導性、熱伝導性が十分には得られないという問題があった。
Further, the columnar solder array as shown in
なお、特許文献3においても、上記のような問題を解消可能な構成は示されていない。
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、高電気伝導性、高熱伝導性を維持したまま高温で動作させても、熱衝撃による接合部のクラックの進展が生じにくい接合材、および該接合材を用いた半導体モジュールの製造方法を提供することにある。
Also,
The present invention has been made in view of the above problems, and the object of the present invention is to crack joints due to thermal shock even when operated at a high temperature while maintaining high electrical conductivity and high thermal conductivity. It is an object of the present invention to provide a bonding material that does not easily develop, and a method for manufacturing a semiconductor module using the bonding material.
本発明に係る接合材は、1つの局面では、基材と該基材上に積層される半導体部品との接合部に設けられる接合材である。この局面では、接合材は、半導体部品に対向する第1の主表面と、基材に対向する第2の主表面とを備える。そして、第1の主表面および第2の主表面が延びる方向に沿って二次元網目構造が形成されるように、第1の主表面から第2の主表面に向かう方向に延びる孔部が形成されている。 In one aspect, the bonding material according to the present invention is a bonding material provided at a bonding portion between a base material and a semiconductor component laminated on the base material. In this aspect, the bonding material includes a first main surface that faces the semiconductor component and a second main surface that faces the base material. A hole extending in the direction from the first main surface toward the second main surface is formed so that a two-dimensional network structure is formed along the direction in which the first main surface and the second main surface extend. Has been.
本発明に係る接合材は、他の局面では、基板および半導体部品に介装される放熱板と基板との接合部に設けられる接合材である。この局面では、接合材は、放熱板に対向する第1の主表面と、基板に対向する第2の主表面とを備える。そして、第1の主表面および第2の主表面が延びる方向に沿って二次元網目構造が形成されるように、第1の主表面から第2の主表面に向かう方向に延びる孔部が形成されている。 In another aspect, the bonding material according to the present invention is a bonding material provided at a bonding portion between the heat sink and the substrate interposed between the substrate and the semiconductor component. In this aspect, the bonding material includes a first main surface facing the heat sink and a second main surface facing the substrate. A hole extending in the direction from the first main surface toward the second main surface is formed so that a two-dimensional network structure is formed along the direction in which the first main surface and the second main surface extend. Has been.
本発明に係る半導体モジュールの製造方法は、上述の接合材を用いた半導体モジュールの製造方法である。 The manufacturing method of the semiconductor module which concerns on this invention is a manufacturing method of the semiconductor module using the above-mentioned joining material.
1つの局面では、半導体モジュールの製造方法において、基材と該基材上に積層される半導体部品との接合部に設けられる接合材を用いる。この場合、半導体モジュールの製造方法は、接合材および導電性接着剤を基材と半導体部品との間に介装するステップと、接合材を介装した基材および半導体部品を加熱するステップとを備える場合と、基材上または半導体部品上に接合材を形成するステップと、接合材が介装されるように基材上に半導体部品を載置するステップと、接合材を介装した基材および半導体部品を加熱するステップとを備える場合とがある。 In one aspect, in a method for manufacturing a semiconductor module, a bonding material provided at a bonding portion between a base material and a semiconductor component laminated on the base material is used. In this case, the manufacturing method of the semiconductor module includes a step of interposing the bonding material and the conductive adhesive between the base material and the semiconductor component, and a step of heating the base material and the semiconductor component interposing the bonding material. A step of forming a bonding material on the substrate or the semiconductor component, a step of placing the semiconductor component on the substrate so that the bonding material is interposed, and a substrate having the bonding material interposed And a step of heating the semiconductor component.
他の局面では、半導体モジュールの製造方法は、基板および半導体部品に介装される放熱板と基板との接合部に設けられる接合材を用いる。この場合、半導体モジュールの製造方法は、接合材および導電性接着剤を基板と放熱板との間に介装するステップと、接合材を介装した基板および放熱板を加熱するステップとを備える場合と、基板上または放熱部材上に接合材を形成するステップと、接合材が介装されるように基板上に放熱板を載置するステップと、接合材を介装した基板および放熱板を加熱するステップとを備える場合とがある。 In another aspect, a method for manufacturing a semiconductor module uses a bonding material provided at a bonding portion between a heat sink and a substrate interposed between the substrate and the semiconductor component. In this case, the semiconductor module manufacturing method includes a step of interposing the bonding material and the conductive adhesive between the substrate and the heat dissipation plate, and a step of heating the substrate and the heat dissipation plate interposed with the bonding material. A step of forming a bonding material on the substrate or the heat dissipation member, a step of placing a heat dissipation plate on the substrate so that the bonding material is interposed, and heating the substrate and the heat dissipation plate interposed with the bonding material And a step of performing.
本発明によれば、高温で動作させても、高電気伝導性、高熱伝導性を維持したまま熱衝撃から生じる応力集中による接合部クラック進展が生じ難く信頼性の高い接合材、および該接合材を用いた半導体モジュールの製造方法を提供することができる。 According to the present invention, even when operated at a high temperature, a highly reliable bonding material in which a crack is hardly generated due to stress concentration caused by thermal shock while maintaining high electrical conductivity and high thermal conductivity, and the bonding material. The manufacturing method of the semiconductor module using can be provided.
以下に、本発明の実施の形態について説明する。なお、同一または相当する部分に同一の参照符号を付し、その説明を繰返さない場合がある。 Embodiments of the present invention will be described below. Note that the same or corresponding parts are denoted by the same reference numerals, and the description thereof may not be repeated.
なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。また、以下に複数の実施の形態が存在する場合、特に記載がある場合を除き、各々の実施の形態の構成を適宜組合わせることは、当初から予定されている。 Note that in the embodiments described below, when referring to the number, amount, and the like, the scope of the present invention is not necessarily limited to the number, amount, and the like unless otherwise specified. In the following embodiments, each component is not necessarily essential for the present invention unless otherwise specified. In addition, when there are a plurality of embodiments below, it is planned from the beginning to appropriately combine the configurations of the embodiments unless otherwise specified.
図1は、後述する実施の形態1〜5に係る接合構造を模式的に示すモデル図である。図1を参照して、実施の形態1〜5に係る接合構造は、基材100と、基材100上に積層される半導体部品200との接合構造である。基材100と半導体部品200との間には、接合材300および導電性接着剤400が介装されている。導電性接着剤400は、金属微粒子を含み、接合材300と基材100および半導体部品200とを接着する。
FIG. 1 is a model diagram schematically showing a joint structure according to Embodiments 1 to 5 described later. Referring to FIG. 1, the joint structure according to the first to fifth embodiments is a joint structure between
接合材300は、パワーモジュールの各接合部の接合界面に設けられ、二次元網目構造(レティキュレーション)を形成する。この網目構造の形成には、金属微粒子を含む導電性接着剤が用いられる。金属微粒子を含む導電性接着剤は、金属ナノペーストとして知られており、有機保護膜にて被覆された粒径1nm〜50nmの微細な金属粒子を含み、その表面が活性なため本来の金属融点よりも低温で焼結して金属結合が得られ、焼結後は金属融点まで耐熱性が向上する。
The
次に、上記の接合構造の作製方法について説明する。接合材300の両接合面にディッピングなどにより金属微粒子を含む導電性接着剤400の層を形成する。そして、導電性接着剤を介して被接合物の接合面どうしを積層する。また、後述の実施の形態3で説明するように、被接合材(半導体部品、リードフレーム、放熱板、基板表面の銅箔など)にスクリーン印刷等の手法を用いて、所定の網目構造となるように導電性接着剤を塗布することによって接合構造を形成してもよい。
Next, a method for manufacturing the above-described joint structure will be described. A layer of the conductive adhesive 400 containing metal fine particles is formed on both bonding surfaces of the
次に、50℃から300℃程度の温度で1時間程度加熱保持する。このとき、接合材の緻密性を向上させ、積層部の位置ずれを防止するため、被接合物を押圧することが好ましい。また、雰囲気については、表面の酸化防止のため、減圧しかつ酸素濃度は1パーセント以下に抑制するのが好ましいが、大気中でも製造可能である。所定の加熱が終了すると、冷却時に接合材と被接合材間で金属結合が生じ、これにより、強固な結合が得られる。この接合部は、上記金属の融点まで溶融しないため、同様の工程を繰り返しても、あるいは、別のはんだ接合工程を経ても、当該接合部は影響を受けない。さらに、この接合構造を用いて作製したパワーモジュールに繰り返し熱衝撃が加わることによる応力を軽減できるので、接合部のクラック進展を抑制し、製品の長寿命化ができる。 Next, it is heated and held at a temperature of about 50 ° C. to 300 ° C. for about 1 hour. At this time, in order to improve the denseness of the bonding material and prevent the misalignment of the stacked portion, it is preferable to press the object to be bonded. In addition, the atmosphere is preferably reduced in pressure and the oxygen concentration is suppressed to 1% or less in order to prevent surface oxidation, but can also be produced in the air. When the predetermined heating is completed, a metal bond is generated between the bonding material and the material to be bonded during cooling, whereby a strong bond is obtained. Since the joint does not melt to the melting point of the metal, the joint is not affected even if the same process is repeated or another solder joint process is performed. Furthermore, since the stress caused by repeated thermal shocks applied to the power module produced using this joint structure can be reduced, the crack propagation at the joint can be suppressed and the product life can be extended.
(実施の形態1)
図2は、実施の形態1に係る半導体モジュールの断面図である。図2を参照して、半導体チップ1と、半導体チップ1の裏面に形成されたメタライズ層2と、導電性接着剤3および接合材4と、メタライズ層5A,5Bおよび放熱板6と、メタライズ層7および配線層8と、基板9とを含む。
(Embodiment 1)
FIG. 2 is a cross-sectional view of the semiconductor module according to the first embodiment. Referring to FIG. 2, semiconductor chip 1,
SiC半導体チップである半導体チップ1およびメタライズ層2は、導電性接着剤3および接合材4を介して、メタライズ層5A,5B(ニッケル膜)が形成された放熱板6(銅板)と接合されている。なお、メタライズ層5A,5Bは、放熱板6の両面にそれぞれ形成されている。さらに、メタライズ層5A,5Bが形成された放熱板6は、導電性接着剤3および接合材4を介して、メタライズ層7(ニッケル膜)および配線層8(Cu配線層)が形成された基板9(アルミナ基板)と接合されている。なお、メタライズ層7は、配線層8上に形成されている。配線層8は、基板9上に形成されている。
The semiconductor chip 1 and the metallized
導電性接着剤3は、銀(Ag)ナノ粒子を含むペースト状の導電性接着剤である。接合材4は、銀箔(Ag箔)に銀(Ag)ナノ粒子を含む導電性接着剤をインクジェットにより印刷して作製したハニカム構造の接合材である。上記の銀箔としては、ハンドリングが比較的容易な50μmの厚さのものを用いた。なお、銀箔の厚さは、10μm以上500μm以下程度であることが好ましい。接合材4全体の厚さは、50μm以上2000μm以下程度であることが好ましい。
The
次に、図2に示す半導体モジュールの作製工程について説明する。まず、ニッケルめっき付銅板からなる放熱板6の面積に合わせて、ハニカム構造の接合材4を切断する。そして、切断された接合材4の両面を、順に銀(Ag)ナノ粒子入り導電性接着剤に浸漬する。さらに、ニッケルめっき付銅配線(配線層8)が直接形成されたアルミナ基板(基板9)を準備し、基板9上に、導電性接着剤が付着した接合材4を載置する。さらに、接合材4上に前述の放熱板6を積層する。次に、複数の半導体チップ1の面積に各々合わせて切断したハニカム構造の接合材4の両接合面を、上記と同様の手法で順次銀(Ag)ナノ粒子を含む導電性接着剤に浸漬した後、放熱板6上に積層する。さらに、接合材4上に半導体チップ1を積層する。そして、熱処理工程を経て、各部品が接合される。各部品を接合した後、半導体チップ1と外部回路を接続するワイヤボンドを行なう。
Next, a manufacturing process of the semiconductor module illustrated in FIG. 2 will be described. First, the
なお、本実施の形態では、導電性接着剤3の粘度と、導電性接着剤3に浸漬された接合材4を引き上げる速さとを調整することで、図3に示すように、接合材4に形成された貫通孔を導電性接着剤3で完全に埋めることがないようにしている。なお、図3においては、図示および説明の便宜上、メタライズ層2,5Aの図示を省略している。
In the present embodiment, by adjusting the viscosity of the
導電性接着剤3は有機成分を含有するため、熱処理中に酸素と反応して分解ガスを発生する。そこで、接着部の緻密性を向上させるため、大気よりも減圧した後、酸素濃度を1パーセント以下に制御し、ここでは図示しない治具を用いて、各部品を固定し、且つ、加圧した状態で、150℃の温度で60分程度加熱することにより接合した。ただし、この接合に適した温度および時間は、導電性接着剤の種類により異なる。
Since the
本実施の形態では、各部品とハニカム構造の接合材4とは、金属結合により強固に接合されている。本願発明者らは、本実施の形態に係る接合構造を含むパワー半導体モジュールについて、−50℃から200℃の冷熱サイクル試験(1000サイクル)を行ない、断線箇所や損傷がないことを確認している。さらに、本願発明者らは、下記の比較例1および比較例2に係る接合構造を含む半導体モジュールについても冷熱サイクル試験を行なうことで、本実施の形態に係る接合構造の優位性を確認している。
In the present embodiment, each component and the
比較例1
Si半導体部品と金めっき付の銅(Cu)製リードフレームを接合するにあたり、リードフレームに銀(Ag)微粒子を含む導電性接着剤をスクリーン印刷により塗布する。150℃程度の温度で90分程度の熱処理を行なった後、−50℃から200℃の冷熱サイクル試験(300サイクル)を行なうと、Si半導体部品にクラックが生じた。
Comparative Example 1
In joining the Si semiconductor component and the gold-plated copper (Cu) lead frame, a conductive adhesive containing silver (Ag) fine particles is applied to the lead frame by screen printing. After performing a heat treatment for about 90 minutes at a temperature of about 150 ° C., and performing a cooling cycle test (300 cycles) from −50 ° C. to 200 ° C., cracks occurred in the Si semiconductor component.
比較例2
SiC半導体部品と放熱板を接合するにあたり、平均孔径50μm、気孔率20パーセントのニッケル(Ni)からなる発泡金属を、融点が220℃程度のSn−Ag−Cu系はんだにより接合する。−50℃から200℃の冷熱サイクル試験(300サイクル)を行なうと、はんだ接合部にクラックが生じた。
Comparative Example 2
In joining the SiC semiconductor component and the heat sink, a foam metal made of nickel (Ni) having an average pore diameter of 50 μm and a porosity of 20 percent is joined by Sn—Ag—Cu solder having a melting point of about 220 ° C. When a thermal cycle test (300 cycles) from −50 ° C. to 200 ° C. was performed, cracks occurred in the solder joints.
このように、本実施の形態によれば、比較例1,2に対して、信頼性の高いパワーモジュールが得られる。 Thus, according to the present embodiment, a highly reliable power module can be obtained with respect to Comparative Examples 1 and 2.
図4は、本実施の形態における接合材4を接合面側から見た状態を示す模式図である。本実施の形態では、接合材4における二次元網目構造の形状を図4(a)に示すような六角形状のハニカムとしたが、これに代えて、図4(b)に示すようなコルゲート形、図4(c)のようなフレックス形のものを用いてもよい。さらに、上記に代えて、図示はしないが、シェープグリッド形、トラスグリッド形、スパイラルグリッド形、チューブコア形、ゼータコア形、ノアコア形、またはパラビーム形のものを用いてもよい。
FIG. 4 is a schematic diagram showing a state in which the
二次元網目構造は、上記の例で挙げたもののように、互いに斜めに交差する部分を有しているか、曲線部分を有していることが好ましい。このようにすることで、応力緩和度の高い網目構造を得ることができる。 It is preferable that the two-dimensional network structure has a portion that intersects with each other obliquely or has a curved portion as in the above example. By doing in this way, a network structure with a high degree of stress relaxation can be obtained.
本実施の形態では、接合材4および導電性接着剤3の主成分として、銀(Ag)を用いているが、これに代えて、銅(Cu)、金(Au)、白金(Pt)、アルミニウム(Al)、錫(Sn)を主成分するものを用いてもよい。これらの素材を主成分とすることで、電気伝導性および熱伝導性に優れた接合構造を得ることができる。なお、導電性接着剤3に含まれる金属微粒子のサイズは、接着後に金属結合で結合された状態が得られる限り、特に限定されるものではない。
In the present embodiment, silver (Ag) is used as the main component of the
また、半導体チップ1は、SiC半導体を用いたパワーモジュールに限定されず、Si半導体などを用いたパワーモジュールであってもよい。 The semiconductor chip 1 is not limited to a power module using a SiC semiconductor, and may be a power module using a Si semiconductor or the like.
本実施の形態によれば、半導体部品1と接合材4が接する接合界面には規則的な未接合部があるため、半導体部品1と接合材4の熱膨張係数の相違による応力を分散することができ、接合材4及び被接合材のクラック進展を抑制することができる。さらに、接合材4には規則的な貫通孔があるので上記熱膨張係数の相違による応力が生じても機械的強度が高く、半導体チップ1等の被接合材のクラック進展を抑制して高信頼な接合構造を得ることができる。しかも、空孔率が小さくても上記の効果が得られるので、電気伝導性、熱伝導性が高い接合材4を得ることができる。また、接合材4を構成する素材として、金属微粒子入りの導電性接着剤を用いているため、接合界面において接合材4の固相線温度よりも低温で金属結合の接合を得ることができる。さらに、被接合部材に介装される接合材4および導電性接着剤3が、金属結合の単一層となるため、金属の融点まで耐熱性が向上する。パワー半導体モジュールにこのような接合構造を用いると、信頼性の高いモジュールを得ることができる。
According to the present embodiment, since there is a regular unbonded portion at the bonding interface where the semiconductor component 1 and the
上述した内容について要約すると、以下のようになる。すなわち、本実施の形態に係る接合材4は、「基材」としての放熱板6と放熱板6上に積層される「半導体部品」としての半導体チップ1との接合部に設けられる接合材であって、半導体チップ1に対向する第1の主表面(図2中の上面)と、放熱板6に対向する第2の主表面(図2中の下面)とを備える。そして、上面および下面が延びる方向に沿って二次元網目構造が形成されるように、上面から下面に向かう方向(図2中の上下方向)に延びる孔部が形成されている。
The above contents are summarized as follows. That is, the
なお、接合材4は、放熱板6と基板9との接合部にも設けられている。ここでは、接合材は、放熱板6に対向する第1の主表面(図2中の上面)と、基板9に対向する第2の主表面(図2中の下面)とを備える。そして、上面および下面が延びる方向に沿って二次元網目構造が形成されるように、上面からから下面に向かう方向(図2中の上下方向)に延びる孔部が形成されている。
The
本実施の形態に係る半導体モジュールは、上記の接合構造を含むものであって、その製造方法は、図5に示すように、接合材4を導電性接着剤3に浸漬するステップ(S11)と、導電性接着剤3が付着した接合材4を放熱板6と半導体チップ1との間、および、基板9と放熱板6との間に介装するステップ(S12)と、接合材4を介装した放熱板6、半導体チップ1、および基板9を加熱するステップ(S13)とを備える。
The semiconductor module according to the present embodiment includes the above-described bonding structure, and the manufacturing method thereof includes a step of immersing the
なお、上記の接合構造は、アルミナなどの絶縁基板を用いないで、銅(Cu)、アルミニウム(Al)、鉄(Fe)、鉄−ニッケル合金であるインバー(Inver)なとの単体またはクラッド材からなるリードフレームに半導体部品を接合するようなモジュール構造にも適用できる。また、上記の接合構造は、放熱板6のないモジュール構造にも適用できる。この場合は、基板9が「基材」を構成する。 In addition, the above-mentioned joining structure does not use an insulating substrate such as alumina, but is a single material or a clad material such as copper (Cu), aluminum (Al), iron (Fe), or Inver which is an iron-nickel alloy. The present invention can also be applied to a module structure in which a semiconductor component is joined to a lead frame made of Further, the above-described joining structure can also be applied to a module structure without the heat sink 6. In this case, the substrate 9 constitutes a “base material”.
(実施の形態2)
実施の形態2に係る半導体モジュールは、実施の形態1に係る半導体モジュールの変形例であり、その製造方法に特徴を有する。すなわち、本実施の形態に係る半導体モジュールの製造方法は、図6に示すように、被接合部材上に導電性接着剤3をスクリーン印刷等により塗布するステップ(S21)と、導電性接着剤3が塗布された被接合部材の間に接合材4を介装するステップ(S22)と、接合材4を介装した被接合部材を加熱するステップ(S23)とを備える。
(Embodiment 2)
The semiconductor module according to the second embodiment is a modification of the semiconductor module according to the first embodiment, and is characterized by its manufacturing method. That is, in the method for manufacturing a semiconductor module according to the present embodiment, as shown in FIG. 6, a step (S21) of applying the
本実施の形態においても、実施の形態1と同様に、高い導電性と熱伝導性を保ちながら信頼性も高いパワー半導体モジュールが得られる。 Also in the present embodiment, as in the first embodiment, a power semiconductor module having high reliability while maintaining high conductivity and thermal conductivity can be obtained.
(実施の形態3)
図7は、実施の形態3に係る半導体モジュールの製造方法を説明する図である。図7(a)を参照して、まず、金(Au)からなるめっき層11A,11Bが形成されたリードフレーム12上に、ネガジスストを2μm程度の厚みで塗布し、ハニカム構造の貫通孔に相当するレジストパターン10を形成する。次に、図7(b)に示すように、スクリーン印刷により、銀(Ag)微粒子を含む導電性接着剤3を塗布する。さらに、実施の形態1と同様の熱処理を行なった後、レジストパターン10を除去すると、図7(c)に示すように、導電性接着剤3からなるハニカム接合材が形成された。この接合材の表面に銀(Ag)微粒子を含む導電性接着剤を塗布し、図7(d)に示すように、半導体チップ1を搭載した後、再度実施の形態1と同様の熱処理を行なう。最後に、半導体チップ1と外部回路を接続するリードを半導体チップ1の表面に形成して、パワーモジュールを作製する。
(Embodiment 3)
FIG. 7 is a diagram for explaining a method of manufacturing a semiconductor module according to the third embodiment. Referring to FIG. 7A, first, negative resist is applied to a thickness of about 2 μm on the
本実施の形態に係る半導体モジュールにおいても、冷熱サイクル試験後に接合部の損傷はなく、信頼性の高いパワーモジュールを形成できる。また、このモジュールは、電気伝導性、熱伝導性にも優れている。 Also in the semiconductor module according to the present embodiment, there is no damage to the joint after the thermal cycle test, and a highly reliable power module can be formed. Moreover, this module is excellent also in electrical conductivity and heat conductivity.
上述した内容について要約すると、以下のようになる。すなわち、本実施の形態に係る半導体モジュールの製造方法は、図8に示すように、「基材」としてのリードフレーム12上に導電性接着剤3からなるハニカム接合材を形成するステップ(S31)と、ハニカム接合材が介装されるようにリードフレーム12上に半導体チップ1を積層するステップ(S32)と、ハニカム接合材を介装したリードフレーム12および半導体チップ1を加熱するステップ(S33)とを備える。
The above contents are summarized as follows. That is, in the method for manufacturing a semiconductor module according to the present embodiment, as shown in FIG. 8, a step of forming a honeycomb bonding material made of the
なお、本実施の形態に係るプロセスを、たとえば、実施の形態1における半導体部品1と放熱板6との接合部、および放熱板6と基板9との接合部に適用することも、勿論可能である。 Of course, it is possible to apply the process according to the present embodiment to, for example, the joint between the semiconductor component 1 and the heat sink 6 and the joint between the heat sink 6 and the substrate 9 in the first embodiment. is there.
(実施の形態4)
実施の形態4に係る半導体モジュールは、実施の形態3に係る半導体モジュールの変形例である。すなわち、本実施の形態に係る半導体モジュールでは、導電性接着剤3からなるハニカム接合材を形成する際、二次元網目構造を形成する孔部の径を、半導体チップ1の周縁部分に対向する位置では相対的に小さく、半導体チップ1の中央部分に対向する位置では相対的に大きく形成している。なお、本実施の形態に係る半導体モジュールは、インクジェットによりハニカム構造を形成する際に、印刷間隔を変えることで作製される。
(Embodiment 4)
The semiconductor module according to the fourth embodiment is a modification of the semiconductor module according to the third embodiment. That is, in the semiconductor module according to the present embodiment, when the honeycomb bonding material made of the
上記のようなハニカム構造を形成することで、より大きな応力が生じやすい半導体チップ1の中心部分に対向する位置では応力緩和の効果を高めるとともに、半導体チップの周縁部分に対向する位置では、高い導電性と熱伝導性を確保することができる。結果として、本実施の形態によれば、信頼性、導電性、熱伝導性をさらに向上させたパワーモジュールを提供することができる。 By forming the honeycomb structure as described above, the stress relaxation effect is enhanced at a position facing the central portion of the semiconductor chip 1 where a greater stress is likely to occur, and high conductivity is achieved at a position facing the peripheral portion of the semiconductor chip. And heat conductivity can be ensured. As a result, according to the present embodiment, it is possible to provide a power module with further improved reliability, conductivity, and thermal conductivity.
(実施の形態5)
実施の形態5に係る半導体モジュールは、実施の形態3に係る半導体モジュールの変形例である。すなわち、本実施の形態に係る半導体モジュールでは、実施の形態3と同様にリードフレーム12上にハニカム構造を形成した後、ニッケル無電解めっきによりハニカム構造の接合部にニッケル膜を形成した。その後、錫(Sn)を主成分とし、融点が220℃よりも高いはんだペーストを、接合材の上部、すなわち半導体チップ1と接合する面に塗布して、250℃程度の温度で60秒程度の熱処理を行なう。その後、実施の形態3と同様に、半導体チップ1と外部回路を接続するリードを半導体チップ1の表面に形成して、パワーモジュールを作製する。
(Embodiment 5)
The semiconductor module according to the fifth embodiment is a modification of the semiconductor module according to the third embodiment. That is, in the semiconductor module according to the present embodiment, a honeycomb structure was formed on the
上記のように、ハニカム構造の接合部にニッケル膜を形成することで、はんだとの濡れ性を向上させることができる。この結果、高温保持試験後もエレクトロマイグレーションが抑制された、高信頼なパワーモジュールが得られる。 As described above, the wettability with the solder can be improved by forming the nickel film at the joint portion of the honeycomb structure. As a result, a highly reliable power module in which electromigration is suppressed even after the high temperature holding test is obtained.
なお、ハニカム接合材の主成分が銀または銅である場合は、上記のように、接合材の表面にニッケルまたは金を被覆することにより、はんだの濡れ性を向上させることができる。 When the main component of the honeycomb bonding material is silver or copper, the wettability of the solder can be improved by coating the surface of the bonding material with nickel or gold as described above.
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Although the embodiments of the present invention have been described above, the embodiments disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 半導体チップ、2,5A,5B,7 メタライズ層、3 導電性接着剤、4 接合材、6 放熱板、8 配線層、9 基板、10 レジストパターン、11A,11B めっき層、12 リードフレーム、100 基板、200 半導体部品、300 接合材、400 導電性接着剤。 DESCRIPTION OF SYMBOLS 1 Semiconductor chip, 2, 5A, 5B, 7 Metallized layer, 3 Conductive adhesive, 4 Bonding material, 6 Heat sink, 8 Wiring layer, 9 Substrate, 10 Resist pattern, 11A, 11B Plating layer, 12 Lead frame, 100 Substrate, 200 semiconductor component, 300 bonding material, 400 conductive adhesive.
Claims (10)
前記半導体部品に対向する第1の主表面と、
前記基材に対向する第2の主表面とを備え、
前記第1の主表面および前記第2の主表面が延びる方向に沿って二次元網目構造が形成されるように、前記第1の主表面から前記第2の主表面に向かう方向に延びる孔部が形成された、接合材。 A bonding material provided at a bonding portion between a base material and a semiconductor component laminated on the base material,
A first main surface facing the semiconductor component;
A second main surface facing the substrate;
A hole extending in a direction from the first main surface toward the second main surface so that a two-dimensional network structure is formed along a direction in which the first main surface and the second main surface extend. A bonding material formed.
前記放熱板に対向する第1の主表面と、
前記基板に対向する第2の主表面とを備え、
前記第1の主表面および前記第2の主表面が延びる方向に沿って二次元網目構造が形成されるように、前記第1の主表面から前記第2の主表面に向かう方向に延びる孔部が形成された、接合材。 A bonding material provided at a bonding portion between the substrate and the heat dissipation plate interposed between the semiconductor component and the substrate,
A first main surface facing the heat sink;
A second main surface facing the substrate,
A hole extending in a direction from the first main surface toward the second main surface so that a two-dimensional network structure is formed along a direction in which the first main surface and the second main surface extend. A bonding material formed.
前記接合材および導電性接着剤を前記基材と前記半導体部品との間に介装するステップと、
前記接合材を介装した前記基材および前記半導体部品を加熱するステップとを備えた、半導体モジュールの製造方法。 A method for manufacturing a semiconductor module using the bonding material according to claim 1,
Interposing the bonding material and conductive adhesive between the substrate and the semiconductor component;
A method of manufacturing a semiconductor module, comprising: heating the base material and the semiconductor component with the bonding material interposed therebetween.
前記基材上または前記半導体部品上に前記接合材を形成するステップと、
前記接合材が介装されるように前記基材上に前記半導体部品を載置するステップと、
前記接合材を介装した前記基材および前記半導体部品を加熱するステップとを備えた、半導体モジュールの製造方法。 A method for manufacturing a semiconductor module using the bonding material according to claim 1,
Forming the bonding material on the substrate or the semiconductor component;
Placing the semiconductor component on the substrate so that the bonding material is interposed; and
A method for manufacturing a semiconductor module, comprising: heating the base material and the semiconductor component with the bonding material interposed therebetween.
前記接合材および導電性接着剤を前記基板と前記放熱板との間に介装するステップと、
前記接合材を介装した前記基板および前記放熱板を加熱するステップとを備えた、半導体モジュールの製造方法。 A method for manufacturing a semiconductor module using the bonding material according to claim 2,
Interposing the bonding material and conductive adhesive between the substrate and the heat sink;
A method of manufacturing a semiconductor module, comprising: heating the substrate and the heat sink with the bonding material interposed therebetween.
前記基板上または前記半導体部品上に前記接合材を形成するステップと、
前記接合材が介装されるように前記基板上に前記放熱板を載置するステップと、
前記接合材を介装した前記基板および前記放熱板を加熱するステップとを備えた、半導体モジュールの製造方法。 A method for manufacturing a semiconductor module using the bonding material according to claim 2,
Forming the bonding material on the substrate or the semiconductor component;
Placing the heat sink on the substrate so that the bonding material is interposed; and
A method of manufacturing a semiconductor module, comprising: heating the substrate and the heat sink with the bonding material interposed therebetween.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077907A JP2009231716A (en) | 2008-03-25 | 2008-03-25 | Bonding material and method of manufacturing semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077907A JP2009231716A (en) | 2008-03-25 | 2008-03-25 | Bonding material and method of manufacturing semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231716A true JP2009231716A (en) | 2009-10-08 |
Family
ID=41246757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008077907A Withdrawn JP2009231716A (en) | 2008-03-25 | 2008-03-25 | Bonding material and method of manufacturing semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231716A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134786A (en) * | 2009-12-22 | 2011-07-07 | Panasonic Electric Works Co Ltd | Light emitting device |
JP2011134785A (en) * | 2009-12-22 | 2011-07-07 | Panasonic Electric Works Co Ltd | Light emitting device |
WO2015068853A1 (en) * | 2013-11-11 | 2015-05-14 | 新日鐵住金株式会社 | Metal bonding structure, metal bonding method, and metal bonding material using metal nanoparticles |
JP2015093295A (en) * | 2013-11-11 | 2015-05-18 | 新日鐵住金株式会社 | Metal joint structure using metal nanoparticle, and metal joining method and metal joint material |
JP6028810B2 (en) * | 2012-11-20 | 2016-11-24 | トヨタ自動車株式会社 | Semiconductor device |
US9578754B2 (en) | 2014-05-19 | 2017-02-21 | Mitsubishi Electric Corporation | Metal base substrate, power module, and method for manufacturing metal base substrate |
US20180375297A1 (en) * | 2015-01-27 | 2018-12-27 | Parviz Tayebati | Solder-creep management in high-power laser devices |
WO2020241346A1 (en) * | 2019-05-24 | 2020-12-03 | ローム株式会社 | Semiconductor device |
-
2008
- 2008-03-25 JP JP2008077907A patent/JP2009231716A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134786A (en) * | 2009-12-22 | 2011-07-07 | Panasonic Electric Works Co Ltd | Light emitting device |
JP2011134785A (en) * | 2009-12-22 | 2011-07-07 | Panasonic Electric Works Co Ltd | Light emitting device |
JP6028810B2 (en) * | 2012-11-20 | 2016-11-24 | トヨタ自動車株式会社 | Semiconductor device |
JPWO2014080449A1 (en) * | 2012-11-20 | 2017-01-05 | トヨタ自動車株式会社 | Semiconductor device |
WO2015068853A1 (en) * | 2013-11-11 | 2015-05-14 | 新日鐵住金株式会社 | Metal bonding structure, metal bonding method, and metal bonding material using metal nanoparticles |
JP2015093295A (en) * | 2013-11-11 | 2015-05-18 | 新日鐵住金株式会社 | Metal joint structure using metal nanoparticle, and metal joining method and metal joint material |
US9960140B2 (en) | 2013-11-11 | 2018-05-01 | Nippon Steel & Sumitomo Metal Corporation | Metal joining structure using metal nanoparticles and metal joining method and metal joining material |
US9578754B2 (en) | 2014-05-19 | 2017-02-21 | Mitsubishi Electric Corporation | Metal base substrate, power module, and method for manufacturing metal base substrate |
US20180375297A1 (en) * | 2015-01-27 | 2018-12-27 | Parviz Tayebati | Solder-creep management in high-power laser devices |
US11196234B2 (en) * | 2015-01-27 | 2021-12-07 | TeraDiode, Inc. | Solder-creep management in high-power laser devices |
WO2020241346A1 (en) * | 2019-05-24 | 2020-12-03 | ローム株式会社 | Semiconductor device |
JP7443359B2 (en) | 2019-05-24 | 2024-03-05 | ローム株式会社 | semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009231716A (en) | Bonding material and method of manufacturing semiconductor module | |
JP4985129B2 (en) | Bonded body, electronic module, and bonding method | |
JP4904767B2 (en) | Semiconductor device | |
JP4770533B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US20070057021A1 (en) | Semiconductor device and automotive AC generator | |
JP6029222B1 (en) | Metal particles, paste, molded body, and laminate | |
JP2014097529A (en) | Joining method by foam metal, manufacturing method of semiconductor device, and semiconductor device | |
JP2009094224A (en) | Circuit substrate, semiconductor device and method of manufacturing semiconductor device | |
CN109755208B (en) | Bonding material, semiconductor device and manufacturing method thereof | |
JP2011249361A (en) | Semiconductor device and manufacturing method of the same | |
KR20110015544A (en) | Substrate for power module, power module, and method for producing substrate for power module | |
JP5881829B2 (en) | Method for packaging quad flat no-lead package body and package body | |
JPWO2011125506A1 (en) | Stress buffer layer and method for producing the same | |
JP2014170864A (en) | Bonding body and production method thereof | |
JP5031677B2 (en) | Manufacturing method of bonded structure | |
JP5252024B2 (en) | Semiconductor device | |
JP5018250B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5420078B2 (en) | JOINT BODY, SEMICONDUCTOR DEVICE EQUIPPED WITH SAME, JOINING METHOD AND MANUFACTURING METHOD USING SAME | |
JP2006351988A (en) | Ceramic substrate, ceramic circuit board and power control component using same | |
WO2017159024A1 (en) | Ceramic substrate, method for producing ceramic substrate and power module | |
JP2008294390A (en) | Module structure | |
JP2016143685A (en) | Semiconductor module | |
WO2018190023A1 (en) | Heat dissipation substrate, heat dissipation substrate electrode, semiconductor package, and semiconductor module | |
JP6566634B2 (en) | Junction structure and manufacturing method of junction structure | |
JP4910789B2 (en) | Power element mounting substrate, power element mounting substrate manufacturing method, and power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |