JP2010272563A - Wiring board with built-in component and method of manufacturing the same - Google Patents

Wiring board with built-in component and method of manufacturing the same Download PDF

Info

Publication number
JP2010272563A
JP2010272563A JP2009120645A JP2009120645A JP2010272563A JP 2010272563 A JP2010272563 A JP 2010272563A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2010272563 A JP2010272563 A JP 2010272563A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
wiring pattern
component
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009120645A
Other languages
Japanese (ja)
Other versions
JP5397012B2 (en
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009120645A priority Critical patent/JP5397012B2/en
Publication of JP2010272563A publication Critical patent/JP2010272563A/en
Application granted granted Critical
Publication of JP5397012B2 publication Critical patent/JP5397012B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19015Structure including thin film passive components

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board with a built-in component, which improves dissipation property in the built-in component without increasing a cost, and also to provide a method of manufacturing the same. <P>SOLUTION: The wiring board with the built-in component includes: a first insulating layer; a second insulating layer located by lamination with respect to the first insulating layer; an electronic component which is embedded in the second insulating layer and has a semiconductor chip having a first surface with a terminal and a second surface located oppositely to the first surface; a thermal conductor which is further embedded in the second insulating layer and has a first surface located oppositely to and spaced apart from the second surface of the semiconductor chip and a second surface located oppositely to and spaced apart from the edge of the semiconductor chip; an adhesive member arranged by filling between the electronic component and the thermal conductor; a wiring pattern held between the first insulating layer and the second insulating layer and including a connection land for the electronic component; and a conductive member which is held between the electronic component and the connection land of the wiring pattern, so as to electrically and mechanically connect the electronic component to the connection land. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法に係り、特に、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法に関する。   The present invention relates to a component built-in wiring board in which components are embedded and mounted in an insulating plate and a method for manufacturing the same, and more particularly to a component built-in wiring board in which electronic components having semiconductor chips are embedded and mounted and a method for manufacturing the same.

半導体チップがフリップ接続により埋設、実装された部品内蔵配線板の例として、下記特開2003−197849号公報に記載のものがある。半導体チップ(ベアチップ)をフリップ接続すればその実装で生じる厚さは最小限近くに節約され、よってフリップ接続は、半導体チップを有する電子部品を配線板中に内蔵する場合の有力な方法になる。   An example of a component built-in wiring board in which a semiconductor chip is embedded and mounted by flip connection is disclosed in Japanese Unexamined Patent Application Publication No. 2003-197849. If a semiconductor chip (bare chip) is flip-connected, the thickness generated by the mounting is saved to a minimum. Therefore, the flip connection is an effective method for incorporating an electronic component having a semiconductor chip in a wiring board.

しかしながら、フリップ接続に限らず配線板中に電子部品を内蔵する場合、電子部品が配線板用の絶縁樹脂により封止される構造になるため、電子部品での放熱が問題になる可能性がある。配線板用の絶縁樹脂は、特に熱伝導性が考慮されているわけではなく、放熱は気中より相当に悪化する。半導体チップを有する電子部品は、その定格電圧や集積度により発熱が顕著に増加する。   However, when the electronic component is not limited to the flip connection, and the electronic component is embedded in the wiring board, the electronic component is sealed with the insulating resin for the wiring board, and thus heat dissipation in the electronic component may be a problem. . The insulating resin for the wiring board is not particularly considered for thermal conductivity, and the heat radiation is considerably worse than in the air. An electronic component having a semiconductor chip significantly increases its heat generation depending on its rated voltage and integration degree.

よって、電子部品内蔵の配線板が高温になり、部品実装部分を破壊したり、配線板の接続部分にダメージを与えたりして、信頼性を低下させたり、過度の場合は、発煙、発火といった状態が引き起こされる可能性もある。対策として、配線板に用いる絶縁樹脂として熱伝導性のよいものに代替することが考えられる。しかし、一般的でなく特殊な材料となることから、入手性やコストの点で不利であり、さらには加工性も異なることから製造工程としてもコスト増になる。   Therefore, the wiring board with built-in electronic components becomes hot, destroying the component mounting part, damaging the connection part of the wiring board, reducing reliability, and if excessive, smoke, ignition, etc. A condition can also be triggered. As a countermeasure, it can be considered that the insulating resin used for the wiring board is replaced with a resin having good thermal conductivity. However, since it is not a general material but a special material, it is disadvantageous in terms of availability and cost, and further, the workability is also different, resulting in an increase in manufacturing process costs.

特開2003−197849号公報JP 2003-197849 A

本発明は、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法において、コスト増を招かず、内蔵される部品の放熱性を向上することができる部品内蔵配線板およびその製造方法を提供することを目的とする。   The present invention relates to a component built-in wiring board in which an electronic component having a semiconductor chip is embedded and mounted, and a method of manufacturing the same, and a component built-in wiring board capable of improving the heat dissipation of a built-in component without incurring an increase in cost. It aims at providing the manufacturing method.

上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、前記第2の絶縁層にさらに埋設された、前記半導体チップの前記第2の面から離間して対向する第1の表面と前記半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、前記電子部品と前記熱伝導体との間を埋めて設けられた接着部材と、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の接続用ランドを含む配線パターンと、前記電子部品と前記配線パターンの前記接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材とを具備することを特徴とする。   In order to solve the above-described problem, a component built-in wiring board according to an aspect of the present invention includes a first insulating layer, a second insulating layer positioned in a stacked manner with respect to the first insulating layer, An electronic component having a semiconductor chip having a first surface having a terminal and a second surface opposite to the first surface, embedded in the second insulating layer; and the second insulating layer A heat conductor having a first surface facing and spaced from the second surface of the semiconductor chip, and a second surface facing and spaced from the end surface of the semiconductor chip; The connection land for the electronic component provided between the adhesive member provided between the electronic component and the thermal conductor, and the first insulating layer and the second insulating layer. And a wiring pattern including the electronic component and the connection land of the wiring pattern. , Characterized by comprising a conductive member for electrically and mechanically connecting the electronic component and the connection lands.

すなわち、この部品内蔵配線板では、埋設の電子部品が有する半導体チップの背面および端面から離間して対向するように、接着部材を介して、熱伝導体が埋設されている。したがって、電子部品が発する熱は、接着部材を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。配線板の絶縁材料として特殊なものを使用するには及ばずコスト増を招くこともない。   That is, in this component built-in wiring board, the heat conductor is embedded via the adhesive member so as to be opposed to the back surface and the end surface of the semiconductor chip included in the embedded electronic component. Therefore, the heat generated by the electronic component is transferred to the heat conductor via the adhesive member, and a state in which heat is accumulated in the electronic component is avoided accordingly. That is, more efficient heat dissipation of the electronic component can be achieved. There is no need to use a special insulating material for the wiring board, and the cost is not increased.

また、本発明の別の態様である部品内蔵配線板の製造方法は、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品を実装するためのランドを含む第1の配線パターンを形成する工程と、前記ランド上にクリームはんだを適用する工程と、前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する工程と、前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する工程と、前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。   According to another aspect of the present invention, there is provided a method of manufacturing a component built-in wiring board, comprising: an electronic device having a semiconductor chip having a first surface having a terminal and a second surface opposite to the first surface. A heat conductor having a first step surface, a second step surface higher than the first step surface, and a rising surface connecting the first step surface and the second step surface to the component. Mounting and fixing via an adhesive member so that the first step surface faces the second surface of the semiconductor chip and the rising surface faces the end surface of the semiconductor chip; Patterning a first metal foil laminated on an insulating plate to form a first wiring pattern including lands for mounting the electronic component; applying cream solder on the lands; The electronic component is placed on the land via the cream solder. Placing the semiconductor chip with the first surface side facing down, reflowing the cream solder, and mounting the electronic component on the first insulating plate; Patterning a second metal foil different from the first metal foil laminated on a second insulating plate different from the insulating plate to form a second wiring pattern; and A step of laminating a third insulating plate different from the second insulating plate on the side of the second insulating plate on which the second wiring pattern is present, and a step different from the first to third insulating plates. The fourth, third, and second insulating plates are integrated in order of the stacking positions in the first insulating plate so that the electronic component and the heat conductor are embedded in the four insulating plates. And a process.

この製造方法は、上記の部品内層配線板を製造するためのひとつの工程例である。この方法では、電子部品は、例えば、クリームはんだにより実装が可能なチップスケールパッケージの電子部品である。この製造方法によれば、放熱対策のための熱伝導体を導入しても、生産性をほとんど犠牲にすることなく上記構造の部品内蔵配線板を得ることができる。   This manufacturing method is an example of a process for manufacturing the component inner layer wiring board. In this method, the electronic component is, for example, an electronic component of a chip scale package that can be mounted by cream solder. According to this manufacturing method, even if a heat conductor for heat dissipation measures is introduced, the component built-in wiring board having the above structure can be obtained without sacrificing productivity.

また、本発明のさらに別の態様である部品内蔵配線板の製造方法は、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、前記電子部品の前記半導体チップの前記端子上に導電バンプを形設する工程と、第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品をフリップ実装するためのランドを含む第1の配線パターンを形成する工程と、前記ランドに前記導電バンプが対向するように、前記電子部品を前記第1の絶縁板上にフリップ実装する工程と、前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。   In addition, a method of manufacturing a component built-in wiring board according to still another aspect of the present invention includes a semiconductor chip that includes a first surface having terminals and a second surface opposite to the first surface. A heat conductor having a first step surface, a second step surface higher than the first step surface, and a rising surface connecting the first step surface and the second step surface on the electronic component Mounting and fixing via an adhesive member so that the first step surface faces the second surface of the semiconductor chip and the rising surface faces the end surface of the semiconductor chip; Forming a conductive bump on the terminal of the semiconductor chip of the component, patterning the first metal foil laminated on the first insulating plate, and including a land for flip mounting the electronic component A step of forming a first wiring pattern; and A step of flip-mounting the electronic component on the first insulating plate so that the bumps face each other, and the first metal laminated on a second insulating plate different from the first insulating plate Patterning a second metal foil different from the foil to form a second wiring pattern, and forming a third insulating plate different from the first and second insulating plates on the second insulating plate A step of laminating on a side having the second wiring pattern, and the electronic component and the heat conductor are embedded in a fourth insulating plate different from the first to third insulating plates. And a step of integrating the fourth, third, and second insulating plates in order of the stacking positions in a laminated manner on one insulating plate.

この製造方法は、上記の部品内層配線板を製造するための別のひとつの工程例である。この方法では、電子部品は、半導体チップの端子上に導電バンプの形成された電子部品である。この製造方法でも、放熱対策のための熱伝導体を導入しても、生産性をほとんど犠牲にすることなく上記構造の部品内蔵配線板を得ることができる。   This manufacturing method is another example of the process for manufacturing the component inner layer wiring board. In this method, the electronic component is an electronic component in which conductive bumps are formed on the terminals of a semiconductor chip. Even in this manufacturing method, even if a heat conductor for heat dissipation measures is introduced, the component built-in wiring board having the above structure can be obtained with almost no sacrifice in productivity.

本発明によれば、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法において、コスト増を招かず、内蔵される部品の放熱性を向上することができる部品内蔵配線板およびその製造方法を提供することができる。   According to the present invention, in a component built-in wiring board in which an electronic component having a semiconductor chip is embedded and mounted, and a method for manufacturing the same, a component built-in wiring that can improve the heat dissipation of a built-in component without increasing costs. A board and a manufacturing method thereof can be provided.

本発明の一実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。The longitudinal cross-sectional view which shows typically the structure of the component built-in wiring board which concerns on one Embodiment of this invention. 図1中に示したA−Aa位置における部品内蔵配線板の構造を模式的に示す横断面図。The cross-sectional view which shows typically the structure of the component built-in wiring board in the A-Aa position shown in FIG. 図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 図1に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。Process drawing which shows another part of manufacturing process of the component built-in wiring board shown in FIG. 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。FIG. 9 is a process diagram schematically showing still another part of the manufacturing process of the component built-in wiring board shown in FIG. 1. 図3に示した製造過程の変形例を模式的断面で示す工程図。Process drawing which shows the modification of the manufacturing process shown in FIG. 3 in a typical cross section. 本発明の別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。The longitudinal cross-sectional view which shows typically the structure of the wiring board with a built-in component which concerns on another embodiment of this invention. 図7に示した部品内蔵配線板を製造するためのひとつの配線板素材の構成を模式的に示す縦断面図。The longitudinal cross-sectional view which shows typically the structure of one wiring board raw material for manufacturing the component built-in wiring board shown in FIG. 本発明のさらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。The longitudinal cross-sectional view which shows typically the structure of the component built-in wiring board which concerns on another embodiment of this invention. 図9に示した部品内蔵配線板を製造するためのひとつの配線板素材の構成を模式的に示す縦断面図。The longitudinal cross-sectional view which shows typically the structure of one wiring board raw material for manufacturing the component built-in wiring board shown in FIG.

本発明の実施態様として、前記熱伝導体が、前記第1の表面として、前記半導体チップの前記端面の全周に対向する表面を有する、とすることができる。これによれば、電子部品からの熱伝導体への熱の移動が効率的になり、一層の放熱に好ましい。   As an embodiment of the present invention, the thermal conductor may have a surface facing the entire circumference of the end surface of the semiconductor chip as the first surface. According to this, the heat transfer from the electronic component to the heat conductor becomes efficient, which is preferable for further heat dissipation.

また、実施態様として、前記電子部品が、前記配線パターンの前記接続用ランドに前記導電部材を介してフリップ接続されている、とすることができる。電子部品の接続用ランドへの実装態様としては、電子部品が接着部材を介して熱伝導体を伴ったものであっても、このようにフリップ接続とすることができる。これによればフリップ接続の一般的利点を享有することができる。   As an embodiment, the electronic component can be flip-connected to the connection land of the wiring pattern via the conductive member. As a mounting mode of the electronic component on the connection land, even if the electronic component is accompanied by a heat conductor via an adhesive member, the flip connection can be performed in this way. According to this, the general advantage of flip connection can be enjoyed.

また、実施態様として、前記配線パターンが、前記熱伝導体用の固定用ランドを含み、前記熱伝導体と前記配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材をさらに具備し、前記電子部品が、チップスケールパッケージの電子部品である、とすることができる。このように電子部品がチップスケールパッケージの電子部品である場合には、導電部材を介する電子部品の実装高さに融通性があり、熱伝導体をも配線パターンへ導熱部材を介して接続することは比較的容易である。この構成によれば、電子部品が発する熱は、さらに、導電部材、配線パターン、および導熱部材を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。   Further, as an embodiment, the wiring pattern includes a fixing land for the heat conductor, and the heat conductor sandwiched between the heat conductor and the fixing land of the wiring pattern; A heat conducting member for thermally and mechanically connecting the fixing land may be further provided, and the electronic component may be an electronic component of a chip scale package. Thus, when the electronic component is an electronic component of a chip scale package, the mounting height of the electronic component via the conductive member is flexible, and the heat conductor is also connected to the wiring pattern via the heat conductive member. Is relatively easy. According to this configuration, the heat generated by the electronic component is further transferred to the heat conductor via the conductive member, the wiring pattern, and the heat conducting member, and accordingly, a state where heat is accumulated in the electronic component is avoided. That is, more efficient heat dissipation of the electronic component can be achieved.

ここで、前記導電部材と前記導熱部材とが同じ材料である、とすることができる。これによれば、製造途上において、導電部材を設ける工程と導熱部材を設ける工程とが同時に実行可能であり、製造効率向上に寄与できる。   Here, the conductive member and the heat conducting member can be made of the same material. According to this, during the manufacturing process, the step of providing the conductive member and the step of providing the heat conducting member can be performed at the same time, which can contribute to an improvement in manufacturing efficiency.

また、実施態様として、前記熱伝導体が、その材質として銅である、とすることができる。熱伝導体として銅製のものを用いることで、良好な熱伝導性が得られる。   As an embodiment, the heat conductor may be copper as a material thereof. By using a copper conductor as the heat conductor, good heat conductivity can be obtained.

ここで、前記熱伝導体が、粗化された表面を有する、とすることができる。表面を粗化することで熱伝導体を埋設する絶縁層との密着性を増強することができる。これにより、配線板としての信頼性を向上することができる。   Here, the thermal conductor may have a roughened surface. By roughening the surface, the adhesion with the insulating layer in which the heat conductor is embedded can be enhanced. Thereby, the reliability as a wiring board can be improved.

また、実施態様として、前記熱伝導体の前記第1の表面とは反対の側の表面を第3の表面として、該第3の表面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと、前記熱伝導体の前記第3の表面と前記第2の配線パターンとの間に挟設された導熱部材とをさらに具備する、とすることができる。これによれば、熱伝導体から導熱部材を介して一層の放熱が進み好ましい。   Further, as an embodiment, the surface of the thermal conductor opposite to the first surface is a third surface, and is provided in the second insulating layer so as to be separated from the third surface. It can be further provided with a second wiring pattern and a heat conducting member sandwiched between the third surface of the heat conductor and the second wiring pattern. According to this, it is preferable that heat radiation further proceeds from the heat conductor through the heat conducting member.

ここで、前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、前記層間接続体と前記導熱部材とが同じ材料の導電性組成物である、とすることができる。   Here, a third wiring pattern provided in a layer on the second insulating layer in a layered manner with the second wiring pattern and a part of the second insulating layer in the stacking direction pass through the second wiring pattern. It is sandwiched between the surface of the wiring pattern and the surface of the third wiring pattern, is made of a conductive composition, has an axis that coincides with the lamination direction, and the diameter changes in the direction of the axis. And an interlayer connection body having a shape, wherein the interlayer connection body and the heat conducting member are conductive compositions made of the same material.

この態様では、製造途上において、第2の配線パターンの面と第3の配線パターンの面との間に挟設されるべき層間接続体(=縦方向の配線部)の形成と同時に導熱部材を形成することができる。したがって、生産効率のよい製造が可能である。   In this aspect, the heat conducting member is formed simultaneously with the formation of the interlayer connector (= vertical wiring portion) to be sandwiched between the surface of the second wiring pattern and the surface of the third wiring pattern during the manufacturing process. Can be formed. Therefore, production with high production efficiency is possible.

また、製造方法の実施態様として、第1の配線パターンを形成する前記工程が、前記ランドに隣り合うように、前記熱伝導体を固定するための第2のランドをも形成する工程であり、クリームはんだを適用する前記工程が、さらに、前記第2のランド上に第2のクリームはんだを適用する工程であり、前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する前記工程が、前記熱伝導体が取り付けられた前記電子部品を用いて、前記熱伝導体の前記第2の段面が前記第2のクリームはんだを介して前記第2のランドに対向するようになされ、前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する前記工程が、同時に前記第2のクリームはんだをもリフローして、前記熱伝導体を前記第1の絶縁板上に固定する工程である、とすることができる。   As an embodiment of the manufacturing method, the step of forming the first wiring pattern is a step of forming a second land for fixing the thermal conductor so as to be adjacent to the land, The step of applying the cream solder is a step of further applying a second cream solder on the second land, and the electronic component is placed on the land via the cream solder. The step of placing the first surface side downward is performed by using the electronic component to which the heat conductor is attached, and the second step surface of the heat conductor is the second step surface. The step of facing the second land through cream solder, reflowing the cream solder, and mounting the electronic component on the first insulating plate is performed simultaneously with the second cream solder. The And reflowing, a step of fixing the heat conductor on the first insulating plate, can be.

この構成により製造される配線板によれば、電子部品が発する熱は、さらに、はんだ(クリームはんだによる)、第1の配線パターン、およびはんだ(第2のクリームはんだによる)を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。また、放熱対策のための熱伝導体が、あらかじめ電子部品に取り付け固定されるので、その後は熱伝導体のみを単独で扱う必要がなくなり、製造効率が高まる。   According to the wiring board manufactured by this configuration, the heat generated by the electronic component is further transmitted through the solder (by cream solder), the first wiring pattern, and the solder (by the second cream solder). The state where the heat is accumulated in the electronic component is avoided. That is, more efficient heat dissipation of the electronic component can be achieved. Moreover, since the heat conductor for heat dissipation measures is attached and fixed to the electronic component in advance, it is not necessary to handle only the heat conductor alone thereafter, and the manufacturing efficiency is increased.

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す縦断面図である。   Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a longitudinal sectional view schematically showing a configuration of a component built-in wiring board according to an embodiment of the present invention.

図1に示すように、この部品内蔵配線板は、絶縁層11(第1の絶縁層)、同12、同13、同14、同15(12、13、14、15で第2の絶縁層)、配線層21、同22(配線パターン)、同23、同24(第3の配線パターン)、同25(第2の配線パターン)、同26(=合計6層)、層間接続体31、同32、同34、同35、スルーホール導電体33、表面実装型受動素子部品41、電子部品(ウエハレベル・チップスケールパッケージによる半導体素子)42、熱伝導体(銅板)43、接続部材(はんだ)51、導電部材(はんだ)52、導熱部材(はんだ)53、はんだレジスト61、62、導熱部材34aを有する。   As shown in FIG. 1, this component built-in wiring board includes an insulating layer 11 (first insulating layer), 12, 12, 13, 14, and 15 (12, 13, 14, 15 second insulating layer). ), Wiring layer 21, 22 (wiring pattern), 23, 24 (third wiring pattern), 25 (second wiring pattern), 26 (= 6 layers in total), interlayer connector 31, 32, 34, 35, through-hole conductor 33, surface-mounted passive element component 41, electronic component (semiconductor element by wafer level / chip scale package) 42, thermal conductor (copper plate) 43, connecting member (solder) ) 51, a conductive member (solder) 52, a heat conducting member (solder) 53, solder resists 61 and 62, and a heat conducting member 34a.

なお、図2は、図1中に示したA−Aa位置における、この部品内蔵配線板の構造を模式的に示す横断面図である。以下の説明においては、図2も適宜参照され得る。図2において、図1中に示した構成要素と同一のものには同一符号を付してある。図1との関係で補足すると、図1では、説明の便宜上、板の厚さ方向が現実より相当に大きく描画されている。また、図1、図2における表面実装型受動素子部品41と電子部品42との平面的な大きさの関係は、現実には、通常、電子部品42の方が相当に(例えば長さで1桁程度)大きい。   2 is a cross-sectional view schematically showing the structure of the component built-in wiring board at the position A-Aa shown in FIG. In the following description, FIG. 2 can also be referred to as appropriate. In FIG. 2, the same components as those shown in FIG. To supplement the relationship with FIG. 1, in FIG. 1, the thickness direction of the plate is drawn considerably larger than the actual for convenience of explanation. 1 and FIG. 2, the planar size relationship between the surface-mounted passive element component 41 and the electronic component 42 is actually considerably larger in the electronic component 42 (for example, 1 in length). About a digit) Large.

この配線板は、内蔵の電気/電子部品として、表面実装型受動素子部品41、電子部品42を有することができる。これらの内蔵部品のうち特に電子部品42については、その放熱性改善を意図して、その周りを取り囲むように熱伝導体43をも内蔵している。   This wiring board can have a surface-mounted passive element component 41 and an electronic component 42 as built-in electric / electronic components. Among these built-in components, in particular, the electronic component 42 has a built-in heat conductor 43 so as to surround it for the purpose of improving heat dissipation.

表面実装型受動素子部品41は、いわゆるチップ部品であり、ここでは例えばチップコンデンサ(あるいはチップ抵抗、チップインダクタ)である。その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子41aを有し、その下側が配線層22による実装用ランドに対向位置している。表面実装型受動素子部品41の端子41aと実装用ランドとは接続部材(はんだ)51により電気的・機械的に接続されている。   The surface-mounted passive element component 41 is a so-called chip component, and here is, for example, a chip capacitor (or chip resistor, chip inductor). The planar size is, for example, 0.6 mm × 0.3 mm. Terminals 41 a are provided at both ends, and the lower side thereof is opposed to the mounting land formed by the wiring layer 22. The terminals 41 a of the surface mount type passive element component 41 and the mounting lands are electrically and mechanically connected by a connecting member (solder) 51.

電子部品42は、例えば、ウエハレベル・チップスケールパッケージによる半導体素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子42aとを少なくとも備えている。表面実装用端子42aは、半導体チップの一面にもともと設けられた端子(パッド)から再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上のパッドのそれより粗くなっている。電子部品42は、表面実装技術により、配線層22による接続用ランドに導電部材(はんだ)52を介して実装され、電子部品42と接続用ランドとは機械的、電気的に接続されている。   The electronic component 42 is, for example, a semiconductor element based on a wafer level / chip scale package, and includes at least a semiconductor chip and a grid-arranged surface mounting terminal 42a formed on the semiconductor chip. The surface mounting terminal 42a is a terminal provided by rearranging its position while being electrically conducted through a rewiring layer from a terminal (pad) originally provided on one surface of the semiconductor chip. By such rearrangement, the arrangement density as a terminal becomes coarser than that of the pad on the semiconductor chip. The electronic component 42 is mounted on a connection land formed by the wiring layer 22 via a conductive member (solder) 52 by surface mounting technology, and the electronic component 42 and the connection land are mechanically and electrically connected.

熱伝導体43は、この形態では、銅の板材を加工して用いているが、熱伝導性のよい他の材料の板も使用できる。平面的には、図2に示すように、熱伝導体43は、電子部品42(の半導体チップ)の端面から離間して隣り合うように、かつこの半導体チップの背面から離間して覆うように、配置されている。これらの離間は、これらの間に設けられた接着部材44によっている。接着部材44を非導電性のものとすれば、熱伝導体43と電子部品42との電気的な接触を避けることができる。あるいは、接着部材44を積極的に導電性のものとして半導体素子の基板の電位を熱伝導体43の側から固定するように構成することもできる。   In this embodiment, the heat conductor 43 is formed by processing a copper plate, but a plate of another material having good heat conductivity can also be used. In plan view, as shown in FIG. 2, the heat conductor 43 is adjacent to and spaced from the end face of the electronic component 42 (semiconductor chip), and is covered from the back surface of the semiconductor chip. Have been placed. These spaces are separated by an adhesive member 44 provided between them. If the adhesive member 44 is non-conductive, electrical contact between the heat conductor 43 and the electronic component 42 can be avoided. Alternatively, the adhesive member 44 can be positively conductive so that the potential of the substrate of the semiconductor element can be fixed from the heat conductor 43 side.

電子部品42が発する熱は、半導体チップの端面および背面から接着部材44の層を貫通して熱伝導体43の対向する各面に移動する。これが電子部品42の発する熱のひとつの放熱経路になる。また、熱伝導体43は、導熱部材(はんだ)53によって配線層22(の固定用ランド)に固定され、これらの間は、機械的、熱的に接続されている。これにより、電子部品42が発する熱は、さらに、導電部材52、配線パターン22、および導熱部材53を介して熱伝導体43に移動して、さらに、電子部品42に熱が蓄積される状態が回避されるようになっている。なお、熱伝導体43は実際には、配線層22に電気的にも接続されることになり、接着部材44が非導電性のものである場合には、熱伝導体43は、電子部品42に対するシールド部材として機能させることも可能である。   The heat generated by the electronic component 42 moves from the end face and the back face of the semiconductor chip to the opposing faces of the heat conductor 43 through the layer of the adhesive member 44. This is one heat dissipation path for the heat generated by the electronic component 42. Further, the heat conductor 43 is fixed to the wiring layer 22 (fixing land thereof) by a heat conductive member (solder) 53, and these are mechanically and thermally connected. As a result, the heat generated by the electronic component 42 is further transferred to the heat conductor 43 via the conductive member 52, the wiring pattern 22, and the heat conducting member 53, and the heat is further accumulated in the electronic component 42. It is to be avoided. Note that the heat conductor 43 is actually electrically connected to the wiring layer 22, and when the adhesive member 44 is non-conductive, the heat conductor 43 is the electronic component 42. It is also possible to function as a shield member against the above.

電子部品42と熱伝導体43とは、接着部材44を用いてあらかじめ一体化しておけば、製造時において、この一体化部品の全体を新たな内蔵部品として扱うことができる。すなわち、その場合には、電子部品42の端子42aと熱伝導体43の配線層22への接続部位とは、新たな端子の集合として扱うことができる。これにより、電子部品42単独の場合と同様に、上記一体化部品を、導電部材52、53を用いて配線層22上に表面実装技術により実装することができる。   If the electronic component 42 and the heat conductor 43 are integrated in advance using the adhesive member 44, the entire integrated component can be handled as a new built-in component at the time of manufacture. That is, in that case, the terminal 42a of the electronic component 42 and the connection portion of the heat conductor 43 to the wiring layer 22 can be handled as a new set of terminals. Thereby, like the case of the electronic component 42 alone, the integrated component can be mounted on the wiring layer 22 by the surface mounting technique using the conductive members 52 and 53.

熱伝導体43を得るための加工方法について補足する。熱伝導体43は、平板材に対して、意図する平面的外形を持たせること、および電子部品43を覆うような凹部を持たせることの各加工を行うことで得ることができる。平板材としては、例えば0.3mm厚の銅板材を用い、外形の形成および凹部形成とも例えばエッチング加工を用いて行うことが可能である。   It supplements about the processing method for obtaining the heat conductor 43. FIG. The heat conductor 43 can be obtained by performing each processing of giving an intended planar outer shape to the flat plate material and giving a concave portion that covers the electronic component 43. As the flat plate material, for example, a copper plate material having a thickness of 0.3 mm can be used, and both the outer shape formation and the concave portion formation can be performed by, for example, etching.

外形の形成については、外形線に沿って板厚を貫通するように平板材をエッチングする。凹部形成については、平板材の凹部を形成すべき領域に対して深さ方向の制御を利かせてハーフエッチングする。その形成深さは、電子部品43の高さが例えば0.2mm弱、接着部材44の厚さが例えば20μmであるとして、例えば0.2mmとする。エッチング加工は、効率的に大量の加工が可能であり好ましいが、機械加工(切削加工、座くり加工)を用いることももちろんできる。   For the formation of the outer shape, the flat plate material is etched so as to penetrate the plate thickness along the outer shape line. Regarding the formation of the recess, half etching is performed by using the control in the depth direction with respect to the region where the recess of the flat plate material is to be formed. The formation depth is, for example, 0.2 mm, assuming that the height of the electronic component 43 is less than 0.2 mm, for example, and the thickness of the adhesive member 44 is, for example, 20 μm. The etching process is preferable because it can efficiently perform a large amount of processing, but it is of course possible to use machining (cutting or counterboring).

熱伝導体43は、図2に示すように、電子部品43の全周を取り囲むような形状にすることが熱伝導体として一応は好ましい。ただし、全周を取り囲まずに、電子部品43の特に発熱の大きな部位に近い周および背面に対向するように熱伝導体43を設けることでも好ましい放熱が可能である。いずれにしても、熱伝導体43は、電子部品43の半導体チップの背面から離間して対向する表面と、半導体チップの端面から離間して対向する表面とを有することになる。このため、熱伝導体43は、半導体チップ43の背面に対向する段面と、この段面より高い段面(配線層22への接続部位として利用)と、これらの段面をつなぐ立ち上がり面とを有するように加工されている。   As shown in FIG. 2, it is preferable that the heat conductor 43 has a shape surrounding the entire circumference of the electronic component 43 as a heat conductor. However, it is also possible to radiate heat preferably by providing the heat conductor 43 so as to face the periphery and the back surface of the electronic component 43 that are close to a portion where heat generation is particularly large without surrounding the entire periphery. In any case, the heat conductor 43 has a surface facing away from the back surface of the semiconductor chip of the electronic component 43 and a surface facing away from the end face of the semiconductor chip. For this reason, the heat conductor 43 has a step surface facing the back surface of the semiconductor chip 43, a step surface higher than this step surface (used as a connection part to the wiring layer 22), and a rising surface connecting these step surfaces. It is processed to have.

熱伝導体43の平面的な形状は、配線パターン23、同24の配置されている領域を避けるようにできるだけ大きく設定すると放熱の目的に好ましい。配線パターン23、同24の領域を避けるのは、図示で分かるように、この配線板では、内蔵の部品が中央の(コアの)絶縁層13の開口内に設けられ、この開口によりその領域には配線パターン23、24が設けられることがないためである。配線パターン23、同24の領域を避ければ、しかしながら、配線パターン23、24の配置されない領域に広げて大きく熱伝導体43を配置することができる。これにより、放熱性をより向上できる。   It is preferable for the purpose of heat dissipation that the planar shape of the heat conductor 43 is set as large as possible so as to avoid the area where the wiring patterns 23 and 24 are disposed. As shown in the figure, in the wiring board, the built-in components are provided in the opening of the central (core) insulating layer 13, and this opening allows the area of the wiring patterns 23 and 24 to be avoided. This is because the wiring patterns 23 and 24 are not provided. If the area of the wiring patterns 23 and 24 is avoided, however, the heat conductor 43 can be largely arranged in a wide area where the wiring patterns 23 and 24 are not arranged. Thereby, heat dissipation can be improved more.

また、熱伝導体43は、導熱部材53が配される側とは反対の側の面で導熱部材34aが接触しており、この導熱部材34aの反対側は配線層25に接触している。したがって、電子部品42から熱伝導体43に移動した熱は、この導熱部材34aを介してさらに別の各配線層にも移動することができる。よって、一層の放熱性の改善が図られている。なお、導熱部材34aは、層間接続体34と同様の材料からなり、層間接続体34と同様の工程により形成されたものである(後述する)。したがって、導熱部材34aを設けても、この配線板の組み立て、製造において特に新規な工程が必要となることがなく、生産効率が低下しない。   The heat conductor 43 is in contact with the heat conducting member 34 a on the surface opposite to the side on which the heat conducting member 53 is disposed, and the opposite side of the heat conducting member 34 a is in contact with the wiring layer 25. Therefore, the heat transferred from the electronic component 42 to the heat conductor 43 can also be transferred to other wiring layers via the heat conducting member 34a. Therefore, further improvement in heat dissipation is achieved. The heat conducting member 34a is made of the same material as the interlayer connector 34 and is formed by the same process as the interlayer connector 34 (described later). Therefore, even if the heat conducting member 34a is provided, a new process is not particularly required in assembling and manufacturing the wiring board, and the production efficiency is not lowered.

なお、導電部材52、導熱部材53は、はんだに代えて例えば導電性組成物を用いることもできる。   For example, a conductive composition can be used for the conductive member 52 and the heat conducting member 53 instead of solder.

部品内蔵配線板としてのほかの構造について述べると、配線層21、26は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。   Describing another structure as a component built-in wiring board, the wiring layers 21 and 26 are wiring layers on both main surfaces as a wiring board, and various components (not shown) can be mounted thereon. Solder resist 61 is provided on both main surfaces except for the land portions of the wiring layers 21 and 26 on which solder (not shown) is to be mounted in mounting, so that the solder melted at the time of solder connection is held on the land portions and thereafter functions as a protective layer. , 62 (thickness is about 20 μm, for example). An Ni / Au plating layer (not shown) with high corrosion resistance may be formed on the surface layer of the land portion.

また、配線層22、23、24、25は、それぞれ、内層の配線層であり、順に、配線層21と配線層22との間に絶縁層11が、配線層22と配線層23との間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。   The wiring layers 22, 23, 24, and 25 are inner wiring layers, and the insulating layer 11 is disposed between the wiring layer 21 and the wiring layer 22, and the wiring layer 22 and the wiring layer 23 are sequentially disposed. The insulating layer 12 is insulated between the wiring layer 23 and the wiring layer 24, the insulating layer 14 is insulated between the wiring layer 24 and the wiring layer 25, and the insulating layer 14 is insulated between the wiring layer 25 and the wiring layer 26. Layers 15 are located and separate these wiring layers 21-26. Each of the wiring layers 21 to 26 is made of, for example, a metal (copper) foil having a thickness of 18 μm.

各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された表面実装型受動素子部品41および電子部品42、熱伝導体43に相当する位置部分が開口部となっており、これらを埋設するための空間を提供する。絶縁層12、14は、この開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。   Each of the insulating layers 11 to 15 is a rigid material made of, for example, a glass epoxy resin, for example, having a thickness of 100 μm, and the insulating layer 13 only having a thickness of, for example, 300 μm. In particular, the insulating layer 13 has openings at positions corresponding to the built-in surface mount passive element component 41, electronic component 42, and heat conductor 43, and provides a space for embedding them. The insulating layers 12 and 14 are deformed so as to fill the space inside the opening and the through-hole conductor 33 of the insulating layer 13, and there is no space serving as a gap inside.

配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間絶縁体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35により導通し得る。   The wiring layer 21 and the wiring layer 22 can be conducted by an interlayer connector 31 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 11. Similarly, the wiring layer 22 and the wiring layer 23 can be conducted by an interlayer connector 32 that is sandwiched between the surfaces of the patterns and penetrates the insulating layer 12. The wiring layer 23 and the wiring layer 24 can be conducted by a through-hole conductor 33 provided through the insulating layer 13. The wiring layer 24 and the wiring layer 25 can be conducted by an interlayer insulator 34 that is sandwiched between the surfaces of these patterns and penetrates the insulating layer 14. The wiring layer 25 and the wiring layer 26 can be conducted by an interlayer connector 35 that is sandwiched between the surfaces of these patterns and penetrates the insulating layer 15.

層間接続体31、32、34、35(および導熱部材34a)は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。   The interlayer connectors 31, 32, 34, and 35 (and the heat conducting member 34a) are derived from conductive bumps formed by screen printing of a conductive composition, and depend on the manufacturing process. The diameter changes in the direction (up and down lamination direction in FIG. 1). The diameter is, for example, 200 μm on the thick side.

次に、図1、図2に示した部品内蔵配線板の製造工程を図3ないし図5を参照して説明する。図3ないし図5は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。   Next, a manufacturing process of the component built-in wiring board shown in FIGS. 1 and 2 will be described with reference to FIGS. 3 to 5 are process diagrams schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. In these figures, the same or equivalent components as those shown in FIG.

図3から説明する。図3は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図3(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。   It demonstrates from FIG. FIG. 3 shows a manufacturing process of a portion centering on the insulating layer 11 in each configuration shown in FIG. First, as shown in FIG. 3 (a), a paste-like conductive composition to be an interlayer connection 31 is formed on a metal foil (electrolytic copper foil) 22A having a thickness of, for example, 18 μm by, for example, screen printing. It is formed in a bump shape (bottom diameter, for example, 200 μm, height, for example, 160 μm). This conductive composition is obtained by dispersing fine metal particles such as silver, gold and copper or fine carbon particles in a paste-like resin. For convenience of explanation, printing is performed on the lower surface of the metal foil 22A, but it may be printed on the upper surface (the following drawings are also the same). After the interlayer connector 31 is printed, it is dried and cured.

次に、図3(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図3(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。   Next, as shown in FIG. 3B, an FR-4 prepreg 11A having a thickness of, for example, 100 μm is laminated on the metal foil 22A to penetrate the interlayer connector 31 so that the head is exposed. To do. At the time of exposure or thereafter, the tip thereof may be crushed by plastic deformation (in any case, the shape of the interlayer connection body 31 has an axis that coincides with the stacking direction, and the diameter changes in the axial direction). Subsequently, as shown in FIG. 3C, a metal foil (electrolytic copper foil) 21A is laminated on the prepreg 11A, and the whole is integrated by pressing and heating. At this time, the metal foil 21A is in electrical continuity with the interlayer connector 31, and the prepreg 11A is completely cured to become the insulating layer 11.

次に、図3(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、部品の接続(実装)用ランドおよびその一部に隣り合う熱伝導体43用の固定用ランドを含む配線パターン22に加工する。そして、加工により得られた接続用ランド上および熱伝導体43用の固定用ランド上に、図3(e)に示すように、クリームはんだ51A、52A、53Aを適用する。これらは、例えばスクリーン印刷を用いて適用することができる。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。なお、スクリーン印刷に代えてディスペンサで適用することもできる。   Next, as shown in FIG. 3 (d), the metal foil 22A on one side is subjected to patterning by, for example, well-known photolithography, and this is used as a heat conductor adjacent to a part connection (mounting) land and a part thereof. The wiring pattern 22 including the fixing land for 43 is processed. Then, as shown in FIG. 3 (e), cream solders 51A, 52A, and 53A are applied on the connecting lands obtained by processing and the fixing lands for the heat conductor 43. These can be applied using, for example, screen printing. Screen printing can be easily and efficiently printed in a predetermined pattern. In addition, it can replace with screen printing and can also apply with a dispenser.

次に、表面実装型受動素子部品41、およびあらかじめ熱伝導体43が接着部材44を介して取り付け固定されている電子部品42を、それぞれ、クリームはんだ51A、52A、53Aを介した各ランド上にそれぞれ例えばマウンタで載置する。続いて、例えばリフロー炉で加熱してクリームはんだ51A、52A、53Aをリフローする。クリームはんだ52A、53Aのリフローにより、端子42aと熱伝導体43とのそれぞれ配線層22への接続部位に多少の段差がある場合にも、溶融したはんだがこれを埋め良好な接続が可能である。   Next, the surface-mount type passive element component 41 and the electronic component 42 to which the heat conductor 43 is previously attached and fixed via the adhesive member 44 are placed on the lands via the cream solders 51A, 52A, and 53A, respectively. Each is mounted, for example, by a mounter. Subsequently, the cream solder 51A, 52A, 53A is reflowed by heating in a reflow furnace, for example. Due to the reflow of the cream solders 52A and 53A, even when there are some steps in the connection portions of the terminals 42a and the heat conductors 43 to the wiring layer 22, the molten solder fills this and a good connection is possible. .

以上により、図3(f)に示すように、表面実装型受動素子部品41と、熱伝導体43を伴った電子部品42とが、それぞれ、接続部材51と、導電部材52および導熱部材53とを介して配線層22の各ランド上に接続された状態の配線板素材1を得ることができる。この配線板素材1を用いる後の工程については図5で述べる。   As described above, as shown in FIG. 3F, the surface-mounted passive element component 41 and the electronic component 42 with the heat conductor 43 are connected to the connection member 51, the conductive member 52, and the heat conductive member 53, respectively. Thus, the wiring board material 1 in a state of being connected to each land of the wiring layer 22 can be obtained. The subsequent process using the wiring board material 1 will be described with reference to FIG.

次に、図4を参照して説明する。図4は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図4(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔83をあけ、かつ内蔵する表面実装型受動素子部品41、および電子部品42、熱伝導体43に相当する部分に部品用開口部81、82を形成する。部品用開口部82は、放熱対応部品用開口部である。   Next, a description will be given with reference to FIG. FIG. 4 shows a manufacturing process of a part centering on the insulating layer 13 and the same 12 in each configuration shown in FIG. First, as shown in FIG. 4A, for example, an FR-4 insulating layer 13 having a thickness of, for example, 300 μm in which metal foils (electrolytic copper foils) 23A and 24A having a thickness of 18 μm are laminated on both surfaces is prepared. A through-hole 83 for forming a through-hole conductor is formed at a predetermined position, and the component mounting portions 81 and 82 are formed in portions corresponding to the surface-mounted passive element component 41, the electronic component 42, and the heat conductor 43. Form. The component opening 82 is a heat dissipation compatible component opening.

次に、無電解めっきおよび電解めっきを行い、図4(b)に示すように、貫通孔83の内壁にスルーホール導電体33を形成する。このとき開口部81、82の内壁にも導電体が形成される。さらに、図4(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部81、82の内壁に形成された導電体も除去される。   Next, electroless plating and electrolytic plating are performed to form a through-hole conductor 33 on the inner wall of the through-hole 83 as shown in FIG. At this time, a conductor is also formed on the inner walls of the openings 81 and 82. Further, as shown in FIG. 4C, the metal foils 23A and 24A are patterned in a predetermined manner using well-known photolithography to form wiring layers 23 and 24. By patterning the wiring layers 23 and 24, the conductor formed on the inner walls of the openings 81 and 82 is also removed.

次に、図4(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図4(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵する表面実装型受動素子部品41、および電子部品42、熱伝導体43に相当する部分の開口部をあらかじめ設けておく。   Next, as shown in FIG. 4 (d), conductive bumps (bottom diameter: 200 μm, height: 160 μm, for example) that will become the interlayer connector 32 are formed at predetermined positions on the wiring layer 23 of the paste-like conductive composition. It is formed by screen printing. Subsequently, as shown in FIG. 4E, an FR-4 prepreg 12A (nominal thickness, for example, 100 μm) to be the insulating layer 12 is laminated on the wiring layer 23 side using a press. The prepreg 12 </ b> A is previously provided with openings corresponding to the built-in surface mount passive element component 41, electronic component 42, and thermal conductor 43, similar to the insulating layer 13.

図4(e)の積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図4(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材2とする。   In the stacking step of FIG. 4 (e), the head of the interlayer connector 32 is made to penetrate the prepreg 12A. In addition, the broken line of the head part of the interlayer connection body 32 in FIG. 4E indicates that there are both cases where the head part is plastically deformed and crushed at this stage, and when it is not plastically deformed. The wiring board material obtained as described above is referred to as a wiring board material 2.

以上の図4に示した工程は、以下のような手順とすることも可能である。図4(a)の段階では、貫通孔83のみ形成し内蔵部品用の開口部81、82を形成せずに続く図4(b)から図4(d)までの工程を行う。次に、図4(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。   The steps shown in FIG. 4 can be performed as follows. In the stage of FIG. 4A, only the through hole 83 is formed, and the subsequent steps from FIG. 4B to FIG. 4D are performed without forming the openings 81 and 82 for the built-in components. Next, as a process corresponding to FIG. 4E, prepreg 12A (without opening) is stacked. And it is the process of forming simultaneously the opening part for components incorporation in the insulating layer 13 and the prepreg 12A.

次に、図5を参照して説明する。図5は、上記で得られた配線板素材1、2などを積層する配置関係を示す図である。ここで、図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを、図示中間の配線板素材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。配線板素材3において、層間接続体34と導熱部材34aとは同一の工程により形成できる。   Next, a description will be given with reference to FIG. FIG. 5 is a diagram showing an arrangement relationship in which the wiring board materials 1 and 2 obtained as described above are stacked. Here, the upper wiring board material 3 shown in the figure applies the same process as that of the lower wiring board material 1, and thereafter, the interlayer connector 34 and the prepreg 14A are connected to the interlayer connector in the intermediate wiring board material 2 shown in the figure. 32 and the prepreg 12A. In the wiring board material 3, the interlayer connector 34 and the heat conducting member 34a can be formed by the same process.

ただし、配線板素材3は、部品(表面実装型受動素子部品41、および熱伝導体43を伴った電子部品42)およびこれを接続するための部位(各ランド)のない構成であり、さらにプリプレグ14Aには、表面実装型受動素子部品41用の開口部、および熱伝導体43を伴った電子部品42用の開口部を設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34(導熱部材34a)とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32と同じである。   However, the wiring board material 3 has a configuration without components (surface-mounted passive element component 41 and electronic component 42 with thermal conductor 43) and a portion (each land) for connecting the component, and prepreg 14A is not provided with an opening for the surface-mounted passive element component 41 and an opening for the electronic component 42 with the heat conductor 43. In addition, the metal foil (electrolytic copper foil) 26A, the insulating layer 15, the interlayer connection body 35, the wiring layer 25, the prepreg 14A, and the interlayer connection body 34 (heat conducting member 34a) are respectively the metal foil 21A of the wiring board material 1 and the insulation. It is the same as the layer 11, the interlayer connector 31, the wiring layer 22, the prepreg 12 </ b> A of the wiring board material 2, and the interlayer connector 32.

図5に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、表面実装型受動素子部品41、および電子部品42、熱伝導体43の周りの空間、ならびにスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続され、熱伝導体43の背面には導熱部材34aが塑性変形して接触する。   The respective wiring board materials 1, 2, and 3 are laminated and arranged in the arrangement as shown in FIG. Thereby, the prepregs 12A and 14A are completely cured, and the whole is laminated and integrated. At this time, due to the fluidity of the prepregs 12 </ b> A and 14 </ b> A obtained by heating, the space around the surface-mounted passive element component 41, the electronic component 42, and the heat conductor 43, and the space inside the through-hole conductor 33 are prepreg 12A and 14A are deformed and no gap is generated. In addition, the wiring layers 22 and 24 are electrically connected to the interlayer connectors 32 and 34, respectively, and the heat conducting member 34a is plastically deformed and contacts the back surface of the heat conductor 43.

図5に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。図5において、絶縁層11は第1の絶縁板、プリプレグ12Aおよび絶縁層13は第4の絶縁板、プリプレグ14Aは第3の絶縁板、絶縁層15は第2の絶縁板に相当する。   After the laminating step shown in FIG. 5, the upper and lower metal foils 26A and 21A are patterned in a predetermined manner using well-known photolithography, and further, layers of solder resists 61 and 62 are formed, as shown in FIG. Such a component built-in wiring board can be obtained. In FIG. 5, the insulating layer 11 corresponds to a first insulating plate, the prepreg 12A and the insulating layer 13 correspond to a fourth insulating plate, the prepreg 14A corresponds to a third insulating plate, and the insulating layer 15 corresponds to a second insulating plate.

変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、層間接続体31、32、34、35について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層21、26は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図3(d)の段階で)形成するようにしてもよい。   As a modification, the through-hole conductor 33 provided in the intermediate insulating layer 13 can naturally have a configuration similar to the interlayer connector 31 or 32. Further, for the interlayer connectors 31, 32, 34, and 35, in addition to those derived from the conductive bumps printed by the conductive composition described above, for example, metal bumps formed by metal plate etching, conductive composition filling It is also possible to appropriately select and employ a connection body obtained from the above, a conductor bump formed by plating, or the like. In addition, the outer wiring layers 21 and 26 are formed at the stage of each wiring board material 1 and 3 (for example, at the stage of FIG. 3D) other than patterning after the last lamination step. May be.

次に、図6は、図3に示した製造過程の変形例を模式的断面で示す工程図である。図6において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付してある。図6は、より具体的には、図3(f)に示した配線板素材1についてさらに処理を進めてこれを配線板素材1に代わる新たな配線板素材1Aに改変する工程を示している。   Next, FIG. 6 is a process diagram schematically showing a modification of the manufacturing process shown in FIG. In FIG. 6, parts that are the same as or equivalent to those already described are given the same reference numerals. More specifically, FIG. 6 shows a process of further processing the wiring board material 1 shown in FIG. 3 (f) and changing it to a new wiring board material 1 A that replaces the wiring board material 1. .

まず、図6(a)は、図4(f)とまったく同じ図示である。次に、図6(b)に示すように、配線層22のこの時点で露出されている表面および熱伝導体43のこの時点で露出されている表面を粗化処理して、それぞれ粗化表面22a、粗化表面43aに改質する。これには、具体的に、例えば、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、CZ処理(メック社商品名)やボンドフィルム処理(アトテック社商品名)がある。   First, FIG. 6A is exactly the same as FIG. 4F. Next, as shown in FIG. 6B, the surface exposed at this point of the wiring layer 22 and the surface exposed at this point of the thermal conductor 43 are roughened to obtain roughened surfaces. 22a, modified to a roughened surface 43a. Specifically, for example, a blackening reduction process or a microetching process can be employed. Examples of the micro-etching process include CZ processing (MEC product name) and bond film processing (Atotech product name).

図6(b)に示す形態の配線板素材1Aは、図5に示した積層工程における配線板素材1の代わりに用いられる。この積層工程では、配線層22の表面が粗化表面22aになっており、かつ熱伝導体43の表面も粗化表面43aになっているので、プリプレグ12A、プリプレグ14Aと、配線層22、熱伝導体43との機械的な接続信頼性(密着性)の向上がもたらされる。これにより部品内蔵配線板として信頼性を増すことができる。   The wiring board material 1A having the form shown in FIG. 6B is used instead of the wiring board material 1 in the laminating process shown in FIG. In this lamination step, the surface of the wiring layer 22 is a roughened surface 22a, and the surface of the heat conductor 43 is also a roughened surface 43a. Therefore, the prepreg 12A, the prepreg 14A, the wiring layer 22, The mechanical connection reliability (adhesion) with the conductor 43 is improved. Thereby, reliability as a component built-in wiring board can be increased.

次に、本発明の別の実施形態に係る部品内蔵配線板について図7を参照して説明する。図7は、別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。   Next, a component built-in wiring board according to another embodiment of the present invention will be described with reference to FIG. FIG. 7 is a longitudinal sectional view schematically showing the structure of a component built-in wiring board according to another embodiment. In the figure, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.

この実施形態は、熱伝導体43Aが配線層22への接続部位をまったく有していないという点で、図1、図2に示した実施形態と異なる。そのほかの点は同じである。このような部品内蔵配線板を製造するには、図8に示す構成の配線板素材1Bを、図5中に示した配線板素材1の代わりに用いればよい。この実施形態は、熱伝導体43Aが配線層22への接続部位をまったくもたないという点で簡易な構成であり、その接続部位を通る排熱経路がない分電子部品42の放熱性は低下する。しかしながら、必要な放熱の程度によって採用できる。   This embodiment is different from the embodiments shown in FIGS. 1 and 2 in that the heat conductor 43A has no connection portion to the wiring layer 22 at all. Other points are the same. In order to manufacture such a component built-in wiring board, the wiring board material 1B having the configuration shown in FIG. 8 may be used instead of the wiring board material 1 shown in FIG. This embodiment has a simple configuration in that the heat conductor 43A has no connection part to the wiring layer 22, and the heat dissipation of the electronic component 42 is reduced by the absence of a heat exhaust path through the connection part. To do. However, it can be adopted depending on the required degree of heat dissipation.

配線板素材1Bを形成するには、電子部品42と熱伝導体43Aとの部分は、上記の実施形態での場合と同様に、あらかじめ電子部品42に熱伝導体43Aを接着部材44を介して取り付け固定しておき、しかるのち、その一体化部品を配線層22上に実装する手順を採用できる。あるいは、電子部品42のみを先に配線層22上に実装しておき、その後に電子部品42にかぶせるように接着部材44を介して熱伝導体43Aを取り付け固定する手順も採用できる。前者の手順は、熱伝導体43Aが、あらかじめ電子部品42に取り付け固定されるので、図8に示す状態を得る手順としてはより効率的と考えられる。   To form the wiring board material 1B, the electronic component 42 and the heat conductor 43A are preliminarily attached to the electronic component 42 via the adhesive member 44 in the same manner as in the above embodiment. It is possible to adopt a procedure of mounting and fixing, and then mounting the integrated part on the wiring layer 22. Alternatively, a procedure in which only the electronic component 42 is first mounted on the wiring layer 22 and then the heat conductor 43A is attached and fixed via the adhesive member 44 so as to cover the electronic component 42 can be employed. The former procedure is considered to be more efficient as a procedure for obtaining the state shown in FIG. 8 because the heat conductor 43A is attached and fixed to the electronic component 42 in advance.

次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図9を参照して説明する。図9は、さらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。   Next, a component built-in wiring board according to still another embodiment of the present invention will be described with reference to FIG. FIG. 9 is a longitudinal sectional view schematically showing the structure of a component built-in wiring board according to still another embodiment. In the figure, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.

この実施形態は、内蔵の電子部品42Aが、導電バンプ42b(導電部材)を介して配線層22にフリップ接続された半導体素子であるという点で図1、図2に示した実施形態とまず異なる。加えて、熱伝導体43Aは、図7に示した実施形態と同様に配線層22への接続部位をまったく有していない。   This embodiment is different from the embodiments shown in FIGS. 1 and 2 in that the built-in electronic component 42A is a semiconductor element flip-connected to the wiring layer 22 via a conductive bump 42b (conductive member). . In addition, the heat conductor 43A does not have any connection portion to the wiring layer 22 like the embodiment shown in FIG.

電子部品42Aは、内層の配線層22への電気的、機械的な接続のため、その有する半導体チップの面上に設けられた端子(パッド;不図示)上にあらかじめ導電バンプ42bが形設され、この導電バンプ42bに位置を合わせて配線層22には内蔵部品接続用ランドがパターン形成されている。導電バンプ42bは、材質として例えばAuであり、あらかじめ端子上にスタッド状に形成されたものである。電子部品42Aと配線層22および絶縁層11との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂54が満たされている。   In the electronic component 42A, conductive bumps 42b are formed in advance on terminals (pads; not shown) provided on the surface of the semiconductor chip for electrical and mechanical connection to the inner wiring layer 22. The wiring layer 22 is formed with a pattern for connecting a built-in component in alignment with the position of the conductive bump 42b. The conductive bump 42b is made of, for example, Au, and is previously formed in a stud shape on the terminal. An underfill resin 54 is filled between the electronic component 42A and the wiring layer 22 and the insulating layer 11 for mechanical and chemical protection of the flip connection portion.

図9に示す部品内蔵配線板を製造するには、図10に示す構成の配線板素材1Cを、図5中に示した配線板素材1の代わりに用いればよい。配線板素材1Cを形成するには、電子部品42Aと熱伝導体43Aとの部分は、あらかじめ電子部品42Aに熱伝導体43Aを接着部材44を介して取り付け固定しておき、しかるのち、その一体化部品を配線層22上にフリップ実装する手順を採用できる。あるいは、電子部品42Aのみを先に配線層22上にフリップ実装しておき、その後に電子部品42Aにかぶせるように接着部材44を介して熱伝導体43Aを取り付け固定する手順も採用できる。   In order to manufacture the component built-in wiring board shown in FIG. 9, the wiring board material 1C having the structure shown in FIG. 10 may be used instead of the wiring board material 1 shown in FIG. In order to form the wiring board material 1C, the electronic component 42A and the heat conductor 43A are preliminarily attached and fixed to the electronic component 42A via the adhesive member 44. A procedure for flip mounting the integrated component on the wiring layer 22 can be adopted. Alternatively, it is possible to adopt a procedure in which only the electronic component 42A is flip-mounted on the wiring layer 22 first, and then the heat conductor 43A is attached and fixed via the adhesive member 44 so as to cover the electronic component 42A.

前者の手順は、熱伝導体43Aが、あらかじめ電子部品42Aに取り付け固定されるので、図10に示す状態を得る手順としてはより効率的と考えられる。いずれの場合も、アンダーフィル樹脂54は、その硬化前の状態のものを、絶縁層11のフリップ接続される領域上にあらかじめ適用しておくか、または、電子部品42Aのフリップ接続後に電子部品42Aと絶縁層11および配線層22との間に硬化前液状の状態のものをキャピラリ効果で侵入させるようにして、形成することができる。   The former procedure is considered to be more efficient as a procedure for obtaining the state shown in FIG. 10 because the heat conductor 43A is attached and fixed to the electronic component 42A in advance. In any case, the underfill resin 54 may be applied in advance on the region of the insulating layer 11 to be flip-connected, or after the electronic component 42A is flip-connected. And the insulating layer 11 and the wiring layer 22 can be formed by allowing a liquid state before curing to penetrate by the capillary effect.

この実施形態では、熱伝導体43Aとして、図1、図2に示した実施形態と同様の、配線層22への接続部位を有する熱伝導体43の採用を避けている。これは、フリップ接続が専用の機器を用いてなされるやや別種の工程であり、この工程に影響なく熱伝導体43のように配線層22への接続をクリームはんだで行うことが困難と考えられるためである。しかしながら、生産効率の要求があまり厳しくない場合などは、工程が増加すると考えられるものの、そのような構成が不可能なわけではない。   In this embodiment, as the heat conductor 43A, the use of the heat conductor 43 having a connection portion to the wiring layer 22 as in the embodiment shown in FIGS. 1 and 2 is avoided. This is a somewhat different process in which the flip connection is performed using a dedicated device, and it is considered difficult to connect to the wiring layer 22 with cream solder like the thermal conductor 43 without affecting this process. Because. However, when the demand for production efficiency is not so strict, the number of processes is considered to increase, but such a configuration is not impossible.

1…配線板素材、1A,1B,1C…配線板素材、2…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン)、22A…金属箔(銅箔)、22a…粗化表面、23…配線層(配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(配線パターン)、26…配線層(配線パターン)、26A…金属箔(銅箔)、31,32,34,35…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、34a…導熱部材(導電性組成物印刷による導電性バンプ)、41…表面実装型受動素子部品、41a…端子、42…電子部品(ウエハレベル・チップスケールパッケージによる半導体素子)、42a…表面実装用端子、42A…電子部品(ベアチップ半導体素子)、42b…導電部材(導電バンプ)、43,43A…熱伝導体(銅板)、43a…粗化表面、44…接着部材、51…接続部材(はんだ)、51A…クリームはんだ、52…導電部材(はんだまたは導電性組成物)、52A…クリームはんだ、53…導熱部材(はんだまたは導電性組成物)、53A…クリームはんだ(第2のクリームはんだ)、54…アンダーフィル樹脂、61,62…はんだレジスト、81…部品用開口部、82…放熱対応部品用開口部、83…貫通孔。   DESCRIPTION OF SYMBOLS 1 ... Wiring board material, 1A, 1B, 1C ... Wiring board material, 2 ... Wiring board material, 3 ... Wiring board material, 11 ... Insulating layer, 11A ... Prepreg, 12 ... Insulating layer, 12A ... Prepreg, 13 ... Insulating layer , 14 ... insulating layer, 14A ... prepreg, 15 ... insulating layer, 21 ... wiring layer (wiring pattern), 21A ... metal foil (copper foil), 22 ... wiring layer (wiring pattern), 22A ... metal foil (copper foil) 22a ... roughened surface, 23 ... wiring layer (wiring pattern), 23A ... metal foil (copper foil), 24 ... wiring layer (wiring pattern), 24A ... metal foil (copper foil), 25 ... wiring layer (wiring pattern) ), 26... Wiring layer (wiring pattern), 26 A... Metal foil (copper foil), 31, 32, 34, 35... Interlayer connection (conductive bump by conductive composition printing), 33. 34a ... Heat conducting member (by conductive composition printing) Electrical bumps), 41... Surface mounted passive element parts, 41 a... Terminals, 42... Electronic parts (semiconductor elements by wafer level chip scale package), 42 a... Surface mounting terminals, 42 A .. electronic parts (bare chip semiconductor elements) , 42b ... conductive member (conductive bump), 43, 43A ... thermal conductor (copper plate), 43a ... roughened surface, 44 ... adhesive member, 51 ... connecting member (solder), 51A ... cream solder, 52 ... conductive member ( Solder or conductive composition), 52A ... cream solder, 53 ... heat conducting member (solder or conductive composition), 53A ... cream solder (second cream solder), 54 ... underfill resin, 61, 62 ... solder resist 81 ... Openings for components, 82 ... Openings for heat dissipation compatible components, 83 ... Through holes.

Claims (12)

第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、
前記第2の絶縁層にさらに埋設された、前記半導体チップの前記第2の面から離間して対向する第1の表面と前記半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、
前記電子部品と前記熱伝導体との間を埋めて設けられた接着部材と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の接続用ランドを含む配線パターンと、
前記電子部品と前記配線パターンの前記接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材と
を具備することを特徴とする部品内蔵配線板。
A first insulating layer;
A second insulating layer positioned in a stack with respect to the first insulating layer;
An electronic component having a semiconductor chip that is embedded in the second insulating layer and has a first surface having a terminal and a second surface opposite to the first surface;
A first surface which is further embedded in the second insulating layer and which faces away from the second surface of the semiconductor chip; and a second surface which faces away from the end surface of the semiconductor chip and faces. A heat conductor;
An adhesive member provided between the electronic component and the thermal conductor;
A wiring pattern including the connection lands for the electronic component provided between the first insulating layer and the second insulating layer;
A conductive member that is electrically and mechanically connected between the electronic component and the connection land of the wiring pattern and electrically and mechanically connects the electronic component and the connection land. Component built-in wiring board.
前記熱伝導体が、前記第1の表面として、前記半導体チップの前記端面の全周に対向する表面を有することを特徴とする請求項1記載の部品内蔵配線板。   The component built-in wiring board according to claim 1, wherein the heat conductor has a surface facing the entire circumference of the end face of the semiconductor chip as the first surface. 前記電子部品が、前記配線パターンの前記接続用ランドに前記導電部材を介してフリップ接続されていることを特徴とする請求項1記載の部品内蔵配線板。   2. The component built-in wiring board according to claim 1, wherein the electronic component is flip-connected to the connection land of the wiring pattern via the conductive member. 前記配線パターンが、前記熱伝導体用の固定用ランドを含み、
前記熱伝導体と前記配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材をさらに具備し、
前記電子部品が、チップスケールパッケージの電子部品であること
を特徴とする請求項1記載の部品内蔵配線板。
The wiring pattern includes a fixing land for the heat conductor,
A heat conducting member that is interposed between the heat conductor and the fixing land of the wiring pattern and that thermally and mechanically connects the heat conductor and the fixing land;
The component built-in wiring board according to claim 1, wherein the electronic component is an electronic component of a chip scale package.
前記導電部材と前記導熱部材とが同じ材料であることを特徴とする請求項4記載の部品内蔵配線板。   The component built-in wiring board according to claim 4, wherein the conductive member and the heat conducting member are made of the same material. 前記熱伝導体が、その材質として銅であることを特徴とする請求項1記載の部品内蔵配線板。   The component built-in wiring board according to claim 1, wherein the heat conductor is copper as a material thereof. 前記熱伝導体が、粗化された表面を有することを特徴とする請求項6記載の部品内蔵配線板。   The component built-in wiring board according to claim 6, wherein the heat conductor has a roughened surface. 前記熱伝導体の前記第1の表面とは反対の側の表面を第3の表面として、該第3の表面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと、
前記熱伝導体の前記第3の表面と前記第2の配線パターンとの間に挟設された導熱部材と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
A second wiring pattern provided in the second insulating layer spaced apart from the third surface, with the surface opposite to the first surface of the thermal conductor as a third surface; ,
The component built-in wiring board according to claim 1, further comprising: a heat conducting member sandwiched between the third surface of the heat conductor and the second wiring pattern.
前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、
前記層間接続体と前記導熱部材とが同じ材料の導電性組成物であること
を特徴とする請求項8記載の部品内蔵配線板。
A third wiring pattern provided in a layered manner with the second wiring pattern in the second insulating layer;
The second insulating layer passes through a part of the stacking direction and is sandwiched between the surface of the second wiring pattern and the surface of the third wiring pattern, and is made of a conductive composition and stacked. An interlayer connection body having an axis that coincides with the direction and having a shape whose diameter changes in the direction of the axis,
9. The component built-in wiring board according to claim 8, wherein the interlayer connector and the heat conducting member are conductive compositions made of the same material.
端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品を実装するためのランドを含む第1の配線パターンを形成する工程と、
前記ランド上にクリームはんだを適用する工程と、
前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する工程と、
前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する工程と、
前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
An electronic component having a semiconductor chip having a first surface having terminals and a second surface opposite to the first surface is provided with a first step surface and a first step surface higher than the first step surface. A heat conductor having a second step surface and a rising surface connecting the first step surface and the second step surface, and the first step surface is opposed to the second surface of the semiconductor chip. And fixing and fixing via an adhesive member so that the rising surface faces the end surface of the semiconductor chip,
Patterning a first metal foil laminated on a first insulating plate, and forming a first wiring pattern including lands for mounting the electronic component;
Applying cream solder on the land;
Placing the electronic component on the land via the cream solder with the first surface side of the semiconductor chip facing down;
Reflowing the cream solder and mounting the electronic component on the first insulating plate;
Patterning a second metal foil different from the first metal foil laminated on a second insulating plate different from the first insulating plate, and forming a second wiring pattern;
Laminating a third insulating plate different from the first and second insulating plates on a side of the second insulating plate having the second wiring pattern;
The fourth, third, and second layers are stacked on the first insulating plate so that the electronic component and the heat conductor are embedded in a fourth insulating plate that is different from the first to third insulating plates. And a step of integrating the two insulating plates in the order of the stacking positions.
第1の配線パターンを形成する前記工程が、前記ランドに隣り合うように、前記熱伝導体を固定するための第2のランドをも形成する工程であり、
クリームはんだを適用する前記工程が、さらに、前記第2のランド上に第2のクリームはんだを適用する工程であり、
前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する前記工程が、前記熱伝導体が取り付けられた前記電子部品を用いて、前記熱伝導体の前記第2の段面が前記第2のクリームはんだを介して前記第2のランドに対向するようになされ、
前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する前記工程が、同時に前記第2のクリームはんだをもリフローして、前記熱伝導体を前記第1の絶縁板上に固定する工程であること
を特徴とする請求項10記載の部品内蔵配線板の製造方法。
The step of forming the first wiring pattern is a step of forming a second land for fixing the thermal conductor so as to be adjacent to the land;
The step of applying the cream solder is a step of applying a second cream solder on the second land;
The step of placing the electronic component on the land via the cream solder with the first surface side of the semiconductor chip facing down is the electronic component to which the thermal conductor is attached. The second step surface of the heat conductor is made to face the second land via the second cream solder,
The step of reflowing the cream solder and mounting the electronic component on the first insulating plate simultaneously reflows the second cream solder, and the thermal conductor is transferred to the first insulating plate. The method of manufacturing a component built-in wiring board according to claim 10, wherein the method is a step of fixing the wiring board on the component.
端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
前記電子部品の前記半導体チップの前記端子上に導電バンプを形設する工程と、
第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品をフリップ実装するためのランドを含む第1の配線パターンを形成する工程と、
前記ランドに前記導電バンプが対向するように、前記電子部品を前記第1の絶縁板上にフリップ実装する工程と、
前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
An electronic component having a semiconductor chip having a first surface having terminals and a second surface opposite to the first surface is provided with a first step surface and a second step higher than the first step surface. A thermal conductor having a second step surface and a rising surface connecting the first step surface and the second step surface, and the first step surface is opposed to the second surface of the semiconductor chip. And fixing and fixing via an adhesive member so that the rising surface faces the end surface of the semiconductor chip,
Forming a conductive bump on the terminal of the semiconductor chip of the electronic component;
Patterning a first metal foil laminated on a first insulating plate and forming a first wiring pattern including a land for flip mounting the electronic component;
Flip mounting the electronic component on the first insulating plate so that the conductive bump faces the land; and
Patterning a second metal foil different from the first metal foil laminated on a second insulating plate different from the first insulating plate, and forming a second wiring pattern;
Laminating a third insulating plate different from the first and second insulating plates on a side of the second insulating plate having the second wiring pattern;
The fourth, third, and second layers are stacked on the first insulating plate so that the electronic component and the heat conductor are embedded in a fourth insulating plate that is different from the first to third insulating plates. And a step of integrating the two insulating plates in the order of the stacking positions.
JP2009120645A 2009-05-19 2009-05-19 Component built-in wiring board, method of manufacturing component built-in wiring board Expired - Fee Related JP5397012B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009120645A JP5397012B2 (en) 2009-05-19 2009-05-19 Component built-in wiring board, method of manufacturing component built-in wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120645A JP5397012B2 (en) 2009-05-19 2009-05-19 Component built-in wiring board, method of manufacturing component built-in wiring board

Publications (2)

Publication Number Publication Date
JP2010272563A true JP2010272563A (en) 2010-12-02
JP5397012B2 JP5397012B2 (en) 2014-01-22

Family

ID=43420384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120645A Expired - Fee Related JP5397012B2 (en) 2009-05-19 2009-05-19 Component built-in wiring board, method of manufacturing component built-in wiring board

Country Status (1)

Country Link
JP (1) JP5397012B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (en) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd Component built-in wiring board and heat radiation method of the same
JP2013258431A (en) * 2013-09-19 2013-12-26 Dainippon Printing Co Ltd Component built-in wiring board and manufacturing method of the same
JP2014154941A (en) * 2013-02-05 2014-08-25 Taiyo Yuden Co Ltd Module
JP2017152692A (en) * 2016-02-22 2017-08-31 太陽誘電株式会社 Circuit board and method of manufacturing the same
CN112736039A (en) * 2019-10-14 2021-04-30 奥特斯奥地利科技与系统技术有限公司 Component carrier and method for producing a component carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (en) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd Electronic parts package
JP2004134669A (en) * 2002-10-11 2004-04-30 Sony Corp Multilayer substrate with built-in ic chip and its manufacture
JP2007042706A (en) * 2005-08-01 2007-02-15 Dainippon Printing Co Ltd Component built-in wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (en) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd Electronic parts package
JP2004134669A (en) * 2002-10-11 2004-04-30 Sony Corp Multilayer substrate with built-in ic chip and its manufacture
JP2007042706A (en) * 2005-08-01 2007-02-15 Dainippon Printing Co Ltd Component built-in wiring board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (en) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd Component built-in wiring board and heat radiation method of the same
JP2014154941A (en) * 2013-02-05 2014-08-25 Taiyo Yuden Co Ltd Module
JP2013258431A (en) * 2013-09-19 2013-12-26 Dainippon Printing Co Ltd Component built-in wiring board and manufacturing method of the same
JP2017152692A (en) * 2016-02-22 2017-08-31 太陽誘電株式会社 Circuit board and method of manufacturing the same
JP2017201732A (en) * 2016-02-22 2017-11-09 太陽誘電株式会社 Circuit board and method of manufacturing the same
CN112736039A (en) * 2019-10-14 2021-04-30 奥特斯奥地利科技与系统技术有限公司 Component carrier and method for producing a component carrier

Also Published As

Publication number Publication date
JP5397012B2 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5163806B2 (en) Manufacturing method of component built-in module and component built-in module
JP4597631B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2010157663A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2009252942A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP2009267149A (en) Part built-in wiring board, and method for manufacturing part built-in wiring board
JP2009135391A (en) Electronic device and method of manufacturing the same
JP5369875B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP4598140B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2005026573A (en) Manufacturing method of module with built-in component
JP2001274555A (en) Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device
JP2013102047A (en) Component built-in wiring board and method of manufacturing the same
JP5601413B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2007305636A (en) Component packaging module
JP2011249457A (en) Wiring board having embedded component, and manufacturing method for the same
JP2004327743A (en) Wiring board with solder bump and its producing process
JP2009130095A (en) Part built-in wiring board, and manufacturing method for part built-in wiring board
JP5779908B2 (en) Component built-in wiring board
JP2008135483A (en) Substrate incorporating electronic component and its manufacturing method
JP2010040891A (en) Wiring board with built-in component
JP5733378B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP6079329B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5699344B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees