JP6079329B2 - Component built-in wiring board, method of manufacturing component built-in wiring board - Google Patents

Component built-in wiring board, method of manufacturing component built-in wiring board Download PDF

Info

Publication number
JP6079329B2
JP6079329B2 JP2013052209A JP2013052209A JP6079329B2 JP 6079329 B2 JP6079329 B2 JP 6079329B2 JP 2013052209 A JP2013052209 A JP 2013052209A JP 2013052209 A JP2013052209 A JP 2013052209A JP 6079329 B2 JP6079329 B2 JP 6079329B2
Authority
JP
Japan
Prior art keywords
solder
insulating layer
component
wiring pattern
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013052209A
Other languages
Japanese (ja)
Other versions
JP2014179452A (en
Inventor
浩平 太田
浩平 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013052209A priority Critical patent/JP6079329B2/en
Publication of JP2014179452A publication Critical patent/JP2014179452A/en
Application granted granted Critical
Publication of JP6079329B2 publication Critical patent/JP6079329B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、絶縁板中に電気/電子部品を埋設して有する部品内蔵配線板およびその製造方法に係り、特に、部品内蔵で生じ得る信頼性低下を防止するのに好適な部品内蔵配線板およびその製造方法に関する。   The present invention relates to a wiring board with a built-in component having an electric / electronic component embedded in an insulating plate and a method for manufacturing the wiring board, and particularly to a wiring board with a built-in component suitable for preventing a decrease in reliability that can occur when a component is built in. It relates to the manufacturing method.

部品内蔵配線板の従来技術として下記特許文献1に開示されたものがある。同文献図1に示されるその構造によると、電気部品の配線層への電気的接続にははんだ(または導電性接着剤)が用いられている。その製造方法は、あらかじめ、コアとなる配線板にはんだ(または導電性接着剤)を用いて電気部品を電気的、機械的に接続する。またこれとは別の絶縁樹脂層に穴あけを行いこの穴に導電性組成物を充填し、先に部品実装したコア板と位置合わせ配置して積層、一体化する。   As a prior art of a component built-in wiring board, there is one disclosed in Patent Document 1 below. According to the structure shown in FIG. 1 of the same document, solder (or conductive adhesive) is used for electrical connection of the electrical component to the wiring layer. In the manufacturing method, electrical components are electrically and mechanically connected to a wiring board serving as a core in advance using solder (or a conductive adhesive). In addition, a hole is made in an insulating resin layer different from this, and the hole is filled with a conductive composition, aligned and arranged with the core plate on which the component has been previously mounted, and laminated and integrated.

部品内蔵配線板では、この配線板上に別の部品が外部実装されるときや部品内蔵配線板自体が別の配線板に実装されるとき(両者、2次実装ともいう)に、内蔵部品の接続信頼性が損なわれないことが重要である。具体的には、例えば、内蔵部品の接続材料としてはんだが使用される場合、そのはんだの再溶融による接続不良や短絡が発生しないようにする必要がある。   In the component built-in wiring board, when another component is externally mounted on this wiring board or when the component built-in wiring board itself is mounted on another wiring board (both referred to as secondary mounting), It is important that the connection reliability is not impaired. Specifically, for example, when solder is used as a connection material for a built-in component, it is necessary to prevent connection failure or short circuit due to remelting of the solder.

同文献には、このような再溶融を防ぐため融点の高い高温半田を用いることの記述がある(同文献段落0034)。ただしはんだの具体的成分は明らかではない。一般的には、高温はんだとして、Sn−Pb系のPbリッチ材が知られており、Pb−5Sn(融点314℃から310℃)、Pb−10Sn(融点302℃から275℃)のはんだがあるが、はんだづけ温度として300℃以上の高温を必要とする。このような高温では、配線板の絶縁板材料として一般的なエポキシ系の樹脂では耐熱性が不足し適用が困難である。   This document describes the use of high-temperature solder having a high melting point in order to prevent such remelting (paragraph 0034 of the document). However, the specific components of solder are not clear. In general, Sn—Pb-based Pb-rich materials are known as high-temperature solders, including Pb-5Sn (melting point: 314 ° C. to 310 ° C.) and Pb-10 Sn (melting point: 302 ° C. to 275 ° C.). However, the soldering temperature requires a high temperature of 300 ° C. or higher. At such a high temperature, a general epoxy resin as an insulating plate material for a wiring board is insufficient in heat resistance and is difficult to apply.

また、電気部品の配線層への電気的接続に導電性接着剤を用いる場合には、導電性接着剤の微視的な構造として微細金属粒同士の接触で導電性が保たれているため、はんだ接続に比べると電気抵抗が高くなりがちである。さらに、配線層に用いられる銅箔の表面は酸化しやすく導電性接着剤を銅箔上に適用すると銅の酸化はより促進される。したがって、なお電気抵抗の高い接続になる可能性がある。   In addition, when using a conductive adhesive for electrical connection to the wiring layer of the electrical component, because the conductivity is maintained by contact between the fine metal particles as a microscopic structure of the conductive adhesive, Compared to solder connections, the electrical resistance tends to be high. Furthermore, the surface of the copper foil used for the wiring layer is easily oxidized, and the oxidation of copper is further promoted by applying a conductive adhesive on the copper foil. Therefore, there is a possibility that the connection still has a high electrical resistance.

特開2003−197849号公報JP 2003-197849 A 特開2010−34588号公報JP 2010-34588 A

本発明は、絶縁板中に電気/電子部品を埋設して有する部品内蔵配線板およびその製造方法において、高温はんだによらず内蔵部品接続用のはんだの再溶融を防いで信頼性低下を防止することができる部品内蔵配線板およびその製造方法を提供することを目的とする。   The present invention relates to a component built-in wiring board having an electric / electronic component embedded in an insulating plate and a method for manufacturing the same, and prevents re-melting of the solder for connecting the built-in component regardless of high-temperature solder, thereby preventing a decrease in reliability. An object of the present invention is to provide a component built-in wiring board and a manufacturing method thereof.

上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の主面と該第1の主面に対向する第2の主面とを有する絶縁層と、前記第1の主面上に設けられた、銅素材の配線パターンと、前記配線パターンの前記絶縁層に接する側の面上に実装されるように前記絶縁層に埋設された、端子電極を有する部品と、前記部品の前記端子電極と前記配線パターンとを電気的、機械的に接続するように、前記端子電極に接して位置するはんだ部と、前記はんだ部の表面を被覆して前記はんだ部と前記絶縁層との間に挟まれて位置する銅被膜とを具備する。   In order to solve the above problems, a component built-in wiring board according to an aspect of the present invention includes a first main surface and an insulating layer having a second main surface opposite to the first main surface, A copper-based wiring pattern provided on one main surface, and a component having a terminal electrode embedded in the insulating layer so as to be mounted on the surface of the wiring pattern in contact with the insulating layer; A solder part positioned in contact with the terminal electrode so as to electrically and mechanically connect the terminal electrode of the component and the wiring pattern; and covering the surface of the solder part with the solder part and the And a copper film positioned between the insulating layers.

この部品内蔵配線板は、内蔵部品を実装するはんだ部に、その表面を被覆して銅被膜が設けられている。したがって、2次実装時のような加熱工程において、はんだ部が溶融しようとすると銅被膜の銅がはんだ(その成分であるすず)との合金を形成する。かかる合金ははんだより相当に高融点の合金であるため、はんだ部の溶融はそれ以上に広がらない。よって、内蔵部品接続用のはんだの再溶融を防いで信頼性低下を防止できる。   In this component built-in wiring board, a copper coating is provided so as to cover the surface of the solder portion on which the built-in component is mounted. Therefore, in the heating process as in the secondary mounting, when the solder portion is about to melt, the copper of the copper coating forms an alloy with solder (tin, which is a component thereof). Since such an alloy is an alloy having a melting point considerably higher than that of solder, the melting of the solder portion does not spread further. Therefore, it is possible to prevent remelting of the solder for connecting the built-in components and to prevent a decrease in reliability.

また、別の態様である部品内蔵配線板の製造方法は、はんだを用い銅箔上に、端子電極を有する部品を電気的、機械的に接続する工程と、前記部品が接続された前記銅箔を電極に用いて、前記はんだの表面上に銅めっき被膜を形成する工程と、絶縁層内に前記部品を埋設するように、前記部品が前記はんだで接続され該はんだの表面に前記銅めっき被膜が形成された前記銅箔の、前記部品が位置する側の面上に該絶縁層を積層、一体化する工程と、前記絶縁層を積層、一体化した前記銅箔に対してパターニングを行って配線パターンを形成する工程とを具備する。   Further, the method of manufacturing a component built-in wiring board according to another aspect includes a step of electrically and mechanically connecting a component having a terminal electrode on a copper foil using solder, and the copper foil to which the component is connected Forming a copper plating film on the surface of the solder using the electrode, and connecting the component with the solder so that the component is embedded in an insulating layer, and the copper plating film on the surface of the solder. A step of laminating and integrating the insulating layer on the surface of the copper foil on which the component is located, and patterning the copper foil obtained by laminating and integrating the insulating layer. Forming a wiring pattern.

この製造方法は、上記の部品内蔵配線板の製造するためのひとつの方法である。   This manufacturing method is one method for manufacturing the above-described component built-in wiring board.

本発明によれば、絶縁板中に電気/電子部品を埋設して有する部品内蔵配線板およびその製造方法において、高温はんだによらず内蔵部品接続用のはんだの再溶融を防いで信頼性低下を防止することができる。   According to the present invention, in a component built-in wiring board having an electric / electronic component embedded in an insulating plate and a manufacturing method thereof, remelting of solder for connecting a built-in component is prevented regardless of high-temperature solder, thereby reducing reliability. Can be prevented.

一実施形態である部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which is one Embodiment. 図1に示した部品内蔵配線板の製造過程の一部を模式的な断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 図1に示した部品内蔵配線板の製造過程の別の一部を模式的な断面で示す工程図。Process drawing which shows another part of manufacturing process of the component built-in wiring board shown in FIG. 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的な断面で示す工程図。FIG. 9 is a process diagram schematically showing still another part of the manufacturing process of the component built-in wiring board shown in FIG. 1. 別の実施形態である部品内蔵配線板の構成を模式的に示す断面図。Sectional drawing which shows typically the structure of the component built-in wiring board which is another embodiment. 図5に示した部品内蔵配線板の製造過程の一部を模式的な断面で示す工程図。Process drawing which shows a part of manufacturing process of the component built-in wiring board shown in FIG. 5 with a typical cross section.

本発明の実施態様として、前記はんだ部と前記銅被膜との境界付近が、すずと銅を有する合金になっている、とすることができる。これは、銅を被覆されたはんだ部が加熱されたことにより生じた状態である。すなわち、例えばこの部品内蔵配線板の主面上に部品を2次実装するため加熱が行われると、内部のはんだ部はこのような状態になる。   As an embodiment of the present invention, the vicinity of the boundary between the solder portion and the copper film may be an alloy having tin and copper. This is a state caused by heating the solder part covered with copper. That is, for example, when heating is performed for secondary mounting of a component on the main surface of the component built-in wiring board, the internal solder portion is in such a state.

また、実施態様として、前記配線パターンの前記絶縁層に接する側の表面が粗化面である、とすることができる。このように、配線パターンの絶縁層に接する側の表面が粗化面とすると、配線パターンと絶縁層との接着強度が増し、配線パターンの剥離などの不良発生をより低減することができる。   As an embodiment, the surface of the wiring pattern on the side in contact with the insulating layer may be a roughened surface. Thus, when the surface of the wiring pattern in contact with the insulating layer is a roughened surface, the adhesive strength between the wiring pattern and the insulating layer increases, and the occurrence of defects such as peeling of the wiring pattern can be further reduced.

また、実施態様として、前記配線パターンを挟むように前記絶縁層の前記第1の主面上に積層された第2の絶縁層と、前記第2の絶縁層の前記配線パターンが位置する側とは反対の側の該第2の絶縁層上に設けられた第2の配線パターンと、をさらに具備する、とすることができる。   Further, as an embodiment, a second insulating layer stacked on the first main surface of the insulating layer so as to sandwich the wiring pattern, and a side of the second insulating layer on which the wiring pattern is located, And a second wiring pattern provided on the second insulating layer on the opposite side.

この態様は、内蔵部品が電気的、機械的に接続されている配線パターンが、主面上の最外の配線層ではなく、特に内層配線層の場合の構造である。内蔵部品が電気的、機械的に接続されている配線パターンは、そのはんだ部に銅層を被覆する製造工程の都合で構造上、当初は最外層の配線層のパターンとして形成される。しかしながら、その後、上記のような第2の絶縁層および第2の配線パターンを設けることが可能であり、これによれば、内蔵部品が電気的、機械的に接続されている配線パターンが、内層配線層になる。すなわち、内蔵部品が電気的、機械的に接続されている配線パターンは、最外層の配線層となる場合、内層配線層となる場合、いずれもあり得、その意味での制約はない。   This aspect is a structure in which the wiring pattern in which the built-in components are electrically and mechanically connected is not the outermost wiring layer on the main surface but particularly the inner wiring layer. The wiring pattern in which the built-in parts are electrically and mechanically connected is initially formed as a pattern of the outermost wiring layer due to the structure of the manufacturing process of covering the solder layer with the copper layer. However, after that, it is possible to provide the second insulating layer and the second wiring pattern as described above. According to this, the wiring pattern in which the built-in components are electrically and mechanically connected becomes the inner layer. It becomes a wiring layer. That is, the wiring pattern in which the built-in components are electrically and mechanically connected can be either the outermost wiring layer or the inner wiring layer, and there is no restriction in that sense.

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、一実施形態である部品内蔵配線板の構成を模式的に示す断面図である。同図に示すように、この部品内蔵配線板は、絶縁層11〜16、配線パターン(配線層)21〜27、層間接続導体31〜36、表面実装型受動素子部品41、半導体部品(ウエハレベル・チップスケールパッケージによる)42、はんだ部51、52、はんだレジスト61、62を有する。この部品内蔵配線板の構造を以下でひと通り説明し、さらにその後特徴を説明する。   Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to an embodiment. As shown in the figure, this component built-in wiring board includes insulating layers 11 to 16, wiring patterns (wiring layers) 21 to 27, interlayer connection conductors 31 to 36, surface-mounted passive element components 41, semiconductor components (wafer level). (Depending on chip scale package) 42, solder portions 51 and 52, and solder resists 61 and 62. The structure of this component built-in wiring board will be explained in the following, and then the characteristics will be explained.

絶縁層11〜16は、それぞれ例えばガラスエポキシ樹脂でできた層であり、それぞれの厚さは例えば60μmから100μm程度である。絶縁層11〜16の積層により、全体として、対向する主面を有する板状の外観を有している。説明の便宜上、図示で下面が第1の主面であり、上面が第2の主面である。   Each of the insulating layers 11 to 16 is a layer made of, for example, a glass epoxy resin, and has a thickness of about 60 μm to 100 μm, for example. As a whole, the insulating layers 11 to 16 have a plate-like appearance having opposed main surfaces. For convenience of explanation, in the drawing, the lower surface is the first main surface, and the upper surface is the second main surface.

第1の主面上には、一方の最外の配線層として配線パターン21が設けられ、第2の主面上には他方の最外の配線層として配線パターン27が設けられている。これらの主面上の配線パターン21、27のほかに、各絶縁層11〜16のそれぞれ厚み方向の境界には、内層の配線層として、配線パターン22〜26が設けられている。両主面上および内層の配線パターン21〜27は、それぞれ厚さ例えば18μmの銅箔を素材に用いてこれをパターニングして得られたものである。   On the first main surface, a wiring pattern 21 is provided as one outermost wiring layer, and on the second main surface, a wiring pattern 27 is provided as the other outermost wiring layer. In addition to the wiring patterns 21 and 27 on these main surfaces, wiring patterns 22 to 26 are provided as inner wiring layers at the boundaries in the thickness direction of the insulating layers 11 to 16, respectively. The wiring patterns 21 to 27 on both main surfaces and the inner layers are obtained by patterning a copper foil having a thickness of, for example, 18 μm as a material.

両主面上の配線パターン21、27上には、それらが含んでいる部品実装用のランドに各種の部品(不図示)が実装され得る(=2次実装)。2次実装ではんだ(不図示)が載るべき配線パターン21、27のランドの部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。   Various components (not shown) may be mounted on the component mounting lands included in the wiring patterns 21 and 27 on both main surfaces (= secondary mounting). Except for the land portions of the wiring patterns 21 and 27 on which the solder (not shown) on which the solder (not shown) is to be placed in the secondary mounting, the solder melted at the time of solder connection is held on the land portions and functions as a protective layer thereafter. Solder resists 61 and 62 are formed (thickness is about 20 μm, for example). An Ni / Au plating layer (not shown) with high corrosion resistance may be formed on the surface layer of the land portion.

絶縁層11〜16には、配線パターン21〜27を縦方向に電気的に接続するため、層間接続導体31〜36が埋設されている。層間接続導体31〜36は、それぞれ、絶縁層11〜36のうちの一層を貫通しており、その貫通した絶縁層の厚み方向両側に位置する配線パターン(配線パターン21〜27)の面間に挟まれるように位置している。層間接続導体31〜36は、導電性組成物を印刷して得た導電性バンプを変形させた密構造の導体である。層間接続導体31〜36の外形は、図示するようにほぼ円錐台であり、その直径は太い側で例えば100μm程度である。この形状は、製造工程に依拠したものである。   Interlayer connection conductors 31 to 36 are embedded in the insulating layers 11 to 16 in order to electrically connect the wiring patterns 21 to 27 in the vertical direction. The interlayer connection conductors 31 to 36 pass through one of the insulating layers 11 to 36, respectively, and between the surfaces of the wiring patterns (wiring patterns 21 to 27) located on both sides in the thickness direction of the penetrating insulating layer. It is located so that it is pinched. The interlayer connection conductors 31 to 36 are densely structured conductors obtained by deforming conductive bumps obtained by printing a conductive composition. The outer shape of the interlayer connection conductors 31 to 36 is substantially a truncated cone as shown in the figure, and the diameter thereof is, for example, about 100 μm on the thick side. This shape depends on the manufacturing process.

絶縁層11〜16(特にその絶縁層11〜15の部分)には、表面実装型受動素子部品41が埋設されている。この部品41は、表面実装用のいわゆるチップ部品であり、ここでは例えばチップコンデンサや、チップ抵抗、チップインダクタなどである。その平面的な大きさは例えば0.6mm×0.3mmであり、その両端面とその付近の上下面および両側面に端子電極41aが形成されている(部品によっては両側面には端子電極が形成されていない場合もある)。端子電極41aの下面側が配線パターン21に対向位置し、端子電極41aと最外配線層である配線パターン21とは、はんだ部51により電気的、機械的に接続されている。   In the insulating layers 11 to 16 (particularly, the portions of the insulating layers 11 to 15), surface mount type passive element components 41 are embedded. The component 41 is a so-called chip component for surface mounting, and here is, for example, a chip capacitor, a chip resistor, a chip inductor, or the like. The planar size is, for example, 0.6 mm × 0.3 mm, and terminal electrodes 41a are formed on both end surfaces, upper and lower surfaces and both side surfaces in the vicinity thereof (depending on the part, terminal electrodes are formed on both side surfaces. May not be formed). The lower surface side of the terminal electrode 41 a faces the wiring pattern 21, and the terminal electrode 41 a and the wiring pattern 21 that is the outermost wiring layer are electrically and mechanically connected by the solder portion 51.

絶縁層11〜16(特にその絶縁層11〜15の部分)には、さらに、半導体部品42が埋設されている。この半導体部品42は、ウエハレベル・チップスケールパッケージによる部品であり、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子電極42aとを少なくとも備えている。   Further, a semiconductor component 42 is embedded in the insulating layers 11 to 16 (particularly portions of the insulating layers 11 to 15). The semiconductor component 42 is a wafer level chip scale package component, and includes at least a semiconductor chip and a grid-like array of surface mounting terminal electrodes 42a formed on the semiconductor chip.

表面実装用端子電極42aは、半導体チップがもともと有する端子パッド(不図示)から再配線層(不図示)を介して電気的に導通しつつその位置を再配置して設けられた端子電極である。このような再配置により、端子電極としての配置密度が半導体チップ上の端子パッドのそれより粗くなっていて、これにより、半導体部品42は、フリップチップボンディングではなく、マウンタによる通常の表面実装技術により、配線パターン21に加工される前の銅箔上にはんだ部52を介して実装することができる。   The surface-mounting terminal electrode 42a is a terminal electrode provided by rearranging its position while electrically conducting from a terminal pad (not shown) originally possessed by the semiconductor chip via a rewiring layer (not shown). . By such rearrangement, the arrangement density as the terminal electrode becomes coarser than that of the terminal pad on the semiconductor chip, so that the semiconductor component 42 is not mounted by flip chip bonding but by a normal surface mounting technique using a mounter. It can be mounted on the copper foil before being processed into the wiring pattern 21 via the solder portion 52.

部品41、42の埋設のため、絶縁層12、13、14には、部品41、42に相当する位置に開口部が形成され、部品41、42を埋設する空間を提供している。そして、絶縁層12、13、14の積層方向の上下に位置する絶縁層11、15が、部品41、42のための開口部の空間を埋めるように変形進入していて、内部に空隙となる空間は存在しない。   In order to embed the components 41 and 42, openings are formed in the insulating layers 12, 13, and 14 at positions corresponding to the components 41 and 42 to provide a space for embedding the components 41 and 42. The insulating layers 11 and 15 positioned above and below the stacking direction of the insulating layers 12, 13, and 14 are deformed so as to fill the space of the openings for the components 41 and 42, and become voids inside. There is no space.

以上説明した構造に加え、この部品内蔵配線板では、特に、部品41、42を実装するはんだ部51、52に、その表面を被覆して銅被膜71が設けられている点が特徴である。銅被膜71は、少なくとも、はんだ部51、52と絶縁層(絶縁層11〜16)との間に挟まれて位置するが、製造工程に依拠して配線パターン21のうちの絶縁層11に接する表面上(ただし、配線パターン21も銅素材なので見かけは別層にならない)や、端子電極41a、42aのうちの絶縁層11に接する表面上にも形成されている。   In addition to the structure described above, this component built-in wiring board is particularly characterized in that the solder portions 51 and 52 on which the components 41 and 42 are mounted are provided with a copper coating 71 covering the surface thereof. The copper coating 71 is located at least between the solder portions 51 and 52 and the insulating layers (insulating layers 11 to 16), but contacts the insulating layer 11 in the wiring pattern 21 depending on the manufacturing process. It is also formed on the surface (however, the wiring pattern 21 is also a copper material so that it does not appear to be a separate layer) or on the surface in contact with the insulating layer 11 of the terminal electrodes 41a and 42a.

銅被膜71が、少なくともはんだ部51、52と絶縁層(絶縁層11〜16)との間に挟まれて位置することにより、以下の効果がある。すなわち、2次実装時のような加熱工程において、はんだ部51、52が溶融しようとすると銅被膜71の銅がはんだ(その成分であるすず)との合金を形成する。かかる合金ははんだより相当に高融点の合金であるため、はんだ部51、52の溶融はそれ以上に広がらない。よって、2次実装時においてはんだ部51、52の再溶融を防いで信頼性低下を顕著に防止できる。   The copper film 71 is positioned at least between the solder portions 51 and 52 and the insulating layers (insulating layers 11 to 16), thereby providing the following effects. That is, in the heating process as in the secondary mounting, when the solder portions 51 and 52 are about to melt, the copper of the copper coating 71 forms an alloy with the solder (the component tin). Since such an alloy is an alloy having a melting point considerably higher than that of solder, the melting of the solder portions 51 and 52 does not further spread. Therefore, the remelting of the solder parts 51 and 52 can be prevented at the time of the secondary mounting, and a decrease in reliability can be remarkably prevented.

次に、図1に示した部品内蔵配線板の製造工程を図2から図4を参照して説明する。図2から図4は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的な断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。   Next, the manufacturing process of the component built-in wiring board shown in FIG. 1 will be described with reference to FIGS. 2 to 4 are process diagrams schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. In these figures, the same or equivalent components as those shown in FIG.

図2から説明する。図2は、図1中に示した各構成のうち部品41、42を中心とした部分の製造工程を示している。まず、厚さ例えば18μmの銅箔21A上の所定位置に、はんだ部51、52の素材であるクリームはんだ(例えば、Sn−3Ag−0.5Cuのはんだ粒子を含む)を例えばスクリーン印刷やディスペンサにより付着させる。これらによればクリームはんだを効率的に所定パターンに付着できる。続いて、部品41、42をクリームはんだを介して銅箔21A上にそれぞれ例えばマウンタで載置する。   It demonstrates from FIG. FIG. 2 shows a manufacturing process of a part centering on the parts 41 and 42 in each configuration shown in FIG. First, cream solder (including Sn-3Ag-0.5Cu solder particles, for example), which is a material of the solder portions 51 and 52, is applied to a predetermined position on a copper foil 21A having a thickness of 18 μm, for example, by screen printing or a dispenser. Adhere. According to these, cream solder can be efficiently attached to a predetermined pattern. Subsequently, the components 41 and 42 are respectively mounted on the copper foil 21A via a cream solder, for example, with a mounter.

部品41、42がクリームはんだを介して銅箔21A上に載置されたら、次に、クリームはんだが含有するはんだを溶融させるべく加熱(リフロー:例えば225℃程度)を行う。これにより、図2(a)に示すように、はんだ部51、52を介して部品41、42が銅箔21A上の所定位置に機械的、電気的に接続される。   After the components 41 and 42 are placed on the copper foil 21A via cream solder, heating (reflow: about 225 ° C., for example) is performed to melt the solder contained in the cream solder. Thereby, as shown to Fig.2 (a), the components 41 and 42 are mechanically and electrically connected to the predetermined position on the copper foil 21A via the solder parts 51 and 52. As shown in FIG.

次に、部品41、42が接続された銅箔21Aを電極に用いて、電解めっきにより、図2(b)に示すようにはんだ部51、52の表面上に銅被膜71を例えば2μmから3μm程度の厚さで形成する。この電解めっき工程では、銅箔21Aに電気的に接続された導体部分の全表面領域に銅が析出してめっき層が成長する。電解めっき自体は周知であるが、概略として、銅イオンを含んだ電解液中に部品41、42が接続された銅箔21Aを浸漬してこれにマイナス電位を与え、さらに電解液中に導電材料の他方の電極も浸漬してこれにプラス電位を与える工程である。電解液に浸漬された電極間に電流が流れることにより、部品41、42が接続された銅箔21Aの側の電極の表面で銅イオンが還元され金属銅として析出する。   Next, by using the copper foil 21A to which the components 41 and 42 are connected as electrodes, by electrolytic plating, a copper film 71 is formed on the surfaces of the solder portions 51 and 52 as shown in FIG. 2B, for example, 2 μm to 3 μm. It is formed with a thickness of about. In this electrolytic plating step, copper is deposited on the entire surface region of the conductor portion electrically connected to the copper foil 21A, and a plating layer grows. Although electrolytic plating itself is well known, as a general rule, a copper foil 21A to which the components 41 and 42 are connected is immersed in an electrolytic solution containing copper ions to give a negative potential thereto, and a conductive material is further contained in the electrolytic solution. This is a step of immersing the other electrode to give a positive potential thereto. When current flows between the electrodes immersed in the electrolytic solution, copper ions are reduced and deposited as metallic copper on the surface of the electrode on the side of the copper foil 21A to which the components 41 and 42 are connected.

なお、銅皮膜71は、少なくともはんだ部51、52の表面上に形成されれば問題ないが、図示した工程では、銅箔21Aの部品41、42が接続された側の表面上にもこれを形成している。これは、銅箔21Aの表面上のめっき形成を防ぐようにわざわざ例えばマスクを形成するのはコスト面から無駄が多いと考えられるからである。一方、銅箔21Aの部品41、42の接続されていない側の表面上には銅皮膜71を形成しないようにしている。これは、部品41、42のある側とは異なり、めっき阻止のため、一様な例えばドライフィルムを銅箔21A上に貼り付けるのが容易のためである。   The copper film 71 is not a problem as long as it is formed on at least the surfaces of the solder portions 51 and 52. However, in the illustrated process, the copper film 71 is also formed on the surface of the copper foil 21A on the side where the components 41 and 42 are connected. Forming. This is because, for example, it is considered wasteful to form a mask, for example, so as to prevent plating formation on the surface of the copper foil 21A from the viewpoint of cost. On the other hand, the copper film 71 is not formed on the surface of the copper foil 21A where the components 41 and 42 are not connected. This is because, unlike the side where the components 41 and 42 are present, it is easy to apply a uniform dry film, for example, on the copper foil 21A to prevent plating.

ちなみに、部品41のような表面実装型受動素子部品の端子電極41aの表層に形成される銅皮膜71に関しては以下が言える。このような端子電極41aの表層にはもともとすず(はんだと見ることもできる)の層が形成されている場合が多いので、このすずの層の表面上に形成された銅皮膜71ははんだ部51の表面上に形成された銅皮膜71と性質的に一体的な皮膜になる。   Incidentally, the following can be said with respect to the copper film 71 formed on the surface layer of the terminal electrode 41a of the surface mount type passive element component such as the component 41. Since the surface layer of such a terminal electrode 41a often has a tin layer (which can also be regarded as solder) in many cases, the copper film 71 formed on the surface of the tin layer is formed on the solder portion 51. It becomes a film integral with the copper film 71 formed on the surface.

以上により、図2(b)に示すように、銅皮膜71を有するはんだ部51、52を介して部品41、42が銅箔21A上に接続された状態の積層部材1が得られる。この積層部材1を用いる後の工程については図4で述べる。なお、積層部材1に対して、さらに、銅箔21Aの部品41、42の接続された側の表面が粗化面となるように粗化工程を行うようにしてもよい。このように表面を粗化すると、銅箔21Aとこれに積層される絶縁層との接着強度が増し、銅箔21Aから形成される配線パターンの、絶縁層からの剥離などの不良発生をより低減することができる。   2B, the laminated member 1 in a state where the components 41 and 42 are connected to the copper foil 21A via the solder portions 51 and 52 having the copper film 71 is obtained. The subsequent steps using the laminated member 1 will be described with reference to FIG. In addition, you may make it perform a roughening process with respect to the laminated member 1 so that the surface by which the components 41 and 42 of the copper foil 21A were connected becomes a roughening surface further. When the surface is roughened in this way, the adhesive strength between the copper foil 21A and the insulating layer laminated thereon increases, and the occurrence of defects such as peeling of the wiring pattern formed from the copper foil 21A from the insulating layer is further reduced. can do.

次に、図3を参照して説明する。図3は、図1中に示した各構成のうち絶縁層11〜14を中心とした部分の製造工程を示している。まず、図3(a)に示すようにふたつの積層部材を用意する。その一方は、絶縁層12、銅箔22A、配線パターン23、層間接続導体32を有する。他方は、絶縁層14、配線パターン24、銅箔25A、層間接続導体34、プリプレグ13A、導電性バンプ33Aを有する。   Next, a description will be given with reference to FIG. FIG. 3 shows a manufacturing process of a portion around each of the insulating layers 11 to 14 in each configuration shown in FIG. First, as shown in FIG. 3A, two laminated members are prepared. One of them has an insulating layer 12, a copper foil 22 </ b> A, a wiring pattern 23, and an interlayer connection conductor 32. The other has an insulating layer 14, a wiring pattern 24, a copper foil 25A, an interlayer connection conductor 34, a prepreg 13A, and a conductive bump 33A.

後者の積層部材は、前者の積層部材と同様な構成の部材に対して、導電性バンプ33Aを形成しさらにプリプレグ13Aを積層したものである。そこで、前者の積層部材の製造過程を簡単に説明する。まず、厚さ例えば18μmの銅箔22A上に例えばスクリーン印刷により、層間接続導体32となるペースト状の導電性組成物をほぼ円錐形のバンプ状に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。   The latter laminated member is obtained by forming conductive bumps 33A and further laminating a prepreg 13A on a member having the same configuration as the former laminated member. Therefore, a process for manufacturing the former laminated member will be briefly described. First, a paste-like conductive composition to be the interlayer connection conductor 32 is formed in a substantially conical bump shape on the copper foil 22A having a thickness of 18 μm, for example, by screen printing. This conductive composition is obtained by dispersing fine metal particles such as silver, gold and copper or fine carbon particles in a paste-like resin.

次に、銅箔22A上に、絶縁層12とすべきプリプレグの層を積層して上記のバンプを貫通させ、その頭部が露出するようにする。続いて、プリプレグの層に配線パターン23とすべき銅箔を積層配置して加圧、加熱し全体を一体化する。これで、上記のバンプが硬化して配線パターン23とすべき銅箔にその頭部が電気的に接続された状態の層間接続導体32になり、プリプレグの層は完全に硬化して絶縁層12になる。そして、図3(a)の下側に示したように、片側の銅箔に例えば周知のフォトリソグラフィによるパターニングを施して、これを配線パターン23に加工すれば、絶縁層12、銅箔22A、配線パターン23、層間接続導体32を有する積層部材が得られる。   Next, a prepreg layer to be the insulating layer 12 is laminated on the copper foil 22A so as to penetrate the bumps so that the head is exposed. Subsequently, a copper foil to be used as the wiring pattern 23 is laminated on the prepreg layer, and the whole is integrated by pressing and heating. As a result, the bumps are cured to form the interlayer connection conductor 32 in a state where the head is electrically connected to the copper foil to be the wiring pattern 23, and the prepreg layer is completely cured and the insulating layer 12. become. Then, as shown on the lower side of FIG. 3A, if the copper foil on one side is subjected to patterning by, for example, well-known photolithography and processed into the wiring pattern 23, the insulating layer 12, the copper foil 22A, A laminated member having the wiring pattern 23 and the interlayer connection conductor 32 is obtained.

図3(a)の下側に示した積層部材と同様な構成の部材に対して、導電性バンプ33Aを形成しさらにプリプレグ13Aを積層する工程については、以上の説明を参照すれば理解容易である。以上のようにして図3(a)に示すふたつの積層部材を用意されたら、同図に示す配置で積層工程を行う。これにより、導電性バンプ33Aが硬化してその頭部が配線パターン23に電気的に接続された状態の層間接続導体33になり、プリプレグ13Aの層は、配線パターン23、24の段差を吸収しつつ完全に硬化して絶縁層13になる。その後、銅箔22A、25Aに例えば周知のフォトリソグラフィによるパターニングを施し、これらを、配線パターン22、25に加工する(図3(b))。   The process of forming the conductive bump 33A and further laminating the prepreg 13A on the member having the same structure as the laminated member shown at the lower side of FIG. 3A can be easily understood by referring to the above description. is there. When the two laminated members shown in FIG. 3A are prepared as described above, the lamination process is performed in the arrangement shown in FIG. As a result, the conductive bumps 33 </ b> A are hardened and become the interlayer connection conductors 33 whose heads are electrically connected to the wiring pattern 23, and the prepreg 13 </ b> A layer absorbs the steps of the wiring patterns 23 and 24. While being completely cured, the insulating layer 13 is obtained. Thereafter, the copper foils 22A and 25A are patterned by, for example, well-known photolithography, and these are processed into the wiring patterns 22 and 25 (FIG. 3B).

図3(b)に示す積層体が形成できたら、次に、その配線パターン22が設けられた面上に、層間接続導体31とすべき導電性バンプ31Aを形成しさらに絶縁層11とすべきプリプレグ11Aを積層する。この工程については、すでに説明した点を参照すれば理解容易である。そして、図3(c)に示すように、その得られた積層体の所定位置に、内蔵する部品41、42用の開口部81、82を貫通、形成する。以上により、プリプレグ11Aおよび絶縁層12〜14を有する積層部材2が得られる。   3B is formed, conductive bumps 31A to be interlayer connection conductors 31 are formed on the surface provided with the wiring pattern 22, and the insulating layer 11 should be formed. The prepreg 11A is laminated. This process can be easily understood by referring to the points already described. And as shown in FIG.3 (c), the opening parts 81 and 82 for the components 41 and 42 to incorporate are penetrated and formed in the predetermined position of the obtained laminated body. As described above, the laminated member 2 having the prepreg 11A and the insulating layers 12 to 14 is obtained.

次に、図4を参照して説明する。図4は、上記で得られた積層部材1、2などを積層する配置関係を示す図である。ここで、図示上側の積層部材3は、図3(a)の上側に示した部材と同様な構成を有する部材であり、絶縁層16、配線パターン26、銅箔27A、層間接続導体36、プリプレグ15A、導電性バンプ35Aを有する。   Next, a description will be given with reference to FIG. FIG. 4 is a diagram showing an arrangement relationship in which the laminated members 1 and 2 obtained as described above are laminated. Here, the upper laminated member 3 in the figure is a member having the same configuration as the member shown in the upper side of FIG. 3A, and includes an insulating layer 16, a wiring pattern 26, a copper foil 27A, an interlayer connection conductor 36, a prepreg. 15A and conductive bumps 35A.

図4に示すような配置で各積層部材1、2、3を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ11A、15Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ11A、15Aの流動性により、部品41、42の周りの空間にはプリプレグ11A、15Aが変形進入し空隙は発生しない。また、導電性バンプ31Aが硬化してその頭部が銅箔21Aに電気的に接続された状態の層間接続導体31になり、導電性バンプ35Aが硬化してその頭部が配線パターン25に電気的に接続された状態の層間接続導体35になる。   Each of the laminated members 1, 2, and 3 is arranged in the arrangement as shown in FIG. 4 and is pressed and heated by a press. Thereby, the prepregs 11A and 15A are completely cured, and the whole is laminated and integrated. At this time, due to the fluidity of the prepregs 11A and 15A obtained by heating, the prepregs 11A and 15A are deformed and enter the spaces around the parts 41 and 42, and no gap is generated. Further, the conductive bump 31A is cured and the head thereof becomes the interlayer connection conductor 31 in a state of being electrically connected to the copper foil 21A, and the conductive bump 35A is cured and the head is electrically connected to the wiring pattern 25. Thus, the interlayer connection conductor 35 is in a state of being connected to each other.

図4に示す積層工程の後、上下両面の銅箔21A、27Aを周知のフォトリソグラフィを利用して所定にパターニングして配線パターン21、27に加工し、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。   After the laminating step shown in FIG. 4, the upper and lower copper foils 21A and 27A are patterned into a predetermined pattern using well-known photolithography to be processed into the wiring patterns 21 and 27, and further layers of solder resists 61 and 62 are formed. By doing so, a component built-in wiring board as shown in FIG. 1 can be obtained.

次に、別の実施形態である部品内蔵配線板について図5を参照して説明する。図5は、別の実施形態である部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。   Next, a component built-in wiring board according to another embodiment will be described with reference to FIG. FIG. 5 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to another embodiment. Components identical or equivalent to those shown in the already described drawings are denoted by the same reference numerals. It is. The description of the part is omitted unless there is an additional matter.

この実施形態は、図1に示したものと比較して、絶縁層10、配線パターン20、層間接続導体30の各構成が付加されている。ほかの構成は変わらない。絶縁層10は、絶縁層11〜16と同様に、例えばガラスエポキシ樹脂でできた層であり、その厚さは例えば60μmから100μm程度である。絶縁層10が付加されているので、全体としての第1の主面は、絶縁層10の、配線パターン20の設けられた側の面に変更されている。   In this embodiment, each configuration of the insulating layer 10, the wiring pattern 20, and the interlayer connection conductor 30 is added as compared with that shown in FIG. Other configurations remain the same. The insulating layer 10 is a layer made of, for example, a glass epoxy resin like the insulating layers 11 to 16, and has a thickness of about 60 μm to 100 μm, for example. Since the insulating layer 10 is added, the first main surface as a whole is changed to the surface of the insulating layer 10 on the side where the wiring pattern 20 is provided.

配線パターン20も、同21〜27と同様に厚さ例えば18μmの銅箔を素材に用いてこれをパターニングして得られたものである。両主面上の配線パターン20、27上に、各種の部品(不図示)が実装され得る点は、図1での説明と同様である。なお、配線パターン21は、その上に絶縁層10が設けられているので、絶縁層10、11に挟まれて位置する内層配線層のパターンになっている。   The wiring pattern 20 is also obtained by patterning a copper foil having a thickness of, for example, 18 μm as a material in the same manner as 21 to 27. The point that various components (not shown) can be mounted on the wiring patterns 20 and 27 on both main surfaces is the same as the description in FIG. In addition, since the insulating layer 10 is provided on the wiring pattern 21, the wiring pattern 21 is a pattern of an inner wiring layer located between the insulating layers 10 and 11.

絶縁層10には、配線パターン20、21を縦方向に電気的に接続するため、層間接続導体30が埋設されている。層間接続導体30は、絶縁層10を貫通しており、その貫通した絶縁層10の厚み方向両側に位置する配線パターン20、21の面間に挟まれるように位置している。層間接続導体30も、層間接続導体31〜36と同様に、導電性組成物を印刷して得た導電性バンプを変形させた密構造の導体である。   An interlayer connection conductor 30 is embedded in the insulating layer 10 in order to electrically connect the wiring patterns 20 and 21 in the vertical direction. The interlayer connection conductor 30 penetrates the insulating layer 10 and is positioned so as to be sandwiched between the surfaces of the wiring patterns 20 and 21 located on both sides in the thickness direction of the penetrating insulating layer 10. Similarly to the interlayer connection conductors 31 to 36, the interlayer connection conductor 30 is also a dense structure conductor obtained by deforming a conductive bump obtained by printing a conductive composition.

図6は、図5に示した部品内蔵配線板の製造過程の一部を模式的な断面で示している。より具体的には、最後段階の積層工程の図示である。この工程は、端的に、図1に示した部品内蔵配線板のほぼ完成形を素材に用いて、この素材に、絶縁層10とすべきプリプレグ10A、配線パターン20とすべき銅箔20A、および層間接続導体30とすべき導電性バンプ30Aを有する部材を積層するものである。   FIG. 6 schematically shows a part of a manufacturing process of the component built-in wiring board shown in FIG. More specifically, it is an illustration of the last layering process. This process is basically performed by using a substantially completed form of the component built-in wiring board shown in FIG. 1 as a material, and this material includes a prepreg 10A to be the insulating layer 10, a copper foil 20A to be the wiring pattern 20, and A member having a conductive bump 30A to be the interlayer connection conductor 30 is laminated.

プリプレグ10A、銅箔20A、および導電性バンプ30Aを有する部材の形成方法については、図3(a)で説明した点を参照すれば理解容易である。図1に示した部品内蔵配線板のほぼ完成形である上記の素材は、パターニングされる前の銅箔27Aを有し、かつはんだレジスト61、62が未形成の構成を有した部材である。図6に示す積層工程によるプリプレグ10A、銅箔20A、および導電性バンプ30Aの変化についてはすでに説明した点を参照すれば理解容易である。   The method for forming the member having the prepreg 10A, the copper foil 20A, and the conductive bump 30A can be easily understood by referring to the points described in FIG. The above-mentioned material, which is a substantially completed form of the component built-in wiring board shown in FIG. 1, is a member having a copper foil 27A before patterning and having a structure in which solder resists 61 and 62 are not formed. Changes in the prepreg 10A, the copper foil 20A, and the conductive bumps 30A in the stacking process shown in FIG. 6 can be easily understood by referring to the points already described.

この積層工程の後、上下両面の銅箔20A、27Aを周知のフォトリソグラフィを利用して所定にパターニングして配線パターン20、27を形成し、さらにはんだレジスト61、62の層を形成することにより、図5に示したような部品内蔵配線板を得ることができる。   After this laminating step, the upper and lower copper foils 20A and 27A are predeterminedly patterned using well-known photolithography to form wiring patterns 20 and 27, and further, solder resists 61 and 62 are formed. A component built-in wiring board as shown in FIG. 5 can be obtained.

この実施形態は、内蔵の部品41、42が電気的、機械的に接続されている配線パターン21が、主面上の最外の配線層ではなく内層配線層である。内蔵の部品41、42が電気的、機械的に接続されている配線パターン21は、そのはんだ部51、52に銅皮膜71を被覆する製造工程の都合で構造上、当初は最外層の配線層のパターンとして形成される。ただし、その後、上記のように絶縁層10および配線パターン20を設ければ、部品41、42が電気的、機械的に接続されている配線パターン21が、内層配線層になる。すなわち、内蔵の部品41、42が電気的、機械的に接続されている配線パターン21は、最外層の配線層となる場合、内層配線層となる場合、いずれもあり得、その意味での制約はなくなる。   In this embodiment, the wiring pattern 21 in which the built-in components 41 and 42 are electrically and mechanically connected is not the outermost wiring layer on the main surface but the inner wiring layer. The wiring pattern 21 in which the built-in components 41 and 42 are electrically and mechanically connected is structurally, initially the outermost wiring layer for the convenience of the manufacturing process of covering the solder portions 51 and 52 with the copper film 71. It is formed as a pattern. However, if the insulating layer 10 and the wiring pattern 20 are provided as described above, the wiring pattern 21 in which the components 41 and 42 are electrically and mechanically connected becomes the inner wiring layer. That is, the wiring pattern 21 in which the built-in components 41 and 42 are electrically and mechanically connected can be either the outermost wiring layer or the inner wiring layer, and there are restrictions in that sense. Will disappear.

なお、以上の各実施形態では、層間接続導体として導電性組成物を印刷して得た導電性バンプを由来としたものを具備していたが、これらに代えて同様の機能を有する部材を採用したものに変更することができる。同様の機能を有する層間接続導体としては、貫通孔に充填した導電性組成物を由来とするもの、ビアホール内にめっきで銅層を成長させたものなどが考えられる。   In each of the above embodiments, a conductive bump obtained by printing a conductive composition was provided as an interlayer connection conductor, but a member having a similar function was employed instead. Can be changed. Examples of the interlayer connection conductor having the same function include those derived from the conductive composition filled in the through holes and those obtained by growing a copper layer by plating in the via hole.

1,2,3…積層部材、10,11,12,13,14,15,16…絶縁層、10A,11A,13A,15A…プリプレグ、20,21,22,23,24,25,26,27…配線パターン(配線層)、20A,21A,22A,25A,27A…銅箔、30,31,32,33,34,35,36…層間接続導体(導電性組成物印刷による導電性バンプを由来とする)、30A,31A,33A,35A…導電性バンプ(硬化前)、41…表面実装型受動素子部品、41a…端子電極、42…半導体部品(ウエハレベル・チップスケールパッケージによる)、42a…表面実装用端子電極、51,52…はんだ部、61,62…はんだレジスト、71…銅被膜、81,82…部品用開口部。   1, 2, 3 ... Laminated member 10, 11, 12, 13, 14, 15, 16 ... Insulating layer, 10A, 11A, 13A, 15A ... Prepreg, 20, 21, 22, 23, 24, 25, 26, 27 ... Wiring pattern (wiring layer), 20A, 21A, 22A, 25A, 27A ... Copper foil, 30, 31, 32, 33, 34, 35, 36 ... Interlayer connection conductor (conductive bumps printed by conductive composition printing) 30A, 31A, 33A, 35A ... conductive bumps (before curing), 41 ... surface mount passive element parts, 41a ... terminal electrodes, 42 ... semiconductor parts (by wafer level chip scale package), 42a ... surface mount terminal electrodes, 51, 52 ... solder parts, 61, 62 ... solder resists, 71 ... copper coatings, 81, 82 ... parts openings.

Claims (5)

第1の主面と該第1の主面に対向する第2の主面とを有する絶縁層と、
前記第1の主面上に設けられた、銅素材の配線パターンと、
前記配線パターンの前記絶縁層に接する側の面上に実装されるように前記絶縁層に埋設された、端子電極を有する部品と、
前記部品の前記端子電極と前記配線パターンとを電気的、機械的に接続するように、前記端子電極に接して位置するはんだ部と、
前記はんだ部の表面を被覆して前記はんだ部と前記絶縁層との間に挟まれて位置する銅被膜と
を具備する部品内蔵配線板。
An insulating layer having a first main surface and a second main surface opposite to the first main surface;
A copper wiring pattern provided on the first main surface;
A component having a terminal electrode embedded in the insulating layer so as to be mounted on a surface of the wiring pattern in contact with the insulating layer;
A solder part positioned in contact with the terminal electrode so as to electrically and mechanically connect the terminal electrode of the component and the wiring pattern;
A component built-in wiring board comprising: a copper coating that covers a surface of the solder portion and is positioned between the solder portion and the insulating layer.
前記はんだ部と前記銅被膜との境界付近が、すずと銅を有する合金になっている請求項1記載の部品内蔵配線板。   The component built-in wiring board according to claim 1, wherein the vicinity of the boundary between the solder portion and the copper coating is an alloy having tin and copper. 前記配線パターンの前記絶縁層に接する側の表面が粗化面である請求項1記載の部品内蔵配線板。   The component built-in wiring board according to claim 1, wherein a surface of the wiring pattern in contact with the insulating layer is a roughened surface. 前記配線パターンを挟むように前記絶縁層の前記第1の主面上に積層された第2の絶縁層と、
前記第2の絶縁層の前記配線パターンが位置する側とは反対の側の該第2の絶縁層上に設けられた第2の配線パターンと、
をさらに具備する請求項1記載の部品内蔵配線板。
A second insulating layer laminated on the first main surface of the insulating layer so as to sandwich the wiring pattern;
A second wiring pattern provided on the second insulating layer on the side opposite to the side on which the wiring pattern is located of the second insulating layer;
The component built-in wiring board according to claim 1, further comprising:
はんだを用い銅箔上に、端子電極を有する部品を電気的、機械的に接続する工程と、
前記部品が接続された前記銅箔を電極に用いて、前記はんだの表面上に銅めっき被膜を形成する工程と、
絶縁層内に前記部品を埋設するように、前記部品が前記はんだで接続され該はんだの表面に前記銅めっき被膜が形成された前記銅箔の、前記部品が位置する側の面上に該絶縁層を積層、一体化する工程と、
前記絶縁層を積層、一体化した前記銅箔に対してパターニングを行って配線パターンを形成する工程と
を具備する部品内蔵配線板の製造方法。
Electrically and mechanically connecting components having terminal electrodes on copper foil using solder;
Using the copper foil to which the component is connected as an electrode, forming a copper plating film on the surface of the solder; and
The insulation is formed on the surface of the copper foil on which the component is located, in which the component is connected with the solder and the copper plating film is formed on the surface of the solder so that the component is embedded in an insulating layer. Laminating and integrating layers;
Forming a wiring pattern by patterning the copper foil laminated and integrated with the insulating layer.
JP2013052209A 2013-03-14 2013-03-14 Component built-in wiring board, method of manufacturing component built-in wiring board Active JP6079329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013052209A JP6079329B2 (en) 2013-03-14 2013-03-14 Component built-in wiring board, method of manufacturing component built-in wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013052209A JP6079329B2 (en) 2013-03-14 2013-03-14 Component built-in wiring board, method of manufacturing component built-in wiring board

Publications (2)

Publication Number Publication Date
JP2014179452A JP2014179452A (en) 2014-09-25
JP6079329B2 true JP6079329B2 (en) 2017-02-15

Family

ID=51699122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013052209A Active JP6079329B2 (en) 2013-03-14 2013-03-14 Component built-in wiring board, method of manufacturing component built-in wiring board

Country Status (1)

Country Link
JP (1) JP6079329B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628941B2 (en) * 1988-09-20 1994-04-20 株式会社日立製作所 Circuit board and manufacturing method thereof
JP3187373B2 (en) * 1998-07-31 2001-07-11 京セラ株式会社 Wiring board
JP2003197849A (en) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd Module with built-in component and method of manufacturing the same
JP2010034588A (en) * 2009-11-09 2010-02-12 Panasonic Corp Method of manufacturing circuit-component built-in substrate
FR2961518B1 (en) * 2010-06-22 2012-07-27 Rhodia Operations POLYAMIDE COMPOSITION FOR SURFACE MOUNTED COMPONENTS

Also Published As

Publication number Publication date
JP2014179452A (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP4945974B2 (en) Component built-in wiring board
JP5130661B2 (en) Component built-in wiring board, manufacturing method of component built-in wiring board.
JP5851079B2 (en) Component built-in wiring board
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
JP2009252942A (en) Component built-in wiring board, and method of manufacturing component built-in wiring board
JP5786331B2 (en) Component built-in wiring board
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2009267149A (en) Part built-in wiring board, and method for manufacturing part built-in wiring board
JP2009111307A (en) Wiring board with built-in components
JP5108253B2 (en) Component mounting module
JP2005026573A (en) Manufacturing method of module with built-in component
JP5369875B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2001274555A (en) Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5130666B2 (en) Component built-in wiring board
JP6079329B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2011249457A (en) Wiring board having embedded component, and manufacturing method for the same
JP5601413B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2011071560A (en) Manufacturing method of component built-in wiring board
JP2010040891A (en) Wiring board with built-in component
JP5897241B2 (en) Component built-in wiring board
JP6007956B2 (en) Component built-in wiring board
JP5733378B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP5699344B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2004055958A (en) Wiring board with pin, and electronic device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150