JP2010271182A - Connection abnormality detecting device, and on-vehicle electronic apparatus using the same - Google Patents
Connection abnormality detecting device, and on-vehicle electronic apparatus using the same Download PDFInfo
- Publication number
- JP2010271182A JP2010271182A JP2009123243A JP2009123243A JP2010271182A JP 2010271182 A JP2010271182 A JP 2010271182A JP 2009123243 A JP2009123243 A JP 2009123243A JP 2009123243 A JP2009123243 A JP 2009123243A JP 2010271182 A JP2010271182 A JP 2010271182A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- signal
- measurement
- connection abnormality
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は接続異常検出装置に関し、特に、信号端子とは別に半田接続異常検知専用のモニタ端子を設けることなく、半田接続異常を検出することが可能な接続異常検出装置およびそれを用いた車載用電子機器に関するものである。 The present invention relates to a connection abnormality detection device, and in particular, a connection abnormality detection device capable of detecting a solder connection abnormality without providing a monitor terminal dedicated to solder connection abnormality detection separately from a signal terminal, and an on-vehicle device using the same. It relates to electronic equipment.
近年、電子機器の主要コンポーネントとして、パッケージ基板が広く用いられている。このパッケージ基板は、例えばBGA(Ball Grid Array)パッケージやCSP(Chip Size Package)などの小型電子部品に代表されるプリント基板である。BGAパッケージは、パッケージの裏面に入出力用のパッドが並べられ、多ピンのICを表面実装するために広く用いられている。CSPはBGAパッケージと同じ基本構造にて、ICチップとほぼ同じ大きさを実現する超小型パッケージである。 In recent years, package substrates have been widely used as main components of electronic devices. The package substrate is a printed substrate represented by a small electronic component such as a BGA (Ball Grid Array) package or a CSP (Chip Size Package). BGA packages are widely used for surface mounting multi-pin ICs with input / output pads arranged on the back side of the package. The CSP is an ultra-small package that realizes almost the same size as an IC chip with the same basic structure as a BGA package.
半導体パッケージは、一般的に、プラスチック樹脂あるいはアルミナなどのセラミックを主材料にして形成されている。この半導体パッケージはエポキシ系樹脂材料などによって形成された回路基板の上に搭載され使用される。その際、IC自身で発生した熱や環境温度の変動に起因して、温度変動が繰り返し生じる。このとき、半導体パッケージと基板との間に線膨張率差に起因した機械的応力が加わり、半田の接続異常が発生する。このような半田の接続異常を検知するために、機械的応力が一番大きく、理論的に半田接続寿命が短いとされるBGAコーナー付近に、電気的接続確認用の半田接続部を設ける手法がとられる(例えば、特許文献1参照)。 The semiconductor package is generally formed using a plastic resin or a ceramic such as alumina as a main material. This semiconductor package is mounted and used on a circuit board formed of an epoxy resin material or the like. At this time, temperature fluctuations repeatedly occur due to heat generated in the IC itself and fluctuations in environmental temperature. At this time, mechanical stress due to a difference in linear expansion coefficient is applied between the semiconductor package and the substrate, and solder connection abnormality occurs. In order to detect such a solder connection abnormality, there is a method of providing a solder connection part for confirming electrical connection in the vicinity of a BGA corner where the mechanical stress is the largest and theoretically the solder connection life is short. (See, for example, Patent Document 1).
また、接続確認用半田接続部の接続異常をラッチ回路とOR回路及びセレクタ回路で実現している技術の開示もある(例えば、特許文献2参照)。ここでは、BGAパッケージにおいて、接続確認用半田接続部が複数箇所あり、基板にはBGAパッケージの半田接続部から各々導出される配線パターンを有する。半田の接続異常による電位の変化をラッチ回路により取り込む。OR回路で異常状態を検知し、セレクタ回路で複数個所の半田接続部の中から異常が生じた半田接続部を特定している。 In addition, there is also a disclosure of a technique that realizes connection abnormality in a connection confirmation solder connection portion by a latch circuit, an OR circuit, and a selector circuit (see, for example, Patent Document 2). Here, the BGA package has a plurality of solder connection portions for connection confirmation, and the substrate has a wiring pattern derived from the solder connection portion of the BGA package. Changes in potential due to abnormal solder connections are captured by the latch circuit. An abnormal state is detected by the OR circuit, and the solder connection portion where the abnormality has occurred is specified from a plurality of solder connection portions by the selector circuit.
また、半導体パッケージ内部配線を使用することなく、半田の接続異常を検知する技術も開示されている(例えば、特許文献3参照)。ここでは、半導体パッケージ内部ではなく、半田接続部が搭載されている領域である半導体パッケージ裏面にて接続確認用半田接続部同士を接続する配線を設けることで、半導体内部へ接続される配線やボンディングワイヤが不要となり、パッケージの小型化に有効である。 Also disclosed is a technique for detecting a solder connection abnormality without using internal wiring of a semiconductor package (see, for example, Patent Document 3). Here, wiring and bonding that are connected to the inside of the semiconductor by providing wiring for connecting the solder connection portions for connection confirmation not on the inside of the semiconductor package but on the back surface of the semiconductor package in which the solder connection portion is mounted. This eliminates the need for wires and is effective in reducing the size of the package.
上述のように、特許文献1では、接続確認用半田接続部を半導体パッケージのコーナー付近に設けて、クラックを確認することで、信号用半田接続部に重大な接続不良が発生する前に異常を検出することができる。また、特許文献2では、どの半田接続部に異常が発生したか記録することで、故障診断時に有効となる。 As described above, in Patent Document 1, by providing a solder connection portion for connection confirmation near the corner of the semiconductor package and checking for cracks, an abnormality is detected before a serious connection failure occurs in the signal solder connection portion. Can be detected. Further, in Patent Document 2, it is effective at the time of failure diagnosis by recording which solder connection portion has an abnormality.
しかしながら、近年の半導体パッケージの小型化によって、パッケージに搭載できる半田接続部総数が制限される上に、半導体パッケージへの入出力信号数は増加する傾向にある。このような状況下では半導体パッケージの本来の用途に必要な信号用半田接続部以外に、別途端子を搭載するのは難しいという問題点があった。 However, due to the recent miniaturization of semiconductor packages, the total number of solder connection portions that can be mounted on the package is limited, and the number of input / output signals to the semiconductor package tends to increase. Under such circumstances, there is a problem that it is difficult to separately mount terminals other than the signal solder connection portions necessary for the original use of the semiconductor package.
特許文献1や特許文献3にあるような方法では、1つの半田接続部の接続異常を検知するには2つのモニタ半田接続部が必要となる。具体的には、接続異常検知用の信号を回路基板から入力するための入力用モニタ半田接続部と、その信号が半導体パッケージ内部またはパッケージ底面の配線を通り、半田接続異常を判定するために回路基板に取り出すための出力用モニタ半田接続部である。つまり、接続異常検知のために専用のモニタ半田接続部を設けなければならず、半導体パッケージの小型化の妨げになるという問題点があった。 In the methods as disclosed in Patent Document 1 and Patent Document 3, two monitor solder connection portions are required to detect a connection abnormality in one solder connection portion. Specifically, an input monitor solder connection part for inputting a connection abnormality detection signal from the circuit board, and a circuit for determining the solder connection abnormality through the wiring inside the semiconductor package or on the bottom of the package It is an output monitor solder connection part for taking out to a board | substrate. That is, there is a problem that a dedicated monitor solder connection portion must be provided for detecting a connection abnormality, which hinders miniaturization of the semiconductor package.
特許文献2では半導体パッケージ内部のGNDを基準電位としているため、出力用モニタ半田接続部は不要だが、入力用モニタ半田接続部は依然必要である。また、半田接続異常は同心円上に半導体パッケージの隅部より中心に向かって進行する傾向にあるが、4隅のどこから接続異常が発生するかの予想は困難であり、半田接続異常を早期に発見するためには少なくとも隅部4箇所のモニタ半田接続部を設ける必要がある。さらに、接続異常検知の信頼性の向上や詳細な故障解析を行う場合には、信号用半田接続部とは別に膨大なモニタ半田接続部が必要となっていた。従って、この場合においても、半導体パッケージの小型化の妨げになるという問題点があった。 In Patent Document 2, since the GND inside the semiconductor package is used as a reference potential, an output monitor solder connection portion is unnecessary, but an input monitor solder connection portion is still necessary. Also, solder connection abnormalities tend to progress concentrically from the corners of the semiconductor package toward the center, but it is difficult to predict where the connection abnormalities will occur from the four corners. In order to do this, it is necessary to provide at least four monitor solder connection portions at the corners. Furthermore, in order to improve the reliability of connection abnormality detection and perform detailed failure analysis, a large number of monitor solder connection portions are required in addition to the signal solder connection portion. Therefore, even in this case, there has been a problem that the miniaturization of the semiconductor package is hindered.
本発明はかかる問題点を解決するためになされたものであり、信号用半田接続部をモニタ半田接続部と兼用することで、別途半田接続異常検知専用のモニタ半田接続部を設けることなく、半田接続異常を検出する接続異常検出装置およびそれを用いた車載用電子機器を得ることを目的としている。 The present invention has been made to solve such a problem, and by using the signal solder connection portion also as the monitor solder connection portion, it is possible to perform soldering without providing a separate monitor solder connection portion dedicated to detection of solder connection abnormality. An object of the present invention is to obtain a connection abnormality detection device for detecting a connection abnormality and a vehicle-mounted electronic device using the same.
本発明は、半導体パッケージが回路基板に実装され、前記半導体パッケージ内部に実装されている内部回路が、前記回路基板に実装されている外部回路に、半田接続部を介して接続されている電子機器における、前記半田接続部の接続異常を検出するための接続異常検出装置であって、1以上の半田接続部で構成される信号用兼モニタ半田接続部と、前記信号用兼モニタ半田接続部と前記外部回路とを接続するとともに、前記信号用兼モニタ半田接続部の電圧を計測する電圧測定手段と、前記内部回路と前記信号用兼モニタ半田接続部とを接続するとともに、前記信号用兼モニタ半田接続部と前記電圧測定手段とを接続して前記信号用兼モニタ半田接続部の接続異常判定を可能にする測定用回路接続手段と、前記電圧測定手段の電圧測定結果に基づき前記接続異常を判定する接続異常判定手段とを備えた接続異常検出装置である。 The present invention relates to an electronic device in which a semiconductor package is mounted on a circuit board, and an internal circuit mounted in the semiconductor package is connected to an external circuit mounted on the circuit board via a solder connection portion. In this connection abnormality detecting device for detecting a connection abnormality of the solder connection portion, a signal and monitor solder connection portion constituted by one or more solder connection portions, and the signal and monitor solder connection portion, While connecting the external circuit, the voltage measuring means for measuring the voltage of the signal and monitor solder connection portion, and connecting the internal circuit and the signal and monitor solder connection portion, the signal and monitor A circuit connection unit for measurement that enables determination of connection abnormality of the signal and monitor solder connection unit by connecting the solder connection unit and the voltage measurement unit, and a voltage measurement result of the voltage measurement unit A connecting device for detecting abnormality and a determining connection abnormality determining means the connection abnormality based.
本発明は、半導体パッケージが回路基板に実装され、前記半導体パッケージ内部に実装されている内部回路が、前記回路基板に実装されている外部回路に、半田接続部を介して接続されている電子機器における、前記半田接続部の接続異常を検出するための接続異常検出装置であって、1以上の半田接続部で構成される信号用兼モニタ半田接続部と、前記信号用兼モニタ半田接続部と前記外部回路とを接続するとともに、前記信号用兼モニタ半田接続部の電圧を計測する電圧測定手段と、前記内部回路と前記信号用兼モニタ半田接続部とを接続するとともに、前記信号用兼モニタ半田接続部と前記電圧測定手段とを接続して前記信号用兼モニタ半田接続部の接続異常判定を可能にする測定用回路接続手段と、前記電圧測定手段の電圧測定結果に基づき前記接続異常を判定する接続異常判定手段とを備えた接続異常検出装置であるので、信号用半田接続部をモニタ半田接続部と兼用することで、別途半田接続異常検知専用のモニタ半田接続部を設けることなく、半田接続異常を検出することができる。 The present invention relates to an electronic device in which a semiconductor package is mounted on a circuit board, and an internal circuit mounted in the semiconductor package is connected to an external circuit mounted on the circuit board via a solder connection portion. In this connection abnormality detecting device for detecting a connection abnormality of the solder connection portion, a signal and monitor solder connection portion constituted by one or more solder connection portions, and the signal and monitor solder connection portion, While connecting the external circuit, the voltage measuring means for measuring the voltage of the signal and monitor solder connection portion, and connecting the internal circuit and the signal and monitor solder connection portion, the signal and monitor A circuit connection unit for measurement that enables determination of connection abnormality of the signal and monitor solder connection unit by connecting the solder connection unit and the voltage measurement unit, and a voltage measurement result of the voltage measurement unit Since it is a connection abnormality detection device provided with a connection abnormality determination means for determining the connection abnormality based on the above, by using the signal solder connection part also as the monitor solder connection part, a separate monitor solder connection part dedicated to detecting the solder connection abnormality It is possible to detect an abnormality in solder connection without providing a wire.
図1は、本発明に係る接続異常検出装置の原理構成と、当該装置により接続異常が検出される検出対象の電子機器の構成とを示した図である。図1(a)はその平面図、図1(b)は部分側面図である。半導体パッケージ101は、複数の半田接続部102(102a,102b)を介して、回路基板103に実装されている。半田接続部102における102aは信号用半田接続部、102b(102b1,102b2)は信号用兼モニタ半田接続部である。信号用半田接続部102aは、通常の回路動作時に内部回路104と外部回路105との間の信号が伝達される信号用半田接続部であるが、信号用兼モニタ半田接続部102bは、通常の信号伝達のほかに、接続異常検知のためにも使用できる信号用半田接続部である。
FIG. 1 is a diagram illustrating a principle configuration of a connection abnormality detection device according to the present invention and a configuration of a detection target electronic device in which a connection abnormality is detected by the device. FIG. 1A is a plan view and FIG. 1B is a partial side view. The
このように、本発明に係る接続異常検出装置は、半田接続部102を持つ半導体パッケージ101が回路基板103に実装され、半導体パッケージ101内部に実装されている内部回路104が回路基板103に実装されている外部回路105に半田接続部102を介して接続されている電子機器において、半田接続部102のクラックや破断などの接続異常を検知するためのものである。
As described above, in the connection abnormality detection device according to the present invention, the
内部回路104は半導体パッケージ101内部に設けられた回路であり、外部回路105は半導体パッケージ101の外部で、かつ、回路基板103に設けられた回路である。測定用回路接続手段106は半導体パッケージ101内部にあり、2つの信号用兼モニタ半田接続部102bと内部回路104とを接続するか、あるいは、当該2つの信号用兼モニタ半田接続部102bを電圧測定用回路(図示せず)に接続させるかを選択する。電圧測定手段107は半導体パッケージ101外部にあり、2つの信号用兼モニタ半田接続部102bと外部回路105とを接続するか、あるいは、当該2つの信号用兼モニタ半田接続部102bを電圧測定用回路(図示せず)に接続するかを選択する。
The
内部回路104及び外部回路105が相互に関連して動作している回路動作時には、信号用兼モニタ半田接続部102bは信号用半田接続部として使用され、内部回路104は、測定用回路接続手段106と信号用兼モニタ半田接続部102bと電圧測定手段107とを介して、外部回路105と接続されている。一方、接続異常判定時には、信号用兼モニタ半田接続部102bはモニタ用半田接続部として使用され、測定用回路接続手段106が2つの信号用兼モニタ半田接続部102bを短絡させ、電圧測定手段107により信号用兼モニタ半田接続部102bの電圧値が測定される。その測定値に基づき、異常判定手段108が接続異常を判定する。
When the
このように、本発明によれば、内部回路104と外部回路105の回路動作時においては、測定用回路接続手段106が信号用兼モニタ半田接続部102bと内部回路104とを接続し、電圧測定手段107が信号用兼モニタ半田接続部102bと外部回路105とを接続し、一方、接続異常検知時には、測定用回路接続手段106が測定用回路として働き、電圧測定手段107が信号用兼モニタ半田接続部102bの電圧を測定し、接続異常判定手段108によって測定電圧をもとに接続異常を検知するようにしたので、信号用半田接続部を接続異常検知のモニタ半田接続部としても使用できるため、専用のモニタ半田接続部を別途設ける必要が無く、半導体パッケージの半田接続部リソースを信号端子用に確保しながら、半田接続部の接続異常を検出することができる。
Thus, according to the present invention, during the circuit operation of the
以下に、本発明の実施の形態について図に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
実施の形態1.
図2は、本発明の実施の形態1に係る接続異常検出装置および当該装置により接続異常が検出される検出対象の電子機器の構成を示した図である。図2においては、図1に示した各構成に相当する部分については同一符号を付して示している。なお、以降の実施の形態では、半田接続部を半田ボールで構成した場合を例に挙げて示す。
Embodiment 1 FIG.
FIG. 2 is a diagram illustrating a configuration of a connection abnormality detection device according to Embodiment 1 of the present invention and a detection target electronic device in which a connection abnormality is detected by the device. In FIG. 2, parts corresponding to the components shown in FIG. 1 are denoted by the same reference numerals. In the following embodiments, a case where the solder connection portion is constituted by a solder ball will be described as an example.
まず、半導体パッケージ101内部の構成を説明する。2つの信号用兼モニタ半田ボール102b1,102b2が、それぞれ、スイッチ201a,201bと接続している。各スイッチ201a,201bは、例えば、アナログスイッチやリレーなど制御信号によって出力が制御されるものである。その制御は、内部制御部202によって行われる。各スイッチ201a,201bの一方の端子であるAi1端子およびBi1端子は、それぞれ、内部回路104に接続され、同じく、各スイッチ201a,201bの他方の端子であるAi2,Bi2端子は、電圧計測補助回路203と接続している。本実施の形態では、電圧計測補助回路203は、2つの端子(Ai2,Bi2端子)を短絡させる回路(測定用回路接続手段106)である。ここで、内部制御部202は例えばマイクロコントローラで実現する。
First, the configuration inside the
本実施の形態においては、図2に示す電圧計測補助回路203とスイッチ201とが、図1の測定用回路接続手段106を構成している。電圧計測補助手段である電圧計測補助回路203は、信号用兼モニタ半田ボール102bの電圧計測を可能にするものである。また、計測補助部選択手段であるスイッチ201は、信号用兼モニタ半田ボール102bを内部回路104もしくは電圧計測補助回路203のいずれと接続させるかを選択する。
In the present embodiment, the voltage measurement
次に、半導体パッケージ101の外部の構成を説明する。半導体パッケージ101内部に設けられた信号用兼モニタ半田ボール102b1,102b2が、それぞれ、半導体パッケージ101の外部に設けられたスイッチ204a,204bと接続している。各スイッチ204a,204bは例えばアナログスイッチやリレーなど制御信号によって出力が制御されるものである。その制御は外部制御部205によって行われる。各スイッチ204a,204bの一方の端子であるAo1端子およびBo1端子は、外部回路105に接続され、スイッチ204aの他方の端子であるAo2端子は参照抵抗206(Rref)を介して基準電位207に、スイッチ204bの他方の端子であるBo2端子は参照電圧208(E)(参照電圧発生器)に接続されている。接続異常判定手段108はスイッチ204aのAo2端子と参照抵抗206との接続点の電圧Voutを測定し、接続異常を判定する。その判定結果により、外部制御部205から、スイッチ204a,204bをそれぞれAo1,Bo1端子に接続するか、あるいは、Ao2,Bo2端子に接続するかの制御を行う。ここで、外部制御部205や接続異常判定手段108は例えばマイクロコントローラで実現する。
Next, the external configuration of the
本実施の形態においては、参照抵抗206,基準電位207,参照電圧208からなる計測手段と、スイッチ204からなる計測部選択手段とが、図1の電圧測定手段107を構成している。参照抵抗206,基準電位207,参照電圧208は、信号用兼モニタ半田ボール102bの電圧を計測するための計測手段であり、スイッチ204は、信号用兼モニタ半田ボール102bを外部回路105もしくは上記計測部のいずれと接続させるかを選択する計測部選択手段を構成している。
In the present embodiment, the measuring means including the
次に、接続異常の判定方法について説明する。信号用兼モニタ半田ボール102b1,102b2が持つ合成抵抗成分をrとすると、観測電圧Voutは以下の式で表される。 Next, a connection abnormality determination method will be described. If the combined resistance component of the signal / monitor solder balls 102b1 and 102b2 is r, the observed voltage Vout is expressed by the following equation.
ここで、Rrefは参照抵抗206の抵抗値、Eは参照電圧208の電圧値である。
Here, R ref is the resistance value of the
つまり、信号用兼モニタ半田ボール102b1,102b2に接続異常がなければ、合成抵抗成分r≒0となり、観測電圧Voutは参照電圧Eとなる。一方、信号用兼モニタ半田ボール102b1,102b2にクラックや破断などの接続異常が発生すると合成抵抗成分rが大きくなり、接続異常が進行するほど、観測電圧Voutの電圧は小さくなる。 In other words, if there is no connection abnormality in the signal and monitor solder balls 102b1 and 102b2, the combined resistance component r≈0 and the observation voltage Vout becomes the reference voltage E. On the other hand, when a connection abnormality such as a crack or breakage occurs in the signal / monitor solder balls 102b1 and 102b2, the combined resistance component r increases, and the voltage of the observed voltage Vout decreases as the connection abnormality progresses.
そこで、基準電位207から参照電圧Eまでの間であらかじめ閾値を決めておき、観測電圧Voutが閾値よりも小さくなると、接続異常判定手段108は接続異常と判定する。
Therefore, a threshold value is determined in advance between the
次に、図2の構成図と図3のフローチャートを参照しながら動作について説明する。内部回路104と外部回路105とが相互に関連して動作している回路動作時において、スイッチ201a,201b,204a,204bは、それぞれ、Ai1,Bi1,Ao1,Bo1端子を選択し、内部回路104と外部回路105とが接続された状態にある。本実施の形態では、半導体パッケージ101への電源投入時に接続異常判定を行う場合の例について説明する。
Next, the operation will be described with reference to the configuration diagram of FIG. 2 and the flowchart of FIG. During the circuit operation in which the
まず、ステップS301で電源をONした後、ステップS302にてスイッチ201a,201b,204a,204bをそれぞれAi2,Bi2,Ao2,Bo2端子に設定し、接続異常判定状態に入る。ステップS303では、スイッチ204aのAo2端子と参照抵抗206との接続点の電圧Voutを測定する。
First, after turning on the power in step S301, the
そこで、ステップS304にて、予め設定された所定の閾値と観測電圧Voutとを比較して、閾値よりも観測電圧Voutが大きければ、ステップS305で、スイッチ204a,204bを、それぞれ、Ao1,Bo1端子にセットして、信号用兼モニタ半田ボール102b1,102b2と外部回路105とを接続する。
Therefore, in step S304, a predetermined threshold value set in advance and the observed voltage Vout are compared. If the observed voltage Vout is larger than the threshold value, in steps S305, the switches 204a and 204b are respectively set to Ao1, The signal and monitor solder balls 102b1 and 102b2 and the
一方、ステップS304にて、既定の閾値よりも、観測電圧Voutが小さければ、接続異常と判断して、ステップS306で接続異常検知信号を出力する。この場合、スイッチ204a,204bは、それぞれ、Ao2,Bo2端子にセットされたままであり、信号用兼モニタ半田ボール102b1,102b2と外部回路105とは接続されていない。
On the other hand, if the observation voltage Vout is smaller than the predetermined threshold value in step S304, it is determined that the connection is abnormal, and a connection abnormality detection signal is output in step S306. In this case, the switches 204a and 204b remain set at the Ao2 and Bo2 terminals, respectively, and the signal / monitor solder balls 102b1 and 102b2 and the
ステップS307で、接続異常判定状態に入って予め設定した既定の時間が経過したか否かを計測し、当該既定の時間が経過すると、ステップS308で、スイッチ201a,201bを、それぞれ、Ai1、Bi1端子にセットし、信号用兼モニタ半田ボール102b1,102b2と内部回路104とを接続する。この既定の時間経過は、例えば、電源投入時から接続異常判定までにかかる時間をあらかじめ測定しておき、その時間を既定の時間として設定し、内部制御部202が持つタイマによりカウントすればよい。
In step S307, it is determined whether or not a predetermined time has elapsed since entering the connection abnormality determination state, and when the predetermined time has elapsed, in steps S308, the
次に、ステップS309で、上記のステップS304の接続異常判定において、観測電圧Voutが閾値以下、つまり、接続異常と判定されたか否かを確認し、判定されていれば、信号用兼モニタ半田ボール102b1,102b2と外部回路105とが接続されていないので、ステップS310で、回路動作を停止させる。
Next, in step S309, in the connection abnormality determination in the above step S304, it is confirmed whether or not the observation voltage Vout is equal to or lower than the threshold value, that is, it is determined that the connection is abnormal. Since the balls 102b1 and 102b2 and the
一方、ステップS309で、上記のステップS304で接続異常と判定されていないと確認されれば、内部回路104が信号用兼モニタ半田ボール102b1,102b2を介して外部回路105に接続されているので、ステップS311で通常の回路動作状態に移行する。
On the other hand, if it is confirmed in step S309 that the connection abnormality is not determined in step S304, the
なお、本実施の形態では、接続異常判定を行うタイミングを半導体パッケージ101の電源投入時としたが、その場合に限らず、接続異常判定対象の信号用兼モニタ半田ボール102b1,102b2を含む信号ラインが停止している状態、つまり、内部回路104と外部回路105とが相互に関連して動作していない時であればいつでも良い。例えば、内部回路104のリセット直後やアイドリング時、また、半導体パッケージ101がFPGAやCPLDなどリコンフィギュレーション可能なICの時には、内部回路104のリコンフィギュレーション直後などである。
In the present embodiment, the connection abnormality determination is performed when the power of the
また、スイッチ201a,201bをそれぞれAi1,Bi1端子にセットするのは、接続異常判定後であればいつでも良い。
The
さらに、本実施の形態では、参照電圧208が固定電圧(固定値)で、ステップS308における既定の時間経過を内部制御部202のタイマにより行う例について示したが、その場合に限らず、以下のように行ってもよいこととする。すなわち、電圧計測補助回路203と内部制御部202とを接続し、参照電圧208があらかじめ決められた電圧パターンを発生するもので、その電圧パターンを内部制御部202で受信すれば、スイッチ201a,201bをそれぞれAi1,Ai2端子に接続するというようにしても、スイッチ201a,201bの制御は可能である。
Furthermore, in the present embodiment, an example has been described in which the
この場合には、内部制御部202のタイマ及び接続異常判定開始から判定までの時間を計測する必要がなくなる。また、半導体パッケージ101内部と外部でそれぞれ判定を行い、スイッチ201a,201b,204a,204bを切り替えるので、判定精度が向上する。
In this case, it is not necessary to measure the time from the start of the timer of the
本実施の形態では、スイッチ204aのAo2端子に参照抵抗206を接続して、両者の接続点の電圧を観測電圧Voutとして測定したが、スイッチ204bのBo2端子と参照電圧208の間に参照抵抗206を挿入し、スイッチ204bのBo2端子と参照抵抗206が接続する点の電圧を観測電圧Voutとすることも可能である。スイッチ204aのAo2端子は基準電位207に接続する。その場合、観測電圧Voutは次の式で与えられる。
In the present embodiment, the
なお、(式2)における各記号の説明は、上述の(式1)と同一であるため、ここでは省略する。 The description of each symbol in (Expression 2) is the same as that in (Expression 1) described above, and is omitted here.
本構成では、信号用兼モニタ半田ボール102b1,102b2に接続異常がなければ、合成抵抗成分r≒0となり、観測電圧Voutは基準電位207となる。一方、信号用兼モニタ半田ボール102b1,102b2にクラックや破断などの接続異常が発生すると、合成抵抗成分rが増加し、接続異常が進行するほど、観測電圧Voutの電圧は大きくなる。
In this configuration, if there is no connection abnormality in the signal and monitor
この場合、基準電位207から参照電圧Eの間であらかじめ閾値を決めておき、観測電圧Voutが閾値よりも大きくなると接続異常判定手段109は接続異常と判定する。
In this case, a threshold value is determined in advance between the
以上のように、本実施の形態1においては、内部回路104及び外部回路105が相互に関連して動作している回路動作時には、信号用兼モニタ半田ボール102b1,102b2は信号用半田接続部として使用され、内部回路104は外部回路105と接続されている。一方、接続異常判定時には、信号用兼モニタ半田ボール102b1、102b2はモニタ用半田接続部として使用され、電圧計測補助回路203が2つの信号用兼モニタ半田ボール102b1,102b2を短絡させ、参照抵抗206,基準電位207,参照電圧208,及び,スイッチ204からなる電圧測定手段(図1の符号107)により、信号用兼モニタ半田接続部102bの電圧値が測定される。その測定値に基づき、接続異常判定手段108が接続異常を判定する。当該構成により、本実施の形態1によれば、半田ボールからなる信号用半田接続部を接続異常検知用のモニタ半田接続部としても使用できるため、専用のモニタ半田接続部を別途設ける必要が無く、半導体パッケージ101の半田接続部リソースを信号端子用に確保しながら半田接続部の接続異常を検出することができる。これにより、半導体パッケージの小型化を図ることが可能となるとともに、半導体パッケージへの入出力信号数の増加にも対応可能である。
As described above, in the first embodiment, during the circuit operation in which the
実施の形態2.
図4は、1つの信号用兼モニタ半田ボール102bの接続異常を検出できる様に、簡素化した構成である。スイッチ401のAi1端子は内部回路104に接続され、Ai2端子は半導体パッケージ101内部に設けられた基準電位402に接続されている。また、半導体パッケージ101外部に設けられたスイッチ403のAo1端子は外部回路105に接続され、Ao2端子は参照抵抗206を介して参照電圧E208に接続されている。参照抵抗206とスイッチ403のAo2端子の接続点の電圧Voutを測定し、異常判定手段108にて接続異常の有無を判定する。本構成は電子機器の動作上、特に重要な半田接続部1つの接続異常を検知したい場合に有効であり、スイッチの数を削減することができる。なお、他の構成は、上述の実施の形態1と同じであるため、ここではその説明を省略する。また、図4においては、図1に示した各構成に相当する部分については同一符号を付して示している。
Embodiment 2. FIG.
FIG. 4 shows a simplified configuration so that a connection abnormality of one signal /
本構成の場合、信号用兼モニタ半田ボール102bの抵抗をrとすると、観測電圧Voutは前述の(式2)で表される。つまり、信号用兼モニタ半田ボール102bに異常が無ければ、観測電圧Voutは基準電位402となり、信号用兼モニタ半田ボール102bにクラックが生じると抵抗成分rが増加するので、観測電圧Voutは増加する。信号用兼モニタ半田ボール102bが破断すると、観測電圧Voutは参照電圧E208となる。したがって、基準電位402と参照電圧E208との間で閾値電圧を設け、観測電圧Voutが閾値よりも大きくなれば、接続異常と判断する。
In the case of this configuration, when the resistance of the signal /
本実施の形態2では、半導体パッケージ101内部の基準電位402の代わりに半導体パッケージ101内部の固定電位を使うこともできる。その場合の構成を図5に示す。スイッチ401のAi1端子は内部回路104に接続され、Ai2端子は半導体パッケージ101内部の固定電位501に接続されている。スイッチ403のAo1端子は外部回路105に接続され、Ao2端子は参照抵抗206を介して基準電位207に接続されている。このとき、参照抵抗206とスイッチ403のAo2端子との接続点の電圧Voutを測定し、接続異常の有無を判定する。
In the second embodiment, a fixed potential inside the
本構成の場合、信号用兼モニタ半田ボール102bの抵抗をr、固定電位501の電圧をEとすると、観測電圧Voutは前述の(式1)で表される。つまり、信号用兼モニタ半田ボール102bに異常が無ければ、観測電圧Voutは固定電位Eとなる。一方、信号用兼モニタ半田ボール102bにクラックが生じると抵抗成分rが増加するので、観測電圧Voutは減少する。信号用兼モニタ半田ボール102bが破断すると、観測電圧Voutは基準電位207となる。したがって、基準電位207と参照電圧Eとの間で閾値電圧を設け、観測電圧Voutが閾値よりも小さくなれば、接続異常と判断する。
In the case of this configuration, when the resistance of the signal /
以上のように、本実施の形態2によれば、上述の実施の形態1と同様の効果が得られるとともに、1つの信号用兼モニタ半田ボール102bの接続異常を検出できる様に簡素化した構成であるため、さらなる小型化が図れるとともに、製造コストが抑えられ、1つの信号用兼モニタ半田ボール102bの接続異常を検出する際に有効である。
As described above, according to the second embodiment, the same effects as those of the first embodiment described above can be obtained, and a simplified configuration so that a connection abnormality of one signal /
実施の形態3.
本実施の形態においては、3つ以上の半田ボールの接続異常を検知する場合の実施の形態について述べる。図6は4つの半田ボールの接続異常を検知する構成例である。図2と共通な部分は同一の記号を用いている。また、図6においては、図1に示した各構成に相当する部分については同一符号を付して示している。
Embodiment 3 FIG.
In this embodiment, an embodiment in the case of detecting a connection abnormality of three or more solder balls will be described. FIG. 6 is a configuration example for detecting an abnormal connection of four solder balls. The same symbols are used for parts common to FIG. In FIG. 6, portions corresponding to the respective components shown in FIG. 1 are denoted by the same reference numerals.
まず、半導体パッケージ101内部の構成を説明する。4つの信号用兼モニタ半田ボール102b1,102b2,102b3,102b4は、それぞれ、半導体パッケージ101内部のスイッチ601a,601b,601c,601dに接続されている。スイッチ601a,601b,601c,601dのAi1端子,Bi1端子,Ci1端子,Di1端子は、内部回路104に接続され、Ai2端子,Bi2端子,Ci2端子,Di2端子は、抵抗計測補助回路602に接続されている。本実施の形態では、抵抗計測補助回路602は、Ai2とBi2を、および、Ci2とDi2を短絡する回路である。抵抗計測補助回路602は、図1の測定用回路接続手段106を、スイッチ102bとともに構成している。
First, the configuration inside the
次に、半導体パッケージ101外部の構成を説明する。4つの信号用兼モニタ半田ボール102b1,102b2,102b3,102b4は、それぞれ、半導体パッケージ101外部のスイッチ603a,603b,603c,603dに接続されている。スイッチ603a,603b,603c,603dのAo1端子,Bo1端子,Co1端子,Do1端子は、外部回路105に、Ao2端子は参照抵抗206を介して基準電位207に,Bo2端子はCo2端子に,Do2端子は参照電圧205にそれぞれ接続されている。
Next, the configuration outside the
回路動作時は、スイッチ601a,601b,601c,601dは、それぞれ、Ai1端子,Bi1端子,Ci1端子,Di1端子が選択され、スイッチ603a,603b,603c,603dは、それぞれ、Ao1端子,Bo1端子,Co1端子,Do1端子が選択されて、内部回路104と外部回路105とが接続される。一方、接続異常検知状態では、スイッチ601a,601b,601c,601dが、それぞれ、Ai2端子,Bi2端子,Ci2端子,Di2端子を選択し、スイッチ603a,603b,603c,603dが、それぞれ、Ao2端子,Bo2端子,Co2端子,Do2端子を選択することで、信号用兼モニタ半田ボール102b1,102b2,102b3,102b4がディジーチェーン接続し、1つでも接続異常が発生すると、異常判定手段108により当該接続異常を判断することができる。接続異常検知の動作は、上述の図3のフローチャートと同様である。
During circuit operation, the switches 601a, 601b, 601c and 601d are selected as the Ai1 terminal, Bi1 terminal, Ci1 terminal and Di1 terminal, respectively, and the switches 603a, 603b, 603c and 603d are respectively selected as the Ao1 terminal, Bo1 terminal, The Co1 terminal and the Do1 terminal are selected, and the
4つの半田ボールの接続異常を検知するには、実施の形態1の構成を2つ、もしくは、実施の形態2の構成を4つ使ってももちろん可能であるが、本実施の形態では、4つの信号用兼モニタ半田ボール102b1,102b2,102b3,102b4をディジーチェーン接続することで、参照電圧205や参照抵抗206を共通化することができる。
In order to detect the connection abnormality of the four solder balls, it is of course possible to use two configurations of the first embodiment or four configurations of the second embodiment. By daisy chaining the two signal / monitor solder balls 102b1, 102b2, 102b3, 102b4, the
以上、本実施の形態3においては、実施の形態1と同様に、上記に詳述した方法によれば、信号用半田接続部をモニタ半田接続部としても使用することで、半田接続異常検知のために信号用半田接続部とは別に専用のモニタ半田接続部を用いる必要がなく、半田の接続異常を検知することができる。さらに、4つの信号用兼モニタ半田ボール102b1,102b2,102b3,102b4をディジーチェーン接続することで、参照電圧205や参照抵抗206を共通化することができ、半田ボールの個数が増えたにもかかわらず、小型化及び低コスト化を図ることができる。
As described above, in the third embodiment, similarly to the first embodiment, according to the method described in detail above, the signal solder connection portion is also used as the monitor solder connection portion, thereby detecting the solder connection abnormality. Therefore, it is not necessary to use a dedicated monitor solder connection part separately from the signal solder connection part, and it is possible to detect a solder connection abnormality. Furthermore, by daisy chaining the four signal / monitor solder balls 102b1, 102b2, 102b3, 102b4, the
なお、上記の実施の形態1〜3における説明においては、構成例として、信号用兼モニタ半田接続部としての半田ボールを有するBGA等のパッケージについての例を示したが、その場合に限らず、本発明は、信号用兼モニタ半田接続部としてピン部材やガルウイング型及びJ型のリードを用いたパッケージにおいても同様の効果が期待できる。 In the above description of the first to third embodiments, an example of a package such as a BGA having a solder ball as a signal and monitor solder connection portion has been shown as a configuration example. The present invention can be expected to have the same effect in a package using a pin member, a gull wing type, and a J type lead as a signal and monitor solder connection part.
また、本発明による接続異常検出装置および接続異常検出方法は種々の電子機器に対して用いることができ、従って、自動車等の車両に搭載する車載用電子機器に本発明による接続異常検出装置を設けて接続異常検出に用いることができるのは言うまでもなく、また、その場合においても、同様の効果が得られることは言うまでもない。 In addition, the connection abnormality detection device and the connection abnormality detection method according to the present invention can be used for various electronic devices. Therefore, the connection abnormality detection device according to the present invention is provided in an in-vehicle electronic device mounted on a vehicle such as an automobile. Needless to say, it can be used for connection abnormality detection, and in that case, it goes without saying that the same effect can be obtained.
101 半導体パッケージ、102a 信号用半田接続部(信号用半田ボール)、102b1,102b2,102b3,102b4 信号用兼モニタ半田接続部(信号用兼モニタ半田ボール)、103 回路基板、104 内部回路、105 外部回路、106 測定用回路接続手段、107 電圧測定手段、108 接続異常判定手段、201a,201b,401,601a,601b,601c,601d スイッチ、202 内部制御部、203,602 電圧計測補助回路、204a,204b,403,603a,603b,604c,604d スイッチ、205 外部制御部、206 参照抵抗、207 基準電位、208 参照電圧、402 基準電位、501 固定電位。 101 Semiconductor Package, 102a Signal Solder Connection (Signal Solder Ball), 102b1, 102b2, 102b3, 102b4 Signal / Monitor Solder Connection (Signal / Monitor Solder Ball), 103 Circuit Board, 104 Internal Circuit, 105 External Circuit, 106 measurement circuit connection means, 107 voltage measurement means, 108 connection abnormality determination means, 201a, 201b, 401, 601a, 601b, 601c, 601d switch, 202 internal control unit, 203, 602 voltage measurement auxiliary circuit, 204a, 204b, 403, 603a, 603b, 604c, 604d switch, 205 external control unit, 206 reference resistance, 207 reference potential, 208 reference voltage, 402 reference potential, 501 fixed potential.
Claims (31)
1以上の半田接続部で構成される信号用兼モニタ半田接続部と、
前記信号用兼モニタ半田接続部と前記外部回路とを接続するとともに、前記信号用兼モニタ半田接続部の電圧を計測する電圧測定手段と、
前記内部回路と前記信号用兼モニタ半田接続部とを接続するとともに、前記信号用兼モニタ半田接続部と前記電圧測定手段とを接続して前記信号用兼モニタ半田接続部の接続異常判定を可能にする測定用回路接続手段と、
前記電圧測定手段の電圧測定結果に基づき前記接続異常を判定する接続異常判定手段と
を備えたことを特徴とする接続異常検出装置。 The solder in an electronic device in which a semiconductor package is mounted on a circuit board, and an internal circuit mounted in the semiconductor package is connected to an external circuit mounted on the circuit board via a solder connection portion A connection abnormality detection device for detecting a connection abnormality in a connection part,
A signal and monitor solder connection comprising one or more solder connections;
Voltage measuring means for connecting the signal and monitor solder connection part and the external circuit, and measuring the voltage of the signal and monitor solder connection part,
Connects the internal circuit and the signal / monitor solder connection part, and connects the signal / monitor solder connection part and the voltage measuring means to determine the connection abnormality of the signal / monitor solder connection part. Measuring circuit connection means to be
A connection abnormality detection device comprising: a connection abnormality determination unit that determines the connection abnormality based on a voltage measurement result of the voltage measurement unit.
前記信号用兼モニタ半田接続部の電圧計測を可能にするための電圧計測補助手段と、
前記信号用兼モニタ半田接続部を前記内部回路もしくは前記電圧計測補助手段のいずれと接続させるかを選択する計測補助手段選択手段と
を有することを特徴とする請求項1に記載の接続異常検出装置。 The measurement circuit connection means includes
Voltage measurement auxiliary means for enabling voltage measurement of the signal and monitor solder connection part;
2. The connection abnormality detecting device according to claim 1, further comprising: measurement auxiliary means selecting means for selecting whether the signal / monitor solder connecting portion is connected to either the internal circuit or the voltage measurement auxiliary means. .
前記信号用兼モニタ半田接続部の電圧を計測する計測手段と、
前記信号用兼モニタ半田接続部を前記外部回路もしくは前記計測手段のいずれと接続させるかを選択する計測手段選択手段と
を有することを特徴とする請求項1または2に記載の接続異常検出装置。 The voltage measuring means includes
Measuring means for measuring the voltage of the signal and monitor solder connection part;
3. The connection abnormality detection device according to claim 1, further comprising a measurement unit selection unit that selects whether the signal / monitor solder connection unit is connected to the external circuit or the measurement unit.
前記電圧計測補助手段は、前記計測補助手段選択手段が前記電圧計測補助手段を選択した際に、前記信号用兼モニタ半田接続部を構成する前記2つの半田接続部を短絡させる回路であることを特徴とする請求項2または3に記載の接続異常検出装置。 The signal and monitor solder connection part is composed of two solder connection parts,
The voltage measurement auxiliary means is a circuit for short-circuiting the two solder connection portions constituting the signal and monitor solder connection portion when the measurement auxiliary means selection means selects the voltage measurement auxiliary means. The connection abnormality detection device according to claim 2 or 3, characterized in that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123243A JP4812856B2 (en) | 2009-05-21 | 2009-05-21 | Connection abnormality detection device and in-vehicle electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123243A JP4812856B2 (en) | 2009-05-21 | 2009-05-21 | Connection abnormality detection device and in-vehicle electronic device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271182A true JP2010271182A (en) | 2010-12-02 |
JP4812856B2 JP4812856B2 (en) | 2011-11-09 |
Family
ID=43419323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009123243A Expired - Fee Related JP4812856B2 (en) | 2009-05-21 | 2009-05-21 | Connection abnormality detection device and in-vehicle electronic device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812856B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6532726B2 (en) | 2015-03-27 | 2019-06-19 | 株式会社東芝 | Electronic device, abnormality determination method, and program |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354842A (en) * | 1989-07-21 | 1991-03-08 | Nippon Steel Corp | Test of integrated circuit element |
JPH04159752A (en) * | 1990-10-23 | 1992-06-02 | Nec Corp | Semiconductor integrated circuit and device thereof |
JPH04329651A (en) * | 1991-04-30 | 1992-11-18 | Fujitsu Ltd | Integrated circuit with built-in tester for evaluating pin connection |
JPH07218582A (en) * | 1994-02-01 | 1995-08-18 | Nippondenso Co Ltd | Connection defect detecting apparatus for ic pin |
JPH1010193A (en) * | 1996-06-20 | 1998-01-16 | Mitsubishi Electric Corp | Semiconductor device and package thereof |
JPH11109000A (en) * | 1997-10-07 | 1999-04-23 | Toshiba Corp | Apparatus for testing connection of semiconductor device |
JP2001228191A (en) * | 2000-02-16 | 2001-08-24 | Nec Corp | Lsi soldered joint structure, and lsi soldered part abnormal joint detecting method used for it |
JP2003004795A (en) * | 2001-06-20 | 2003-01-08 | Canon Inc | Inspection system for connection of board for integrated circuit |
JP2007010477A (en) * | 2005-06-30 | 2007-01-18 | Fujitsu Ltd | Integrated circuit and circuit board |
-
2009
- 2009-05-21 JP JP2009123243A patent/JP4812856B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354842A (en) * | 1989-07-21 | 1991-03-08 | Nippon Steel Corp | Test of integrated circuit element |
JPH04159752A (en) * | 1990-10-23 | 1992-06-02 | Nec Corp | Semiconductor integrated circuit and device thereof |
JPH04329651A (en) * | 1991-04-30 | 1992-11-18 | Fujitsu Ltd | Integrated circuit with built-in tester for evaluating pin connection |
JPH07218582A (en) * | 1994-02-01 | 1995-08-18 | Nippondenso Co Ltd | Connection defect detecting apparatus for ic pin |
JPH1010193A (en) * | 1996-06-20 | 1998-01-16 | Mitsubishi Electric Corp | Semiconductor device and package thereof |
JPH11109000A (en) * | 1997-10-07 | 1999-04-23 | Toshiba Corp | Apparatus for testing connection of semiconductor device |
JP2001228191A (en) * | 2000-02-16 | 2001-08-24 | Nec Corp | Lsi soldered joint structure, and lsi soldered part abnormal joint detecting method used for it |
JP2003004795A (en) * | 2001-06-20 | 2003-01-08 | Canon Inc | Inspection system for connection of board for integrated circuit |
JP2007010477A (en) * | 2005-06-30 | 2007-01-18 | Fujitsu Ltd | Integrated circuit and circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4812856B2 (en) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262945B2 (en) | Electronic equipment | |
WO2008004414A1 (en) | Semiconductor device having defect detecting function | |
JP6339232B2 (en) | Semiconductor device and multichip module | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
US7215132B2 (en) | Integrated circuit and circuit board | |
JPWO2006025140A1 (en) | Semiconductor integrated circuit device and inspection method thereof, semiconductor wafer, and burn-in inspection device | |
US7511507B2 (en) | Integrated circuit and circuit board | |
JP2009264959A (en) | Connection abnormality detection device and onboard electronic apparatus using this device | |
JP4812856B2 (en) | Connection abnormality detection device and in-vehicle electronic device using the same | |
JP2007163454A (en) | Semiconductor integrated circuit | |
JP2007147363A (en) | Electronic device having function of checking component mounted state and method for checking component mounted state | |
US8810252B2 (en) | Solder joint inspection | |
JP5326898B2 (en) | External terminal open / short circuit inspection method in integrated circuit and external terminal open / short circuit inspection apparatus in integrated circuit | |
JP2011185746A (en) | Method for inspecting printed circuit board, and inspection device used for it | |
JP6761650B2 (en) | Integrated circuit equipment and its self-diagnosis method | |
JP7392533B2 (en) | inspection system | |
JP3573113B2 (en) | Bonding damage measuring device and measuring method | |
JPH1138079A (en) | Testing method for ball grid array type integrated circuit | |
JPH11260878A (en) | Semiconductor device and its defect prediction mechanism | |
JP2008309741A (en) | Semiconductor device and evaluation method thereof | |
JP4096347B2 (en) | Electronic component, circuit board, and circuit board with electronic component | |
JP2008203169A (en) | Semiconductor measurement apparatus | |
WO2010137199A1 (en) | Semiconductor device | |
JP3573112B2 (en) | Bonding damage measurement board | |
JP2010223791A (en) | Semiconductor device and inspecting method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4812856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |